CN100448167C - 浪涌吸收电路 - Google Patents
浪涌吸收电路 Download PDFInfo
- Publication number
- CN100448167C CN100448167C CNB200510125844XA CN200510125844A CN100448167C CN 100448167 C CN100448167 C CN 100448167C CN B200510125844X A CNB200510125844X A CN B200510125844XA CN 200510125844 A CN200510125844 A CN 200510125844A CN 100448167 C CN100448167 C CN 100448167C
- Authority
- CN
- China
- Prior art keywords
- inductance element
- terminal
- surge absorbing
- centerdot
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Thermistors And Varistors (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明提供一种浪涌吸收电路,包括,(a)输入端子;(b)输出端子;(c)公共端子;(d)具有电磁耦合的第一电感元件及第二电感元件,以便增加相互的电感,第一电感元件的一方端子与输入端子连接,第二电感元件一方端子与输出端子连接,第一电感元件另一方端子和第二电感元件的另一方端子相互连接的互感元件;和(e)具有与第一电感元件的另一方端子和第二电感元件的另一方端子连接的一方端子和与公共端子连接的另一方端子的浪涌吸收元件。
Description
技术领域
本发明涉及改善高频特性的浪涌吸收电路。
背景技术
IC或LSI等半导体设备受高压静电破坏,使其特性恶化。作为对半导体设备的静电对策,使用压敏电阻(Varistor)等浪涌吸收元件。因为以压敏电阻为首的吸收元件具有漂移电容成分或漂移电感成分,所以,如果用于处理高速信号的电路,则使信号变差。
图1是示出使用压敏电阻的现有技术例的浪涌吸收电路的图。图1所示的浪涌吸收电路200包括输入输出端子201、公共端子202、和压敏电阻203。压敏电阻203即使使小振幅的输入信号输入到输入输出端子201,仍旧保持高电阻,不影响输入信号。另一方面,一旦高压浪涌输入到输入输出端子201,则该高压浪涌通过压敏电阻203而逃逸到公共端子202。其结果,如果使图1所示的浪涌吸收电路200与半导体设备的输入输出端子连接,则半导体设备应当避开高压浪涌来受到保护。
图2是示出压敏电阻的等效电路。如图2所示,压敏电阻可以通过在一方端子和另一端子之间并联设置的可变电阻204和漂移电容205来等效地表示。因为可变电阻204的电阻值通常大,一旦加上高压浪涌则变小,所以压敏电阻使半导体设备避开高压浪涌受保护是可能的。可是,因为存在漂移电容205,所以在处理高速信号的半导体设备的输入输出侧附加的压敏电阻成为高速信号变差的原因。
图3是示出用图2所示的等效电路表示的浪涌吸电路的S参量S11和S21的计算结果图。在图3示出漂移电容的电容量Cz分别为1pF、3pF、5pF的情况下的S参量S11和S21。在漂移电容量为5pF时,一旦信号频率超过几百MHz,则S21开始变差,不能进行信号的传输。此外,S11也变大,反射特性变差。即使漂移电容量为1pF,如果信号频率超过13Hz,也得到同样的结果。因为漂移电容和控制电压·功率容量之间存在折衷(trade-off)关系,所以具有所谓不能使用对高速信号用途特性好的浪涌吸收元件的待解决问题。
图4是示出现有技术的浪涌吸收电路的TDR(Time DomainReflectmetry:时域反射)试验结果的图。在图4示出漂移电容的电容量(Cz分别为1pF、3pF、5pF时的TDR)。上升沿时间及下降沿时间为200ps,而且,对作为信号振幅为1Vo-p的脉冲信号的输入阻抗Zi,在漂移电容为5pF时对作为定常状态的100Ω变差至40Ω程度。即使漂移电容为1pF,输入阻抗也变差至80Ω。
这样一来,为了在处理高速信号的电路内使用浪涌吸收电路,如果减小漂移电容成分,则不能避免高速信号的上升沿特性或延迟特性变差。在其另一方面,一旦浪涌吸收元件的漂移电容成份减小,则浪涌吸收元件的控制电压上升,功率容量减小。
已经提出减轻漂移电容成分影响的浪涌吸收电路。例如,通过使电感元件组合到浪涌吸收元件之中,可以实现浪涌吸收电路的阻抗匹配。图5是示出使两只电感元件组合到压敏电阻内的现有技术的浪涌吸收电路例的图。在图5示出的浪涌吸收电路210中,使两只电感元件214及215串联连接的串联电路设置在输入端子211和输出端子212之间,在该串联电路的中点和公共端子213之间连接压敏电阻216。
图6是示出使电感元件组合到两只压敏电阻的现有技术的浪涌电路例的图。在图6所示的浪涌吸收电路220上,在输入输出端子221和公共端子222之间具有压敏电阻224和电感元件225的并联电路与压敏电阻223串联。该浪涌吸收电路例如在特开2001-60838号日本国公开专利公报中公开。
发明内容
可是,即使在图5示出的电路也不能实现足够好的特性。图5所示电路的输入阻抗Zin由下式(1)表示。压敏电阻216由图2所示的等效电路表示,然而对于小振幅高速信号只用图2的漂移电容205近似。
当式(1)的输入阻抗Zin满足下式(2-1)及下式(2-2)时,成为下式(3)所示的值。其中,Z0是插入浪涌吸收电路的信号线路的特性阻抗。
2Lz/Cz>>ω2Lz2…………(2-1)
Zo>>ωLz………………(2-2)
因而,如果电感Lz使用成为下式(4)所示值的电感元件,则可以使输入阻抗与信号线路的特性阻抗相匹配。
因而,为了满足式(2-1)及(2-2)的条件,仍然不能在高频下使输入阻抗与特性阻抗匹配。因而即使使用具有图5所示的电路中具有式(4)所示电感的电感元件,也有必要减小压敏电阻的漂移电容这一点没有改变。
作为无源电路的浪涌吸收电路的频率特性,如果用输入阻抗评价则可以满足。以下用输入阻抗评价浪涌吸收电路的频率特性。
即使是图6所示的电路,由于应当用压敏电阻223的漂移电容和电感元件225构成带通滤波器,所以在整个宽频带内使阻抗匹配是困难的。因此对高速信号不能实现充分的特性。
因此,本发明的目的是提供一种对高速信号其阻抗匹配也优良的浪涌吸收电路。
本发明的第一浪涌吸收电路利用互感元件来消除浪涌吸收元件的漂移电容成分的影响。
具体讲,本发明的第一浪涌吸收电路是在与外部连接中具有输入端子、输出端子以及公共端子的浪涌吸收电路,其包括;(a)初级侧的一方端子与输入端子连接,信号反向感应的次级侧的一方端子与输出端子连接,初级侧的另一端子和次级侧的另一端子相互连接的互感元件,和(b)一方端子与互感元件的初级侧的另一端子和次级侧的另一方端子之间的连接点连接,另一端子与公共端子连接的浪涌吸收元件。
即,本发明的第一浪涌吸收电路包括:输入端子,输出端子,公共端子,互感元件和浪涌吸收元件。互感元件具有第一电感元件(初级侧)和第二电感元件(次级侧)。第一电感元件和第二电感元件电磁耦合,以便增加互感。第一电感元件的一方端子与输入端子连接,第二电感元件的一方端子与输出端子连接,第一电感元件的另一端子和第二电感元件的另一端子相互连接。浪涌吸收元件具有与第一电感元件的另一方端子和第二电感元件的另一方端连接的一方端子、以及与公共端子连接的另一方端子。其中,如果第一电感元件和第二电感元件之间的耦合系数在0.01以上,则第一电感元件以及第二电感元件成为电磁耦合状态,以便增加互感。
在第一浪涌吸收电路中这样连接,以便使互感元件的初级侧和次级侧反向感应。所谓「反相感应」是指输入到初级侧及次级侧一方的信号在初级及次级侧的另一方反方向输出。即:第一电感元件和第二电感元件电磁耦合,以便增加相互的电感(互感)。因此,在第一浪涌吸收电路中,对于浪涌吸收元件的漂移电容成分合适地设定互感元件值是可能的。据此,消除了漂移电容成分的影响,在宽频带可以实现频率特性平坦的输入阻抗。此外,即使对高速信号也可实现阻抗匹配。
即:第一浪涌吸收电路使半导体设备等避开高压静电而受到保护是可能的,即使对高速信号其阻抗匹配也是优良的。
本发明的第二浪涌吸收电路除了第一浪涌吸收电路的构成之外,还通过配备电容元件来消除浪涌吸收元件的漂移电容成分以及漂移电感成分的影响。
具体讲,在第二浪涌电路中,电容元件与互感元件并联设置,而且与输入端子和输出端子连接。
因为根据第二浪涌吸收电路,追加了电容元件,所以对浪涌吸收元件的漂移电容成分可灵活地设定互感元件和电容元件,消除漂移电容成分的影响,可在宽频带内实现频率特性平坦的阻抗。
此外,由于在第二浪涌吸收电路中这样连接,以便使互感元件的初级侧和次级侧反向感应,所以可以得到负感应成分。通过该负感应成分消除漂移电感成分的影响,一旦通过在输入端子和输出端子之间连接的电容元件补偿电感元件的电感量的降低部分,则消除浪涌电容成分及浪涌电感成分的影响,在宽频带可以实现频率特性平坦的输入阻抗。
因此,第二浪涌吸收电路可以使半导体设备避开高压静电而受到保护,即使对高速信号其阻抗匹配也优良。
本发明的第三浪涌吸收电路利用两只电感元件和电容元件来消除浪涌吸收元件的漂移电容成分的影响。
具体讲,第三浪涌吸收电路是在与外部的连接中具有输入端子、输出端子以及公共端子的浪涌吸收电路,包括:(a)在输入端子和输出端子之间串联连接的两只电感元件,(b)在输入端子和输出端子之间连接的电容元件,和(c)在串联连接的两只电感元件彼此之间的连接点和公共端子之间连接的浪涌吸收元件。
即:第三浪涌吸收电路包括输入端子、输出端子、公共端子、两只电感元件、电容元件和流涌吸收元件。两只电感元件串联,在输入端子和输出端子之间设置。电容元件与输入端子和输出端子连接,与两只电感元件并联设置。浪涌吸收元件与两只电感元件的连接点和公共端子连接。其中,两只电感元件也可以不电磁耦合。即:两只电感元件的耦合系数也可以不足0.01。
因为第三浪涌吸收电路对浪涌吸收元件的漂移电容成分可能合适地设定电感元件和电容元件之值,所以消除了漂移电容成分的影响,在宽频带可以实现频率特性平坦的输入阻抗。
因此,第三浪涌吸收电路可以使半导体设备等避开高压静电而受到保护,即使对高速信号,其阻抗匹配也是优良的。
本发明的第四浪涌吸收电路利用互感元件来消除浪涌吸收元件的漂移电容成分的影响。
具体讲,第四浪涌吸收电路是具有公共端子、一对输入端子、一对输出端子的浪涌吸收电路,包括:(a)初级侧一方端子与所述一对输入端子中的一方连接,使信号反向感应的次级侧的一方端子与所述一对输入端子中的一方连接,连接所述初级侧的另一方端子和所述次级侧的另一方端子的第一互感元件,(b)一方端子与所述第一互感元件的所述次级侧的另一方端子和所述次级侧的另一方端子的连接点连接,另一方端子与所述公共端子连接的第一浪涌吸收元件,(c)初级侧的一方端子与所述一对输入端子中的另一方连接,使信号反向感应的次级侧的一方端子与所述一对输出端子中的另一方连接,连接所述初级侧的另一方端子和所述次级侧的另一方端子的第二互感元件,和(d)一方端子与所述第二互感元件的所述初级侧的另一方端子和所述次级侧的另一方端子的连接点连接,另一方端子与所述公共端子连接的第二浪涌吸收元件。
即:第四浪涌吸收电路包括公共端子、一对输入端子、一对输出端子、第一互感元件、第一浪涌吸收元件、第二互感元件和第二浪涌吸收元件。第一互感元件具有电磁耦合的第一电感元件(第一互感元件的初级侧)以及第二电感元件(第一互感元件的次级侧),以便增加互感。第一电感元件的一方端子与一对输入端子中的一方端子连接,第二电感元件的一方端子与一对输入端子中的一方端子连接,第一电感元件的另一方端子和第二电感元件的另一方元件相互连接。第一浪涌吸收元件具有与第一电感元件的另一方端子和第二电感元件的另一方端子连接的一方端子以及与公共端子连接另一方端子。第二互感元件具有电磁耦合的第三电感元件(第二互感元件初级侧)以及第四电感元件(第二互感元件次级侧),以便增加互感。第三电感元件一方端子与一对输入端子中另一方连接,第四电感元件的一方端子与一对输出端子中的另一方连接,第三电感元件的另一方端子和第四电感元件的另一方端子相互连接。第二浪涌吸收元件具有与第三电感元件的另一方端子和第四电感元件的另一方端子连接的一方端子以及与公共端子连接的另一方端子。
在第四浪涌吸收电路中,分别在一对输入端子一方和一对输出端子的一方之间、一对输入端子的另一方和一对输出端子的另一方之间连接,以便互感元件的初级侧和次级侧反向感应。即:在第四浪涌电路中,第一电感元件和第二电感元件电磁耦合,以便增加互感。此外,第三电感元件和第四电感元件电磁耦合,以便增加互感。因此,对第一浪涌吸收元件的漂移电容成分以及第二浪涌吸收元件的漂移电容成分可以合适地设定第一互感元件值以及第二互感元件值。据此,可消除漂移电容成分的影响,实现在宽频带频率特性平坦的输入阻抗。此外,对高速信号也可能实现阻抗匹配。
即:第四浪涌吸收电路可使半导体设备等避开高压静电而受到保护,即使对差分输入的高速信号其阻抗匹配也优良。
本发明的第五浪涌吸收电路是在第四浪涌吸收电路的输入端子和输出端子之间再添加电容元件,来消除浪涌吸收元件的漂移电容成分以及漂移电感成分影响的电路。
具体讲,第五浪涌吸收电路在第四浪涌吸收电路的构成上还配备第一电容元件和第二电容元件。第一电容元件与第一互感元件并联设置,与一对输入端子中的一方和一对输出端子中的一方连接。第二电容元件与第二互感元件并联设置,与一对输入端子中的另一方和一对输出端子中的另一方连接。
因为根据第五浪涌吸收电路,添加第一及第二电容元件,所以对第一及第二浪涌吸收元件的漂移电容成分可灵活地设定第一及第二互感元件和第一及第二电容元件之值,可消除漂移电容成分的影响,实现在宽频带频率特性平坦的输入阻抗。
此外,因为在第五浪涌吸收电路中这样连接,以便使第一互感元件及第二互感元件各自的初级侧和次级侧反向感应,所以可得负电感成分。通过该负电感成分消除漂移电感成分的影响,如果通过输入端子和输出端子之间连接的电容元件补偿电感元件的电感量下降部分,则可消除漂移电容成分及漂移电感成分的影响,实现在宽频带频率特性平坦的输入阻抗。
因此,第五浪涌吸收电路可使半导体设备等避开高压静电而受到保护,对差分输入的高速信号其阻抗匹配也是优良的。
本发明的第六浪涌吸收电路利用四只电感元件和两只电容元件来消除浪涌吸收元件的漂移电容成分的影响。
具体讲,第六浪涌吸收电路是具有公共端子、一对输入端子、一对输出端子的浪涌吸收电路,包括:(a)在所述一对输出端子中的一方和所述一对输出端子中的一方之间串联连接的第一电感元件以及第二电感元件,(b)在所述一对输入端子中的一方和所述一对输出端子中的一方之间连接的第一电容元件,(c)在所述串联连接的第一电感元件以及第二电感元件的连接点和公共端子之间连接的第一浪涌吸收元件,(d)在所述一对输入端子中的另一方和所述一对输出端子中的另一方之间串联连接的第三电感元件以及第四电感元件,(e)在所述一对输入端子中的另一方和所述一对输出端子中的另一方之间连接的第二电容元件,和(f)在所述串联连接的第三电感元件以及第四电感元件连接点和公共端子之间连接的第二浪涌吸收元件。
即:第六浪涌吸收电路包括公共端子、一对输入端子、一对输出端子、第一电感元件、第二电感元件、第一电容元件、第一浪涌吸收元件、第三电感元件、第四电感元件、第二电容元件和第二浪涌吸收元件。第一电感元件以及第二电感元件串联连接,在一对输入端子中的一方和一对输出端子中的一方之间设置。第一电容元件与一对输入端子中的一方和一对输出端子中的一方连接,第一电感元件和第二电感元件并联设置。第一浪涌吸收元件与第一电感元件和第二电感元件的连接点和公共端子连接。第三电感元件和第四电感元件串联连接,在一对输入端子中的另一方和一对输出端子中的另一方之间设置。第二电容元件与一对输入端子中的另一方和一对输出端子中的另一方连接,第三电感元件以及第四电感元件并联设置。第二浪涌吸收元件与第三电感元件和第四电感元件之间的连接点和公共端子连接。第一~第四电感元件也可以不相互间电磁耦合。即第一~第四电感元件各自的耦合系数也可以不足0.01。
因为在第六浪涌吸收电路中,对浪涌吸收元件的漂移电容成分可以合适地设定电感元件和电容元件之值,所以可以消除漂移电容成分的影响,实现宽频带频率特性平坦的输入阻抗。
因此,第六浪涌吸收电路可以使半导体设备等避开高压静电而受到保护,即使对差分输入的高速信号,其阻抗匹配也优良。
附图说明
图1是示出使用压敏电阻的现有技术例的浪涌吸收电路图。
图2是示出压敏电阻的等效电路图。
图3是示出用图2所示的等效电路表示的浪涌吸收电路的S参量S11和S21的计算结果图。
图4是示出现有技术的浪涌吸收电路TDR试验结果的图。
图5是示出使两只电感元件组合成压敏电阻的现有技术浪涌吸收电路例图。
图6是示出使电感元件组合两只压敏电阻的现有技术浪涌吸收电路例图。
图7是示出本发明第一实施方式的浪涌吸收电路的电路构成图。
图8是示出图7所示的浪涌吸收电路的等效电路图。
图9是使以图7所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件一例按每层展开的分解立体图。
图10示出使以图7所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件一例的立体图。
图11是示出浪涌试验器电路的图。
图12是示出在由图9所示的层积浪涌吸收构件以及负荷电阻形成的负荷电路上所加电压测量结果的图。
图13是示出本发明的第二实施方式的浪涌吸收电路的电路构成图。
图14是示出图13所示的吸收电路的等效电路图。
图15是示出浪涌吸收元件的等效电路图。
图16是示出在图13所示的该浪涌吸收电路中追加漂移电感成分时的TDR试验结果图。
图17是使以图13所示的浪涌吸收电路作为层积型部件实现的层积流涌吸收部件按每层展开示出的分解立体图。
图18是示出本发明的第三实施方式的浪涌吸收电路的电路构成图。
图19是使以图18所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例按每层展开示出的分解立体图。
图20是示出本发明第四实施方式的浪涌吸收电路的电路构成图。
图21是示出图20所示的浪涌吸收电路的等效电路图。
图22是使以图20所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例按每层展开示出的分解立体图。
图23是使以图20所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例的立体图。
图24是示出在由图22所示的层积浪涌吸收部件以及负荷电阻形成的负荷电路上所加电压测量结果的图。
图25是示出本发明第五实施方式的浪涌吸收电路的电路构成图。
图26是示出图25所示的浪涌吸收电路的等效电路图。
图27是使以图25所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件层按每层展开示出的分解立体图。
图28是示出本发明第六实施方式的浪涌吸收电路的电路构成图。
图29是使以图28所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件按每层展开示出的分解立体图。
具体实施方式
参照附图,对本申请的实施方式加以说明。以下说明的实施方式是本发明的构成例,本发明不限于以下的实施方式。
在以下的实施方式,作为浪涌吸收元件的典型例采用压敏电阻。然而,当然用其它浪涌吸收元件置换压敏电阻也起着同样的动作、作用。
(第一实施方式)
图7是示出本发明第一实施方式的浪涌吸收电路和电路构成例。图7所示的浪涌吸收电路10包括输出端子11、输出端子12、公共端子13、互感元件14以及浪涌吸收元件15。输入端子11、输出端子12以及公共端子13是用于与外部连接而设置的。
在互感元件14,初级侧一方端子与输入端子11连接,使信号反向感应的次级侧一方端子与输出端子12连接,初级侧另一方端子与次级侧另一方端子相互连接。即:互感元件14具有电磁耦合的第一电感元件(初级侧)14a以及第二电感元件(次级侧)14b,以便增加互感。该互感元件14可以通过如共模(common mode)枙流圈实现。
在以下的说明中,令互感元件14中的第一电感元件14a以及第二电感元件14b各自的感应系数(电感)为Lz,第一电感元件14a和第二电感元件14b之间的耦合系数为Kz。第一电感元件14a和第二电感元件14b电磁耦合,以便增加互感,耦合系数Kz在0.01以上。
浪涌吸收元件15一方端子与互感元件14初级侧另一方端和次级侧另一方端子之间的连接点连接,浪涌吸收元件15的另一方端子与公共端子13连接。
在该浪涌吸收元件15上是可以使用利用ZnO等金属氧化物的压敏电阻、利用Si等半导体的PN结元件、利用钼等浪涌吸收元件、和利用电极间放电的间隙式放电元件等。
在这里,区分输入端子11和输出端子12,然而也可以替换输入侧和输出侧。公共端子13优选接地。
图8是示出图7所示的浪涌吸收电路的等效电路图。图7的电路构成可以等效地更换成图8的电路构成。在图8中与图7相同的符号表示相同意义。
在图8所示的等效电路上,在输入端子11和输出端子12之间串联连接电感元件16及电感元件17。此外,电感元件18以及浪涌吸收元件15在串联连接的电感元件16和电感元件17之间的中点和公共端子13之间串联连接。电感元件16以及17的感应系数为(1+Kz)Lz,电感元件18的感应系数为-KzLz。
图8所示的吸收电路和输入阻抗由下式(5)表示。浪涌吸收元件15由图2所示的等效电路表示,然而为了得到式(5)的输入阻抗Zin,浪涌吸收元件15只用电容Cz的漂移电容205近似。
在Kz=±1时,没有从式(5)右边开始ω的项,输入阻抗Zin与频率无关保持一定。其中,Kz=-1时,由于Zin成为Zin=0,是不合适的。因此Kz=1,如果感应系数Lz满足下式(6),输入阻抗Zin与阻抗Zo匹配。
因为本实施方式的浪涌吸收电路10是可能如上述所示地设定耦合系数以及感应系数的,所以可以使半导体设备等避开高压静电受到保护,对高速信号阻抗,其匹配也优良。
其次,对以图7所示的浪涌吸收电路作为层积浪涌吸收部件实现的例加以说明。图9是示出使以图7所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件一例按每层展开示出的分解立体图。图10是示出使以图7所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件一例的立体图。
如图10所示,层积浪涌吸收部件20作成大体长立方体形。层积浪涌吸收部件20在其表面具有输入电极35、输出电极36以及公共电极37a及37b。输入电极35、输出电极36以及公共电极37a及37b可以分别作为输入端子11、作为输出端子12、作为公共端子13使用。在这里,区分输入电极35和输出电极36,然而也可以替换输入侧和输出侧。此外,公共电极37a或37b优选接地。
层积浪涌吸收部件20在其表面包含构成该层积浪涌吸收部的多个层的层积方向延伸,而且相互对置的一对面。输入电极35设置在该一对面中一方的面上,输出电极36设置在该一对面中另一方的面上。
此外,层积浪涌吸收部件20在其表面包含沿其层积方向伸延,而且相互对置的另外一对面。公共电极37a设置在该另外一对面中一方的面上,公共电极37b设置在该另外一对面中另一方的面上。公共电极37a及公共电极37b在上述层积方向伸延。
以下,对构成层积浪涌吸收部件20的各绝缘层构造及材料加以说明。如图9所示,层积浪涌吸收部件20在上述层积方向顺序地具有平面状绝缘层21、23a、23b、24及25,互感元件图形26及27,通孔30及31,以及浪涌吸收元件图形32及33。
在绝缘层21,23a,23b,24及25上,在与表面电路之间可以使用提高绝缘性的材料,例如玻璃、环氧树脂、氟树脂、陶瓷等电介质材料。在绝缘层表面上形成的各元件图形是由金、铂、银、铜、铅及其合金等导体构成的,通过印刷技术或蚀刻技术制作。
绝缘层21防止内部元件图形与外部接触。绝缘层23a的表面(一方的主面)上形成了形成初级侧(第一电感元件14a)的互感元件图形26。互感元件图形26作成线圈状。
互感元件图形26一端28是初级侧一方的端子,与在层积浪涌吸收部件20表面上设置的输入电极35连接。互感元件图形26另一端是初级侧另一方的端子,经在绝缘层23a上设置的通孔30,与次级侧(第二电感元件14b)另一方端子(互感元件图形27另一端)连接。
形成次级侧的互感元件图形27设置在绝缘层23b的表面(一方的主面)。互感元件图形27也作成线圈状。互感元件图形27一端29是次级侧一方端子,与在层积浪涌吸收部件20表面上设置的输出电极36连接。在互感元件图形26和互感元件图形27之间构成持有感应耦合的互感元件。即:互感元件图形26以及互感元件27按照增加互感那样的位置关系设置。
在该例,互感元件图形以单层形成,然而也可以多层形成。如果以多层形成,则可以实现大的感应系数。
在绝缘层24表面形成浪涌吸收元件图形32,浪涌吸收元件图形32经在绝缘层23b上设置的通孔31,与互感元件图形27另一端连接。
在绝缘层25表面形成浪涌吸收元件图形33,该浪涌吸收元件图形33两端34a及34b作为浪涌吸收元件图形另一方端子而分别与在层积浪涌吸收部件20表面设置的公共电极37a及37b连接。
浪涌吸收元件图形32和浪涌吸收元件图形33挟持绝缘24对置,构成层积吸收元件15。在绝缘层24上设置通孔,填充显示压敏电阻特性的材料,例如以ZnO作主成分的半导体陶瓷材料填充通孔内。或者也可以是显示压敏电阻特性的材料,例如以ZnO作主成分的半导体陶瓷材料形成绝缘层24。在图9所示的例子中,浪涌吸收元件图形以单层形成,然而也可以多层形成。
在按顺序层积图9所示的多层并压接之后,通过一体烧成,可以制作图10所示那样的层积体。在层积体表面形成输入电极35、输出电极36以及公共电极37a及37b。作为电极材料可以使用金、铂、银、铜、铅及其合金等的导体。
在这样完成的层积浪涌吸收部件20上互感元件或浪涌吸收元件呈一体形成。因此,该层积浪涌吸收部件20是小型,而且可以减小漂移电容。因为层积浪涌吸收部件20具有所述的浪涌吸收电路10的电路构成,所以可以使半导体设备等避开高压静电受到保护,对高速信号,其阻抗匹配也优良。
以下,对所述的层积浪涌吸收部件20进行的浪涌试验加以说明。图11是示出浪涌试验器电路图。在图11所示的浪涌试验器具有直流电源41、开关42、电容元件43、电阻44、开关45、输出端子46及47。
在该浪涌试验器的输出端子46和输出端子47之间连接并联的层积浪涌吸收部件20和负荷电阻(例如50Ω)的负荷电路。具体讲,使层积浪涌吸收部件20的输入电极35与输出端子46连接的同时,使层积浪涌吸收部件20的公共电极37a或37b与输出端子47连接。此外,使负荷电阻一方端子与层积浪涌吸收部件20的输出电极36连接的同时,使负何电阻另一方端子与层积浪涌吸收部件20的公共电极37a或37b连接。电容元件43的电容量取150pF,电阻44的电阻值取330Ω。因此,可以从直流电压源41供给2kV电压。
首先,使开关45处于保持开放状态,关闭开关42,从直流电压源41对电容元件43充电。其次,打开开关42,关闭开关45,使电容元件43上充电的电荷经电阻44而加到由层积浪涌吸收部件20及负荷电阻形成的负荷电路上。测量这时加在负荷电路上的电压。
图12示出测量结果。图12是令横轴为时间(ns),纵轴为放电电压(V),通过有无层积浪涌吸收部件20,比较放电电压。从图12可以看到:通过附加本实施方式的层积浪涌吸收部件20,可充分吸收浪涌。因此,具有本实施方式的浪涌吸收电路10构成的层积浪涌吸收部件20具有高性能的浪涌吸收特性、小型,而且对高速信号,其阻抗匹配也优良。
(第二实施方式)
图13是示出本发明第二实施方式的浪涌吸收电路的电路构成图。图13所示的浪涌吸收电路50包括输出端子11、输出端子12、公共端子13、互感元件14、浪涌吸收元件15以及电容元件51。
浪涌吸收电路50是在第一实施方式的浪涌吸收电路10上,在输入端子11和输出端子12之间添加连接的电容元件51。
在这里,区分输入端子11和输出端子12,然而也可以替换输入侧和输出侧。公共端子13优选接地。
在以下的说明中,令互感元件14中的第一电感元件14a及第二电感元件14b各自的感应系数(电感)为Lz,令第一电感元件14a和第二电感元件14b之间的耦合系数为Kz,电容元件51的电容量为Cs。互感元件14可通过共模扼流圈或变压器实现。
图14是示出图13所示的浪涌吸收电路的等效电路图。浪涌吸收电路50可以等效地变换为图14的电路构成。在图14,与图13相同符号表示相同的意义。在图14所示的等效电路,电感元件16及17在输入端子11和输出端子12之间串联连接。电感元件18及浪涌吸收元件15在串联连接的电感元件16及17的中点和公共端子13之间串联连接。电容元件51在输出端子11和输出端子12之间连接。电感元件16及17的感应系数为(1+Kz)Lz,电感元件18的感应系数为-KzLz,电容元件51的电容量为Cs。
图14的浪涌吸收电路50的输入阻抗由下式(7)表示。在这里,浪涌吸收元件15用图2所示的等效电路表示,然而对小振幅的高速信号只用电容Cz的漂移电容205近似。
如果设定式(7)所示的Cs,以便满足下式(8),则输入阻抗Zin与频率无关。除了使Cs设定在式(8)所示的电容之外,如果如下式(9)所示,设定Lz,则可以使输入阻抗Zin与特性阻抗Zo匹配。
Cz=(1-Kz)Cz/4(1+Kz)………(8)
正如从上式(8)及式(9)所看到的,因为浪涌吸收电路50任意选择耦合系数Kz,使比浪涌吸收电路20灵活性更高的电路设计成为可能。
因此,本实施方式的浪涌吸收电路50可以使半导体设备等避开高压静电受到保护,对高速信号,其阻抗匹配也优良。
可是,在浪涌吸收元件内实际上也包含漂移电感成分。图15示出包含漂移电容成分和漂移电感成分的浪涌吸收元件的等效电路。在图15所示的等效电路,可变电阻52和漂移电容成分53的并联电路与漂移电感成分54串联连接。可变电阻52的电阻值通常大,一旦加高压浪涌,则变小。因此,浪涌吸收元件可以使半导体设备等避开高压浪涌而受到保护。可是,在浪涌吸收元件内存在漂移电容成分53及漂移电感成分54。因此,一旦作为输入信号在处理高速信号的半导体设备输入侧上附加浪涌吸收电路,则成为高速信号变差的原因。
图16是示出图13所示的浪涌吸收电路的TDR试验结果的图。在图16示出对漂移电容成分的电容量分别为1pF、3pF和5pF时,在图13所示的浪涌吸收电路进行最佳设计的浪涌吸收元件内添加感应系数Le=0.5nH的漂移电感成分时的TDR(时域反射)试验结果。对上升沿时间以及下降沿时间为200ps,信号振幅为1Vo-p的脉冲信号的输入阻抗Zi在漂移电容为5pF时,对作为定常状态的100Ω变差为90~110Ω。即使漂移电容为1pF,也变差到95~105Ω。
这样一来,为了在处理高速信号的电路中使用浪涌吸收电路,最好不仅减小漂移电容成分的影响,而且也减小漂移电感成分的影响。
一方面,正如从图14所示的等效电路所了解地,如果利用持有负感应系数的电感元件18,则可以消除在浪涌吸收元件中包含的漂移电感成分。在另一方面,表观上由于成为与耦合变小的状态相同,所以Kz和Lz保持其原样,如下述(10)所示地设定Cs。其中,KzLz≥Le。
如果这样设计,则即使在浪涌吸收元件内包含漂移电容成分和漂移电感成分,也可以使输入阻抗Zin与特性阻抗Zo匹配。
因此,本实施方式的浪涌吸收电路50可以使半导体设备等避开高压静电受到保护,对高速信号,其阻抗匹配也优良。
其次,对以图13说明的浪涌吸收电路作为层积浪涌吸收部件实现的例,加以说明。图17是使以图13所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件按每层展开示出的分解立体图。
图17所示的层积浪涌吸收部件60在与层积浪涌吸收部件20相同构成的要素之外添加具有平面状的绝缘层22a及22b,以及电容元件图形61及62。
绝缘层22a及22b设置在绝缘层21和绝缘层23a之间。电容元件图形61设置在绝缘层22a一方的主面上。电容元件图形62设置在绝缘层22b一方的主面上。电容元件图形61一部分和电容元件图形62一部分夹持绝缘层22a,对置,构成电容元件51。
层积浪涌吸收部件60作成层积浪涌吸收部件20同样的外形,而且在其表面上具有与层积浪涌吸收部件20相同的电极。电容元件图形61一端与输入电极35连接,电容元件图形62一端与输出电极36连接。
在该层积浪涌吸收部件60,互感元件图形26及电容元件图形61在另外的绝缘层上形成,互感元件图形27及电容元件图形62在另外的绝缘层上形成,也可以分别在同一绝缘层上形成。互感元件图形26和互感元件图形27的线宽粗也可以作电容元件图形利用。
在这样的层积浪涌吸收部件60上,互感元件或浪涌吸收元件成为一体形成。因此,层积浪涌吸收部件60是小型,而且可以减小漂移电容。因为层积浪涌吸收部件60具有所述的浪涌吸收电路50的电路构成,所以可以使半导体设备等避开高压静电受到保护,对高速信号,其阻抗匹配也优良。层积浪涌吸收部件60的浪涌试验结果也是与第一实施方式的层积浪涌吸收部件20同样良好。
(第三实施方式)
图18是示出本发明第三实施方式的浪涌吸收电路的电路构成图。图18所示的浪涌吸收电路70包括输入端子71、输出端子72、公共端子73、浪涌吸收元件75、电感元件76及77、以及电容元件78。
输入端子71、输出端子72及公共端子73用于与外部连接而设置。两只电感元件76及77在输出端子71和输出端子72之间串联连接。电容元件78在输出端子71和输出端子72之间连接。两只电感元件76及77也可以不电磁耦合。即:两只电感元件76及77的耦合系数也可以不足0.01。
浪涌吸收元件75的一方端子与电感元件76和电感元件77之间的连接点连接,浪涌吸收元件75的另一方端子与公共端子73连接。在浪涌吸收元件75内可以使用利用ZnO等金属氧化物的压敏电阻、利用Si等半导体的PN结元件、利用钼的浪涌吸收元件、利用电极放电的间隙式放电元件等。
在这里,区分输入端子71和输出端子72,然而也可以替换输入侧和输出侧。公共端子73优选接地。
在以下的说明中,令电感元件76及77各自的感应系数(电感)为Lx,电容元件78的电容量为Cx。
图18的浪涌吸收电路的输入阻抗由下式(11)表示。在这里浪涌吸收元件75用图2所示的等效电路表示,而对小振幅的高速信号只用电容Cz的漂移电容205近似。
设定Cx,以便满足下式(12),则式(11)所示的输入阻抗Zin与频率无关。如式(12)所示地设定Cx之外,如下式(13)所示地设定Lx,则可以使输入阻抗Zin与特性阻抗Zo匹配。
Cx=Cz/4…………(12)
因此,本实施方式的浪涌吸收电路70可使半导体设备等避开高压静电而受到保护,对高速信号,其阻抗匹配也优良。
其次,对以浪涌吸收电路70作为层积浪涌吸收部件实现例加以说明。图19是使以图18所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例按每层展开示出的分解立体图。
图19所示的层积浪涌吸收部件80具有平面状绝缘层81、82、83、84及85,电感元件图形86及87,通孔90及91,浪涌吸收元件图形92及93,以及电容元件图形95及96。层积浪涌吸收部件80的外形及表面电极图形是与图10说明的第一实施方式相同。
绝缘层81防止内部元件图形与外部接触。在绝缘层82的一方主面上形成电感元件图形86。电感元件图形86是作为电感元件76使用的,电感元件图形86的一端88是作为与输入电极连接的一方端子使用的。电感元件图形86的另一端经绝缘层82上设置的通孔而与电感元件图形87另一端连接。
电感元件图形87在绝缘层83的一方主面上形成。电感元件图形87是作为电感元件77使用的,电感元件图形87的一端89作为与输出电极连接的一方端子使用。电感元件图形87的另一端经绝缘层83上设置的通孔91而与浪涌吸收元件图形92连接。电感元件图形86及电感元件图形87这样配置,以便相互之间没有电磁耦合,即耦合系数不足0.01。
浪涌吸收元件图形92设置在绝缘层84的一方的主面上。浪涌吸收元件图形93设置在绝缘层85的一方的主面上。浪涌吸收元件图形92及浪涌吸收元件93夹持绝缘层84对置,构成浪涌吸收元件75。浪涌吸收元件图形93的一端94a及另一端94b作为与公共电极连接的浪涌吸收元件的另一方端子而使用。
电容元件图形95设置在绝缘层82的一方的主面上,电容元件图形96设置在绝缘层83的一方的主面上。电容元件图形95的一部分和电容元件图形96的一部分相互对置,构成电容元件78。电容元件图形95的一端与输入电极连接,电容元件图形96的一端与输出电极连接。
构成图19的层积浪涌吸收部件80的各绝缘构造及材料是与图10的层积吸收部件20相同的。在图19所示的层积浪涌吸收部件80上,电感元件图形86及电容元件图形95在相同绝缘层上形成,电感元件图形87及电容元件图形96在相同绝缘层上形成,然而各自也可以在不同的绝缘层上形成。此外,使电感元件图形86和电感元件图形87的线宽作粗,也可以作为电容元件图形使用。
层积浪涌吸收部件80的外形是与图10说明的相同的。在图10所示的输入电极35上连接图19说明的电感元件图形86的一端88(一方端子)和电容元件图形95的端子(一端),在输出电极36上连接电感元件图形87的一端89(一方端子)和电容元件图形96的端子(一端),在公共电极37a或37b上连接浪涌吸收元件图形93的两端94a及94b
(浪涌吸收元件75另一方端子)。在这里,区分输入电极35和输出电极36,然而也可能替换输入端和输出侧。公共电极37a及37b优选接地。
在这样完成的层积浪涌吸收部件80中,互感元件或浪涌吸收元件成为一体形成。因此,层积浪涌吸收部件80可以是小型,而且减小漂移电容。因为层积浪涌吸收部件80具有所述的浪涌吸收电路70的电路构成,所以可以使半导体设备等避开高压静电受到保护,对高速信号,其阻抗匹配也优良。对层积浪涌吸收部件80的浪涌试验结果与第一实施方式的层积浪涌吸收部件20同样地良好。
(第四实施方式)
图20是示出本发明第四实施方式的浪涌吸收电路和电路构成图。图20所示的浪涌吸收电路110配备一对输入端子111及112、一对输出端子113及114、公共端子115、互感元件121及122、以及浪涌吸收元件123及124。
在浪涌吸收电路110中,一对输入端子111及112、一对输出端子113及114,用于与外部连接而设置,使差分输入及差分输出成为可能。此外,浪涌吸收电路110具有公共端子115。
互感元件121(第一互感元件)具有作为初级侧的第一电感元件121及作为次级侧的第二电感元件121b。在互感元件121上,初级侧一方端子与输入端子111连接,使信号反向感应的次级侧一方端子与输出端子113连接,初级侧另一方端子和次级侧另一方端子相互连接。从输入端子111到输出端子113这样感应,以便通过互感121使信号反向。即:第一电感元件121a和第二电感元件121b电磁耦合,以便增加互感。第一电感元件121a和第二电感元件121b的耦合系数在0.01以上。
浪涌吸收元件123(第一浪涌吸收元件)一方端子与互感元件121的初级侧的另一方端子和次级侧另一方端子之间的连接点连接,浪涌吸收元件123另一方端子与公共端子115连接。
互感元件122(第二互感元件)具有作为初级侧的第三电感元件122a及作为次级侧的第四感应元件122b。在互感元件122上,初级侧一方端子与输入端子112连接,使信号反向感应的次级侧一方端子与输出端子114连接,初级侧另一方端子和次级侧另一方端子之间连接。从输入端子112到输出端子114这样感应,以便通过互感元件122反向。即:第三电感元件122a和第四电感元件122b电磁耦合,以便增加互感。第三电感元件122a和第四电感元件122b的耦合系数在0.01以上。
浪涌吸收元件124(第二浪涌吸收元件)一方端子与互感元件122和初级侧另一方端子和次级侧另一方端子之间的连接点连接,浪涌吸收元件124另一方端子与公共端子115连接。
在浪涌吸收元件123及124上可以使用利用ZnO等的金属氧化物的压敏电阻,利用Si等半导体的PN结元件,利用钼的浪涌吸收元件,利用电极间放电的间隙式放电元件。
在这里,区分一对输入端子111及112和一对输出端子113及114,然而也可以替换输入侧和输出侧。公共端子115优选接地。
在以下的说明中,令互感元件121的第一电感元件121a及第二互感元件121b,以及互感元件122的第三电感元件122a及第四电感元件122b各自的感应系数(电感)为Lz,令第一电感元件121a和第二电感元件121b的耦合系数及第三电感元件122a和第四电感元件122b的耦合系数分别为Kz。互感元件121及122例如可以通过共模扼流圈或变压器实现。
图21是示出图20所示的浪涌吸收电路的等效电路图。图20的电路构成可以等效地变换为图21的电路构成。在图21中,与图20相同的符号表示相同的意义。
在图21所示的等效电路中,电感元件125及129在输入端子111和输出端子113之间串联连接。电感元件127及浪涌吸收元件123在串联连接的电感元件125及129的中点和公共端子115之间串联连接。电感元件126及130在输入端子112和输出端子114之间串联连接。电感元件128及浪涌吸收元件124在串联连接的电感元件126及130的中点和公共端子115之间串联连接。电感元件125、126,、129及130的感应系数为(1+Kz)Lz,电感元件127及128感应系数为-KzLz。
图20的浪涌吸收电路110的输入阻抗由下式(14)表示。浪涌吸收元件123及124用图2所示的等效电路表示,而对小振幅的高速信号只用电容Cz的漂移电容205近似。如果令单线的特性阻抗为Z0,则差分信号线的特性阻抗Zd0表示为Zd0=2·Z0。
因为当Kz=±1时,没有式(14)右边的ω项,所以输入阻抗Zin与频率无关,为一定值。其中,在Kz=-1时,由于Zin=0,所以不合适。因此Kz=1,如果设定Lz,使其满足式(15),则使输入阻抗Zin与特性阻抗Zd0匹配是可能的。
因此,本实施方式的浪涌吸收电路110可以使半导体设备避开高压静电而受到保护,对高速信号,其阻抗匹配也优良。
其次,对以图20所示的浪涌吸收电路110作为层积浪涌吸收部件实现例加以说明。图22是以图20所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例按每层展开示出的立体图。图23是以图20所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例的立体图。
如图23所示,层积浪涌吸收部件140作成大体长方体形状。层积浪涌吸收部件140在其表面具有一对输入电极111a及112a、一对输出电极113a及114a、以及公共电极115a及115b。输入电极111a可用作输入端子111,输入电极112a可用作输入端子112。输出电极113a可用作输出端子113,输出电极114a可用作输出端子114。此外,公共电极115a及115b可用作公共端115。
层积浪涌吸收部件140在其表面包含沿着构成该层积浪涌吸收部件的多层的层积方向延伸,而且相互对置的面。输入电极111a及112a设置在该一对面中的一方的面上,输出电极113a及114a在该一对面中的另一方的面上。输入电极111a及112a以及输出电极113a及114a沿着上述层积方向延伸。
此外,层积浪涌吸收部件140在其表面上包含沿着上述层积方向延伸,而且相互对置的另外一对面。公共电极115a设置在该另外一对面中的一方的面上,公共电极115b设置在该另外一对面中的另一方的面上。公共电极115a及公共电极115b沿着上述层积方向延伸。
其中,区分输入电极111a及112a和输出电极113a及114a,然而也可以替换输入侧和输出侧。公共电极115a或115b优选接地。
以下,对构成层积浪涌吸收部件140的各绝缘层的构造及材料加以说明。如图22所示,层积浪涌吸收部件140在上述层积方向顺序地具有层积的平面状的绝缘层141、142,、143、144及145,互感元件图形121A、122A、121B及122B,通孔151、152、153及154,以及浪涌吸收元件图形123a、124a、123b及124b。
在绝缘层141、142、143、144及145上,在与表面的电路之间可以使用提高绝缘性的材料,例如玻璃环氧树脂,氟树脂,陶瓷等电介质材料。在绝缘层表面上形成的各元件图形上是由金、铂,、银、铜、铅及其合金等的导体构成的,通过印刷技术或蚀刻技术制造。
绝缘层145防止内部元件图形与外部接触。在绝缘层144表面(一方的主面)上形成互感元件图形121B及122B。互感元件图形121B及122B各自构成互感元件121的次级侧(第二电感元件121b)及互感元件122的次级侧(第四电感元件122b)。
互感元件图形121B及122B各自作成线圈状。互感元件图形121B的一端121d与输出电极113a连接。互感元件图形122B的一端122d与输出电极114a连接。互感元件图形121B的另一端经在绝缘层144上设置的通孔152与构成初级侧的互感元件图形121A的另一端连接。互感元件图形122B的另一端经在绝缘层144上设置的通孔151与构成初级侧的互感元件图形122A的另一端连接。
在绝缘层143的表面(一方的主面)上设置互感元件图形121A及122A。互感元件图形121A及122A分别构成互感元件121的初级侧(第一电感元件121a)及互感元件122的初级侧(第三电感元件122a)。
互感元件图形121A及122A分别作成线圈状。互感元件图形121A的一端121c与输入电极111a连接,互感元件图形122A的一端122c与输入电极112a连接。
在互感元件图形121A和互感元件图形121B之间以及互感元件图形122A和互感元件图形122B之间分别构成感应耦合的互感元件。即:互感元件图形121A和互感元件121B按照增加相互的电感那样的位置关系设置。此外,互感元件图形122A和互感元件图122B按照增加相互的电感那样的位置设置。
其中,在本例中,互感元件图形以单层形式,然而也可以按多层形成。如果以多层形成,则可以实现大的感应系数和耦合系数。
在绝缘层142表面(一方主面)上形成浪涌吸收元件图形123a及浪涌吸收元件124a。浪涌吸收元件图形123a及浪涌吸收元件图形124a各自经在绝缘层143上设置的通孔153及154与互感元件图形121A的另一端及互感元件图形122A的另一端连接。
在绝缘层141表面(一方主面)上形成浪涌吸收元件图形123b及124b。浪涌吸收元件123b及124b与在层积浪涌吸收部件140表面上设置的公共电极115a或115b连接。
浪涌吸收元件图形123a和浪涌吸收元件图形123b夹持绝缘层142而对置,构成浪涌吸收元件123。浪涌吸收元件图形124a和浪涌吸收元件图形124b夹持绝缘层142而对置,构成浪涌吸收元件124。
在绝缘层142上设置通孔,通过显示压敏电阻特性的材料,例如以ZnO作主材料的半导体材料填充通孔内。或者也可以通过显示压敏电阻特性的材料,例如以ZnO作主成分的半导体陶瓷材料形成绝缘层142。在图22的例中,浪涌吸收元件图形以单层形式,然而也可以多层形成。
使图22所示的多层顺序地层积并压接之后,通过一体烧成,制作图23所示那样的层积体。在层积体表面上形成一对输入电极111a及112a、一对输出电极113a及114a、以及公共电极115a及115b。作为电极材料可以使用金、铂、银、铜、铅及其合金等的导体。
在这样完成的层积浪涌吸收部件140,使互感元件或浪涌吸收元件成为一体形成。因此,层积浪涌吸收部件140可以是小型,而且减小漂移电容。因为层积浪涌吸收部件140具有所述的浪涌吸收电路110的电路构成,所以可以使半导体设备等避开高压静电受到保护,对高速信号,其阻抗匹配也优良。
使所述的层积浪涌吸收部件140的浪涌试验与第一实施方式同样地进行。在图11所示的浪涌试验器输出端子46上连接层积浪涌吸收部件140的一方的输入电极111a。设定这时层积浪涌吸收部件140的另一方输入电极112a在开放状态,使层积浪涌吸收部件140的公共电极115a、115b及浪涌试验器的输出端子47接地。分别用500Ω的电阻作为层积浪涌吸收部件140的输出电极113a及114a的终端。从直流电压源41供给2kV电压,电容元件43的电容量取150pF,电阻44的电阻值取330Ω。
首先,使开关45保持在开放状态,关闭开关42,从直流电压源41使电容元件43充电。其次,开放开关42,关闭开关45,使电容元件43上充电的电荷经电阻44输入到层积浪涌吸收部件140的输入电极111a。这时测量加在层积浪吸收部件140的输出电极113a上的电压。
图24示出测量结果。图24横轴取作时间(ns),纵轴取作放电电压(V),通过有无层积浪涌吸收部件,比较放电电压。从图24可以看到通过添加本实施方式的层积浪涌吸收部件140,使浪涌得以充分吸收。
因此,具有本实施方式的浪涌吸收电路110构成的层积浪涌吸收部件140持有高性能的浪涌吸收特性且小型,并且对差分输入的高速信号,其阻抗匹配也优良。
(第五实施方式)
图25是示出本发明的第五实施方式的浪涌吸收电路的电路构成图。图25所示的浪涌吸收电路120与浪涌吸收电路110同样地包括一对输出端子111及112、一对输出端子113及114、公共端子115、互感元件121及122、以及浪涌吸收元件123及124。
浪涌吸收电路120还包括电容元件131及132。电容元件131连接在输入端子111和输出端子113之间。电容元件132连接在输入端子112和输出端子114之间。
其中,区分一对输入端子111及112和一对输出端子113及114,然而也可以替换输入侧和输出侧。公共端子115优选接地。
在以下的说明中,令互感元件121的第一电感元件121a及第二电感元件121b以及互感元件122的第三电感元件122a及第四电感元件122b各自的感应系数(电感)为Lz,令第一电感元件121a和第二电感元件121b的耦合系数以及第三电感元件122a和第四电感元件122b的耦合系数分别为Kz。此外,令电容元件131及132的电容量为Cs。互感元件121及122可以通过共模扼流线圈实现。
图26是示出图25所示的浪涌吸收电路的等效电路图。浪涌吸收电路120可以等效地变换为图26所示的电路构成。在图26中,与图25相同符号表示相同的意义。
在图26所示的等效电路上,电感元件125及129串联连接在输入端子111和输出端子113之间。电感元件127及浪涌吸收元件123在串联连接的电感元件125及129的中点和公共端子115之间串联连接。电感元件126及130在输入端子112和输出端子114之间串联连接。电感元件128及浪涌吸收元件124在串联连接的电感元件126及130中点和公共端子115之间串联连接。电容元件131连接在输入端子111和输出端子113之间。电容元件132连接在输入端子112和输出端子114之间。电感元件125,126,129及130的感应系数为(1+Kz)Lz,电感元件127及128的感应系数为-KzLz,电容元件131及132的电容为Cs。
图26的浪涌吸收电路120的输入阻抗Zin由下式(16)表示。浪涌吸收元件123或124由图2所示的等效电路表示,然而对小振幅的高速信号只用图2的电容Cz的漂移电容205近似。
如果设定Cs,以便满足下式(17),则式(16)所示的输入阻抗Zin与频率特性无关。而且使Cs如式(17)所示的设定之外,如果如下式(18)所示地设定Lz,则可以使输入阻抗Zin与特性阻抗Zd0匹配。
Cs=(1-Kz)Cz/4(1+Kz)……………(17)
在浪涌吸收电路120中,正如从上式(17)及式(18)所看到地,因为任意地选择感应系数Kz,所以可以进行比第四实施方式的浪涌吸收电路110灵活性更高的电路设计。
因此,本实施方式的浪涌吸收电路120可以使半导体设备等避开高压静电而受到保护,对差分输入的高速信号,其阻抗匹配也优良。
浪涌吸收元件,对第二实施方式也如上述所示地,实际上也包含漂移电感成分。因此,如果在作为输入信号处理高速信号的半导体设备的输入侧添加浪涌吸收电路,则成为高速信号变差的原因。这样一来,为了在处理高速信号的电路内使用浪涌吸收电路,优选采用不仅减小漂移电容成分的影响,也减小漂移电感成分的影响的方案。
另一方面,正如从图26所示的等效电路看到的,如果利用具有负电感系数的电感元件127及128,则可以消除在浪涌吸收元件内包含的漂移电感成分。另一方面,表观上看,由于与耦合变小的状态相同,Kz和Lz保持其原样,如下式(19)所示地设定Cs。其中,KzLz≥Le。
如果这样设计,即使在浪涌吸收元件内包含漂移电容成分和漂移电感成分,也可以使输入阻抗Zin与特性阻抗Zd0匹配。
因此,本实施方式的浪涌吸收电路120可以使半导体设备等避开高压静电,受到保护,对差分输入的高速信号,其阻抗匹配也优良。
其次,对以浪涌吸收电路120作为层积浪涌吸收部件实现的例加以说明。图27是以浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例按每层展开示出的分解立体图。
图27所示的层积浪涌吸收部件150除了与层积浪涌吸收部件140相同构成要素之外,还具有平面状的绝缘146及147,以及电容元件图形131a、132a、131b、及132b。
绝缘层146及147设置在绝缘层144和绝缘层145之间。电容元件图形131a及132a设置在绝缘层147的一方主面上,电容元件图形131b及132b设置在绝缘层146的一方的主面上。电容元件图形131a一部分和电容元件图形131b的一部分夹持绝缘层147而对置,构成电容元件131。电容元件图形132a的一部分和电容元件图形132b的一部分夹持绝缘层147而对置,构成电容元件132。
层积浪涌吸收部件150作成与层积浪涌吸收部件140同样的外形,而且在其表面上具有与层积浪涌吸收部件140同样的电极。电容元件图形131a的一端131d与输入电极111a连接,电容元件图形131b的一端131c与输出电极113a连接。电容元件图形132a的一端132d与输入电极112a连接,电容元件图形132b的一端132c与输出电极114a连接。
构成层积浪涌吸收部件150的各绝缘层构造及材料是与层积浪涌吸收部件140是同样的。在层积浪涌吸收部件150,在另外的绝缘层上形成互感元件图形121A及122A和电容元件图形131a及132a,在另外的绝缘层上形成互感元件图形121B及122B和电容元件图形131b及132b,然而也可以分别在相同绝缘层上形成。此外,互感元件图形121A及122A和互感元件图形121B及122B的线宽粗,也可以利用作为电容元件图形。
在这里,区分输入电极111a和112a和输出电极113a及114a,然而也可以替换输入侧和输出侧。公共电极115a或115b优选接地。
在这样完成的层积浪涌吸收部件150中,互感元件或浪涌吸收元件成为一体形成。因此,层积浪涌吸收部件150可以是小型,而且减小漂移电容。因为层积浪涌吸收部件150具有所述的浪涌吸收电路120的电路构成,所以可以使半导体设备等避开高压静电而受到保护,对差分输入的高速信号,其阻抗匹配也更加优良。层积浪涌吸收部件150的浪涌试验结果也与第四实施方式的层积浪涌吸收部件140同样地良好。
(第六实施方式)
图28是示出本发明第六实施方式的浪涌吸收电路的电路构成图。图28所示的浪涌吸收电路160配备一对输入端子161及162、一对输出端子163及163,公共端子165,电感元件135、136、137及138,浪涌吸收元件123及124,以及电容元件139及140。
在浪涌吸收电路160中,为了与外部连接,设置了一对输入端子161及162,以及一对输出端子163及164,为了与内部连接而设置了公共端子165。
电感元件135(第一电感元件)及电感元件137(第二电感元件)在输入端子161和输出端子163之间串联连接。电感元件136(第三电感元件)及电感元件138(第四电感元件)在输入端子162和输入端子164之间串联连接。电感元件135、136、137及138也可以不互相电磁耦合,各自之间的耦合系数也可以小于0.01。
电容元件139(第一电容元件)在输入端子161和输出端子163之间连接,电感元件135及137并联设置。电容元件140(第二电容元件)在输入端子162和输出端子164之间连接,电感元件136及138并联设置。
浪涌吸收元件123(第一浪涌吸收元件)的一方端子与电感元件135和电感元件137之间的连接点连接,浪涌吸收元件123的另一方端子与公共端子165连接。浪涌吸收元件124(第二浪涌吸收元件)的一方端子在电感元件136和电感元件138之间的连接点上连接,浪涌吸收元件124的另一方端子与公共端子165连接。
在浪涌吸收元件123及124内可以使用利用ZnO等金属氧化物的压敏电阻,利用Si等的PN结元件,利用钼的吸收元件,利用电极间放电的间隙式放电元件等。
其中,在这里,区分一对输入端子161及162和一对输出端子163及164,然而也可以替换输入端和输出侧。公共端子165优选接地。
在以下说明中,分别令电感元件135,136,137及138的感应系数(电感)为Lx,令电容元件139及140的电容量为Cx。
浪涌吸收电路160的输入阻抗由下式(20)表示,浪涌吸收元件123及124分别由图2所示的等效电路表示,然而对小振幅的高速信号,只由图2的电容Cz的漂移电容205近似。
如果设定Cx,以便满足下式(21)式,则在式(20)中所示的阻抗Zin与频率特性无关。使Cx如下式(21)所示地设定之外,如果如下式(22)所示地设定Lx,则可以输入阻抗Zin与特性阻抗Zd0匹配。
Cx=Cz/4…………(21)
因此,本实施方式的浪涌吸收电路160可以使半导体设备等避开高压静电而受到保护,对差分输入的高速信号,其阻抗匹配也优良。
其次,对以浪涌吸收电路160作为层积浪涌吸收电路实施例加以说明。图29是以图28所示的浪涌吸收电路作为层积型部件实现的层积浪涌吸收部件例按每层展开所示的分解立体图。
图29所示的层积浪涌吸收部件170配备平面状的绝缘层141、142、145、146、147、148及149,电感元件图形135a、135b、136a、136b、137a、137b、138a及138b,通孔153、154、155、156、157及158,浪涌吸收元件图形123a、123b、124a、124b,以及电容元件图形139a、140a、139b及140b。
构成层积浪涌吸收部件170的各绝缘层构造及材料是与第五实施方式的层积浪涌吸收部件150同样的。层积浪涌部件170具有与层积浪涌吸收部件140同样的外形,在其表面上具有与层积浪涌吸收部件170同样的电极。
绝缘层145防止内部元件图形与外部接触。在绝缘层147的一方主面上形成电容元件图形139a及140a。绝缘层146的一方的主面上形成电容元件图形139a及140b。
电容元件图形139a的一部分和电容元件图形139b的一部分夹持绝缘层147而相互对置,构成电容元件139。电容元件图形140a的一部分和电容元件图形140b的一部分夹持绝缘层147而相互对置,构成电容元件140。
电容元件图形139a的一端139d与输入电极111a连接,电容元件图形140a的一端与输入电极112a连接。此外,电容元件图形139b的一端139c与输出电极113a连接,电容元件图形140b的一端与输出电极114a连接。
在绝缘层149上形成电感元件图形135a、136a、137a、及138a。电感元件图形135a的一端135c与输入电极111a连接,电感元件图形136a的一端135c与输入电极112a连接,电感元件图形137a的一端137c与输出电极113a连接,电感元件图形138a的一端138c与输出电极114a连接。
在绝缘层148上设置电感元件图形135b、136b、137b及138b。在电感元件图形135b一端上经通孔153。连接电感元件图形135a,在电感元件图形136b一端上经通孔154连接电感元件图形136a的另一端,在电感元件图形137b一端上经通孔155连接电感元件图形137a的另一端,在电感元件图形138b一端上经通孔156连接电感元件图形138a的另一端。
电感元件图形135a及135b构成电感元件135,电感元件图形136a及136b构成电感元件136,电感元件图形137a及137b构成电感元件137,电感元件图形138a及138b构成电感元件138。电感元件图形135a、135b、136a、136b、137a、137b、138a及138b,电感元件135、136、137及138这样配置,以便不相互电磁耦合,即耦合系数不足0.01。
电感元件图形135b的另一端及电感元件图形137b的另一端经通孔147与在绝缘层142的一方主面上设置的浪涌吸收元件图形123a连接。电感元件图形136b的另一端及电感元件图形138b的另一端经通孔147与在绝缘层142的一方主面上设置的浪涌吸收元件图形124a连接。
在绝缘层141的一方主面上形成浪涌吸收元件图形123b及浪涌吸收元件图形124b。浪涌吸收元件图形123b及浪涌吸收元件图形124b与公共电极115a及115b连接。浪涌吸收元件图形123a及123b经绝缘层142对置,构成浪涌吸收元件123。此外,浪涌吸收元件图形124a及124b经绝缘层142对置,构成浪涌吸收元件124。
其中,在图29所示的层积浪涌吸收部件170中,电感元件图形135a、136a、137a及138a和电感元件图形135b、136b、137b及138b在不同的绝缘层上形成,然而也可以在相同绝缘层上形成。电感元件图形135a、136a、137a及138a和电容元件图形139a及140a和电容元件图形139b及140b分别在不同的绝缘层上形成,然而也可以在相同绝缘层上形成。
此外,在这里,区分输入电极111a及112a和输出电极113a及114a,然而也可以替换输入侧和输出侧。公共电极115a及115b优选接地。
在这样的层积浪涌吸收部件170,互感元件或浪涌吸收元件成为一体形成。因此,层积浪涌吸收元件部件170可以是小型,而且减小漂移电容。此外,因为层积浪涌吸收部件170具有所述的浪涌吸收电路160的电路构成,所以可以使半导体设备等避开高压静电受到保护,对差分输入的高速信号,其阻抗匹配也优良。层积浪涌吸收部件170的浪涌试验结果是与第四实施方式的层积浪涌吸收部件140同样地良好。
以上,正如对本发明的合适的实施方式所说明的,根据本发明,提供使半导体设备等避开高压静电而受到保护,在宽频带的阻抗匹配优良的浪涌吸收电路。本发明的浪涌吸收电路及层积浪涌吸收部件在搭载半导体的高频电路基板上是能使用的。
Claims (6)
1.一种浪涌吸收电路,其特征在于,包括:
输入端子;
输出端子;
公共端子;
互感元件,具有电磁耦合的第一电感元件及第二电感元件,以便增加互感,该第一电感元件的一方端子与所述输入端子连接,该第二电感元件的一方端子与所述输出端子连接,该第一电感元件的另一方端子和该第二电感元件的另一方端子相互连接;和
浪涌吸收元件,具有与所述第一电感元件的所述另一方端子和所述第二电感元件的所述另一方端子连接的一方端子和与所述公共端子连接的另一方端子。
2.根据权利要求1所述的浪涌吸收电路,其特征在于:
还包括连接在所述输入端子和所述输出端子之间的电容元件。
3.一种浪涌吸收电路,其特征在于,包括:
输入端子;
输出端子;
公共端子;
作为串联连接的两只电感元件,在所述输入端子和所述输出端子之间设置的该两只电感元件;
与所述输入端子和所述输出端子连接,与所述两只电感元件并联设置的电容元件;和
与所述两只电感元件的连接点和所述公共端子连接的浪涌吸收元件。
4.一种浪涌吸收元件,其特征在于,包括:
公共端子;
一对输入端子;
一对输出端子;
第一互感元件,具有电磁耦合的第一电感元件及第二电感元件,以便增加互感,该第一电感元件的一方端子与所述一对输入端子中的一方连接,该第二电感元件的一方端子与所述一对输入端子中的一方连接,该第一电感元件的另一方端子和该第二电感元件的另一方端子相互连接;
第一浪涌吸收元件,具有与所述第一电感元件的所述另一方端子和所述第二电感元件的所述另一方端子连接的一方端子和与所述公共端子连接的另一方端子;
第二互感元件,具有电磁耦合的第三电感元件及第四电感元件,以便增加互感,该第三电感元件的一方端子与所述一对输入端子中的另一方连接,该第四电感元件的一方端子与所述一对输出端子中的另一方连接,该第三电感元件的另一方端子和该第四电感元件的另一方端子相互连接;和
第二浪涌吸收元件,具有与所述第三电感元件的所述另一方端子和所述第四电感元件的所述另一方端子连接的一方端子和与所述公共端子连接的另一方端子。
5.根据权利要求4所述的浪涌吸收电路,其特征在于:
还包括与所述第一互感元件并联设置,与所述一对输入端子中的一方和所述一对输出端子中的一方连接的第一电容元件,和
与所述第二互感元件并联设置,与所述一对输入端子中的另一方和所述一对输出端子中的另一方连接的第二电容元件。
6.一种浪涌吸收电路,其特征在于,包括:
公共端子;
一对输入端子;
一对输出端子;
作为串联连接的第一电感元件及第二电感元件,在所述一对输入端子中的一方和所述一对输入端子中的一方之间设置的该第一电感元件和该第二电感元件;
与所述一对输入端子中的一方和所述一对输出端子中的一方连接,与所述第一电感元件及第二电感元件并联设置的第一电容元件;
与所述第一电感元件和所述第二电感元件之间的连接点和所述公共端子连接的第一浪涌吸收元件;
作为串联连接的第三电感元件及第四电感元件,在所述一对输入端子中的另一方和所述一对输出端子中的另一方之间设置的该第三电感元件及第四电感元件;
与所述一对输入端子中的另一方和所述一对输出端子中的另一方连接,与所述第三电感元件及第四电感元件并联设置的第二电容元件;和
与所述第三电感元件和第四电感元件之间的连接点和公共端子连接的第二浪涌吸收元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347739A JP4483552B2 (ja) | 2004-11-30 | 2004-11-30 | サージ吸収回路 |
JP2004347739 | 2004-11-30 | ||
JP2005193025 | 2005-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1783708A CN1783708A (zh) | 2006-06-07 |
CN100448167C true CN100448167C (zh) | 2008-12-31 |
Family
ID=36634715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200510125844XA Expired - Fee Related CN100448167C (zh) | 2004-11-30 | 2005-11-30 | 浪涌吸收电路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4483552B2 (zh) |
CN (1) | CN100448167C (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4910513B2 (ja) * | 2005-07-25 | 2012-04-04 | Tdk株式会社 | サージ吸収回路 |
KR101199681B1 (ko) | 2008-05-08 | 2012-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | Esd 보호 기능 내장 기판 |
US9882373B2 (en) * | 2014-11-21 | 2018-01-30 | Abb Schweiz Ag | System for protection of dry type transformers |
JP6551142B2 (ja) * | 2015-10-19 | 2019-07-31 | Tdk株式会社 | コイル部品及びこれを内蔵した回路基板 |
JP6390674B2 (ja) | 2015-12-24 | 2018-09-19 | 株式会社デンソー | 検出装置、および、トルクセンサ |
TWI614976B (zh) * | 2016-09-30 | 2018-02-11 | 泰達電子股份有限公司 | 電源轉換裝置 |
CN111819641B (zh) * | 2018-03-05 | 2022-05-27 | 京瓷Avx元器件公司 | 具有改进的能量处理能力的级联变阻器 |
WO2023021994A1 (ja) * | 2021-08-19 | 2023-02-23 | 株式会社村田製作所 | 過渡電圧吸収素子 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN87107472A (zh) * | 1986-12-16 | 1988-08-31 | 休斯航空公司 | 快速转换rf网路电感器 |
US6181777B1 (en) * | 1998-11-19 | 2001-01-30 | Excelsus Technologies, Inc. | Impedance blocking filter circuit |
JP2003116267A (ja) * | 2001-10-05 | 2003-04-18 | Canon Inc | 電源装置 |
-
2004
- 2004-11-30 JP JP2004347739A patent/JP4483552B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-30 CN CNB200510125844XA patent/CN100448167C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN87107472A (zh) * | 1986-12-16 | 1988-08-31 | 休斯航空公司 | 快速转换rf网路电感器 |
US6181777B1 (en) * | 1998-11-19 | 2001-01-30 | Excelsus Technologies, Inc. | Impedance blocking filter circuit |
JP2003116267A (ja) * | 2001-10-05 | 2003-04-18 | Canon Inc | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4483552B2 (ja) | 2010-06-16 |
CN1783708A (zh) | 2006-06-07 |
JP2006156846A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100448167C (zh) | 浪涌吸收电路 | |
KR100802350B1 (ko) | 서지 흡수 회로 | |
CN1542873B (zh) | 静电对策部件 | |
KR100769031B1 (ko) | 서지 흡수 소자 및 서지 흡수 회로 | |
CN100508378C (zh) | 电涌吸收电路 | |
TWI321330B (en) | Monolithic capacitor | |
TWI500263B (zh) | 平衡濾波器 | |
JPH02250409A (ja) | Lcフィルター | |
US5844451A (en) | Circuit element having at least two physically separated coil-layers | |
US7606018B2 (en) | Surge absorbing circuit | |
WO2011147470A1 (en) | Electrical double filter structure and its multi -layer implementation | |
JP4449838B2 (ja) | サージ吸収回路 | |
CN108428980A (zh) | 一种新型结构的宽频带垂直叉指电容 | |
KR100638802B1 (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
CN100454758C (zh) | 电涌吸收电路和层叠电涌吸收部件 | |
CN107431468A (zh) | 电子部件 | |
JP3219670B2 (ja) | 積層lcバンドパスフィルタ | |
CN205792477U (zh) | 具有宽频抑制能力的低通滤波器 | |
JPH0653704A (ja) | バンドパスフィルタ | |
JPH11136064A (ja) | ノイズフィルタ | |
KR940002877A (ko) | 전자파 잡음 제거용 칩형 캐패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081231 Termination date: 20211130 |