CN100448015C

CN100448015C - 包括有二字线晶体管的磁性存储元件及其读取和编程方法

Info

Publication number: CN100448015C
Application number: CNB2006101429096A
Authority: CN
Inventors: 何家骅
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2005-11-17
Filing date: 2006-11-01
Publication date: 2008-12-31
Anticipated expiration: 2026-11-01
Also published as: US7203089B1; TWI307506B; TW200721159A; CN1967859A

Abstract

本发明关于一种磁性随机存取存储体单元，其包括有磁性金属层、以及邻近于此磁性金属层的磁感测元件。此磁性金属层的一端耦接至一字线晶体管，并且二极管包括并被设置以经由一第二字线晶体管而耦接此磁感测元件至一位线。此磁性金属层可被用以编程与读取此单元，并因此在此单元中不需要第二电流线路。

Description

包括有二字线晶体管的磁性存储元件及其读取和编程方法

相关申请案资料

本发明关于共同审查中的美国专利申请案号(未定)、其发明名称为“A Magnetic Memory Device and Methods for Making a MagneticMemory Device”，其申请日为(未定)；美国专利申请案号(未定)、其发明名称为“Systems and Methods for Reading and Writing aMagnetic Memory Device”，其申请日为(未定)；以及美国专利申请案号(未定)、其发明名称为“Systems and Methods for a MagneticMemory Device Comprising a Two Word Line Transistor”，其申请日为(未定)，上述三者均列为本案的参考。

技术领域

本发明一般关于用作为电脑主储存的存储元件，并特别有关于使用磁性存储元素作为单独存储单元的存储阵列。

背景技术

用作为电脑主存储器的存储单元的理想特征为高速、低耗电、非易失性、以及低成本。低成本是以一简单工艺与一小表面积而实现。动态随机存取存储单元(Dynamic random access memory)非常快速并消耗少量能源，但每秒必须更新许多次，且需要复杂的结构以在每一存储单元中加入一电容。快闪型电可擦除/编程只读存储器(EEPROM)存储单元是非易失性、具有低感测能量、且可建构为一个单一元件，但需要数微秒以写入以及数毫秒以清除，使其由于速度太慢而无法应用于许多领域，特别是作为电脑主存储器。传统的半导体存储单元如：动态随机存取存储器(DRAM)、只读存储器(ROM)、以及电可擦除/编程只读存储器(EEPROM)等，在其存储单元的水平平面形成有电流，因此其所占用的总面积为基本存储单元区域加上作为电接触区域的面积总和，因此无法达到理论最小存储单元区域。

与动态随机存取存储器(DRAM)不同的是，利用一铁磁性区域的磁化方向以储存信息的磁性存储单元，可以长时间保存所储存数据，因此为非易失性。多种利用磁性状态以改变其铁磁性区域附近的材料的电阻值的存储单元，被总称为磁阻性(magnetoresistive，MR)存储单元。由多个磁性存储单元所组成的阵列通常称为磁性随机存取存储器(RAM)或是MRAM。

为了商业的实用性，MRAM必须有下列性质：与目前存储器技术相当的存储密度、可因应未来世代的微缩化、在低电压下操作、低耗能、以及具竞争性的读/写速度。

对于一MRAM装置而言，非易失存储状态的稳定性、读/写循环的可重复性、以及在存储元素与元素间切换场(switching field)的均一性，是其设计特征中最重要的三个面向。在MRAM中的存储状态并非以电力维持，而是以磁矩(magnetic moment)向量的方向来维持。其是通过施加磁场并致使在一MRAM元件中的一磁性材料被磁化为两种可能的存储状态之一，而得以储存数据。其是通过感测此MRAM元件在此两种存储状态的电阻值差异，而得以读取数据。借由将一电流通过此磁性结构外部的带线(strip line)、或通过这些磁性结构本身，而产生用以写入数据的磁场。

随着MRAM元件的横向尺寸逐渐缩小，产生了三个问题。第一，此切换场随着一给定形状以及薄膜厚度而增加，因而需要较大的磁场以对其进行切换。第二，总切换体积降低，使得逆操作的能量势垒(energy barrier)降低。此能量势垒是指将磁矩向量从一存储状态切换至另一状态所需要的总能量。此能量势垒将决定在MRAM元件中资料的保存情况以及错误率，并且若此能量势垒太小，可能因为热波动(thrmofluctuation，或超顺磁性，superparamagnetism)而发生非预期的逆操作。当能量势垒太小时可能发生的一个主要问题在于，想要在一阵列中选择性地切换一MRAM元件将变成极度困难。选择性(selectivity)可允许切换一元件而不至于不慎切换其他MRAM元件。最后，由于切换场是由形状所产生，因此随着MRAM元件尺寸的缩小，切换场也变得对于形状变化更为敏感。由于微影排列在小尺寸日益困难，MRAM元件想要维持精准的切换分布也将有其困难。

与常规MRAM元件有关的上述问题会造成其他问题。例如，为了改变此磁感测元件的状态以对常规MRAM元件进行编程，而需要更高的电流。此等高电流产生了多个问题，包括高耗能使得MRAM不适用于许多移动装置的应用。此外，由此电流所产生的磁场通常难以控制，使得串扰(cross talk)问题在横向尺寸日益缩小的MRAM中特别容易发生。

常规MRAM元件的另一问题是，为了在编程此MRAM元件中的磁性感测元件时所需要产生的电流以及相关磁场，典型地需要两条电流线路。必要包含两条电流线路则限制了MRAM元件缩小的可能性、以及尺寸缩小时的最大可能密度。

发明内容

本发明有关于一种MRAM单元，其包括有磁性金属层、以及邻近于此磁性金属层的磁感测元件。此磁性金属层的一端耦接至字线晶体管，而磁性金属层的另一端则耦接至第一位线。此磁感测元件可经由二极管与第二字线晶体管而耦接至第二位线。

以下详细说明本发明的结构与方法。本发明内容说明部分目的并非在于定义本发明。本发明由权利要求所限定。举凡本发明的实施例、特征、观点及优点等将可透过下列说明权利要求及所附图式获得充分了解。

附图说明

图1A是绘示本发明一实施例的一个例示MRAM单元结构；

图1B是绘示与图1A中的MRAM单元等效的示意图；

图2是绘示一常规MRAM元件中的电流线路与磁感测元件；

图3是绘示另一常规MRAM元件中的电流线路与磁感测元件；

图4是绘示又一常规MRAM元件中的电流线路与磁感测元件；

图5是绘示一包括有如同图1A中的MRAM单元的MRAM元件；

图6是绘示包括于图5的MRAM元件的MRAM单元的一个例示写入电流；

图7是绘示由图6中的电流所产生的磁场；

图8是绘示由图6中的电流逆流时所产生的磁场；

图9是绘示用以读取图1A中的MRAM单元的一个例示方法；

图10是绘示根据本发明一实施例而用以编程图1A的MRAM单元的例示方法；

图11是绘示根据本发明一实施例而将图1A中的MRA单元编程至另一状态的例示方法；

图12是绘示一常规MRAM单元的读取与写入方式；

图13是绘示根据本发明一实施例的一个例示MRAM单元结构，其包括一单字线晶体管以及一二极管；

图14是绘示图13中的MRAM单元的等效示意图；

图15是绘示图13的MRAM单元的部分立体图；

图16是绘示根据本发明一实施例而用以读取图13的MRAM单元的例示方法；

图17是绘示根据本发明另一实施例而用以读取图13的MRAM单元的例示方法；

图18是绘示根据本发明一实施例而用以编程图13的MRAM单元的一个例示方法；

图19是绘示根据本发明一实施例而用以将图13的MRAM单元编程至一第二状态的一个例示方法；

图20是绘示根据本发明一实施例的一例示MRAM单元结构，其包括一双字线晶体管以及一二极管；

图21是绘示图20中的MRAM单元的等效示意图；

图22是绘示根据本发明一个实施例而用以读取图20的MRAM单元的一个例示方法；

图23是绘示根据本发明一个实施例而用以读取图20中的MRAM单元的一个例示方法；以及

图24是根据本发明一个实施例而用以将图20中的MRAM单元编程至一第二状态的一个例示方法。

具体实施方式

图1A是说明本发明系统与方法的一个实施例中，一MRAM元件其包括有一个MRAM单元100的例示图。很明显地，其并非将MRAM单元100或包括有MRAM单元100的MRAM装置中的所有层、结构、及/或电路绘示于图1A中。为了方便性，其仅绘示有关于MRAM单元100的部分特定元素、层、及/或观点。用以制造包括一MRAM单元100的MRAM元件的方法，详述于一件共同审查中的专利申请案其申请案号为(未定)。此申请案(代理人案号为87092291-672045)详细描述了包括有一MRAM元件的各层结构以及用以制造此结构与其他电路的方法，此MRAM元件包括MRAM单元100。虽然与MRAM单元100有关的所有层、元素、以及电路并非绘示于图1A中，但其不应被视为对MRAM单元100形成特别限制、或排除其他可能的层、元素、及/或电路。此外，虽然在图1A中所示的各层以二维方式绘示，但应注意的是各层实际上均为三维结构。

如图所示，MRAM单元100包括一磁性金属层102以及一邻近于磁性金属层102的磁感测元件104。在特定实施例中，磁感测元件104以一邻近导体106而与磁性金属层102分隔。磁性金属层102可包括一相关联的长度、高度、以及宽度，此三者的范围可介于10nm至10μm之间。同样地，磁感测元件104可包括一相关联的长度、高度、以及宽度，此三者的范围依据不同实施例而可介于5nm至10μm之间。

磁性金属层102可包括一磁导率(permeability，μ)，其介于10至10⁸之间。磁性金属层102为一导体且其电阻率(ρ)介于约4μΩ-cm至约10⁸μΩ-cm之间。磁性金属层102亦可包括有一饱和磁化值(saturation magnetization，M_s)，其介于10高斯(Guass)至约2.5特斯拉(Tesla)之间。用以建构磁性金属层102的材料可包括至少一带有结晶相的元素。例如，磁性金属层可包括镍(Ni)、铁(Fe)、钴(Co)、硼(B)、钼(Mo)、锌(Zn)、铅(Pb)、硅(Si)、碳(C)、氧(O)、及/或任何其他可以提供上述的电阻率与饱和磁化值的材料。

邻近导体106的组态可设定为用以连接磁感测元件104以及磁性金属层102。邻近导体106的电阻率(ρ)可界于1至10¹⁰μΩ-cm之间。邻近导体106可为金属、一导电化合物、半导体材料、或任何其他材料，其包括一落于上述范围的电阻率。这些材料可包括，例如铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、硅(Si)、钨(W)、银(Ag)、钌(Ru)、铱(Ru)、铂(Pt)等。

磁感测元件104可包括一单一或多层的铁/反铁磁性元件。此磁性元件可包括如一磁穿隧接面(Magnetic Tunnel Junction，MTJ)装置、一巨磁阻(Giant Magnetoresistance，GMR)装置、一超巨磁阻(Colossal Magnetoresistance，CMR)装置、非等向性磁阻(Anisotropic Magnetoresistance，AMR)装置、磁光(Magneto-optical，MO)元件、或一磁盘。例如，磁感测元件104可包括一磁穿隧接面元件，其包括有一铁磁层、一绝缘体、另一铁磁层、以及一反铁磁层。替代地，磁感测元件104可包括一磁穿隧元件，其包括有一铁磁层、一绝缘层、以及另一铁磁层，或一磁穿遂元件，其包括有一反铁磁层、一铁磁层、一绝缘体、以及另一铁磁层。

在另一实施例中，磁感测元件104可包括一GMR元件，其包括有一铁磁层、一薄导电层、另一铁磁层、以及一反铁磁层。可与本发明的系统与方法共同使用的替代性巨磁阻装置，可包括一铁磁层、一薄导电层、以及另一铁磁层，或一反铁磁层、一铁磁层、一薄导电层、以及另一铁磁层。

替代性地，一超巨磁阻装置其包括一以锰为基础并带有至少二元素的化合物，例如镧锶锰氧化物(LaSrMnO)、镨钙锰氧化物(PrCaMnO)、镧钙锰氧化物(LaCaMnO)等，可被用作为磁感测元件104。在另一实施例中，一非等向性磁阻元件、磁光元件、或一磁盘其包括有第三过渡铁磁元素、或与其他元素的合金等，可被用作为磁感测元件104。

上述各不同实施例中所提及的此等铁磁层，可包括3d过渡铁磁元素或与其他元素的合金，例如铜铁、镍铁、钴铁硼、铁、钴等。上述所提及的此反铁磁层可包括过渡反铁磁元素或与其他元素的合金，例如铁锰、铱锰、镍氧、铂锰、镍锰、氧化钴等。其他上述所提及的反铁磁层可包括铁磁反层其包括或不包括反铁磁材料，例如钴铁/钌/钴铁、钴铁/钌/钴铁/铱锰等。上述所提及的绝缘层可包括如氧化铝、氧化镁等材料，且上述提及的此等薄导电层可包括如铜、银、铬、钌、铱等材料。

我们可了解的是，上述所提及的此元件、各层、以及材料系仅作为举例之用，且不应被视作为限制本文所述的系统与方法于任何特定元件结构及/或材料中。此外，此高磁导率导电元素或导线，可包括一非环形的截面。此可允许磁场从此高磁导率元件的一侧通过至另一侧。举例而言，此截面区域可为多角形。

此磁阻性存储单元可位于此高磁导率导线的相邻二角落或左右边缘间。

如下所详述，磁性金属层102可被用于传导该些用以创造磁场的电流，所被创造的磁场则可被用以编程磁感测元件至二个状态之一。此外，磁性金属层102可被用以传导该些驱动此待决定的磁感测元件104的电流。通过以此种方式使用磁性层102以传导读取与写入电流，在执行读取与写入操作时所使用的电流与常规装置相较之下，是较低的。此外，此磁性层102中的低电流可减低甚至消除任何串扰问题。而且，金属位线的数目与常规的MRAM装置相较之下可被降低，因而允许尺寸更进一步缩小，并增加密度。

图2是绘示用于一例示MRAM单元200中的电流线202与204、以及磁感测元件206。如前所解释，磁感测元件206包括磁性材料，此磁性材料可通过在磁感测元件206中的一铁磁区域的磁化方向而设定以储存信息。通过流经电流线202与204的电流所产生的磁场B_y与B_x，可影响此磁化方向。

电流线202与204典型地由如铜等非磁性材料所构成。由流经电流线202与204的电流I_x与I_y所产生的磁场B_y与B_x，是依据安培定则(Ampere’s law)所产生。若此二磁场的总和(B_x+B_y)大于磁感测元件206的高压场(coercive field)，则磁感测元件206可被编程至两种编程状态中的一个。

举例而言，当电流I_x与I_y以图中所示的方向流动时，亦即从图示的右侧流至左侧并流入页面，且电流的幅度足以使得B_x+B_y大于磁感测元件206的高压场时，则磁感测元件的磁矩向量可被切换至此两种编程组态之一。电流I_x与I_y的反向流向，则会将另一用以编程方向的磁感测元件206的磁矩向量，切换至此两种编程状态中的另一个。

不幸地，部分由于电流线202与204是由非磁性材料所构成，其需要从数毫安至数十毫安(mA)的大电流才能产生足够的磁场B_x与B_y，以克服磁感测元件206的能量势垒。此外，亦无法良好地控制磁场B_y与B_x的分布，而避免各存储单元之间的串扰。

在图3的实施例中，其绘示了另一例示MRAM单元的电流线302与310、以及磁感测元件306，其中电流线302与310是由磁性材料304与308所围绕。对于电流线302而言，其以图3的右侧视图所绘示。MRAM单元300的操作方式与MRAM单元200相同；然而，由于在电流线302与310间、以及围绕着电流线302与310的磁性材料304与308之间的电阻率(ρ)有所差异，电流I_x与I_y的大部分流经电流线302与310的非磁性材料部分。此外，由于磁性材料304与308的局限操作，亦被称为磁性钳(magnetic clamp)，分别由电流I_x与I_y所产生的磁场B_x与B_y被局限，因此磁场分布可受到较佳的控制。非常重要的是，磁性钳304与308作用为围绕电流线302与310的U型磁铁。因此，磁场B_x与B_y的大部分聚集于磁性钳304与308之间。

对于图3中的存储单元而言，用以编程磁感测元件306以及MRAM单元300的电流I_x与I_y，低于在MRAM单元200中所需要的；然而，其仍是需要数毫安。串扰的问题有改善，然而图3的元件比图2的元件更难以制造。

图4是绘示另一例示MRAM单元400的电流线402与410、以及磁感测元件406。如同MRAM单元300一般，电流线402与410被磁性材料404与408所限制。然而在此磁感测元件406系使用合成反铁磁耦合(Synthetic Antiferromagnetic Coupling，SAC)。为了使用SAF耦合，磁感测元件406由多层所构成。这些层包括一第一铁磁层、一大约如0.7nm厚度的极薄导电层、以及一第二铁磁层。此外，电流I_x与I_y以不同时序产生脉冲。此差异脉冲将使此第一与第二铁磁层的磁化作用于不同时间切换。若第一与第二铁磁层的磁化作用均被切换，则磁感测元件406被编程至两编程状态之一。若此磁化作用未被切换，则磁感测元件406则仍被编程保留于其目前状态。

使用SAF技术可有效地消除串扰；然而，一般需要非常大量的电流以编程磁感测元件406。举例而言，其需要数十毫安以改变此感测元件406的状态。此外，此磁感测元件406所需要的极薄导电层，非常难以制造及控制。若此极薄导电层的厚度变动太大，则无法正确操作此存储单元。

此外，在图2-4中所绘示的每一存储单元需要二条电流线以编程其所包括的磁感测元件。相反地，在存储单元100中，仅需要磁性材料层102以编程磁感测元件104。因此，可通过使用图1所示的结构而省略一电流线。

图5是绘示一MRAM元件500的侧视图，其包括两个例示的MRAM单元100。图5绘示了多个与MRAM单元100相关的重要尺寸，包括磁性金属层102的宽度(W_μ)、磁感测元件104的宽度(W_m)、在磁感测元件104与磁性金属层102之间的距离(d)、以及各磁性金属层102之间的空间(S)。这些不同尺度的范围如前所述。

如图6所绘示，一写入电流602可沿着磁性金属层102的两个方向之一流动。如图7所绘示，电流602会在磁性金属层102中产生一磁场704，亦会致使一磁场702流经此磁感测元件104。在图7中，显示此电流流入页面中而产生顺时钟方向的磁场702与704。

在磁性金属层102中所产生的此磁场704的强度，根据安培定则，正比于磁性金属层102的磁导率值。磁导率(μ)越高，则所产生的磁场越大。磁场704将会从磁性金属层102的边界漏散，在磁感测元件104中生成一外部磁场702，如图所示。若此漏磁场702大于磁感测元件104的高压场，则可能发生编程。

在图8中，电流602被逆转，而使其流出页面，进而在磁性金属层102内部产生一逆时钟方向磁场704、以及在磁感测元件104内部产生一漏磁场702。相同地，若漏磁场702大于磁感测元件104之高压场，则可能发生编程，且此次与图7中的磁场702所产生的状态相反。

以此种方式利用磁性金属层102编程磁感测元件104，可大幅减低甚至消除各存储单元100之间的串扰。而且，用以产生足以克服磁感测元件104的高压场的磁场所需要的电流，将大幅降低。例如，用以产生一2,800高斯的磁场702，仅需要440μA的电流；然而一目标单元100外部的磁场则倍数衰减而降至近于零。因此，以上述方式使用磁性金属层102，可产生一低电流、且无串扰的MRAM单元100。

此外，相对于常规MRAM设计中需要二条电流线以编程磁感测元件104，本发明仅需使用单一电流线。

不仅单元100包括较少电流线以及常规的MRAM单元，MRAM单元100亦不需要常规元件中分隔的写入与读取电流路径。一常规单元1200的读取操作方式绘示于图12中。为了读取磁感测元件1210的状态，需要一字线晶体管1206以及感测放大器1212。当字线晶体管1206被开启时，电流1208往上流经此单元并经过磁感测元件1210，接着往下流至感测放大器1212，此感测放大器可被设定为利用电流1208的数值而决定磁感测元件1210的编程状态。如图中所示，读取电流1208的路径与在电流线1202与1204中所流动的写入电流Ix与Iy不同。此外，在单元1200中则需要数层1216，1218，1220，1222以提供电流1208的电流路径，以流经晶体管1206并流入感测放大器1212中。

图9是根据本发明系统与方法中所绘示，磁感测元件104的状态如何被读入一MRAM单元100中。图中可见，一开启电压可被施加至字线晶体管108的栅极，例如一1.6伏特的开启电压。接着在磁性金属层102与磁感测元件104之间可施加一电压差，其将致使一电流902流经字线晶体管108而进入磁性金属层102中，接着往上流入磁感测元件104，如图所示。此电流可接着流经BL2并进入感测放大器110，此感测放大器可被设定以感测磁感测元件104的状态。感测放大器110被设定来比较BL2上的电流与一参考电流112。通过感测BL2上的电流与参考电流112间的相对值，感测放大器110可被设定以分辨磁感测元件104的逻辑状态。在此读取操作中，BL1可仅浮接(float)。

图10是根据本发明系统与方法的一个实施例，绘示用以磁感测元件104被编程至两个编程状态之一时的一个写入操作。如图中所示，一如1.6伏特的开启电流施加至字线晶体管108以将其开启。接着经由BL1而施加一电压差至磁性金属层102的另一侧。此动作将致使一写入电流1002从BL1流经磁性金属层102而流至字线晶体管108。如上所解释，电流1002将产生一足够强度的磁场，以克服磁感测元件104的能量势垒，并借此切换磁感测元件104的磁矩向量。例如，在一实施例中，其是在磁性金属中产生一50A的电流1002。BL2在此操作中可仅浮接。

图11是绘示用以将磁感测元件104编程至另一状态的写入操作。在这里，此操作类似于图10中所描述的操作；然而经由BL1而施加至磁性金属层102另一侧的电压差，可与图10中所描述的步骤中的电压差相反。此将致使在磁性金属层102中以逆方向流动之之一写入电流1102，切换磁感测元件104的磁矩向量，并因而编程磁感测元件至另一状态。在此操作中，BL2可仅浮接。同样地，在一实施例中可产生一50μA的电流1102，以编程磁感测元件104至另一状态。

如图中所见，MRAM单元100不仅只包括单一电流线102，亦不需要彼此分离的读取与写入电流路径，从而消除其复杂性。

借着使用上述的系统与方法，MRAM单元可使用位于磁性感测元件之下的一二极管而建构，以实行此单元的读取与写入动作，其实施方法可允许此单元以较少的金属位元线建构，使得整体MRAM元件成本较低，同时具有可调整的写入性能，进而缩小其尺寸及/或增加MRAM元件的整体密度。此外，此单元可产生极低的电流，进而使得其在移动装置上的应用可消除串扰，并再次致得较高密度及/或较小尺寸的MRAM元件。

举例而言，图13是绘示本发明的系统与方法中的一个实施例的一单晶体管MRAM单元1300的组态。如图所示，MRAM单元1300包括一磁性金属层1302，其以一邻近导体1306而与一磁感测元件1304分隔。磁性金属层1302可由金属以及其他性质与上述实施例类似的材料所构成。相似地，邻近导体1306以及磁感测元件1304可由与前述实施例中性质类似的材料所构成。磁感测元件1304经由一二极管1308而与一位线1310接合。一晶体管1316以一连接层1328而与磁性金属层1302的一端接合。磁性金属层1302的另一端经由连接层1330而与一位线1314接合。

晶体管1316可从一硅基板1322开始构成。漏极1318与源极1320可利用公知的技术而注入硅基板层1322中。栅极层1326可形成在多晶硅层1322之上，如图所示。漏极连接子1324与源极连接子1312可接着分别形成在漏极区域1318与源极区域1320之上。另一位线可经由连接子1312而耦接至源极1320。

因此，位线1312可为一第一位线(BL1)，位线1310可为一第二位线(BL2)，且位线1314可为一第三位线(BL3)。借由BL1，BL2，BL3而得以选择用以读取与写入的MRAM单元1300，如下所详述。

晶体管1316可利用公知的半导体技术所制造。举例而言，审查中的美国专利申请案号(未定)(代理人案号87092291.672045)一案中描述了用以制造包括了如晶体管1316的晶体管的MRAM单元的方法。因此，类似的方法可被用以制造MRAM单元1300，其包括有晶体管1316。

图14绘示MRAM单元1300的等效电路图。因此，如图所示，MRAM单元1300可表示为包括一磁性金属层1302，其一端经由连接层1330而连接至BL3 1314，而另一端则以晶体管1316而与BL1 1312连接。磁性金属层1302同时亦经由磁感测元件1304而耦接至BL2 1310，磁感测元件可以一电阻与一二极管1308所表示。晶体管1316的栅极可与字线1326连接，如图所示。

图15是绘示MRAM单元1300的立体图。如图所示，BL11312可垂直于磁性金属层1302与BL3 1314。因此，流经BL3 1314与磁性金属层1302的电流可以从左向右流动或从右向左流动，视操作情况而定，同时，电流终点BL1 1312可流入或流出页面，如下所详述。前所提及，MRAM单元1300若依据本发明的系统与方法设定时，可减少实施MRAM单元1300时所需要的金属线。举例而言，在一实施例中，BL2 1310可为一p+多晶硅线，如图16中的范例所示。图16是绘示一用以读取MRAM单元1300的方法，其中BL2 1310是依据本发明的系统与方法而为一p+多晶硅线。如图所示，BL3 1314可耦接至一感测放大器1332，其可被设定以比较一读取电流1336与一参考电流1334。为了产生读取电流1336，可在BL2 1310与BL3 1314之间施加一正电压差。此可致使一电流流入BL2 1310，其方向为流出页面。此电流可接着从BL2 1310流至二极管1308、从二极管1308流至磁感测元件1304、并经由邻近导体1306而流入磁性金属层1302。此电流可接着流经磁性金属层1302并经由一连接层1330而流入BL31314。

在读取操作时，可施加一微小负偏压至字线1326。例如，在一实施例中，在读取操作时是施加一约为0.5V的负偏压至字线1326，如图16所示。或者，在读取操作时字线1326亦可接地。一地线或一负偏压施加至字元线1326以在读取操作时关闭晶体管1316。在读取操作时，可允许BL1 1312浮接或在另一实施例中接地。

利用如图16所示的读取操作，可使用一相对微小的读取电流进行读取动作。例如，在一实施例中的读取操作时，产生一约为0.5μA的读取电流。感测放大器1332可被设定以感测此相对微小的读取电流并将其与一参考电流1334比较，以分辨磁感测元件1304的逻辑状态。在读取操作时所产生的电流1336将随着磁感测元件1304的状态而改变。

需注意的是，在一如图16所绘示的读取操作中，所有单元的所有BL1 1312线路为浮接或接地，且所有单元的所有字线1326为微小负偏压或接地，如上所述。借着施加一正电压差于正确的BL2 1310以及BL3 1314线路之间，则可读取正确的MRAM单元1300。

在另一实施例中，BL2 1310可为一n+多晶硅线路，如图17所示的实例。图17是绘示一读取操作的实例，其中BL2 1310根据本发明的系统与方法的一实施例为一n+多晶硅线路。在图17的实例中，是施加一负电压差于BL2 1310以及BL3 1314之间，进而使得一读取电流流入BL2 1310之中，且其方向为流入页面。此负电压差使得电流1338流入BL3 1314，并往下流经连接层1330而流入磁性金属层1302中。读取电流1338接着从磁性金属层1302流经邻近导体1306而流入磁感测元件1304中。此电流可接着从磁感测元件1304流经二极管1308而进入BL2 1310中。

相同地，字线1326可为微小负偏压，亦即可施加一约为-0.5V的负偏压至字线1326中，视各实施例而定。在其他实施例中，字线1326可接地以关闭晶体管1316。BL1 1312可被允许浮接或接地，视各实施例而定。施加负电压差于BL2 1310与BL3 1314之间，可产生一相对微小的读取电流1338并被感测放大器1332所感测，以决定磁感测元件1304的逻辑状态。同样地，此读取电流可为约0.5μA，如同图16所示的实施例。同时，在读取操作时，所有单元的所有BL1 1312线路可浮接或接地，而所有单元的所有字线1326在读取操作时均可为稍微负偏压或接地，借由施加一负电压差于正确的BL2 1310以及BL3 1314线路之间而读取正确的MRAM单元1300。

图18是绘示根据本发明的系统与方法的一个实施例，用以编程MRAM单元1300至两种可能状态之一的例示方法。换言之，图18所描述的此方法可用以编程磁感测元件1304至两个可能状态之一。可利用上述原则而编程磁感测元件1304。因此，为了编程MRAM单元1300至两种可能状态之一，可施加一开启电压至字线1326。例如，在一实施例中此开启电压可为约1.6V。同时，可施加一正电压差至BL11312与BL3 1314之间，此时BL2 1310为浮接。

施加至BL1 1312与BL3 1314之间的正电压差以及所施加至字线1326的开启电压，将使得一写入电流1340从BL1 1312流经晶体管1316的源极1320至漏极1318，接着往上流经漏极连接子1324以及连接层1328而流至磁性金属层1302。此电流接着从磁性金属层1302流经连接层1330而往上流至BL3 1314，如图所示。

借着使用本发明的系统与方法，可产生一相对微小却足以编程磁感测元件1304的写入电流。例如，约为50μA的写入电流即足以编程磁感测元件1304。如上所解释，磁感测元件1304是以由写入电流1340所产生的磁场而编程。磁感测元件1304的状态是依据写入电流1340所产生的磁场方向而定，而此磁场方向则是依据流入磁性金属层1302的电流方向而定。因此，在图18所示的实施例中，磁感测元件1304将随着一由左向右的电流而被编程至两个可能状态之一。

在实施图18中所示的写入操作时，所有单元的所有BL2 1310线路均可为浮接。其他单元的字线在读取操作中则可为轻微负偏压。例如，在MRAM单元1300的写入操作时，可施加一约为-0.5V的负偏压至其他MRAM单元的字线。在其他实施例中，其他单元的字线可接地。负偏压或接地的目的，是为了确保在MRAM单元1300的读取操作中，其他单元的晶体管1316为关闭状态。

图19是绘示根据本发明的系统与方法的一个实施例中，用以写入MRAM单元1300至其两种可能状态的另一状态的例示方法。如图中所示，图19的方法产生了一写入电流1342，其是从右至左流经磁性金属层1302。因此，写入电流1342可根据磁性金属层1302中由右向左的电流，而将磁感测元件1304编程至其两种可能状态的另一者。

为了产生写入电流1342，可施加一如约为1.6V的开启电压至字线1326。接着可施加一负电压差至BL1 1312与BL3 1314之间，此时BL2 1310为浮接。此动作将使得写入电流1342从BL3 1314流经连接层1330而流入磁性金属层1302。写入电流1342将接着流经连接层1328以及漏极连接子1324，而流入晶体管1316的漏极1318。写入电流1342接着将从漏极1318流至源极1320，接着流至BL1 1312，如图所示。

同样地，写入电流1342可相当微小，例如50μA，且其方向是从右至左。

图19中的写入操作中，所有单元的所有BL2 1310在写入操作时，均可为浮接，而其他单元的字线则可被施加有一如-0.5V的微小负偏压或接地，以在MRAM单元1300的写入操作时关闭其他MRAM单元的晶体管1316。

图20是绘示另一实施例中，一使用磁性金属层2002的MRAM单元2000，此磁性金属层是与一磁感测元件2004以一邻近导体2006分隔，同时使用了二字线晶体管2022，2024。如同图13-19中使用单一晶体管的实施例，MRAM单元2000可提供极低电流的操作条件，而使其适用于移动应用，并限制或消除串扰问题，进而允许较小尺寸的MRAM元件及/或高密度MRAM元件。而且，MRAM单元2000使用了较少的金属位线，因而可降低MRAM单元2000的成本以及尺寸要求。

如同MRAM单元1300，位于磁感测元件2004之下的一二极管2008可用以分离读取与写入的电流路径。相对于MRAM单元1300，在MRAM单元2000之中使用了与写入晶体管不同的读取晶体管。借由使用二极管2008以及字线晶体管2024与2022，读取与写入的选择是内建于MRA单元2000之中。相同的，其具有较低成本、较小尺寸、较低复杂度、以及较高密度等优点。

磁性金属层2002、磁感测元件2004、以及邻近导体2006的构成材质，可与前述实施例中的各者相同。

因此，图20是说明本发明系统与方法中的一例示MRAM单元2000。如图所示，磁感测元件可经由连接层2010，2012、以及漏极接点2018，而耦接至晶体管2022的漏极2030。一磁性金属层2002可经由连接层2036以及漏极接点2020，而耦接至其他晶体管2024的漏极2034。晶体管2022与2024分别耦接至字线2028与2026。而且，晶体管2022与2024可包括一共同源极区域2032，其耦接至一第一位线(BL1)2016。晶体管2022与2024可形成于一硅基板2050之上，且于此基板中则利用公知的半导体制造技术而注入有漏极区域2030，2034与一共同源极区域2032。

磁性金属层2002可经由连接层2038而连接至一第二位线2014。

图21是说明MRAM单元2000的等效电路图。如图所示，MRAM单元2000可包括一对晶体管2022与2024，其中晶体管2022与2024的栅极分别耦接至字线2028与2026。而且，晶体管2022与2024可共用一耦接至BL1 2016的共同源极。晶体管2024的漏极可耦接至磁性金属层2002的一端，而磁性金属层2002的另一端则经由二极管2008而耦接至晶体管2022的漏极以及磁感测元件2004。磁性金属层2002的另一端亦耦接至BL2 2014。

图22是根据本发明系统与方法的一个实施例，而绘示用以读取磁感测元件2004的状态的方法。为了读取磁感测元件2004的状态，BL2 2014可耦接至感测放大器2040，其是借由比较读取电流2044与参考电流2042，以决定磁感测元件2004的状态。在读取操作中，晶体管2024关闭，而晶体管2022开启，同时施加一电压差于BL1 2016与BL2 2014之间。此将产生一读取电流2044而从BL1 2016流入共同源极2032，并流经晶体管2022而流至漏极2030。此读取电流接着会往上经由源极接点2018、连接层2012、以及连接层2010而流至二极管2008。此读取电流接着会从二极管2008流往磁感测元件2004，并经由邻近导体2006而流至磁性金属层2002。此电流接着从磁性金属层2002经由连接层2038而流入BL2 2014，最后流入感测放大器2024。

举例而言，如1.6伏特的开启电压可经由字线2028而施加至晶体管2022的栅极。同时，晶体管2024的栅极可接地，或依据不同实施例可经由字线2026而施加一轻微负偏压。举例而言，在一实施例中，可施加约为-0.5伏特的轻微负偏压至字线2026。在读取操作中施加此等电压时，可产生约为0.5μA的读取电流2044，并提供至感测放大器2024。

提供至感测放大器2040的读取电流，将随着磁感测元件2004的状态而改变。借着比较读取电流2044至一参考电流2042而感测此电流变化，感测放大器2040可决定磁感测元件2004的状态。

当MRAM单元2000被读取时，所有其他单元的所有BL2线路可浮接，而其他单元的晶体管2022与2024则可关闭，亦即视不同实施例而定，借由将晶体管的栅极接地或施加一轻微负偏压至该些栅极而关闭。

图23是根据本发明系统与方法的一个实施例，而绘示用以将MRAM单元2000编程其两种可能状态之一的方法。以被编程的MRAM单元2000而言，或更详细地说，亦即磁感测元件2004，晶体管2024可开启，而晶体管2022关闭，同时施加一电压差至BL1 2016与BL22014之间，此将产生一写入电流2046从BL1 2016流经晶体管2024，而流入磁性金属层2002。

磁感测元件2004接着借由在磁性金属层2002中流动的写入电流2046所产生的磁场而被编程。在磁性金属层2002中流动的电流2046的方向将决定磁感测元件2004的编程状态。

举例而言，一如1.6伏特的开启电压可经由字线2026而施加至晶体管2024的栅极。之后则可透过字线2028施加一轻微负偏压至2022的栅极或将晶体管2022的栅极接地，而关闭晶体管2022。举例而言，在一实施例中，可施加约为-0.5伏特的轻微负偏压至字线2028，而关闭晶体管2022。

写入电流2046将从BL1 2016流至共同源极区域2032并流入漏极2034。写入电流2046接着会经由漏极接点2020与连接层2036，而往上流至磁性金属层2002。写入电流2046接着在磁性金属层2002中由左向右流，并经由连接层2038而往上流入BL2 2014。当在写入操作中施加上述的电压时，约为50μA的写入电流2046可在磁性金属层2002中由左向右流。因此，如上所解释，使得依据本发明系统与方法的MRAM单元可使用低电流进行写入操作

图24是依据本发明系统与方法的一个实施例，而说明将MRAM单元2000编程至其两种可能状态的另一个的方法。如图所示，一写入电流2048在磁性金属层2002中由右向左流。因此，磁感测元件2004将被编程至与图23中所示的状态不同的另一状态。在图24中，晶体管2024开启，而晶体管2022则关闭，同时施加一负电压差至BL1 2016与BL22 014之间。此将使得写入电流2048从BL2 2014经由连接层2038而流入磁性金属层2002之中。电流2048将接着从磁性金属层2002经由连接层2036与漏极连接子2020，而流入晶体管2024的漏极2034。此电流将接着从漏极2034而流至共同源极2032，最后流入BL1 2016，如图所示。

举例而言，如1.6伏特的开启电压可经由字线2026而施加至晶体管2024的栅极。同时，晶体管2022的栅极可接地，或依据不同实施例可经由字线2028而施加一微小负偏压至晶体管2022的栅极，以关闭晶体管2022。举例而言，在一实施例中，可施加一约为-0.5伏特的微小负偏压以关闭晶体管2022。

相同地，使用上述的编程电压，将可产生约为50μA的写入电流2048，在磁性金属层2002由右向左流动。因此，根据本发明系统与方法的MRAM单元2000，可使用极低的电流以进行编程操作。

当MRAM单元2000的编程是如图24所进行时，所有其他单元的所有BL22014均浮接，且所有其他单元的晶体管2022与2024，均借由将晶体管的栅极接地、或施加一微小负偏压至该些晶体管的栅极而关闭。举例而言，可施加一约为-0.5伏特的微小负偏压至其他单元的晶体管的栅极。

因此，借由本发明系统与方法所形成的MRAM单元，MRAM元件将适用于移动装置的非易失性存储应用。而且，这种MRAM元件可提供高可靠度与高密度。借着本发明系统与方法所形成的MRAM单元，将可用以制造成本较低、尺寸限制较小的元件。

虽然本发明已参照优选实施例来加以描述，但是我们应该了解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式已在先前描述中所建议，并且其他替换方式及修改样式将为本领域技术人员所思及。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的皆不脱离本发明的精神范畴。因此，所有这种替换方式及修改样式都意欲落在本发明在随附权利要求及其均等物所界定的范畴之中。任何在前文中提及的专利申请案以及印刷文本，均列为本案的参考。

Claims

1、一种非易失性存储单元，其特征在于：

磁性金属层；

第一字线晶体管，其包括有耦接至该磁性金属层的一端的漏极、耦接至第一位线的源极以及耦接至第一字线的栅极；

磁感测元件，其以一个邻近导体而与该磁性金属层分隔；

第二字线晶体管，其包括有耦接至该磁感测元件的漏极、耦接至该第一位线的源极以及耦接至第二字线的栅极；以及

二极管，其耦接该磁感测元件与该第二字线晶体管的该漏极。

2、如权利要求1所述的非易失性存储单元，更包括第二位线，其耦接至该磁性金属层的另一端。

3、如权利要求1所述的非易失性存储单元，其中该第一与第二字线晶体管共用共同源极。

4、如权利要求2所述的非易失性存储单元，其中该非易失性存储单元的读取，是先关闭第一字线晶体管，再开启第二字线晶体管，接着施加一电压差在该第一与第二位线之间而进行。

5、如权利要求4所述的非易失性存储单元，其中可通过施加关闭电压至该第一晶体管的栅极而关闭该第一晶体管。

6、如权利要求1所述的非易失性存储单元，其中该磁性金属层的磁导率介于10至10⁸之间。

7、如权利要求1所述的非易失性存储单元，其中该磁性金属层的电阻率ρ在操作温度下介于4μΩ-cm至10⁸μΩ-cm之间。

8、如权利要求1所述的非易失性存储单元，其中该磁性金属层包括下列至少之一：镍Ni、铁Fe、钴Co、硼B、钼Mo、锌Zn、铅Pb、硅Si、碳C以及氧O。

9、如权利要求1所述的非易失性存储单元，其中该邻近导体包括下列至少之一：铜、氮化钛、氮化钽、硅、钨、银、钌、铱以及铂。

10、如权利要求1所述的非易失性存储单元，其中该邻近导体的电阻率ρ在操作温度下介于1μΩ-cm至10¹⁰μΩ-cm之间。

11、如权利要求1所述的非易失性存储单元，其中该磁感测元件包括磁穿隧接面元件、巨磁阻元件、超巨磁阻元件、非等向性磁阻元件、磁光元件或磁盘。

12、一种用以读取如权利要求1所述的非易失性存储单元的方法，其特征在于该方法包括：

施加电压差至耦接至该第二字线晶体管源极的第一位线与耦接至该磁性金属层一端的第二位线之间；

施加关闭电压至该第一字线晶体管的栅极；以及

施加开启电压至该第二字线晶体管的栅极。

13、如权利要求12所述的用以读取非易失性存储单元的方法，其中所施加至该第一晶体管的栅极的该关闭电压为一微小负偏压。

14、如权利要求13所述的用以读取非易失性存储单元的方法，其中该微小负偏压为-0.5伏特。

15、如权利要求12所述的用以读取非易失性存储单元的方法，其中所施加至该第一晶体管的栅极的该关闭电压为0伏特或接地。

16、如权利要求12所述的用以读取非易失性存储单元的方法，其中该开启电压为1.6伏特。

17、如权利要求12所述的用以读取非易失性存储单元的方法，更包括耦接该第二位线至感测放大器。

18、如权利要求17所述的用以读取非易失性存储单元的方法，更包括利用该感测放大器以侦测由该第一位线流出的一个电流。

19、如权利要求12所述的用以读取非易失性存储单元的方法，其中该非易失性存储单元包括在一个存储元件中，该存储元件包括多个其他单元，且其中该方法更包括当该非易失性存储单元被读取时，允许该多个其他单元中的第二位线浮接。

20、如权利要求19所述的用以读取非易失性存储单元的方法，其中更包括当该非易失性存储单元被读取时，施加关闭电压至该多个其他单元中的每一该第一与第二字线晶体管的栅极。

21、一种用以编程如权利要求1所述的非易失性存储单元的方法，其特征在于该方法包括：

施加开启电压至该第一字线晶体管的栅极；

施加关闭电压至该第一字线晶体管的栅极；

施加电压差在耦接至该第一字线晶体管源极的第一位线与耦接至该磁性金属层一端的第二位线之间。

22、如权利要求21所述的用以编程非易失性存储单元的方法，其中该电压差为一个正电压差。

23、如权利要求21所述的用以编程非易失性存储单元的方法，其中该电压差为一个负电压差。

24、如权利要求21所述的用以编程非易失性存储单元的方法，其中该开启电压为1.6伏特。

25、如权利要求21所述的用以编程非易失性存储单元的方法，其中该关闭电压为一个微小负偏压。

26、如权利要求25所述的用以编程非易失性存储单元的方法，其中该微小负偏压为-0.5伏特。

27、如权利要求25所述的用以编程非易失性存储单元的方法，其中该关闭电压为0伏特或接地。

28、如权利要求21所述的用以编程非易失性存储单元的方法，其中该非易失性存储单元包括在一个存储元件中，该存储元件包括多个其他单元、且其中该方法更包括当该非易失性性存储单元被编程时，允许该多个其他单元中的第二位线浮接。

29、如权利要求28所述的用以编程非易失性存储单元的方法，更包括当该非易失性存储单元被编程时，施加关闭电压至该多个其他单元中的每一该第一与第二字线晶体管的栅极。