CN100446240C - 集成电路中的静电保护电路 - Google Patents

集成电路中的静电保护电路 Download PDF

Info

Publication number
CN100446240C
CN100446240C CNB200510111177XA CN200510111177A CN100446240C CN 100446240 C CN100446240 C CN 100446240C CN B200510111177X A CNB200510111177X A CN B200510111177XA CN 200510111177 A CN200510111177 A CN 200510111177A CN 100446240 C CN100446240 C CN 100446240C
Authority
CN
China
Prior art keywords
ggnmos
circuit
diode
grid
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200510111177XA
Other languages
English (en)
Other versions
CN1979845A (zh
Inventor
徐向明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB200510111177XA priority Critical patent/CN100446240C/zh
Publication of CN1979845A publication Critical patent/CN1979845A/zh
Application granted granted Critical
Publication of CN100446240C publication Critical patent/CN100446240C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路中的静电保护电路。本发明集成电路中的静电保护电路，包括多指并联的GGNMOS电路，GGNMOS的漏极接内部电路的前一级，还包括二极管，其中最中间的GGNMOS源端以及衬底与二极管的阴极相连接、栅极接地，该多指并联的GGNMOS电路中其他GGNMOS源端接地，衬底接地，栅极相互连接并与二极管的阴极相连接，二极管的阳极接地，当发生ESD时，所述最中间的GGNMOS最先导通，在所述二极管产生偏压，供给其他所有周边所有的GGNMOS栅极偏压，使保护电路中所有的GGNMOS开启均匀。本发明适用于集成电路制造。

Description

集成电路中的静电保护电路
技术领域
本发明涉及集成电路制造领域，尤其涉及一种集成电路中的静电保护电路。
背景技术
集成电路很容易受静电的破坏，一般在电路的输入输出端子或电源保护中都会设计静电保护电路以防止内部电路因收到静电而受到损坏。GGNMOS(Gate Grounded NMOS，栅极接地的N型金属氧化物晶体管)是一种广泛使用的静电保护结构。图1为GGNMOS电路结构示意图。如图1所示，3为GGNOMOS，其中GGNOMOS的漏极4和内部电路2的前一级相连接，源极6、栅极5和衬底7都接地。图2为多指并联的GGNMOS电路的版图。如图2所示，为保证一定的保护强度，将数个GGNMOS并联。采用多指并联的GGNMOS电路对集成电路进行静电保护可以提高保护强度。
图3为多指并联的GGNMOS电路截面示意图。如图3所示，P型衬底13上为P阱12，所述P阱12上有衬底电阻，其一端与三极管15的基极相连接，另一端与P+扩散区10相连接，三极管的发射极和集电极分别连接N+扩散区11，P+扩散区10和N+扩散区11之间有场隔离8。在静电发生时由于不同位置晶体管到P型阱控制的体电阻的不同会导致保护电路开启不均匀，在最中间的GGNMOS器件，由于其离P型阱控制最远，衬底电阻最大，最容易先于其他GGNMOS器件开启。当该离P型阱控制最远的GGNMOS器件开启时，其他GGNMOS器件还没有开启。
已有技术的静电保护电路中的GGNMOS器件不能均匀的开启，降低了静电保护电路的整体保护能力。
发明内容
本发明所要解决的技术问题是提供一种集成电路的静电保护电路，可以使多指并联的GGNMOS电路中各个GGNMOS器件比较均匀的开启，提高整体的静电保护的能力。
为解决上述技术问题，本发明一种集成电路的静电保护电路，包括多指并联的GGNMOS电路，GGNMOS的漏极接内部电路的前一级，还包括二极管，其中最中间的GGNMOS源端以及衬底与二极管的阴极相连接、栅极接地，该多指并联的GGNMOS电路中其他GGNMOS源端接地，衬底接地，栅极相互连接并与二极管的阴极相连接，二极管的阳极接地，当发生ESD时，所述最中间的GGNMOS最先导通，在所述二极管产生偏压，供给其他所有周边所有的GGNMOS栅极偏压，使保护电路中所有的GGNMOS开启均匀。
与已有技术相比，本发明一种集成电路的静电保护电路，在多指并联的GGNMOS电路最中间的一个GGNMOS的源端连接一个二极管，当发生ESD时，该最中间的GGNMOS最先导通，在与其源端相连接的二极管产生偏压，供给其他所有周边所有的GGNMOS栅极偏压，可以使保护电路中所有的GGNMOS开启均匀，本发明电路可以更好的提供静电保护。
附图说明
下面结合附图和实施例对本发明作进一步描述：
图1为已有技术GGNMOS电路结构示意图；
图2为已有技术多指并联的GGNMOS电路的版图；
图3为已有技术多指并联的GGNMOS电路截面示意图；
图4为本发明电路结构示意图。
具体实施方式
图4为本发明一种集成电路的静电保护电路结构示意图。本发明在已有技术的静电保护电路多指并联的GGNMOS电路基础上做了改进。如图4所示，包括多个GGNMOS器件，最中间的GGNMOS器件18的源端、衬底与一个二极管16的阴极相连接，其栅极接地，漏极接内部电路2的前一级。上述二极管16的阳极接地。除了最中间的GGNMOS18之外，其他GGNMOS17的漏极接内部电路2和输入输出信号1，其栅极相互连接并且与二极管16的阴极相连接，源极和衬底接地。
在器件工作时，本发明一种集成电路的静电保护电路，在离P阱控制最远、体电阻最大、容易先于其他GGNOMS器件开启的最中间的GGNMOS器件源端连接反向二极管，当静电保护电路发生击穿导通后，会在该二极管产生偏压，产生的偏压给其他所有周边所有的GGNMOS的栅极偏压。这种主动方式的给栅极提供偏压形式，使晶体管较快被触发开启，有较大电流能力。同时会使开启均匀，有更好的静电保护效果。

Claims (1)

1、一种集成电路中的静电保护电路，其特征在于，包括多指并联的GGNMOS电路，GGNMOS的漏极接内部电路的前一级，还包括二极管，其中最中间的GGNMOS源端以及衬底与二极管的阴极相连接、栅极接地，该多指并联的GGNMOS电路中其他GGNMOS源端接地，衬底接地，栅极相互连接并与二极管的阴极相连接，二极管的阳极接地，当发生静电释放时，所述最中间的GGNMOS最先导通，在所述二极管产生偏压，供给其他所有周边所有的GGNMOS栅极偏压，使保护电路中所有的GGNMOS开启均匀。
CNB200510111177XA 2005-12-06 2005-12-06 集成电路中的静电保护电路 Active CN100446240C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510111177XA CN100446240C (zh) 2005-12-06 2005-12-06 集成电路中的静电保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510111177XA CN100446240C (zh) 2005-12-06 2005-12-06 集成电路中的静电保护电路

Publications (2)

Publication Number Publication Date
CN1979845A CN1979845A (zh) 2007-06-13
CN100446240C true CN100446240C (zh) 2008-12-24

Family

ID=38130941

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510111177XA Active CN100446240C (zh) 2005-12-06 2005-12-06 集成电路中的静电保护电路

Country Status (1)

Country Link
CN (1) CN100446240C (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097358A1 (en) * 2000-06-15 2001-12-20 Sarnoff Corporation Multi-finger current ballasting esd protection circuit and interleaved ballasting for esd-sensitive circuits
CN1489210A (zh) * 2002-10-08 2004-04-14 台湾积体电路制造股份有限公司 静电放电防护电路与相关的金属氧化半导体晶体管结构
CN1510749A (zh) * 2002-12-23 2004-07-07 矽统科技股份有限公司 具有自身触发效能的静电放电防护电路
US20040164354A1 (en) * 2001-06-14 2004-08-26 Sarnoff Corporation Minimum-dimension, fully- silicided MOS driver and ESD protection design for optimized inter-finger coupling
CN1542961A (zh) * 2003-04-29 2004-11-03 矽统科技股份有限公司 具有均匀导通设计的静电放电防护电路
CN1577836A (zh) * 2003-07-28 2005-02-09 恩益禧电子股份有限公司 多指型静电放电保护元件
US20050082621A1 (en) * 2003-10-01 2005-04-21 Jau-Wen Chen Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097358A1 (en) * 2000-06-15 2001-12-20 Sarnoff Corporation Multi-finger current ballasting esd protection circuit and interleaved ballasting for esd-sensitive circuits
US20040164354A1 (en) * 2001-06-14 2004-08-26 Sarnoff Corporation Minimum-dimension, fully- silicided MOS driver and ESD protection design for optimized inter-finger coupling
CN1489210A (zh) * 2002-10-08 2004-04-14 台湾积体电路制造股份有限公司 静电放电防护电路与相关的金属氧化半导体晶体管结构
CN1510749A (zh) * 2002-12-23 2004-07-07 矽统科技股份有限公司 具有自身触发效能的静电放电防护电路
CN1542961A (zh) * 2003-04-29 2004-11-03 矽统科技股份有限公司 具有均匀导通设计的静电放电防护电路
CN1577836A (zh) * 2003-07-28 2005-02-09 恩益禧电子股份有限公司 多指型静电放电保护元件
US20050082621A1 (en) * 2003-10-01 2005-04-21 Jau-Wen Chen Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process

Also Published As

Publication number Publication date
CN1979845A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
CN101039027B (zh) 改进的静电放电保护电路
CN102263102B (zh) 一种用于静电防护的反向二极管触发可控硅
CN101840918B (zh) 一种二极管触发的可控硅整流式静电释放保护电路结构
CN108520875A (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN102611401A (zh) 用于功率变换器的放大器系统
CN103646945A (zh) 集成电路电源esd保护电路
TW201244060A (en) Power management circuit and high voltage device therein
CN100474578C (zh) 一种利用nmos的防静电保护结构
CN102034814B (zh) 一种静电放电防护器件
CN101859766A (zh) 从电源vdd到io管脚之间的一种新型nmos箝位及其应用方法
CN100446239C (zh) 集成电路中的静电保护电路
CN1983588A (zh) 一种利用nmos的防静电保护结构
CN100446240C (zh) 集成电路中的静电保护电路
CN104578034A (zh) 静电保护电路
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN1180479C (zh) 静电放电防护电路
CN101211909B (zh) 一种esd保护电路
CN208189589U (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN102222669B (zh) 一种用于静电防护的可控硅
CN1979854A (zh) 栅压触发的静电放电保护电路
CN108766964A (zh) Ldmos静电保护器件
CN1979842A (zh) 衬底触发的静电放电保护电路
TWI325630B (en) Circuit systems, semiconductor structures and integrated circuits
CN201562956U (zh) 一种静电保护电路及集成电路
CN102437563A (zh) 单电源电路和多电源电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.