CN100446010C

CN100446010C - 考虑串扰的定时分析

Info

Publication number: CN100446010C
Application number: CNB2005101086015A
Authority: CN
Inventors: 拉耶瓦·穆尔加; 李英华; 三吉贵史
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-10-08
Filing date: 2005-10-08
Publication date: 2008-12-24
Anticipated expiration: 2025-10-08
Also published as: US7383522B2; CN1783096A; US20060080627A1; JP2006107517A; JP4634269B2

Abstract

本发明涉及考虑串扰的定时分析。用于考虑串扰的定时分析的方法包括：访问电路设计并识别所述设计中的关键路径，每个所述关键路径包括一个或多个受害者互连和一个或多个单元；识别与各个受害者互连相关联的潜在攻击者互连，并且对于各个受害者互连，提取受害者网的寄生以及与所述受害者互连相关联的潜在攻击者互连；计算所述潜在攻击者互连的定时窗口并计算各个关键路径上的各个单元和各个受害者互连的第一定时；针对各个关键路径，生成所述潜在攻击者互连的定时波形，从所述关键路径上的起点至所述关键路径上的终点遍历所述关键路径，并根据对所述关键路径的遍历来计算所述关键路径上的各个单元和各个受害者互连的第二定时。

Description

考虑串扰的定时分析

技术领域

本发明总体涉及电路设计，更具体地涉及考虑串扰的定时分析。

背景技术

在深亚微细米电路设计中，因为在将布线相互分隔开的距离减小的同时布线变得更长且更细，所以相邻互连之间的耦合电容就成为严重问题。

发明内容

根据本发明，可以减少或消除与电路设计相关联的缺陷和问题。

在一个实施例中，提供一种用于考虑串扰的定时分析的系统，该系统包括：关键路径生成器，其能够操作以访问电路设计，并识别所述设计中的一个或多个关键路径，每个关键路径包括一个或多个受害者互连和一个或多个单元；攻击者网生成器，其能够操作以识别与各个受害者互连相关联的一个或多个潜在攻击者互连；寄生提取器，其能够操作以对于各个受害者互连，提取受害者互连的一个或多个寄生以及与所述受害者互连相关联的所述一个或多个潜在攻击者互连；定时窗口生成器，其能够操作以计算所述潜在攻击者互连的定时窗口，计算各个所述关键路径上的各个所述单元和各个所述受害者互连的第一定时，对于各个所述关键路径，根据所述关键路径上的各个所述单元和各个所述受害者互连的第一定时、所述潜在攻击者互连的所述定时窗口、以及与所述潜在攻击者互连相关联的所述关键路径上的所述受害者互连的所述寄生，来生成所述潜在攻击者互连的定时波形，从所述关键路径上的起点至所述关键路径上的终点遍历所述关键路径，根据对所述关键路径的遍历，利用所述潜在攻击者互连的所述定时波形、与所述潜在攻击者互连相关联的所述关键路径上的受害者互连的所述寄生、以及所述关键路径上的任一紧邻在前的单元的任一第二定时，来计算所述关键路径上的各个单元和各个受害者互连的第二定时。

在另一个实施例中，提供一种用于考虑串扰的定时分析的方法，该方法包括：访问电路设计；识别该设计中的一个或多个关键路径，每个关键路径包括一个或多个受害者互连和一个或多个单元；识别与各个受害者互连相关联的一个或多个潜在攻击者互连；对于各个受害者互连，提取受害者网中的一个或多个寄生以及与该受害者互连相关联的一个或多个潜在攻击者互连；计算这些潜在攻击者互连的定时窗口；计算各个关键路径上的各个单元和各个受害者互连的第一定时；对于各个关键路径，根据该关键路径上的各个单元和各个受害者互连的第一定时、潜在攻击者互连的定时窗口、以及与潜在攻击者互连相关联的关键路径上的受害者互连的寄生，来生成潜在攻击者互连的一个或更多个定时波形，从该关键路径的起点至该关键路径的终点地遍历该关键路径，使用潜在攻击者互连的定时波形、与该潜在攻击者互连相关联的关键路径上的受害者互连的寄生、以及该关键路径上的紧邻在前的任何单元的任何第二定时，根据对该关键路径的遍历来计算该关键路径上的各个单元和各个受害者互连的第二定时。

在又一个实施例中，提供用于考虑串扰的定时分析的系统，该系统包括：电路设计访问装置，用于访问电路设计；关键路径识别装置，用于识别所述设计中的一个或多个关键路径，每个所述关键路径包括一个或多个受害者互连和一个或多个单元；攻击者互连识别装置，用于识别与各个所述受害者互连相关联的一个或多个潜在攻击者互连；寄生提取装置，用于对于各个所述受害者互连，提取受害者网的一个或多个寄生以及与所述受害者互连相关联的所述一个或多个潜在攻击者互连；定时窗口计算装置，用于计算所述潜在攻击者互连的定时窗口；第一定时计算装置，用于计算各个所述关键路径上的各个所述单元和各个所述受害者互连的第一定时；对于各个所述关键路径还包括：定时波形生成装置，用于根据所述关键路径上的各个所述单元和各个所述受害者互连的第一定时、所述潜在攻击者互连的所述定时窗口、以及与所述潜在攻击者互连相关联的所述关键路径上的所述受害者互连的所述寄生，来生成所述潜在攻击者互连的一个或多个定时波形；遍历装置，用于从所述关键路径上的起点至所述关键路径上的终点遍历所述关键路径；以及第二定时计算装置，用于根据对所述关键路径的遍历，利用所述潜在攻击者互连的所述定时波形、与所述潜在攻击者互连相关联的所述关键路径上的受害者互连的所述寄生、以及所述关键路径上的任一紧邻在前的单元的任一第二定时，来计算所述关键路径上的各个所述单元和各个所述受害者互连的第二定时。

本发明的具体实施例可以提供一个或多个技术优点。作为示例，具体实施例包括用于对串扰对设计中的关键路径的延迟的影响进行测量的分析工具。在具体实施例中，设计者可将考虑串扰的延迟信息用于修改设计以减少或甚至防止串扰。与其它方法相比，本发明的具体实施例提供了高的延迟计算精确度。具体实施例避免了使用单元和网络的近似模型并减少了互连。具体实施例采用基于路径的方法、对关键网和它们的攻击者网使用详细且精确的分布式RC寄生、使用BSIM3精确的门模型、并调用例如HSPICE的精确的分析工具，以仅使用输入图案的最小完整集合来进行延迟计算。

具体实施例可以提供全部的、部分的上述技术优点或不提供上述技术优点。具体实施例可以提供一个或多个其它的技术优点，对于本领域的普通技术人员，这些技术优点中的一个或多个可以根据附图、说明书和权利要求而显见。

附图说明

参照以下结合附图的说明，以提供对本发明及其特征和优点的更加全面的理解，在附图中：

图1示出了串扰示例；

图2示出了考虑串扰的定时分析示例；

图3示出了路径示例；以及

图4示出了用于考虑串扰的定时分析的方法示例。

具体实施方式

图1示出了串扰示例。在深亚微细米电路设计中，因为在将布线彼此分隔开的距离减小的同时布线变得更长并更细，所以相邻的互连之间的耦合电容就成为重要问题。因此，在物理相邻的网络(或互连)之间的考虑串扰的成为重要问题。受影响的网络是受害者，v。邻近的产生影响受害者网v的噪声的网络是攻击者，a。对攻击者网a的引入包括在适当的地方具有一个或多个这样的网络。如图1所示，当攻击者网a以与受害者网v相反的方向切换时，串扰就可以在受害者网v处的到达时间。当攻击者网a以与受害者网v相同的方向切换时，串扰就可以在受害者网v处的到达时间。将在v和a之间分布的耦合电容表示为C_ci。串扰还可以导致逻辑障碍和电路故障。例如，如果延迟变化足够大以使得关键路径比时钟周期更慢(由此引发定时扰乱)，或者由于与攻击者网a的电容耦合而在受害者v处生成的大尖峰脉冲足够接近脉冲边沿，以在目标触发器处锁存错误值，那么该电路就可能发生故障。在电路设计过程中对由于串扰而产生的延迟变化的精确计算是很重要的。本发明的具体实施例解决了在芯片级设计环境中的这个问题，并在串扰耦合出现的情况下计算精确的路径延迟。本发明的具体实施例提供了用于对路径上的串扰影响和电路延迟的效果进行测量的方法学和工具。在本发明的具体实施例中，该工具是硬件、软件、或嵌入式逻辑元件或是两个或更多个这种元件的组合。在这些实施例中，一个或多个计算机系统向用户提供对这些工具的访问。本发明的具体实施例是基于路径的、不受以往方法中的基于网络的分析中所固有的悲观主义的影响。对于要分析的各个路径p，对于给定受害者网，基于与p有关的受害者网的切换时间来计算真实的攻击者网和它们的切换时间。对于给定的路径p，通过使用HSPICE来非常准确地计算在出现串扰的情况下通过路径中的门和网络的延迟。本发明的具体实施例将网络模拟成分布式RC网。无需使用微模型缩制技术。因为串扰对门延迟、以及网络延迟都有很大影响，所以精确的门延迟模型很重要。与在以往方法中使用的简单电阻模型形成相比，本发明的具体实施例使用了BSMI3门模型。为了计算门延迟，静态定时分析(STA)工具典型地通过单个有效电容C_eff来替代输出网处的互连寄生。对C_eff的计算是近似的，并尽量符合在STA工具中使用的基于输出负载的单元延迟模型。相反，本发明的具体实施例使用了HSPICE和输出网处完全的RC网络，来计算通过门的引脚对引脚的延迟，这提供了基本的准确性。对于单元延迟重新计算，本发明的具体实施例提供了一种方法，即对于给定的输入-输出引脚对和转变方向，生成最小数量的应该被仿真的图案，以导出在最差情况下在关键路径上通过单元的引脚对引脚的延迟。本发明的具体实施例为如下两种情形的关键路径生成SPICE精确延迟报告：一种是在存在切换攻击者和耦合电容的情况下，另一种是在不存在切换攻击者和耦合电容的情况下。这就使得设计者能够更加容易地了解串扰的影响。

一般而言，本发明的具体实施例假设：映射(mapping)、布局和布线设计是可获得的，然后在存在邻近攻击者网的情况下重新计算关键路径集合的延迟。这些实施例首先针对关键路径p的各个网络v识别潜在的攻击者网，然后在这些攻击者网存在的情况下针对v提取寄生。寄生包括分布式耦合电容、自电容、和电阻。这些实施例然后通过从起点起对p进行遍历、在耦合电容和攻击者网转变存在的情况下重新计算通过p上的各个单元以及相关联的输出网络v的延迟和摆动，来重新计算p的延迟。

本发明的具体实施例涉及以下输入和输出。该具体实施例读取映射设计和布线后(post-routed)设计，该设计包括门电平分级网表、布局以及路由数据。设计者还可以提供路径的可选列表P，这些列表是设计者针对在存在电容耦合时的延迟要分析的。如果设计者提供这样的列表，则该列表应该具有P的各个路径上的所有点(焊盘或引脚)的到达时间和瞬变时间。如果设计者不提供路径列表P(在具体实施例中是默认模式)，则具体实施例将自动生成中间定时报告R_pt，其包含有设计中的关键路径和关键路径附近的路径的列表P。具体实施例还要求单元库和SPICE模型文件。

本发明的具体实施例可以为以下任务调用计算机辅助设计(CAD)提供商的工具：用于STA的PrimeTime、用于寄生提取的StarXtract和用于电路分析和延迟计算的HSPICE。这些工具来自SYNOPSYS。尽管针对具体任务说明了具体工具是，但是本发明设想对于任何适当任务可以使用任何适当的工具。本发明的具体实施例的输出是两个定时报告R_ct和R_sp。定时报告R_ct包含有在存在串扰情况下的P中的各个路径p的定时信息。具体实施例报告所有点上的实际到达时间和摆动以及通过p上的单元和网络的延迟。第二报告R_sp包含有相同的定时信息，但是是在没有来自切换攻击者的串扰的情况下。在R_sp和由PrimeTime生成的定时报告R_pt之间的区别在于：R_sp是使用HSPICE生成的。因为与HSPICE相比较，PrimeTime通常是悲观的，例如，PrimeTime报告比HSPICE更高的延迟数，比较R_ct与R_sp是优选的：两者都使用HSPICE来生成的，并且它们比PrimeTime更加准确。

图2示出了考虑串扰的定时分析示例。在本发明的具体实施例中，如果还没有提供关键路径集合P的话，则关键路径生成10生成关键路径集合P。P上的所有网络与它们的方向(即上升或下降)和到达时间一起构成受害者网集合V。对于至少一些设计，关键路径生成10使用PrimeTime命令表(script)来生成该集合。该命令表还在网络中读取寄生以模拟互连。让t_pt作为通过PrimeTime计算的路径延迟。任何适合的静态定时分析都可用于替代PrimeTime。在本发明的具体实施例中，攻击者网生成12针对V中的各个网络n计算潜在的攻击者网A(n)。这些A(n)是物理地接近n的网络。若给定n，则攻击者网生成12如下计算A(n)。首先，根据布局，确定n的所有网络分段NS(n)及它们的端点坐标。接下来，提取整个设计中的如下分段：这些分段处于用户定义的距NS(n)中的某一分段的最大距离(根据网格)之内。这些分段所具有的网络确定了对于n的可能的攻击者网A(n)的集合。在本发明的具体实施例中，用户对网络分段与NS(n)中的分段一定相平行地延伸的最小距离进行指定，以使得该网络分段够资格成为攻击者网。使得n∪A(n)＝S(n)，并将其称为受害者-攻击者集合。

在本发明的具体实施例中，寄生提取14针对属于V的各个n生成用于受害者-攻击者集合S(n)的寄生。该寄生形成RC网络，其包括分布式的网络电阻、接地的电容、和在S(n)中的网络之间的耦合电容。图1示出了受害者v和单个攻击者a的这种网络的示例。在本发明的具体实施例中，定时窗口生成16针对∪_n∈VS(n)中的各个网络m计算定时窗口。为了降低悲观性和错误定时扰乱，定时窗口优选地明确地列出了通过m的所有子路径的延迟，即从这些路径的各自的起点到m的延迟。然而，用于生成这种信息的工具是不可获得的。在本发明的具体实施例中，定时窗口生成16代替地使用仅仅计算最长和最短路径的PrimeTime。因此，定时窗口包括最小/最大和上升/下降到达时间和瞬变时间。这些定时窗口用于生成在随后的SPICE仿真中使用的攻击者网的波形。在本发明的具体实施例中，路径延迟重计算18在考虑耦合和攻击者信息的情况下，对属于P的各个关键路径p的延迟进行重新计算。图3示出了路径p的示例。路径p是单元和网络的交替，并伴随有各个点处的转变方向(上升或下降)。路径延迟重计算18从起点开始对路径p遍历，并对从输入引脚I(c_i)到输出引脚O(c_i)的各个单元c_i的延迟、以及根在O(c_i)处的网络n_i的延迟进行重新计算。路径延迟重计算18然后对n_i的下沉点I(c_i+1)处的到达时间和瞬变时间进行更新，之后将使用这些时间来计算阶段i+1的延迟。该处理一直继续直到获知p的终点处的新的到达时间为止。

在存在完整寄生RC网络(包括网络S(n_i)中的耦合电容)和攻击者网A(n_i)上的转变的情况下计算单元c_i和网络n_i的延迟。为了计算属于A(n_i)的攻击者α对受害者延迟的最大影响，如果α的定时窗口包含路径p上的n_i的实际到达时间，则α应该以与受害者网n_i的方向相反的方向进行转变。α的到达时间与n_i的一致，并且它的瞬变时间或摆动是在适当方向上的最小摆动。从STA获取该定时信息。注意到，在攻击者上的最小摆动将导致最大的延迟增大。当攻击者网α的定时窗口不包含n_i的到达时间时，α就在V_DD(如果n_i在下降)或GND(如果n_i在上升)处保持静态。到达时间、瞬变时间和方向(上升、下降或恒定的V_DD/GND)一起构成攻击者波形。

将针对n_i和A(n_i)网提取的寄生与攻击者波形组合成SPICE模型架构(deck)。在该模型架构中仅缺少的信息是单元c_i侧输入的值。c_i侧输入是c_i的除I(c_i)之外的所有输入。注意到I(c_i)的波形是已知的，该波形是基于根据前一级i-1所计算的新到达时间和瞬变时间面计算的。为了测量通过c_i的最差的延迟，在c_i的侧输入应该指定所有的可能值。在本发明的具体实施例中，对于各个情况利用HDPICE来测量延迟，这些延迟值中的最大值产生通过c_i的最差的引脚对引脚延迟。这是用于延迟计算的普通方法。利用与c_i上的灵敏度和输入/输出转变有关的信息明显加快了延迟特征化处理。例如，如果c_i是三输入AND门(由于关键输入I(c_i)＝x₁上升，因此输出O(c_i)也上升)，那么该普通方法要求四个SPICE仿真，与x₂和x₃处的向量00、01、10、和11相对应。然而，仅当侧输入x₂和x₃都是1时，在x₁处的输入转变才可以传播到输出。所以，仅需要施加并仿真一个输入向量。这是优选的方法。通常，假定单元c_i的输出O(c_i)实现逻辑函数f(x₁，x₂，…x_m)，其中I(c_i)＝x₁在关键路径上。不失一般性地，假定x₁进行上升转变而f进行下降转变。本发明的具体实施例计算图案的最小集合，该集合应该被仿真，以针对x₁和f上的给定转变对来计算单元c_i的从x₁到输出f的最差情况的延迟。在x₁上升之前，x₁＝0而f＝1。这对应于条件g(x₂，x₃，…x_m)＝f_x′1，其中f_x′1是针对x₁＝0的f的余因子，其确切地表示在将x₁设置为0时f＝1的情况下在x₂至x_m处的那些输入组合。在x₁上升后，f下降。f的其它输入不变。流动状态是x₁＝0而f＝1。这对应于条件

h (x_{2}, x_{3}, \cdot \cdot \cdot x_{m}) = f_{x_{1}}^{'},

其中f′_x1确切地表示在将x₁设置为1时f＝0的情况下的那些输入组合。因为发生了变化的唯一输入是x₁，所以函数

gh (x_{1}, x_{3}, \cdot \cdot \cdot x_{m}) = f_{x_{1}^{'}} f_{x_{1}}^{'}

确切地表示在x₂至x_m处的所有组合，这些组合可能在x₁和f在指定方向转变之前和之后。

还表示对于x₁下降而f上升时的情况的组合集合。当x₁和f都上升(或下降)时，希望的函数是

作为示例而非限制，考虑上述三输入AND门示例，其中x₁上升，因此f上升。f(x₁，x₂，x₃)＝x₁x₂x₃。f′(x₁，x₂，x₃)＝x′₁+x ′₂+x′₃。根据所希望的函数

函数

f_{x_{1}} f_{x_{1}}^{'} = (x_{2} x_{3})

(1)产生所有的x₂和x₃的组合，在这些组合下上升的x₁可以导致上升的f。这隐含x₂＝x₃＝1。

在本发明的具体实施例中，库图案生成器20将上述分析应用到所有库单元的各个输入-输出引脚对(和它们的转变方向)、计算上述函数、并生成需要仿真的图案的最小集合。库图案生成器20可以(但不是必需)是基于库预处理器的顺序交互合成(SIS(sequential interactivesynthesis))。本发明的具体实施例结合这些图案，并计算从输入引脚I(c_i)到输出引脚O(c_i)的通过c_i的最差延迟。这些实施例根据I(c_i)处的到达时间和单元延迟来计算在O(c_i)处的到达时间。对应于该最差情况，这些实施例还使用HSPICE来测量从O(c_i)到I(c_i+1)的新的网络延迟(其依次确定在I(c_i+1)处的新到达时间)和在I(c_i+1)处的瞬变时间。这就完成了通过单元c_i和网络n_i的延迟重计算。对p的所有级重复该处理来计算p的新延迟，t_CT，可以将其引入作为考虑了串扰的延迟。

对由于串扰而产生的延迟变化的精确计算，因为PrimeTime和HSPICE可以产生不同的延迟值，所以本发明的具体实施例通过重复上述延迟计算处理来重新计算p的路径延迟，但是无需使用任何攻击者切换。换言之，假设所有的攻击者处于V_DD或GND，这就利用接地电容有效地替代了S(n_i)中的耦合电容。将由此获得的路径延迟称为SPICE延迟(t_sp)。

作为示例而非限制，本发明的具体实施例可用于两种工业设计：D₁和D₂。两者都使用0.11μ技术并具有1.2V的V_DD。表1示出了在这两种设计中的单元和网络的数量。在将这两种设计成功布局并详细路径选择之后来分析这些设计。另外提取布局寄生并将其用于STA工具PrimeTimeVersion 2002.03-SP1。

Design	#Cells	#Nets
Design	#Cells	#Nets	D<sub>1</sub>D<sub>2</sub>	165K454K	167K460K

1K＝1000

两种基准都对应于0.11μ技术。

表1：基准统计

首先，报告了有关D₁的结果。初始，PrimeTime报告了D₁中的65个关键路径或关键路径附近的路径。在这些路径中，仅有36个是独有的：发现29个是重复的并将它们删除。其效用是使运行时间降低了接近2的因子，因为运行时间与所分析的路径数量近似呈线性关系。在这36个路径上的关键或受害者网的总数是130。攻击者网的总数是309。平均上，每个受害者网存在约2.4个攻击者网。结果证明：有68个受害者网没有邻近的攻击者网。将本发明的具体实施例应用于36个路径的每一个，以计算t_sp(没有串扰的HSPICE延迟)和t_CT(存在串扰的HSPICE延迟)。结果证明：这些路径中仅由11个具有超过10皮秒的延迟变化，即，Δt＝t_CT-t_S-≥10皮秒。表2提供了针对这11个路径中的每一个的延迟信息。路径7和10具有最大Δt：超过350皮秒。这促使了进一步的研究，研究发现：在路径7上存在具有四个攻击者网的网络n_i1。n_i1与攻击者网中的两个具有950μ的重叠长度，并与其它两个具有180至255μ的重叠长度。在路径10上，存在具有很大重叠的两个网络：400μ至650μ。将这些路径、它们的t_sp和t_CT延迟、以及与攻击者网的重叠长度报告给设计者，设计者验证是耦合使得这些路径变得更长，并将相关的受害者网和攻击者网彼此远离以降低延迟的增大。

PH中的所有延迟

表2：通过PrimeTime、HSPICE的关键路径延迟，

以及对D₁的考虑串扰的分析

对于第二种设计D₂，PrimeTime报告了60个独有的关键路径。在这些路径上总共有450个受害者网。它们具有总共247个攻击者网。结果证明：有336个关键网没有任何攻击者。本发明的具体实施例发现四个路径具有超过10皮秒的延迟增大。在表3中列出了这些路径。D₂经历来自串扰的影响比D₁小的主要原因在于，在D₂中每个受害者网的攻击者的平均数量是0.55，而在D₁中是2.4。这是因为为了防止串扰，设计者已对D₂进行了优化。该版本的设计是在将具有严重耦合的网络分段之间的间隔增大之后获得的。两个网络分段之间的任何小于20μ的重叠往往不能导致大的耦合电容。

路径	t<sub>PT</sub>	t<sub>SP</sub>	t<sub>CT</sub>	Δt＝t<sub>CT</sub>-t<sub>SP</sub>
路径	t<sub>PT</sub>	t<sub>SP</sub>	t<sub>CT</sub>	Δt＝t<sub>CT</sub>-t<sub>SP</sub>	1234	1878.271791.091947.891834.71	1821.261758.721893.511798.49	1833.891776.791911.731816.67	12.6318.0718.2218.18

P中的所有延迟

表3：通过PrimeTime、HSPICE的关键路径延迟以及对D₂的考虑串扰的分析

作为示例而非限制，考虑有关如下内容的实验：串扰门延迟的影响和门延迟变化对路径延迟劣化Δt的相对影响。对于芯片D₁，对于在表2中所报告的各个路径，计算出由于串扰而引起的门延迟变化的总和。在表2中的Δg栏将其列出。在

栏中示出了百分比小数。例如，对于路径1，串扰导致了41.02皮秒的延迟增大，其中有34.29皮秒是由门延迟增大而产生的。仅有6.73皮秒增大是互连导致的。对于几乎所有的路径，门延迟变化对Δt的作用超过83％，这指出串扰对门延迟影响严重。因此，不仅对互连延迟，而且对门延迟的精确模拟和计算是重要的。

关于本发明具体实施例的精确度，从表2注意到，路径p的PrimeTime延迟t_PT与t_SP平均相差72.5皮秒。对于所有这些路径，PrimeTime延迟值更大。这一显著的差异可能由如下三个因素所导致：(1)PrimeTime降低了输出引脚处的到单个C_eff的互连，以计算单元延迟；(2)PrimeTime使用基于查找表的方案来计算单元延迟；以及(3)PrimeTime不像HSPICE那样精确地计算通过互连的延迟。存在几种由PrimeTime计算的互连延迟与HSPICE计算的互连延迟相差大于10％的情况。通常PrimeTime计算的内部互连延迟更小，这就证明在本发明的具体实施例中使用HSPICE是适当的。

以下数据强调了基于网络对串扰的分析的不准确性仅次于基于路径对串扰的分析。在基于网络的分析中，网络的最大到达时间被用于导出攻击者的波形。在设计D₁中，存在具有最大到达时间为t_m＝4694皮秒的关键网络n。基于网络的分析导致攻击者在t_m处切换。在该情况下，仅有一个攻击者网的定时窗口包含t_m。然而，n在两个关键路径上，当在这些路径之一上一表2中的路进7上时，n的到达时间是t＝3520皮秒。利用基于网络分析未正确地分析路径7，因为攻击者的切换时间被强制为t_m，这与正确值t有很大差别。基于网络的分析计算出路径7的延迟在t_SP上变化了小于15皮秒。然而，在本发明的具体实施例中的基于路径的分析中，将攻击者网的切换时间设置为t而不是t_m。网络n有两个攻击者，它们具有包含有t的定时窗口。通过将这两个攻击者的切换时间设置为t并进行分析，路径7的延迟在t_SP上增加了超过350皮秒，如表2中所示。路径10提供了类似的情况。该示例示出了在基于网络的串扰延迟分析中所固有的不准确性(根据应该切换的攻击者和它们的切换时间来模拟最差情况的情景，以及区分在单个网络上的不同信号的到达时间的无能力)，并加强了基于路径分析的情况。

作为示例而不是进行限制，考虑将存在串扰的情况下用于单元延迟特征化的普通和智能方法进行比较。如上所述，普通方法将所有可能的输入转变施加到单元的侧输入，而智能方法仅采用了所需向量的最小集合。在D₁上，使用智能技术，将用于36个路径的HSPICE仿真的总数从普通方法的484减少到327：减少了32％。特征化的总运行时间从173分钟降到109分钟，提速1.59倍。这强调了用于延迟计算的智能方法的效率。

本发明的具体实施例包括用于测量串扰对设计中的关键路径的影响的分析工具。考虑串扰的延迟信息可由设计者用于改进设计以减小或甚至防止串扰。与其它方法相比，本发明的具体实施例提供了高的延迟计算精确度。具体实施例避免了使用单元和网络的近似模型以及互连缩减。具体实施例采用基于路径的方法，对关键网络和它们的攻击者网使用了细致且精确的分布式RC寄生，使用BSIM3精确门模型，并调用HSPICE以仅使用输入图案的最小完整集合来进行延迟计算。

如上所述，将本发明的具体实施例应用到两个实际设计表明了：因为归功于在前的串扰优化而在另一个设计D₂中的大量关键网络分段不具有邻近网络，所以串扰对一个设计D₁的影响要大得多。如上进一步所述，串扰趋于严重影响门延迟，这就强调了精确模拟门延迟的重要性。

如上所述，前面的基于网络的串扰估计工作一般是悲观的，并且不符合严格的精确度要求。另一方面，基于穷举路径的方法尽管精确，但由于设计中的路径的呈指数增加而不实用。混合两步方法是解决该问题的可行方法。第一步对将被转到第二步骤的路径的数目进行删除。在第一步，可以将悲观的基于网络的串扰分析用于报告可能违反定时要求的实际路径的超集，或者，如本发明其它实施例那样，可以仅选择最关键的和接近关键路径的路径。然后，第二步骤对第一步骤中选择的各个路径分析串扰影响，并按如上所述的方式确定真正的扰乱。

为了单元延迟特征化，本发明的具体实施例充分使用了提取工具StarXtract(对每个受害者网都调用一次)和HSPICE。尽管智能图案生成加速了延迟特征化，但是延迟计算和提取往往在流程中造成瓶颈。本发明的具体实施例对分析多达大约150个路径是有用的。除此之外，根据所选路径上的网络总数量，运行时间可能变大。本发明的具体实施例可以使用更快的提取和电路仿真技术。另一解决方案是并行计算。可以在不同的级别进行并行化。可以并行分析不同的多个路径。另外或作为另选，可以并行地进行对各个受害者网及其相关的攻击者网的提取。另外，在延迟重计算期间，用于单个级的多个多次HSPICE调用可以并行地进行。

本发明的具体实施例假设：为了获取对受害者延迟的最大影响，如果攻击者的定时窗口包含有受害者到达时间，则可以使攻击者到达时间与受害者网到达时间一致。然而，这有时是不可能的，因为由PrimeTime计算的定时窗口包含仅与门上的最大和最小到达时间有关的信息。因此，存储更多的详细信息可以帮助缓解该问题。

在本发明的具体实施例中，对于HSPICE仿真，根据由PrimeTime报告的受害者网(对于被考虑的路径)的到达时间来导出攻击者到达时间。这是因为一般预先不知道在存在攻击者时的实际的受害者的到达时间。表2示出了在PrimeTime和HSPICE数之间的差异。下面可以解决该问题。如果在存在耦合时由PrimeTime报告的受害者到达时间与HSPICE所计算的不同，即相差超过5皮秒，则新到达时间可用于生成攻击者波形，并可以重复延迟特征化。如果收敛慢则该固定是高成本的，在该情况下对迭代的最大数量进行限制可能是有用的。

如果存在使攻击者在特定时间以与受害者相反的方向进行转变的输入向量对，则本发明的具体实施例不进行检查。这些实施例假定存在这种向量对。尽管这种检查可以通过使用自动测试图案生成(ATPG)或可满足性检查(STA)来进行，但是信号到达时间、瞬变时间和门延迟时间应该被结合。本发明的具体实施例忽略了由于攻击者的网络中的传递扇(transitive fan)处的耦合而引起的攻击者网的定时窗口中的任何变化。

图4示出了一种用于考虑串扰的定时分析的方法示例。该方法在步骤100开始，在该步骤中串扰分析工具访问电路设计。在步骤102，串扰分析工具识别该设计中的一个和多个关键路径。在步骤104，串扰分析工具识别与各个受害者互连相关联的一个或多个潜在的攻击者互连。在步骤106，串扰分析工具为各个受害者互连提取与该受害者互连相关联的一个或多个寄生、以及与该受害者互连相关联的一个或多个潜在的攻击者互连。在步骤108，串扰分析工具计算这些潜在攻击者互连的定时窗口。在步骤110，串扰分析工具计算各个关键路径上的各个单元和各个受害者互连的第一定时。在步骤112，串扰分析工具根据关键路径中的第一关键路径上的各个单元和各个受害者互连的第一定时、潜在攻击者互连的定时窗口、以及与潜在攻击者互连相关联的第一关键路径上的受害者互连的寄生，来生成潜在攻击者互连的定时波形。在步骤114，串扰分析工具从第一关键路径的起点至第一关键路径的终点遍历第一关键路径。在步骤116，串扰分析工具根据对第一关键路径的遍历，利用潜在攻击者互连的定时波形、与该潜在攻击者互连相关联的第一关键路径上的受害者互连的寄生、以及第一关键路径上的任一紧邻在前的单元的任一第二定时，来计算第一关键路径上的各个单元和各个受害者互连的第二定时。

在步骤118，串扰分析工具对用于分析的第一关键路径上的各个单元和各个受害者互连的第二定时进行传递。在步骤120，如果串扰分析工具已经分析了在步骤102识别的所有关键路径，则该方法结束。在步骤120，如果串扰分析工具还没有分析完在步骤102识别的所有关键路径，则该方法进行到步骤122。在步骤122，串扰分析工具根据关键路径中的下一关键路径上的各个单元和各个受害者互连的第一定时、潜在攻击者互连的定时窗口、以及与潜在攻击者互连相关联的该下一关键路径上的受害者互连的寄生，来生成潜在攻击者互连的定时波形。在步骤124，串扰分析工具从该下一关键路径的起点至该下一关键路径的终点地遍历该下一关键路径。在步骤126，串扰分析工具根据对该下一关键路径的遍历，使用潜在攻击者互连的定时波形、与该潜在攻击者互连相关联的该下一关键路径上的受害者互连的寄生、以及该下一关键路径上的任一紧邻在前的单元的任一第二定时，来计算该下一关键路径上的各个单元和各个受害者互连的第二定时。在步骤128，串扰分析工具对用于分析的下一关键路径上的各个单元和各个受害者互连的第二定时进行传递，并且该方法返回步骤120。

尽管已将图4所示的方法的具体步骤按照发生的具体顺序作了例示和说明，但是本发明还考虑图4所示的方法按任何适当的顺序发生时的任何适当的步骤。作为示例而不进行限制，图4所示的方法的两个或更多个步骤可以并行进行而不是顺序发生。

使用了具体实施例来说明本发明，并且本领域的普通技术人员可以理解用于说明本发明的具体实施例的一个或多个变化、替换、变型、改变或改进。本发明包含在所附权利要求范围内的所有这些变化、替换、变型、改变或改进。

根据35U.S.C§119(e)，本申请要求在2004年10月8日提交的美国临时申请No.60/617,283的优先权。

Claims

1、一种用于考虑串扰的定时分析的系统，该系统包括：

关键路径生成器，其能够操作以访问电路设计，并识别所述设计中的一个或多个关键路径，每个关键路径包括一个或多个受害者互连和一个或多个单元；

攻击者网生成器，其能够操作以识别与各个受害者互连相关联的一个或多个潜在攻击者互连；

寄生提取器，其能够操作以对于各个受害者互连，提取受害者互连的一个或多个寄生以及与所述受害者互连相关联的所述一个或多个潜在攻击者互连；

定时窗口生成器，其能够操作以执行以下步骤：

计算所述潜在攻击者互连的定时窗口；

计算各个所述关键路径上的各个所述单元和各个所述受害者互连的第一定时；

并且，所述定时窗口生成器能够操作以进一步对于各个所述关键路径执行以下步骤：

根据所述关键路径上的各个所述单元和各个所述受害者互连的第一定时、所述潜在攻击者互连的所述定时窗口、以及与所述潜在攻击者互连相关联的所述关键路径上的所述受害者互连的所述寄生，来生成所述潜在攻击者互连的定时波形；

从所述关键路径上的起点至所述关键路径上的终点遍历所述关键路径；

根据对所述关键路径的遍历，利用所述潜在攻击者互连的所述定时波形、与所述潜在攻击者互连相关联的所述关键路径上的受害者互连的所述寄生、以及所述关键路径上的任一紧邻在前的单元的任一第二定时，来计算所述关键路径上的各个单元和各个受害者互连的第二定时。

2、根据权利要求1所述的系统，其中对所述潜在攻击者互连的定时窗口的计算、对所述关键路径上的各个所述单元和各个所述受害者互连的计算，或者上述两种计算都考虑了串扰。

3、根据权利要求1所述的系统，其中对所述潜在攻击者互连的定时窗口的计算、对所述关键路径上的各个所述单元和各个所述受害者互连的计算，或者上述两种计算都不考虑串扰。

4、根据权利要求1所述的系统，其中各个潜在攻击者互连的每一个的定时窗口包括最小的和最大的上升到达时间、下降到达时间和瞬变时间。

5、根据权利要求1所述的系统，其中所述关键路径上的各个所述单元和各个所述受害者互连的第一定时和第二定时包括上升到达时间、下降到达时间和瞬变时间中的一个或多个。

6、根据权利要求5所述的系统，该系统还包括路径延迟重计算单元，该路径延迟重计算单元能够操作以根据通过所述关键路径上的所有单元和所有受害者互连的所有延迟的总和来计算所述关键路径上的一单元或一受害者互连的上升到达时间或下降到达时间，所述所有单元和所有受害者互连是在所述关键路径的起点与所述关键路径上的正由所述串扰分析模块计算其上升到达时间或下降到达时间的所述单元或所述受害者互连之间的关键路径上。

7、根据权利要求1所述的系统，其中，所述定时窗口生成器能够进一步执行如下操作：并行地处理所述关键路径中的两个或更多个中的每一个，以生成所述潜在攻击者互连的定时波形；遍历所述关键路径；以及计算所述关键路径上的各个所述单元和各个所述受害者互连的第二定时。

8、根据权利要求1所述的系统，其中所述寄生提取器能够进一步操作以并行地提取两个和更多个受害者互连的寄生。

9、根据权利要求1所述的系统，其中所述定时窗口生成器能够进一步操作以并行地运行所述单元的多个仿真，来计算所述关键路径上的一单元的第二定时。

10、根据权利要求1所述的系统，其中所述关键路径生成器能够进一步操作以在不考虑串扰、不精确模拟所述设计、或在既不考虑串扰也不精确模拟所述设计的情况下，识别所述关键路径。

11、根据权利要求1所述的系统，其中所述攻击者网生成器能够进一步操作以根据在所述设计中的将互连相互分离的距离来识别所述潜在攻击者互连。

12、根据权利要求1所述的系统，其中所述起点是所述关键路径上的输入引脚，而所述终点是所述关键路径上的输出引脚。

13、根据权利要求1所述的系统，其中所述一个或多个寄生中的每一个包括一个或多个分布式耦合电容、一个或多个自电容、和一个或多个电阻中的一个或多个。

14、一种用于考虑串扰的定时分析方法，该方法包括：

访问电路设计；

识别所述设计中的一个或多个关键路径，每个所述关键路径包括一个或多个受害者互连和一个或多个单元；

识别与各个所述受害者互连相关联的一个或多个潜在攻击者互连；

对于各个所述受害者互连，提取受害者网中的一个或多个寄生以及与所述受害者互连相关联的所述一个或多个潜在攻击者互连；

计算所述潜在攻击者互连的定时窗口；

计算各个关键路径上的各个单元和各个受害者互连的第一定时；

对于各个关键路径：

根据所述关键路径上的各个单元和各个受害者互连的第一定时、所述潜在攻击者互连的所述定时窗口、以及与所述潜在攻击者互连相关联的所述关键路径上的所述受害者互连的所述寄生，来生成所述潜在攻击者互连的一个或者多个定时波形；

从所述关键路径上的起点至所述关键路径上的终点地遍历所述关键路径；

根据对所述关键路径的遍历，利用所述潜在攻击者互连的所述定时波形、与所述潜在攻击者互连相关联的所述关键路径上的受害者互连的所述寄生、以及所述关键路径上的任一紧邻在先的单元的任一第二定时，来计算所述关键路径上的各个单元和各个受害者互连的第二定时。

15、根据权利要求14所述的方法，其中对所述潜在攻击者互连的定时窗口的计算、对所述关键路径上的各个所述单元和各个所述受害者互连的第一定时的计算、或者上述两种计算都考虑了串扰。

16、根据权利要求14所述的方法，其中对所述潜在攻击者互连的定时窗口的计算、对所述关键路径上的各个所述单元和各个所述受害者互连的第一定时的计算、或者上述两种计算都不考虑串扰。

17、根据权利要求14所述的方法，其中各个所述潜在攻击者互连的各个定时窗口包括最小的和最大的上升到达时间、下降到达时间和瞬变时间。

18、根据权利要求14所述的方法，其中所述关键路径上的各个所述单元和各个所述受害者互连的第一定时和第二定时包括上升到达时间、下降到达时间和瞬变时间的一个或多个。

19、根据权利要求18所述的方法，还包括根据通过所述关键路径上的所有单元和所有受害者互连的所有延迟的总和，来计算所述关键路径上的一单元或一受害者互连的上升到达时间或下降到达时间，所述所有单元和所有受害者互连是在所述关键路径的起点与所述关键路径上的正由所述串扰分析模块计算其上升到达时间或下降到达时间的所述单元或所述受害者互连之间的关键路径上。

20、根据权利要求14所述的方法，还包括并行地处理所述关键路径中的两个或更多个中的每一个，以生成所述潜在攻击者互连的定时波形；遍历所述关键路径；并计算所述关键路径上的各个所述单元和各个所述受害者互连的第二定时。

21、根据权利要求14所述的方法，还包括并行地提取两个或更多个受害者互连的寄生。

22、根据权利要求14所述的方法，还包括：为了计算关键路径上的一单元的第二定时，并行地运行所述单元的多个仿真。

23、根据权利要求14所述的方法，还包括：在不考虑串扰、不精确模拟所述设计、或既不考虑串扰也不精确模拟的情况下，识别所述关键路径。

24、根据权利要求14所述的方法，还包括：根据将所述设计中的将互连相互分离的距离来识别所述潜在攻击者互连。

25、根据权利要求14所述的方法，其中所述起点是所述关键路径上的输入引脚，所述终点是所述关键路径上的输出引脚。

26、根据权利要求14所述的方法，其中所述一个或多个寄生中的每一个包括一个或多个分布式耦合电容、一个或多个自电容、和一个或多个电阻中的一个或多个。

27、用于考虑串扰的定时分析的系统，该系统包括：

用于访问电路设计的装置；

用于识别所述设计中的一个或多个关键路径的装置，每个所述关键路径包括一个或多个受害者互连和一个或多个单元；

用于识别与各个所述受害者互连相关联的一个或多个潜在攻击者互连的装置；

用于对于各个所述受害者互连，提取受害者网的一个或多个寄生以及与所述受害者互连相关联的所述一个或多个潜在攻击者互连的装置；

用于计算所述潜在攻击者互连的定时窗口的装置；

用于计算各个所述关键路径上的各个所述单元和各个所述受害者互连的第一定时的装置；以及

对于各个所述关键路径，包括：

用于根据所述关键路径上的各个所述单元和各个所述受害者互连的第一定时、所述潜在攻击者互连的所述定时窗口、以及与所述潜在攻击者互连相关联的所述关键路径上的所述受害者互连的所述寄生，来生成所述潜在攻击者互连的一个或多个定时波形的装置；

用于从所述关键路径上的起点至所述关键路径上的终点遍历所述关键路径的装置；以及

用于根据对所述关键路径的遍历，利用所述潜在攻击者互连的所述定时波形、与所述潜在攻击者互连相关联的所述关键路径上的受害者互连的所述寄生、以及所述关键路径上的任一紧邻在前的单元的任一第二定时，来计算所述关键路径上的各个所述单元和各个所述受害者互连的第二定时的装置。

28、根据权利要求27所述的系统，其中对所述潜在攻击者互连的定时窗口的计算、对所述关键路径上的各个所述单元和各个所述受害者互连的计算、或者上述两种计算都考虑了串扰。

29、根据权利要求27所述的系统，其中对所述潜在攻击者互连的定时窗口的计算，对所述关键路径上的各个所述单元和各个所述受害者互连的计算，或者上述两种计算都不考虑串扰。

30、根据权利要求27所述的系统，其中各个所述潜在攻击者互连的各个定时窗口包括最小的和最大的上升到达时间、下降到达时间和瞬变时间。

31、根据权利要求27所述的系统，其中所述关键路径上的各个所述单元和各个所述受害者互连的第一定时和第二定时包括上升到达时间、下降到达时间和瞬变时间中的一个或多个。

32、根据权利要求31所述的系统，该系统进一步包括用于根据通过所述关键路径上的所有单元和所有受害者互连的所有延迟的总和来计算所述关键路径上的一单元或一受害者互连的上升到达时间或下降到达时间的装置，所述所有单元和所有受害者互连是在所述关键路径的起点与所述关键路径上的正由所述串扰分析模块计算其上升到达时间或下降到达时间的所述单元和所述受害者互连之间的关键路径上。

33、根据权利要求27所述的系统，该系统进一步包括：用于并行地处理所述关键路径中的两个或更多个中的每一个以生成所述潜在攻击者互连的定时波形的装置；用于遍历所述关键路径的装置；以及用于计算所述关键路径上的各个所有延迟单元和各个所有延迟受害者互连的第二定时的装置。

34、根据权利要求27所述的系统，该系统进一步包括用于并行地提取两个和更多个受害者互连的寄生的装置。

35、根据权利要求27所述的系统，该系统进一步包括用于并行地运行所述单元的多个仿真来计算关键路径上的一单元的第二定时的装置。

36、根据权利要求27所述的系统，该系统进一步包括用于在不考虑串扰、不精确模拟所述设计、或者既不考虑串扰也不精确模拟所述设计的情况下识别所述关键路径的装置。

37、根据权利要求27所述的系统，该系统进一步包括用于根据将所述设计中将互连相互分离开的距离来识别所述潜在攻击者互连的装置。

38、根据权利要求27所述的系统，其中所述起点是所述关键路径上的输入引脚，所述终点是所述关键路径上的输出引脚。

39、根据权利要求27所述的系统，其中所述一个或多个寄生中的每一个包括一个或多个分布式耦合电容、一个或多个自电容、和一个或多个电阻中的一个或多个。