JP4521309B2 - 半導体集積回路の解析装置及び解析方法 - Google Patents

半導体集積回路の解析装置及び解析方法 Download PDF

Info

Publication number
JP4521309B2
JP4521309B2 JP2005111031A JP2005111031A JP4521309B2 JP 4521309 B2 JP4521309 B2 JP 4521309B2 JP 2005111031 A JP2005111031 A JP 2005111031A JP 2005111031 A JP2005111031 A JP 2005111031A JP 4521309 B2 JP4521309 B2 JP 4521309B2
Authority
JP
Japan
Prior art keywords
analysis condition
analysis
wirings
wiring
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005111031A
Other languages
English (en)
Other versions
JP2006293534A (ja
Inventor
敏行 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005111031A priority Critical patent/JP4521309B2/ja
Priority to US11/393,074 priority patent/US7519932B2/en
Publication of JP2006293534A publication Critical patent/JP2006293534A/ja
Application granted granted Critical
Publication of JP4521309B2 publication Critical patent/JP4521309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体集積回路の解析技術に係り、特にクロストークの影響を解析する半導体集積回路の解析装置及び解析方法に関する。
半導体集積回路の微細化が進み、配線間の結合容量等に起因するクロストークが半導体集積回路の特性に与える影響が大きくなってきている。具体的には、クロストークグリッジ、クロストーク遅延等による半導体集積回路の誤動作が問題になっている。「クロストークグリッジ」とは、影響を及ぼす配線(以下において「アグレッサ」という。)での信号レベルの変化によって、アグレッサに隣接する信号レベルが固定された配線にパルスが発生するものである。影響を受ける配線を、以下において「ビクティム」という。一方、「クロストーク遅延」とは、ほぼ同じタイミングでアグレッサとビクティムの信号レベルが変化する場合に、アグレッサの信号レベルの変化の影響により、ビクティムの信号レベルの変化する時間が変動する現象である。
半導体集積回路の設計情報等に基づきクロストークの影響を解析する場合は、先ず容量結合している複数の配線間でタイミングウィンドウに重なりがあるかどうかを調査する。「タイミングウィンドウ」とは配線の信号レベルが変化する可能性のある時刻であり、一定の幅を有する。そして、タイミングウィンドウの重なりがあった場合に、クロストークグリッジによって発生するパルスの大きさ或いはクロストーク遅延による遅延量等を算出して、クロストークの影響を解析する。クロストークグリッジの場合は、ビクティムの信号レベルは変化のない一定値であり、同一のビクティムに対する複数のアグレッサのタイミングウィンドウの重なりを考慮する必要がある。クロストーク遅延の場合はビクティムとアグレッサのタイミングウィンドウの重なりを考慮する必要がある。
一般に、タイミングウィンドウの重なりの有無を調査するために、少数の解析条件で信号レベルが変化する時刻を算出する。トランジスタや配線等における信号の遅延(以下において、「信号遅延」という。)は、温度、電源電圧及びプロセスばらつき等の影響により変動する。そのため、例えば、信号遅延が最も遅くなる解析条件と信号遅延が最も早くなる解析条件でタイミングウィンドウを算出する。しかし、温度、電源電圧、プロセスばらつき等の影響を受けて配線間のタイミングウィンドウの重なりも変化する。したがって、限られた解析条件でタイミングウィンドウの重なりがない場合でも、その中間の解析条件でタイミングウィンドウの重なりがないことを保証できない。
上記の問題を解決するために、温度、電源電圧、プロセスばらつき、半導体集積回路の動作周波数等の解析条件を少しずつ変化させながらタイミングウィンドウの重なりを調査する方法がある(例えば、非特許文献1参照。)。上記方法によれば、タイミングウィンドウの重なりを見逃す可能性を低減できる。しかし、数多くの解析条件を設定してタイミングウィンドウを算出する必要があるため、クロストークの影響の解析に要する時間が増大する。
ラジェシュ・カーマー(Rajesh Kumar)著、「インターコネクト・アンド・ノイズ・インミュニティ・デザイン・フォー・ザ・ペンティアム4・プロセッサ(Interconnect and Noise Immunity Design for the Pentium 4 Processor)」、(米国)、エーシーエム社(ACM Inc)、2003年6月、第40回デザイン・オートメーション・コンファレンス・プロシーディングス(40th Design Automation Conference Proceedings)、p.938−943
本発明は、タイミングウィンドウの重なりを調査する解析条件の増加によるクロストークの影響の解析に要する時間の増大を抑制する半導体集積回路の解析装置及び解析方法を提供する。
本発明の第の特徴は、(イ)複数の配線について、複数の配線における信号遅延が最大になる解析条件である第1の解析条件及び信号遅延が最小になる解析条件である第2の解析条件でのタイミングウィンドウをそれぞれ算出する算出部と、(ロ)タイミングウィンドウに基づき、第1の解析条件と第2の解析条件の中間の解析条件を決定する係数と複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定する設定部と、(ハ)重なり条件式群を満足する係数と時刻の解が存在するか否かを判定する重なり判定部と、(ニ)解が存在する場合に、複数の配線のクロストークの影響を解析する解析部とを備える半導体集積回路の解析装置であることを要旨とする。
本発明の第の特徴は、(イ)算出部が、複数の配線について、第1解析条件記憶領域から読み出した複数の配線における信号遅延が最大になる解析条件である第1の解析条件及び第2解析条件記憶領域から読み出した信号遅延が最小になる解析条件である第2の解析条件でのタイミングウィンドウをそれぞれ算出し、そのタイミングウィンドウをタイミングウィンドウ記憶領域に格納するステップと、(ロ)設定部が、タイミングウィンドウをタイミングウィンドウ記憶領域からそれぞれ読み出し、そのタイミングウィンドウに基づき、第1の解析条件と第2の解析条件の中間の解析条件を決定する係数と複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定し、その重なり条件式群を条件式記憶領域に格納するステップと、(ハ)重なり判定部が、重なり条件式群を条件式記憶領域から読み出し、その重なり条件式群を満足する係数と時刻の解が存在するか否かを判定するステップと、(ニ)解析部が、解が存在する場合に、複数の配線のクロストークの影響を解析するステップとを含む半導体集積回路の解析方法であることを要旨とする。
本発明によれば、タイミングウィンドウの重なりを調査する解析条件の増加によるクロストークの影響の解析に要する時間の増大を抑制する半導体集積回路の解析装置及び解析方法を提供できる。
次に、図面を参照して、本発明の第1及び第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第1及び第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施の形態)
本発明の第1の実施の形態に係る半導体集積回路の解析装置は、図1に示すように、第1及び第2の配線について第1の解析条件でタイミングウィンドウを算出し、第1及び第2の配線について第2の解析条件でタイミングウィンドウを算出する算出部131と、第1の解析条件と第2の解析条件で、第1の配線と第2の配線のタイミングウィンドウの時間的順序の入れ替わりが生じるか否かを判定する順序判定部132と、時間的順序の入れ替えが生じる場合に、第1の配線と第2の配線のクロストークの影響を解析する解析部14とを備える。
第1の解析条件及び第2の解析条件は、温度、半導体集積回路の電源電圧、プロセスばらつき等の、信号遅延に影響する解析条件である。例えば、信号遅延が最大になる解析条件を第1の解析条件、信号遅延が最小になる解析条件を第2の解析条件として設定する。ここで、第1の配線及び第2の配線は、クロストーク遅延を解析する場合には、ビクティムとアグレッサである。一方、クロストークグリッジを解析する場合には、第1の配線及び第2の配線は、同一のビクティムに影響を及ぼすアグレッサである。
図1に示すように、本発明の第1の実施の形態に係る解析装置は、処理装置10、記憶装置20、入力装置30及び出力装置40を備える。処理装置10は、選択部11、抽出部12、順序調査部13及び解析部14を備える。算出部131及び順序判定部132は順序調査部13に含まれる。
選択部11は、クロストークの影響を調査したい配線を、ビクティムとして回路情報から選択する。抽出部12は、選択部11が選択したビクティムにクロストークの影響を及ぼす可能性のある配線を抽出する。
記憶装置20は、回路情報記憶領域201、第1解析条件記憶領域202、第2解析条件記憶領域203、タイミングウィンドウ記憶領域204、ビクティム記憶領域205、抽出配線記憶領域206、アグレッサ記憶領域207及び解析結果記憶領域208を備える。回路情報記憶領域201に半導体集積回路の回路情報が格納される。回路情報には、レイアウト情報、電気的な接続情報、論理情報等の配線間のクロストークの影響を検討するために必要な情報が含まれる。第1解析条件記憶領域202に第1の解析条件が格納される。第2解析条件記憶領域203に第2の解析条件が格納される。タイミングウィンドウ記憶領域204に、算出部131が算出するタイミングウィンドウが格納される。ビクティム記憶領域205に、選択部11が選択したビクティムが格納される。抽出配線記憶領域206に、抽出部12が抽出した配線が格納される。アグレッサ記憶領域207に、抽出部12が抽出した配線のうち、選択部11が選択したビクティムとタイミングウィンドウに重なりがある配線が格納される。解析結果記憶領域208に、解析結果が格納される。
入力装置30はキーボード、マウス、ライトペン又はフレキシブルディスク装置等で構成される。入力装置30より、入出力データを指定できる。更に、入力装置30より出力データの形態等を設定することも可能で、又、解析条件の設定や中止などの指示の入力も可能である。
又、出力装置40としては、解析結果を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等の電子データを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、CD−ROM、MOディスク、カセットテープ、オープンリールテープ等が「コンピュータ読み取り可能な記録媒体」に含まれる。
ここで、図1に示した解析装置による半導体集積回路のクロストークの影響を解析する方法を説明する前に、第1の配線(「配線A」とする)と第2の配線(「配線B」とする)のタイミングウィンドウが重なる例を、図2〜図4のタイミングチャートを用いて説明する。
図2は、第1の解析条件で算出された配線AのタイミングウィンドウTW(1、A)及び配線BのタイミングウィンドウTW(1、B)をそれぞれ示す。配線AのタイミングウィンドウTW(1、A)は時刻tf(1、A)〜ts(1、A)である。一方、配線BのタイミングウィンドウTW(1、B)は時刻tf(1、B)〜ts(1、B)である。図2に示すように、タイミングウィンドウTW(1、A)はタイミングウィンドウTW(1、B)より早いため、タイミングウィンドウTW(1、A)とタイミングウィンドウTW(1、B)は重ならない。
図3は、第2の解析条件で算出された配線AのタイミングウィンドウTW(2、A)及び配線BのタイミングウィンドウTW(2、B)をそれぞれ示す。配線AのタイミングウィンドウTW(2、A)は時刻tf(2、A)〜ts(2、A)である。一方、配線BのタイミングウィンドウTW(2、B)は時刻tf(2、B)〜ts(2、B)である。図3に示すように、タイミングウィンドウTW(2、A)はタイミングウィンドウTW(2、B)より遅いため、タイミングウィンドウTW(2、A)とタイミングウィンドウTW(2、B)は重ならない。
ところで、図2及び図3に示したように、配線Aと配線Bのタイミングウィンドウの時間的順序は、第1の解析条件で算出された場合と第2の解析条件で算出された場合で入れ替わっている。タイミングウィンドウは解析条件の変化に対して線形に変化する。そのため、タイミングウィンドウの時間的順序の入れ替わりが生じている場合は、第1の解析条件と第2の解析条件の中間の解析条件(以下において、「中間解析条件」という。)に、例えば図4に示すように、配線Aと配線Bのタイミングウィンドウが重なる解析条件Xが存在する。図4は、解析条件Xで算出された配線AのタイミングウィンドウTW(X、A)及び配線BのタイミングウィンドウTW(X、B)をそれぞれ示す。配線AのタイミングウィンドウTW(X、A)は時刻tf(X、A)〜ts(X、A)である。一方、配線BのタイミングウィンドウTW(X、B)は時刻tf(X、B)〜ts(X、B)である。tf(X、A)<tf(X、B)<ts(X、A)であるため、タイミングウィンドウTW(X、A)とタイミングウィンドウTW(X、B)は重なる。
一方、配線Aと配線Bのタイミングウィンドウの時間順序が、第1の解析条件と第2の解析条件で入れ替わらない場合は、配線Aと配線Bのタイミングウィンドウが重なる中間解析条件が存在しない。
次に、図1に示した順序調査部13が、配線Aと配線Bのタイミングウィンドウに重なりがあるか否かを調査する方法を、図5のフローチャートを用いて説明する。
(イ)図5のステップS11において、算出部131が第1の解析条件を第1解析条件記憶領域202から読み出す。そして算出部131は、第1の解析条件で配線AのタイミングウィンドウTW(1、A)と配線BのタイミングウィンドウTW(1、B)をそれぞれ算出する。算出されたタイミングウィンドウTW(1、A)及びタイミングウィンドウTW(1、B)は、タイミングウィンドウ記憶領域204に格納される。
(ロ)ステップS12において、算出部131が第2解析条件記憶領域203から第2の解析条件を読み出す。そして算出部131は、第2の解析条件で配線AのタイミングウィンドウTW(2、A)と配線BのタイミングウィンドウTW(2、B)をそれぞれ算出する。算出されたタイミングウィンドウTW(2、A)及びタイミングウィンドウTW(2、B)は、タイミングウィンドウ記憶領域204に格納される。
(ハ)ステップS13において、順序判定部132がタイミングウィンドウ記憶領域204から、タイミングウィンドウTW(1、A)、タイミングウィンドウTW(1、B)、タイミングウィンドウTW(2、A)及びタイミングウィンドウTW(2、B)を読み出す。そして、順序判定部132は、配線Aと配線Bのタイミングウィンドウの時間的順序が、第1の解析条件と第2の解析条件で入れ替わったか否かを判定する。配線Aと配線Bのタイミングウィンドウの時間的順序が入れ替わっていればステップS15に進み、配線Aと配線Bのタイミングウィンドウの重なりがあるとして処理を終了する。一方、配線Aと配線Bのタイミングウィンドウの時間的順序が入れ替わっていなければ、ステップS14に進む。
(ニ)ステップS14において、順序判定部132が第1の解析条件及び第2の解析条件の少なくとも一方で配線Aと配線Bのタイミングウィンドウに重なりがあるか否かを判定する。つまり、タイミングウィンドウTW(1、A)とタイミングウィンドウTW(1、B)、或いはタイミングウィンドウTW(2、A)とタイミングウィンドウTW(2、B)の少なくともいずれかで重なりがあるか否か判定する。タイミングウィンドウに重なりがある場合には、ステップS15に進み、配線Aと配線Bのタイミングウィンドウに重なりがあるとして処理を終了する。一方、タイミングウィンドウに重なりがない場合には、ステップS16に進み、配線Aと配線Bのタイミングウィンドウに重なりがないとして処理を終了する。
以上に説明したように、第1の解析条件及び第2の解析条件でそれぞれ算出した配線Aと配線Bのタイミングウィンドウから、第1の解析条件、第2の解析条件及び中間解析条件のいずれかで、配線Aと配線Bのタイミングウィンドウが重なるか否かを調査することができる。
次に、図1に示した解析装置によって半導体集積回路のクロストーク遅延の影響を解析する方法を図6のフローチャートを用いて説明する。
(イ)図6のステップS110において、図1に示した入力装置30を介して半導体集積回路の回路情報が回路情報記憶領域201に格納される。又、第1の解析条件及び第2の解析条件が、第1解析条件記憶領域202及び第2解析条件記憶領域203にそれぞれ格納される。
(ロ)ステップS120において、選択部11が回路情報を回路情報記憶領域201から読み出し、クロストークの影響を調査したい配線をビクティムとして選択する。選択されたビクティムを以下において「選択ビクティム」という。選択ビクティムは、ビクティム記憶領域205に格納される。
(ハ)ステップS130において、抽出部12が、回路情報を回路情報記憶領域201から、選択ビクティムをビクティム記憶領域205からそれぞれ読み出す。そして抽出部12は、選択ビクティムにクロストークの影響を及ぼす可能性のある配線をすべて抽出する。抽出される配線は、例えば選択ビクティムと容量結合している配線である。抽出部12により抽出された配線を、以下において「抽出配線」という。抽出配線は抽出配線記憶領域206に格納される。
(ニ)ステップS140において、順序調査部13が回路情報を回路情報記憶領域201から、選択ビクティムをビクティム記憶領域205からそれぞれ読み出す。そして、順序調査部13は、抽出配線記憶領域206から抽出配線を1つずつ読み出し、図5で説明した方法等を用いて、読み出した抽出配線と選択ビクティムのタイミングウィンドウに重なりがあるか否かを調査する。タイミングウィンドウに重なりがある抽出配線は、アグレッサとしてアグレッサ記憶領域207に格納される。抽出配線記憶領域206に格納されたすべての抽出配線と選択ビクティムのタイミングウィンドウの重なりを調査したら、ステップS150に進む。
(ホ)ステップS150において、解析部14が回路情報を回路情報記憶領域201から、選択ビクティムをビクティム記憶領域205からそれぞれ読み出す。更に、解析部14はアグレッサ記憶領域207からアグレッサを1つずつ読み出す。そして、解析部14は選択ビクティムに発生するクロストーク遅延の影響を解析する。例えば、解析部14がアグレッサと選択ビクティムの信号レベルが同時に変化する場合のクロストーク遅延値を算出する。クロストーク遅延値等の解析結果は解析結果記憶領域208に格納される。すべてのアグレッサについてクロストーク遅延の影響を解析したら、ステップS160に進む。
(ヘ)ステップS160において、選択部11が回路情報に含まれるクロストークの影響を調査したい配線をすべて選択したか否かを判断する。すべての配線が選択されていれば処理を終了する。選択していない配線がある場合には、ステップS120に戻る。
解析結果記憶領域208に格納された解析結果は出力装置40を介して外部に出力できる。解析結果から、クロストーク遅延の影響により半導体集積回路の誤動作を生じさせると判断される場合は、レイアウト変更等の対策を実施する。
以上に説明したように、本発明の第1の実施の形態に係る半導体集積回路の解析装置によれば、第1の解析条件及び第2の解析条件のタイミングウィンドウの算出結果だけから、第1の解析条件、第2の解析条件及び中間解析条件のそれぞれで配線間にタイミングウィンドウの重なりが生じるか否かを調査できる。その結果、タイミングウィンドウの重なりを調査する解析条件に少なくすることによって、クロストーク遅延の影響の解析に要する時間の増大を抑制することができる。
<変形例>
上記では、図1に示した解析装置によってクロストーク遅延の影響を解析する方法を説明した。以下に、図1に示した解析装置によってクロストークグリッジの影響を解析する方法を、図7のフローチャートを用いて説明する。
(イ)図7のステップS110〜S130において、図6で説明したのと同様にして、回路情報から選択ビクティムを選択し、選択ビクティムにクロストークの影響を及ぼす可能性のある抽出配線をすべて抽出する。
(ロ)ステップS145において、順序調査部13が回路情報を回路情報記憶領域201から読み出す。そして、順序調査部13は、抽出配線記憶領域206から抽出配線を2つずつの組として読み出し、図5で説明した方法を用いて、読み出した組の配線のタイミングウィンドウに重なりがあるか否かを調査する。タイミングウィンドウに重なりがある配線の組は、アグレッサ組としてアグレッサ記憶領域207に格納される。抽出配線記憶領域206に格納されたすべての配線の組み合わせについてタイミングウィンドウの重なりを調査したら、ステップS155に進む。
(ハ)ステップS155において、解析部14が回路情報を回路情報記憶領域201から、アグレッサ組をアグレッサ記憶領域207からそれぞれ読み出す。そして、解析部14は選択ビクティムで発生するクロストークグリッジの影響を解析する。例えば、解析部14がアグレッサ組の2つのアグレッサの信号レベルが同時に変化する場合に選択ビクティムに発生するパルスの大きさを算出する。すべてのアグレッサ組についてクロストークグリッジの影響を解析したら、ステップS160に進む。
(ニ)ステップS160において、選択部11が回路情報に含まれるクロストークの影響を調査したい配線をすべて選択したか否かを判断する。すべての配線が選択されていれば処理を終了する。選択していない配線がある場合には、ステップS120に戻る。
以上に説明したように、本発明の第1の実施の形態の変形例に係る半導体集積回路の解析方法によれば、第1の解析条件及び第2の解析条件のタイミングウィンドウの算出結果だけから、第1の解析条件、第2の解析条件及び中間解析条件のそれぞれで配線間にタイミングウィンドウの重なりが生じるか否かを調査することができる。その結果、クロストークグリッジの影響の解析に要する時間の増大を抑制することができる。
(第2の実施の形態)
本発明の第2の実施の形態に係る半導体集積回路の解析装置は、図8に示したように、複数の配線について、第1の解析条件及び第2の解析条件でのタイミングウィンドウをそれぞれ算出する算出部151と、タイミングウィンドウに基づき、第1の解析条件と第2の解析条件の中間の解析条件を決定する係数と複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定する設定部152と、重なり条件式群を満足する係数と時刻の解が存在するか否かを判定する重なり判定部153と、解が存在する場合に、複数の配線のクロストークの影響を解析する解析部14とを備える。算出部151、設定部152及び重なり判定部153を有する重なり調査部15を備える点が、図1に示した解析装置と異なる。又、図8に示す解析装置は、TW領域記憶領域211及び条件式記憶領域212を更に備える。TW領域記憶領域211は、設定部152が画定するTW領域を格納する。「TW領域」については後述する。条件式記憶領域212は、設定部152が設定する重なり条件式群を格納する。
ここで、「複数の配線」とは、クロストーク遅延を解析する場合には、ビクティムとアグレッサである。一方、クロストーク遅延を解析する場合には、同一のビクティムに影響を及ぼす複数のアグレッサが解析対象の複数の配線である。又、「重なり条件式群」は、複数の配線においてそれぞれ設定される条件式からなる条件式群であるが、詳細な説明は後述する。
先ず、図8に示した重なり調査部15によって、複数の配線のタイミングウィンドウに重なりがあるか否かを調査する方法を以下に説明する。
図9に示すように、配線L(i)の第1の解析条件でのタイミングウィンドウTW(1、i)が時刻tf(1、i)〜ts(1、i)であるとする(i:自然数)。一方、配線L(i)の第2の解析条件でのタイミングウィンドウTW(2、i)が時刻tf(2、i)〜ts(2、i)であるとする。又、第1の解析条件と第2の解析条件の中間解析条件である解析条件Xの配線L(i)のタイミングウィンドウTW(X、i)が時刻tf(X、i)〜ts(X、i)であるとする。タイミングウィンドウは解析条件の変更に対して線形に変化するため、時刻tf(X、i)及びts(X、i)は、係数xを用いて、式(1)及び式(2)のように規定される。

tf(X、i)=tf(1、i)×x+tf(2、i)×(1−x) ・・・(1)

ts(X、i)=ts(1、i)×x+ts(2、i)×(1−x) ・・・(2)

ただし、0≦x≦1である。x=1のときの解析条件Xは第1の解析条件であり、x=0のときの解析条件Xは第2の解析条件である。
ここで、解析条件Xでの配線L(i)のタイミングウィンドウTW(X、i)と配線L(i+1)のタイミングウィンドウTW(X、i+1)が時刻Tで重なると仮定する。図10に示すように、解析条件Xでの配線L(i)のタイミングウィンドウTW(X、i)が時刻Tを含むためには、時刻Tは以下の条件式(3)及び条件式(4)を満足する必要がある。

tf(X、i) ≦ T ・・・(3)

ts(X、i) ≧ T ・・・(4)

同様に配線L(i+1)が以下の条件式(3a)及び条件式(4a)を満足する場合に、解析条件Xで配線L(i)と配線L(i+1)のタイミングウィンドウが時刻Tで重なる。

tf(X、i+1) ≦ T ・・・(3a)

ts(X、i+1) ≧ T ・・・(4a)

一方、配線L(i)と配線L(i+1)のタイミングウィンドウが重なる解析条件Xは、係数xで決定される。したがって、n本の配線のタイミングウィンドウの重なりの有無を調査するためには、n本の配線のタイミングウィンドウに基づいてそれぞれ設定される条件式(3)及び条件式(4)を同時に満足する係数xと時刻Tの解の有無を調査すればよい。各配線においてそれぞれ設定される条件式(3)及び条件式(4)の集合を「重なり条件式群」という。つまり、n本の配線の条件式からなる重なり条件式群を満足する係数xと時刻Tが存在する場合は、n本の配線のタイミングウィンドウに重なりがある。
以下に、図8に示した重なり調査部15によって、重なり条件式群を満足する係数xと時刻Tの解の有無を調査する方法の例を、図11のフローチャートを用いて説明する。
(イ)図11のステップS21において、算出部151が回路情報を回路情報記憶領域201から、第1の解析条件を第1解析条件記憶領域202から、第2の解析条件を第2解析条件記憶領域203からそれぞれ読み出す。そして、算出部151は第1の解析条件での配線L(i)のタイミングウィンドウTW(1、i)と、第2の解析条件での配線L(i)のタイミングウィンドウTW(2、i)を算出する。次いで、設定部152が、タイミングウィンドウTW(1、i)及びタイミングウィンドウTW(2、i)に基づき、解析条件Xでの配線L(i)のタイミングウィンドウを規定する式(1)及び式(2)を設定する。そして、設定部152は、式(1)及び式(2)を用いて、図12に示すようにTW領域A(i)を画定する。TW領域A(i)は、タイミングウィンドウTW(1、i)の時刻tf(1、i)〜ts(1、i)及びタイミングウィンドウTW(2、i)の時刻tf(2、i)〜ts(2、i)によって画定される。図12の縦軸は係数x、横軸は時刻である。画定されたTW領域A(i)はTW領域記憶領域211に格納される。
(ロ)ステップS22において、算出部151が第1の解析条件での配線L(i+1)のタイミングウィンドウTW(1、i+1)と、第2の解析条件での配線L(i+1)のタイミングウィンドウTW(2、i+1)を算出する。次いで、設定部152が、タイミングウィンドウTW(1、i+1)及びタイミングウィンドウTW(2、i+1)に基づき、解析条件Xでの配線L(i+1)のタイミングウィンドウを規定する式(1)及び式(2)を設定する。そして、設定部152は、式(1)及び式(2)を用いて、図12に示すようにTW領域A(i+1)を画定する。TW領域A(i+1)は、タイミングウィンドウTW(1、i+1)の時刻tf(1、i+1)〜ts(1、i+1)及びタイミングウィンドウTW(2、i+1)の時刻tf(2、i+1)〜ts(2、i+1)によって画定される。画定されたTW領域A(i+1)はTW領域記憶領域211に格納される。
(ハ)ステップS23において、設定部152が、配線L(i)と配線L(i+1)それぞれに条件式(3)及び条件式(4)を設定する。更に設定部152は、配線L(i)と配線L(i+1)の条件式(3)及び条件式(4)からなる重なり条件式群を設定する。設定された重なり条件式群は、条件式記憶領域212に格納される。次いで、重なり判定部153が、条件式記憶領域212から配線L(i)と配線L(i+1)の条件式からなる重なり条件式群を読み出す。そして重なり判定部153は、重なり条件式群を満足する係数xと時刻Tが存在するか否かを以下のように判定する。先ず、TW領域記憶領域211からTW領域A(i)及びTW領域A(i+1)を読み出す。そして、重なり判定部153はTW領域A(i)とTW領域A(i+1)に重なりがあるか否かを調査する。図13に示すように、TW領域A(i)とTW領域A(i+1)が重なる「重なり領域S」が存在する場合は、重なり条件式群を満足する係数xと時刻Tの解が存在する。そのため、ステップS24に進み、重なり条件式群を満足する係数xと時刻Tの解があるとして処理を終了する。一方、TW領域A(i)とTW領域A(i+1)に重なりがない場合は、配線L(i)と配線L(i+1)のタイミングウィンドウに重なりが発生する係数xと時刻Tの解が存在しない。そのため、ステップS25に進み、重なり条件式群を満足する係数xと時刻Tの解がないとして処理を終了する。
3本以上の配線について係数xと時刻Tの解の有無を調査する場合には、上記の説明と同様にして、各配線のタイミングウィンドウに基づきTW領域をそれぞれ規定する。そして、すべてのTW領域が重なる重なり領域Sがあるか否かを調査する。重なり領域Sが存在する場合には、すべての配線の条件式からなる重なり条件式群を満足する係数xと時刻Tの解が存在する。即ち、各配線のタイミングウィンドウが重なる解析条件Xが存在する。
以上に説明した例では、各配線のTW領域の重なりによって重なり条件式群を満足する係数xと時刻Tの解の有無を調査した。上記の方法以外にも、例えば線形計画法等によって重なり条件式群を解くことにより、係数xと時刻Tの解の有無を調査することができる。
次に、図8に示した解析装置によって半導体集積回路のクロストーク遅延の影響を解析する方法を図14のフローチャートを用いて説明する。
(イ)図14のステップS210において、図8に示した入力装置30を介して半導体集積回路の回路情報が回路情報記憶領域201に格納される。又、第1の解析条件及び第2の解析条件が、第1解析条件記憶領域202及び第2解析条件記憶領域203にそれぞれ格納される。
(ロ)ステップS220において、選択部11が回路情報を回路情報記憶領域201から読み出し、選択ビクティムを選択する。選択ビクティムは、ビクティム記憶領域205に格納される。
(ハ)ステップS230において、抽出部12が回路情報を回路情報記憶領域201から、選択ビクティムをビクティム記憶領域205からそれぞれ読み出す。そして抽出部12は、選択ビクティムにクロストークの影響を及ぼす可能性のある抽出配線をすべて抽出する。抽出された抽出配線は、抽出配線記憶領域206に格納される。ここで、抽出された抽出配線の数をn本とする(n:自然数)。
(ニ)ステップS240において、重なり調査部15が回路情報を回路情報記憶領域201から、選択ビクティムをビクティム記憶領域205からそれぞれ読み出す。更に、重なり調査部15は、抽出配線記憶領域206からn−j本の抽出配線を選択して読み出す(j=0〜n−1)。そして、重なり調査部15は、選択したn−j本の抽出配線と選択ビクティムのタイミングウィンドウに重なりがあるか否かを調査する。即ち、重なり調査部15は、図11で説明した方法等を用いて、選択したn−j本の抽出配線と選択ビクティムのタイミングウィンドウに基づいて設定される重なり条件式群を満足する係数xと時刻Tの解の有無を調査する。係数xと時刻Tの解が存在する場合には、選択ビクティムとn−j本の配線のタイミングウィンドウが重なる解析条件Xが存在する。そのため、係数xと時刻Tの解が存在する場合は、n−j本の抽出配線がアグレッサ組としてアグレッサ記憶領域207に格納される。なお、抽出配線記憶領域206からn−j本の抽出配線を選択する場合、先ずn本の抽出配線を選択して、係数xと時刻Tの解の有無を調査する。その後、n−1本の抽出配線を選択し、n−1本の抽出配線のすべての組み合わせについて係数xと時刻Tの解の有無をそれぞれ調査する。その後、選択する抽出配線の本数を減らしながら、係数xと時刻Tの解の有無を調査する。抽出配線のすべての組み合わせについて係数xと時刻Tの解の有無の調査が終了したら、ステップS250に進む。
(ホ)ステップS250において、解析部14が回路情報を回路情報記憶領域201から、選択ビクティムをビクティム記憶領域205から、アグレッサ組をアグレッサ記憶領域207からそれぞれ読み出す。そして、解析部14は、選択ビクティムとアグレッサ組で同時に信号レベルが変化するとして、選択ビクティムに発生するクロストーク遅延の影響を解析する。クロストーク遅延値等の解析結果は解析結果記憶領域208に格納される。すべてのアグレッサ組についてクロストーク遅延の影響を解析したら、ステップS260に進む。
(ヘ)ステップS260において、選択部11が回路情報に含まれるクロストークの影響を調査したい配線をすべて選択したか否かを判断する。すべての配線が選択されていれば処理を終了する。選択していない配線がある場合には、ステップS220に戻る。
ステップS250において複数のアグレッサ組の複数の解析条件Xについてそれぞれクロストークの影響を解析し、ビクティムに最大の影響を与えるクロストーク遅延値等を算出することができる。例えば係数xの最大の場合及び最小の場合の解析条件についてそれぞれクロストーク遅延値を解析することにより、最大のクロストークの影響を解析できる。
ところで、ステップS240において、n本の抽出配線からなるアグレッサ組がある場合には、他のどの抽出配線の組み合わせよりクロストークの影響が大きいため、以後の抽出配線の選択は行わない。又、n−j本の抽出配線を選択する場合に、n本からn−(j+1)本までのアグレッサ組の組み合わせに包含される抽出配線の組み合わせは選択されない。例えば、抽出配線L(1)、L(2)、L(3)がアグレッサ組である場合、抽出配線L(1)と抽出配線L(2)の組み合わせ、抽出配線L(2)と抽出配線L(3)の組み合わせ、及び抽出配線L(1)と抽出配線L(3)の組み合わせは選択されない。これらの2本の抽出配線で同時に信号レベルが変化した場合のクロストークの影響は、抽出配線L(1)、L(2)、L(3)で同時に信号レベルが変化した場合のクロストークの影響より小さいためである。抽出配線の組み合わせの数を減らすことにより、処理時間を削減することができる。
しかし、例えば抽出配線L(1)と抽出配線L(4)で同時に信号レベルが変化した場合のクロストークの影響が、抽出配線L(1)、L(2)、L(3)で同時に信号レベルが変化した場合のクロストークの影響より大きい可能性がある。そのため、n本からn−(j+1)本までのアグレッサ組の組み合わせに包含されないn−j本の抽出配線の組み合わせは選択される。
以上に説明したように、本発明の第2の実施の形態に係る半導体集積回路の解析装置によれば、第1の解析条件及び第2の解析条件のタイミングウィンドウの算出結果だけから、複数の配線のタイミングウィンドウに重なりが生じる時刻、解析条件を調査できる。その結果、クロストーク遅延の影響の解析に要する時間の増大を抑制することができる。他は、第1の実施の形態と実質的に同様であるので、重複した記載を省略する。
<第1の変形例>
上記では、図8に示した解析装置によってクロストーク遅延の影響を解析する方法を説明した。以下に、図8に示した解析装置によってクロストークグリッジの影響を解析する方法を、図15のフローチャートを用いて説明する。
(イ)図15のステップS210〜S230において、図14で説明したのと同様にして、回路情報から選択ビクティムを選択し、選択ビクティムにクロストークの影響を及ぼす可能性のある抽出配線をすべて抽出する。
(ニ)ステップS245において、重なり調査部15が回路情報を回路情報記憶領域201からそれぞれ読み出す。更に、重なり調査部15は、抽出配線記憶領域206からn−j本の抽出配線を選択して読み出す(j=0〜n−1)。そして、重なり調査部15は、選択したn−j本の抽出配線のタイミングウィンドウに重なりがあるか否かを調査する。即ち、重なり調査部15は、図11で説明した方法等を用いて、選択したn−j本の抽出配線のタイミングウィンドウに基づいて設定される重なり条件式群を満足する係数xと時刻Tの解の有無を調査する。係数xと時刻Tの解が存在する場合は、n−j本の抽出配線がアグレッサ組としてアグレッサ記憶領域207に格納される。抽出配線のすべての組み合わせについて係数xと時刻Tの解の有無の調査が終了したら、ステップS255に進む。
(ホ)ステップS255において、解析部14が回路情報を回路情報記憶領域201から、アグレッサ組をアグレッサ記憶領域207からそれぞれ読み出す。そして、解析部14は、アグレッサ組の信号レベルが同時に変化する場合に選択ビクティムに発生するパルスの大きさの影響を解析する。すべてのアグレッサ組についてクロストークグリッジの影響を解析したら、ステップS260に進む。
(ヘ)ステップS260において、選択部11が回路情報に含まれるクロストークの影響を調査したい配線をすべて選択したか否かを判断する。すべての配線が選択されていれば処理を終了する。選択していない配線がある場合には、ステップS220に戻る。
以上に説明したように、本発明の第2の実施の形態の第1の変形例に係る半導体集積回路の解析装置によれば、第1の解析条件及び第2の解析条件のタイミングウィンドウの算出結果だけから、複数の配線のタイミングウィンドウに重なりが生じる時刻、解析条件を調査できる。その結果、クロストークグリッジの影響の解析に要する時間の増大を抑制することができる。
<第2の変形例>
上記のように図14に示したステップS240において、抽出配線記憶領域206からn−j本の抽出配線を選択する場合、選択する抽出配線の本数を減らしながら係数xと時刻Tの解の有無を調査する場合を説明した。以下に、選択する抽出配線の本数を増やしながら係数xと時刻Tの解の有無を調査する場合を説明する。
(イ)抽出配線記憶領域206からk本の抽出配線を選択する(k=2〜n)。そして、重なり調査部15は、図11で説明した方法等を用いてk本の抽出配線のタイミングウィンドウに基づいて設定される重なり条件式群を満足する係数xと時刻Tの解の有無を調査する。係数xと時刻Tの解が存在する場合は、選択されたk本の抽出配線がアグレッサ組としてアグレッサ記憶領域207に格納される。
(ロ)k本の配線の組み合わせをすべて選択した後、重なり調査部15は、アグレッサ記憶領域207に格納されたk本の抽出配線からなるアグレッサ組を1組選択する。そして、重なり調査部15は選択されたアグレッサ組に含まれない1本の抽出配線を抽出配線記憶領域206から選択し、選択された抽出配線及び選択されたアグレッサ組に含まれるk本の抽出配線、つまりk+1本の抽出配線について重なり条件式群を設定し、重なり条件式群を満足する係数xと時刻Tの解の有無を調査する。係数xと時刻Tの解が存在する場合は、k+1本の抽出配線からなるアグレッサ組としてアグレッサ記憶領域207に格納される。その後、重なり調査部15は選択されたアグレッサ組に含まれない他の抽出配線を抽出配線記憶領域206から選択し、上記と同様にして重なり条件式群を満足する係数xと時刻Tの解の有無を調査する。アグレッサ組に含まれない抽出配線をすべて選択した後は、k本の抽出配線からなる他のアグレッサ組を1組選択する。そして、上記と同様に、k+1本の抽出配線について重なり条件式群を満足する係数xと時刻Tの解の有無を調査する。
(ハ)k本の抽出配線からなるアグレッサ組をすべて選択した後、重なり調査部15は、k+1本の抽出配線からなるアグレッサ組に包含されるk本の抽出配線からなるアグレッサ組をアグレッサ記憶領域207から削除する。例えば、抽出配線L(1)、L(2)、L(3)がアグレッサ組である場合、抽出配線L(1)、L(2)からなるアグレッサ組、抽出配線L(2)、L(3)からなるアグレッサ組、及び抽出配線L(1)、L(3)からなるアグレッサ組をアグレッサ記憶領域207から削除する。
上記の方法によれば、抽出配線記憶領域206からn−j本の抽出配線を選択する場合、選択する抽出配線の本数を増やしながら係数xと時刻Tの解の有無を調査できる。
(その他の実施の形態)
上記のように、本発明は第1又は第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた第1又は第2実施の形態の説明においては、クロストーク遅延とクロストークグリッジをそれぞれ解析する方法を説明したが、クロストーク遅延とクロストークグリッジを同時に解析してもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第1の実施の形態に係る半導体集積回路の解析装置の構成を示す模式図である。 本発明の第1の実施の形態に係る半導体集積回路の解析方法によって算出される、第1の解析条件でのタイミングウィンドウの例を示すタイミングチャートである。 本発明の第1の実施の形態に係る半導体集積回路の解析方法によって算出される、第2の解析条件でのタイミングウィンドウの例を示すタイミングチャートである。 本発明の第1の実施の形態に係る半導体集積回路の解析方法によって算出される、中間解析条件でのタイミングウィンドウの例を示すタイミングチャートである。 本発明の第1の実施の形態に係る半導体集積回路の解析方法により、タイミングウィンドウの重なりを調査する方法を説明するためのフローチャートである。 本発明の第1の実施の形態に係る半導体集積回路の解析方法の例を示すフローチャートである。 本発明の第1の実施の形態に係る半導体集積回路の解析方法の他の例を示すフローチャートである。 本発明の第2の実施の形態に係る半導体集積回路の解析装置の構成を示す模式図である。 本発明の第2の実施の形態に係る半導体集積回路の解析方法によって算出される、中間解析条件でのタイミングウィンドウの例を示すタイミングチャートである。 複数の配線のタイミングウィンドウが重なる条件を説明するためのタイミングチャートである。 本発明の第2の実施の形態に係る半導体集積回路の解析方法により、タイミングウィンドウの重なりを調査する方法を説明するためのフローチャートである。 本発明の第2の実施の形態に係る半導体集積回路の解析装置によってTW領域を画定する方法を説明するための模式図である。 本発明の第2の実施の形態に係る半導体集積回路の解析方法により、タイミングウィンドウの重なりを調査する方法を説明するための模式図である。 本発明の第2の実施の形態に係る半導体集積回路の解析方法の例を示すフローチャートである。 本発明の第2の実施の形態に係る半導体集積回路の解析方法の他の例を示すフローチャートである。
符号の説明
11…選択部
12…抽出部
13…順序調査部
131…算出部
132…順序判定部
14…解析部
15…重なり調査部
151…算出部
152…設定部
153…判定部
202…第1解析条件記憶領域
203…第2解析条件記憶領域
204…タイミングウィンドウ記憶領域
212…条件式記憶領域

Claims (3)

  1. 複数の配線について、前記複数の配線における信号遅延が最大になる解析条件である第1の解析条件及び前記信号遅延が最小になる解析条件である第2の解析条件でのタイミングウィンドウをそれぞれ算出する算出部と、
    前記タイミングウィンドウに基づき、前記第1の解析条件と前記第2の解析条件の中間の解析条件を決定する係数と前記複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定する設定部と、
    前記重なり条件式群を満足する前記係数及び前記時刻の解が存在するか否かを判定する重なり判定部と、
    前記解が存在する場合に、前記複数の配線のクロストークの影響を解析する解析部
    とを備えることを特徴とする半導体集積回路の解析装置。
  2. 回路情報から1つのビクティムを選択する選択部と、
    前記ビクティムと容量結合し、前記ビクティムにクロストークの影響を及ぼす可能性のある配線を抽出する抽出部
    とを更に備えることを特徴とする請求項に記載の半導体集積回路の解析装置。
  3. 算出部が、複数の配線について、第1解析条件記憶領域から読み出した前記複数の配線における信号遅延が最大になる解析条件である第1の解析条件及び第2解析条件記憶領域から読み出した前記信号遅延が最小になる解析条件である第2の解析条件でのタイミングウィンドウをそれぞれ算出し、該タイミングウィンドウをタイミングウィンドウ記憶領域に格納するステップと、
    設定部が、前記タイミングウィンドウを前記タイミングウィンドウ記憶領域からそれぞれ読み出し、該タイミングウィンドウに基づき、前記第1の解析条件と前記第2の解析条件の中間の解析条件を決定する係数と前記複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定し、該重なり条件式群を条件式記憶領域に格納するステップと、
    重なり判定部が、前記重なり条件式群を前記条件式記憶領域から読み出し、該重なり条件式群を満足する前記係数と前記時刻の解が存在するか否かを判定するステップと、
    解析部が、前記解が存在する場合に、前記複数の配線のクロストークの影響を解析するステップ
    とを含むことを特徴とする半導体集積回路の解析方法。
JP2005111031A 2005-04-07 2005-04-07 半導体集積回路の解析装置及び解析方法 Expired - Fee Related JP4521309B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005111031A JP4521309B2 (ja) 2005-04-07 2005-04-07 半導体集積回路の解析装置及び解析方法
US11/393,074 US7519932B2 (en) 2005-04-07 2006-03-30 System and method for analyzing crosstalk occurring in a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005111031A JP4521309B2 (ja) 2005-04-07 2005-04-07 半導体集積回路の解析装置及び解析方法

Publications (2)

Publication Number Publication Date
JP2006293534A JP2006293534A (ja) 2006-10-26
JP4521309B2 true JP4521309B2 (ja) 2010-08-11

Family

ID=37084499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005111031A Expired - Fee Related JP4521309B2 (ja) 2005-04-07 2005-04-07 半導体集積回路の解析装置及び解析方法

Country Status (2)

Country Link
US (1) US7519932B2 (ja)
JP (1) JP4521309B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法
US8205181B1 (en) * 2010-03-05 2012-06-19 Applied Micro Circuits Corporation Victim net crosstalk reduction
KR20130076029A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 집적 회로의 커플링 효과 해석 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280439A (ja) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175653B2 (ja) * 1997-07-18 2001-06-11 日本電気株式会社 クロストークエラー改善方式及び方法
US6615395B1 (en) * 1999-12-20 2003-09-02 International Business Machines Corporation Method for handling coupling effects in static timing analysis
US6510540B1 (en) * 2000-08-17 2003-01-21 International Business Machines Corporation Windowing mechanism for reducing pessimism in cross-talk analysis of digital chips
US6637014B2 (en) * 2001-03-06 2003-10-21 Nec Corporation Crosstalk mitigation method and system
US6594805B1 (en) * 2001-11-13 2003-07-15 Lsi Logic Corporation Integrated design system and method for reducing and avoiding crosstalk
US7216316B1 (en) * 2004-03-05 2007-05-08 Sun Microsystems, Inc. Method for evaluating nets in crosstalk noise analysis
US7062737B2 (en) * 2004-07-28 2006-06-13 Lsi Logic Corporation Method of automated repair of crosstalk violations and timing violations in an integrated circuit design
US7383522B2 (en) * 2004-10-08 2008-06-03 Fujitsu Limited Crosstalk-aware timing analysis
US7178121B2 (en) * 2005-06-24 2007-02-13 Lsi Logic Corporation Method and computer program for estimating speed-up and slow-down net delays for an integrated circuit design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280439A (ja) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法

Also Published As

Publication number Publication date
JP2006293534A (ja) 2006-10-26
US7519932B2 (en) 2009-04-14
US20060230374A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
US6983436B2 (en) Method for correcting crosstalk
JP4501728B2 (ja) クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
US10380285B2 (en) Static timing analysis in circuit design
US8797096B2 (en) Crosstalk compensation for high speed, reduced swing circuits
JP4630718B2 (ja) クロック配線装置及びクロック配線方法
JP4521309B2 (ja) 半導体集積回路の解析装置及び解析方法
US20080104552A1 (en) Power consumption optimizing method for semiconductor integrated circuit and semiconductor designing apparatus
JP4530731B2 (ja) レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
CN112100969A (zh) 时序分析方法、电路、装置及存储介质
CN113781354A (zh) 图像噪点抑制方法、装置、计算设备及存储介质
US20180068052A1 (en) Incremental parasitic extraction for coupled timing and power optimization
US8863066B1 (en) Wiring-optimal method to route high performance clock nets satisfying electrical and reliability constraints
US8776003B2 (en) System and method for employing side transition times from signoff-quality timing analysis information to reduce leakage power in an electronic circuit and an electronic design automation tool incorporating the same
US11022998B2 (en) Optimally driving non-uniform clock mesh loads
CN110866370A (zh) 一种电路可靠性逻辑仿真方法、装置、设备及存储介质
US8006208B2 (en) Reducing coupling between wires of an electronic circuit
US20080209368A1 (en) Layout design method, layout design apparatus, and computer product
JP2009076679A (ja) 設計支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、設計支援装置、および設計支援方法
JP2004280439A (ja) クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法
JP2008250583A (ja) レイアウト設計装置及びレイアウト方法
JP2006259904A (ja) 信号立ち上がり時間設定方法
JP4778339B2 (ja) 自動配置方法、装置、及びプログラム
JP2005033136A (ja) 半導体集積回路の設計方法
US10078716B2 (en) Scalable logic verification by identifying unate primary inputs
JP2023094722A (ja) 半導体集積回路の設計方法、回路設計システム及び制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees