JP4521309B2 - 半導体集積回路の解析装置及び解析方法 - Google Patents
半導体集積回路の解析装置及び解析方法 Download PDFInfo
- Publication number
- JP4521309B2 JP4521309B2 JP2005111031A JP2005111031A JP4521309B2 JP 4521309 B2 JP4521309 B2 JP 4521309B2 JP 2005111031 A JP2005111031 A JP 2005111031A JP 2005111031 A JP2005111031 A JP 2005111031A JP 4521309 B2 JP4521309 B2 JP 4521309B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis condition
- analysis
- wirings
- wiring
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
ラジェシュ・カーマー(Rajesh Kumar)著、「インターコネクト・アンド・ノイズ・インミュニティ・デザイン・フォー・ザ・ペンティアム4・プロセッサ(Interconnect and Noise Immunity Design for the Pentium 4 Processor)」、(米国)、エーシーエム社(ACM Inc)、2003年6月、第40回デザイン・オートメーション・コンファレンス・プロシーディングス(40th Design Automation Conference Proceedings)、p.938−943
本発明の第1の実施の形態に係る半導体集積回路の解析装置は、図1に示すように、第1及び第2の配線について第1の解析条件でタイミングウィンドウを算出し、第1及び第2の配線について第2の解析条件でタイミングウィンドウを算出する算出部131と、第1の解析条件と第2の解析条件で、第1の配線と第2の配線のタイミングウィンドウの時間的順序の入れ替わりが生じるか否かを判定する順序判定部132と、時間的順序の入れ替えが生じる場合に、第1の配線と第2の配線のクロストークの影響を解析する解析部14とを備える。
上記では、図1に示した解析装置によってクロストーク遅延の影響を解析する方法を説明した。以下に、図1に示した解析装置によってクロストークグリッジの影響を解析する方法を、図7のフローチャートを用いて説明する。
本発明の第2の実施の形態に係る半導体集積回路の解析装置は、図8に示したように、複数の配線について、第1の解析条件及び第2の解析条件でのタイミングウィンドウをそれぞれ算出する算出部151と、タイミングウィンドウに基づき、第1の解析条件と第2の解析条件の中間の解析条件を決定する係数と複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定する設定部152と、重なり条件式群を満足する係数と時刻の解が存在するか否かを判定する重なり判定部153と、解が存在する場合に、複数の配線のクロストークの影響を解析する解析部14とを備える。算出部151、設定部152及び重なり判定部153を有する重なり調査部15を備える点が、図1に示した解析装置と異なる。又、図8に示す解析装置は、TW領域記憶領域211及び条件式記憶領域212を更に備える。TW領域記憶領域211は、設定部152が画定するTW領域を格納する。「TW領域」については後述する。条件式記憶領域212は、設定部152が設定する重なり条件式群を格納する。
tf(X、i)=tf(1、i)×x+tf(2、i)×(1−x) ・・・(1)
ts(X、i)=ts(1、i)×x+ts(2、i)×(1−x) ・・・(2)
ただし、0≦x≦1である。x=1のときの解析条件Xは第1の解析条件であり、x=0のときの解析条件Xは第2の解析条件である。
tf(X、i) ≦ T ・・・(3)
ts(X、i) ≧ T ・・・(4)
同様に配線L(i+1)が以下の条件式(3a)及び条件式(4a)を満足する場合に、解析条件Xで配線L(i)と配線L(i+1)のタイミングウィンドウが時刻Tで重なる。
tf(X、i+1) ≦ T ・・・(3a)
ts(X、i+1) ≧ T ・・・(4a)
一方、配線L(i)と配線L(i+1)のタイミングウィンドウが重なる解析条件Xは、係数xで決定される。したがって、n本の配線のタイミングウィンドウの重なりの有無を調査するためには、n本の配線のタイミングウィンドウに基づいてそれぞれ設定される条件式(3)及び条件式(4)を同時に満足する係数xと時刻Tの解の有無を調査すればよい。各配線においてそれぞれ設定される条件式(3)及び条件式(4)の集合を「重なり条件式群」という。つまり、n本の配線の条件式からなる重なり条件式群を満足する係数xと時刻Tが存在する場合は、n本の配線のタイミングウィンドウに重なりがある。
上記では、図8に示した解析装置によってクロストーク遅延の影響を解析する方法を説明した。以下に、図8に示した解析装置によってクロストークグリッジの影響を解析する方法を、図15のフローチャートを用いて説明する。
上記のように図14に示したステップS240において、抽出配線記憶領域206からn−j本の抽出配線を選択する場合、選択する抽出配線の本数を減らしながら係数xと時刻Tの解の有無を調査する場合を説明した。以下に、選択する抽出配線の本数を増やしながら係数xと時刻Tの解の有無を調査する場合を説明する。
上記のように、本発明は第1又は第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
12…抽出部
13…順序調査部
131…算出部
132…順序判定部
14…解析部
15…重なり調査部
151…算出部
152…設定部
153…判定部
202…第1解析条件記憶領域
203…第2解析条件記憶領域
204…タイミングウィンドウ記憶領域
212…条件式記憶領域
Claims (3)
- 複数の配線について、前記複数の配線における信号遅延が最大になる解析条件である第1の解析条件及び前記信号遅延が最小になる解析条件である第2の解析条件でのタイミングウィンドウをそれぞれ算出する算出部と、
前記タイミングウィンドウに基づき、前記第1の解析条件と前記第2の解析条件の中間の解析条件を決定する係数と前記複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定する設定部と、
前記重なり条件式群を満足する前記係数及び前記時刻の解が存在するか否かを判定する重なり判定部と、
前記解が存在する場合に、前記複数の配線のクロストークの影響を解析する解析部
とを備えることを特徴とする半導体集積回路の解析装置。 - 回路情報から1つのビクティムを選択する選択部と、
前記ビクティムと容量結合し、前記ビクティムにクロストークの影響を及ぼす可能性のある配線を抽出する抽出部
とを更に備えることを特徴とする請求項1に記載の半導体集積回路の解析装置。 - 算出部が、複数の配線について、第1解析条件記憶領域から読み出した前記複数の配線における信号遅延が最大になる解析条件である第1の解析条件及び第2解析条件記憶領域から読み出した前記信号遅延が最小になる解析条件である第2の解析条件でのタイミングウィンドウをそれぞれ算出し、該タイミングウィンドウをタイミングウィンドウ記憶領域に格納するステップと、
設定部が、前記タイミングウィンドウを前記タイミングウィンドウ記憶領域からそれぞれ読み出し、該タイミングウィンドウに基づき、前記第1の解析条件と前記第2の解析条件の中間の解析条件を決定する係数と前記複数の配線のタイミングウィンドウが互いに重なる時刻とを変数とする重なり条件式群を設定し、該重なり条件式群を条件式記憶領域に格納するステップと、
重なり判定部が、前記重なり条件式群を前記条件式記憶領域から読み出し、該重なり条件式群を満足する前記係数と前記時刻の解が存在するか否かを判定するステップと、
解析部が、前記解が存在する場合に、前記複数の配線のクロストークの影響を解析するステップ
とを含むことを特徴とする半導体集積回路の解析方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111031A JP4521309B2 (ja) | 2005-04-07 | 2005-04-07 | 半導体集積回路の解析装置及び解析方法 |
US11/393,074 US7519932B2 (en) | 2005-04-07 | 2006-03-30 | System and method for analyzing crosstalk occurring in a semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111031A JP4521309B2 (ja) | 2005-04-07 | 2005-04-07 | 半導体集積回路の解析装置及び解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006293534A JP2006293534A (ja) | 2006-10-26 |
JP4521309B2 true JP4521309B2 (ja) | 2010-08-11 |
Family
ID=37084499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005111031A Expired - Fee Related JP4521309B2 (ja) | 2005-04-07 | 2005-04-07 | 半導体集積回路の解析装置及び解析方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7519932B2 (ja) |
JP (1) | JP4521309B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005339060A (ja) * | 2004-05-25 | 2005-12-08 | Nec Electronics Corp | クロストーク計算装置およびクロストーク計算方法 |
US8205181B1 (en) * | 2010-03-05 | 2012-06-19 | Applied Micro Circuits Corporation | Victim net crosstalk reduction |
KR20130076029A (ko) * | 2011-12-28 | 2013-07-08 | 삼성전자주식회사 | 집적 회로의 커플링 효과 해석 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004280439A (ja) * | 2003-03-14 | 2004-10-07 | Matsushita Electric Ind Co Ltd | クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法 |
JP2005339060A (ja) * | 2004-05-25 | 2005-12-08 | Nec Electronics Corp | クロストーク計算装置およびクロストーク計算方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3175653B2 (ja) * | 1997-07-18 | 2001-06-11 | 日本電気株式会社 | クロストークエラー改善方式及び方法 |
US6615395B1 (en) * | 1999-12-20 | 2003-09-02 | International Business Machines Corporation | Method for handling coupling effects in static timing analysis |
US6510540B1 (en) * | 2000-08-17 | 2003-01-21 | International Business Machines Corporation | Windowing mechanism for reducing pessimism in cross-talk analysis of digital chips |
US6637014B2 (en) * | 2001-03-06 | 2003-10-21 | Nec Corporation | Crosstalk mitigation method and system |
US6594805B1 (en) * | 2001-11-13 | 2003-07-15 | Lsi Logic Corporation | Integrated design system and method for reducing and avoiding crosstalk |
US7216316B1 (en) * | 2004-03-05 | 2007-05-08 | Sun Microsystems, Inc. | Method for evaluating nets in crosstalk noise analysis |
US7062737B2 (en) * | 2004-07-28 | 2006-06-13 | Lsi Logic Corporation | Method of automated repair of crosstalk violations and timing violations in an integrated circuit design |
US7383522B2 (en) * | 2004-10-08 | 2008-06-03 | Fujitsu Limited | Crosstalk-aware timing analysis |
US7178121B2 (en) * | 2005-06-24 | 2007-02-13 | Lsi Logic Corporation | Method and computer program for estimating speed-up and slow-down net delays for an integrated circuit design |
-
2005
- 2005-04-07 JP JP2005111031A patent/JP4521309B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-30 US US11/393,074 patent/US7519932B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004280439A (ja) * | 2003-03-14 | 2004-10-07 | Matsushita Electric Ind Co Ltd | クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法 |
JP2005339060A (ja) * | 2004-05-25 | 2005-12-08 | Nec Electronics Corp | クロストーク計算装置およびクロストーク計算方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006293534A (ja) | 2006-10-26 |
US7519932B2 (en) | 2009-04-14 |
US20060230374A1 (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6983436B2 (en) | Method for correcting crosstalk | |
JP4501728B2 (ja) | クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム | |
US10380285B2 (en) | Static timing analysis in circuit design | |
US8797096B2 (en) | Crosstalk compensation for high speed, reduced swing circuits | |
JP4630718B2 (ja) | クロック配線装置及びクロック配線方法 | |
JP4521309B2 (ja) | 半導体集積回路の解析装置及び解析方法 | |
US20080104552A1 (en) | Power consumption optimizing method for semiconductor integrated circuit and semiconductor designing apparatus | |
JP4530731B2 (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
CN112100969A (zh) | 时序分析方法、电路、装置及存储介质 | |
CN113781354A (zh) | 图像噪点抑制方法、装置、计算设备及存储介质 | |
US20180068052A1 (en) | Incremental parasitic extraction for coupled timing and power optimization | |
US8863066B1 (en) | Wiring-optimal method to route high performance clock nets satisfying electrical and reliability constraints | |
US8776003B2 (en) | System and method for employing side transition times from signoff-quality timing analysis information to reduce leakage power in an electronic circuit and an electronic design automation tool incorporating the same | |
US11022998B2 (en) | Optimally driving non-uniform clock mesh loads | |
CN110866370A (zh) | 一种电路可靠性逻辑仿真方法、装置、设备及存储介质 | |
US8006208B2 (en) | Reducing coupling between wires of an electronic circuit | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP2009076679A (ja) | 設計支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、設計支援装置、および設計支援方法 | |
JP2004280439A (ja) | クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法 | |
JP2008250583A (ja) | レイアウト設計装置及びレイアウト方法 | |
JP2006259904A (ja) | 信号立ち上がり時間設定方法 | |
JP4778339B2 (ja) | 自動配置方法、装置、及びプログラム | |
JP2005033136A (ja) | 半導体集積回路の設計方法 | |
US10078716B2 (en) | Scalable logic verification by identifying unate primary inputs | |
JP2023094722A (ja) | 半導体集積回路の設計方法、回路設計システム及び制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |