KR20130076029A - 집적 회로의 커플링 효과 해석 방법 - Google Patents

집적 회로의 커플링 효과 해석 방법 Download PDF

Info

Publication number
KR20130076029A
KR20130076029A KR1020110144426A KR20110144426A KR20130076029A KR 20130076029 A KR20130076029 A KR 20130076029A KR 1020110144426 A KR1020110144426 A KR 1020110144426A KR 20110144426 A KR20110144426 A KR 20110144426A KR 20130076029 A KR20130076029 A KR 20130076029A
Authority
KR
South Korea
Prior art keywords
wiring
coupling
signal
signal level
wirings
Prior art date
Application number
KR1020110144426A
Other languages
English (en)
Inventor
윤여일
민성욱
박상호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110144426A priority Critical patent/KR20130076029A/ko
Priority to US13/728,124 priority patent/US9201108B2/en
Publication of KR20130076029A publication Critical patent/KR20130076029A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적 회로의 커플링 효과 해석 방법에서는, 제1 배선 주변에 배치되는 주변 배선들 중에서 제1 배선과의 사이에서 유효한 커플링 커패시턴스를 가지는 제2 배선들을 선택하고, 집적 회로의 기능에 따라 가능한 신호 패턴들 중에서 제1 배선 및 제2 배선들의 테스트 신호 패턴들을 선택하고, 테스트 신호 패턴들에 기초하여 제1 배선의 커플링 노이즈 또는 커플링 천이 지연을 계산한다.

Description

집적 회로의 커플링 효과 해석 방법{Method of analyzing coupling effect of integrated circuit}
본 발명은 커플링 효과 해석에 관한 것으로서, 보다 상세하게는 실질적인 신호 패턴을 이용한 집적 회로의 커플링 효과 해석 방법에 관한 것이다.
집적 회로에 포함되는 서로 이웃하는 배선들은 집적 회로의 설계 및 배치에 따라 서로 간섭을 일으킬 수 있다. 일반적으로 이러한 간섭 효과를 커플링 효과라고 부르며, 집적 회로의 집적도가 높아질수록 커플링 효과는 증가할 수 있다. 특배선간의 커플링 커패시턴스로 모델링 될 수 있는 배선들 사이의 커플링 효과는 집적 회로의 설계 및 동작과는 상관없이 워스트 케이스에 대하여 해석되는 것이 일반적이다. 종래의 커플링 효과 해석 방법에 따르면, 집적 회로의 실질적인 동작을 고려할 수 없으므로 집적 회로의 정밀한 커플링 효과 해석이 어렵다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 집적 회로 내의 신호 천이 패턴을 집적 회로의 커플링 효과를 해석하는 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 집적 회로의 커플링 효과 해석 방법에서는, 제1 배선 주변에 배치되는 주변 배선들 중에서 상기 제1 배선과의 사이에서 유효한 커플링 커패시턴스를 가지는 제2 배선들을 선택하고, 집적 회로의 기능에 따라 가능한 신호 패턴들 중에서 상기 제1 배선 및 상기 제2 배선들의 테스트 신호 패턴들을 선택하고, 상기 테스트 신호 패턴들에 기초하여 상기 제1 배선의 커플링 노이즈 또는 커플링 천이 지연(transition delay)을 계산한다.
실시예에서, 상기 제2 배선들을 선택함에 있어서, 상기 주변 배선들과 상기 제1 배선 사이의 커플링 커패시턴스 값들을 계산하고, 상기 주변 배선들 중에서 기준값보다 큰 커플링 커패시턴스 값을 가지는 상기 제2 배선들을 선택할 수 있다.
실시예에서, 상기 테스트 신호 패턴들을 선택함에 있어서, 상기 가능한 신호 패턴들 중에서 상기 제1 배선의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들을 선택하고, 상기 가능한 신호 패턴들 중에서 상기 제1 배선의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들을 선택하고, 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴을 선택하고, 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴을 선택할 수 있다.
실시예에서, 상기 제1 테스트 신호 패턴을 선택하고 상기 제2 테스트 신호 패턴을 선택함에 있어서, 상기 제1 및 제2 신호 패턴들에 대하여, 상기 제2 배선들에 의한 커플링 간섭도를 나타내는 등급 값들을 각각 계산하고, 상기 등급 값들의 크기에 기초하여 상기 제1 테스트 신호 패턴 및 상기 제2 테스트 신호 패턴의 각각을 선택할 수 있다.
실시예에서, 상기 등급 값들 각각은 상기 제2 배선들과 상기 제1 배선 사이의 커플링 커패시턴스 값, 상기 제2 배선들의 전압 레벨 값들 및 상기 제2 배선들의 천이 방향들 중 적어도 어느 하나에 기초하여 계산될 수 있다.
실시예에서, 상기 제1 배선의 커플링 노이즈 또는 커플링 천이 지연을 계산함에 있어서, 상기 제1 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 노이즈 레벨을 계산하고, 상기 제2 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 천이 지연을 계산할 수 있다.
실시예에서, 상기 테스트 패턴들 각각은 상기 제1 배선 및 상기 제2 배선들의 신호 레벨 정보를 신호 레벨 천이 정보를 포함할 수 있다.
실시예에서, 상기 테스트 신호 패턴들은 제1 테스트 신호 패턴 및 제2 테스트 신호 패턴을 포함하고, 상기 제1 테스트 신호 패턴은 상기 제1 배선의 신호 레벨이 유지되는 제1 신호 패턴들 중에서 선택되고, 상기 제2 테스트 신호 패턴은 상기 제1 배선의 신호 레벨이 천이되는 제2 신호 패턴들 중에서 선택될 수 있다.
실시예에서, 상기 제1 배선의 커플링 노이즈 또는 커플링 천이 지연을 계산함에 있어서, 상기 제1 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 노이즈 레벨을 계산하고, 상기 제2 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 천이 지연을 계산할 수 있다.
실시예에서, 상기 제1 배선의 커플링 천이 지연을 계산함에 있어서, 상기 제2 배선들의 신호 레벨의 천이 시점들을 상기 제1 배선 또는 상기 제2 배선들 중 하나의 천이 시점에 기초하여 재배열하고, 상기 재배열된 천이 시점들에 기초하여 상기 제1 배선의 커플링 천이 지연을 계산할 수 있다.
실시예에서, 상기 천이 시점은 상기 제1 배선 또는 상기 제2 배선들 중 하나의 신호 레벨이 제1 신호 레벨에서 제2 신호 레벨로 천이 하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨에 도달하는 시점일 수 있다.
실시예에서, 상기 제1 배선의 커플링 천이 지연은 상기 제1 배선의 신호 레벨이 제1 신호 레벨에서 제2 신호 레벨로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 적어도 하나의 중간 레벨에 대한 도달 지연 중 최대 도달 지연일 수 있다.
실시예에서, 상기 제1 배선의 커플링 천이 지연을 계산함에 있어서, 상기 커플링 커패시턴스를 고려하지 않고 상기 제1 배선의 신호 레벨의 도달 지연을 계산하고, 상기 커플링 커패시턴스를 고려하여 상기 제1 배선의 신호 레벨의 도달 지연을 계산할 수 있다. 상기 커플링 천이 지연은 상기 제1 배선의 신호 레벨이 제1 신호 레벨에서 제2 신호 레벨로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 복수의 중간 레벨들에 대한 도달 지연 중 최대 도달 지연일 수 있다.
실시예에서, 상기 집적 회로의 기능에 따라 가능한 신호 패턴들은 상기 제1 배선 및 상기 제2 배선들을 포함하는 반도체 회로가 정상 동작을 수행하는 동안에 상기 제1 배선 및 상기 제2 배선들이 가지는 시간에 따른 신호 레벨 값들의 조합일 수 있다.
본 발명의 일 실시예에 따른 집적 회로의 커플링 효과 해석 방법에서는, 제1 배선의 주변 배선들과 상기 제1 배선 사이의 커플링 커패시턴스 값들에 기초하여 상기 주변 배선들 중에서 상기 제2 배선들을 선택하고, 집적 회로의 기능에 따라 가능한 상기 제1 배선 및 상기 제2 배선들의 신호 패턴들 중에서, 상기 제1 배선의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들 및 상기 제1 배선의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들을 선택하고, 상기 제1 신호 패턴들의 커플링 간섭 등급 값들에 기초하여 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴을 결정하고, 상기 제2 신호 패턴들의 커플링 간섭 등급 값들에 기초하여 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴을 선택하고, 상기 제1 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 노이즈 레벨을 계산하고, 상기 제2 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 천이 지연을 계산한다.
상기와 같은 본 발명의 실시예들에 따르면, 집적 회로 내의 배선들이 실질적으로 가질 수 있는 신호 패턴을 고려하여 집적 회로 내의 희생 배선의 커플링 효과를 정밀하게 계산할 수 있다.
다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 서로 커플링 효과를 가지는 회로의 배선들을 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 집적 회로의 커플링 효과 해석 방법을 나타내는 흐름도이다.
도 3은 본 발명의 실시예들에 따른 배선 선택 방법을 나타내는 흐름도이다.
도 4는 본 발명의 실시예들에 따른 테스트 신호 패턴 선택 방법을 나타내는 흐름도이다.
도 5는 배선들의 신호 패턴들의 예를 나타내는 도면이다.
도 6은 도 4의 테스트 신호 패턴 선택 방법에 따라 선택된 테스트 신호 패턴들의 예를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 커플링 천이 지연 계산 방법을 나타내는 도면이다.
도 8은 본 발명의 실시예들에 따른 커플링 노이즈 계산 방법을 나타내는 흐름도이다.
도 9는 신호 패턴들의 천이 시점 재배열을 설명하기 위한 도면이다.
도 10은 도 8의 커플링 천이 지연 계산 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 집적 회로의 커플링 효과 해석 방법을 나타내는 흐름도이다.
도 12는 본 발명의 일 실시예에 따른 커플링 효과 해석 장치를 나타내는 블록도이다.
도 13은 본 발명의 다른 일 실시예에 따른 커플링 효과 해석 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 서로 커플링 효과를 가지는 회로의 배선들을 나타내는 도면이다.
도 1을 참조하면, 집적 회로는 제1 배선(VIC) 및 주변 배선들(A1, A2, A3, A4, A5, A6)을 포함할 수 있다. 도 1에서는 도시의 편의를 위하여 6개의 제2 배선들이 도시되었으나, 실시예에 따라, 상기 집적 회로는 제1 배선(VIC)과 커플링되는 임의의 수의 주변 배선들을 포함할 수 있다. 커플링 효과 해석에 있어서, 제1 배선(VIC)은 희생 배선(victim line)으로 명명될 수 있고, 주변 배선들(A1, A2, A3, A4, A5, A6)은 각각 공격 배선(aggressor line)으로 명명될 수 있다.
제1 배선(VIC)과 주변 배선들(A1, A2, A3, A4, A5, A6) 사이에는 커플링 커패시턴스(C1, C2, C3, C4, C5, C6)를 각각 가질 수 있다. 커플링 커패시턴스(C1, C2, C3, C4, C5, C6)의 값들은 상기 집적 회로의 설계 및 배치에 따라 달라 질 수 있으며, 이는 다양한 회로 시뮬레이션 프로그램에 의하여 계산 될 수 있다. 이하 설명의 편의를 위하여, 제1 배선(VIC)과 제1 주변 배선(A1) 사이의 커플링 커패시턴스의 값(C1)이 가장 크고, 제1 배선(VIC)과 제6 주변 배선(A6) 사이의 커플링 커패시턴스의 값(C6)이 가장 작은 것으로 가정한다.
상기 집적 회로는 다양한 형태 및 기능을 가지는 반도체 회로 일 수 있다. 예를 들면, 상기 집적 회로는 프로세서, 메모리 장치 등에 포함되는 집적 회로일 수 있다. 상기 집적 회로는 반도체 메모리 장치의 주변 회로 또는 메모리 코어 회로일 수 있다. 상기 메모리 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리로 구현되거나, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리로 구현될 수 있다. 더불어 상기 집적 회로는 DIMM(dual in-line memory module), SIMM(single in-line memory module), RIMM(rambus in-line memory module), UDIMM(unbuffered dual in-line memory module), RDIMM(registered dual in-line memory module), FBDIMM(fully buffered dual in-line memory module) LRDIMM(load reduced dual in-line memory module) 등과 같은 메모리 모듈에 포함되는 반도체 회로일 수 있다.
도 2는 본 발명의 실시예들에 따른 집적 회로의 커플링 효과 해석 방법을 나타내는 흐름도이다.
도 1 및 도 2를 참조하면, 상기 집적 회로의 제1 배선(VIC)의 커플링 효과 해석 방법에서, 제1 배선(VIC) 주변에 배치되는 주변 배선들(A1, A2, A3, A4, A5, A6) 중에서 제1 배선(VIC)과의 사이에서 유효한 커플링 커패시턴스를 가지는 제2 배선들(A1, A2, A3, A4)이 선택(S100)된다. 일 실시예에서, 주변 배선들(A1, A2, A3, A4, A5, A6)과 제1 배선(VIC) 사이의 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)이 계산 될 수 있다. 주변 배선들(A1, A2, A3, A4, A5, A6) 중에서 기준값보다 큰 커플링 커패시턴스 값을 가지는 제2 배선들(A1, A2, A3, A4)이 선택될 수 있다.
상기 집적 회로의 기능에 따라 가능한 신호 패턴들 중에서 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)의 테스트 신호 패턴들이 선택(S200)된다. 상기 가능한 신호 패턴들은 상기 집적 회로의 설계 및 기능에 따라 회로 동작시 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)에 실질적으로 나타날 수 있는 신호 패턴들을 의미한다. 상기 집적 회로의 기능에 따라 가능한 신호 패턴들은 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)을 포함하는 반도체 회로가 정상 동작을 수행하는 동안에 상기 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)이 가지는 시간에 따른 신호 레벨 값들의 조합, 즉, 배선들(VIC, A1, A2, A3, A4)의 파형들의 집합일 수 있다.
상기 가능한 신호 패턴들 중에서 제1 배선(VIC)의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들이 선택될 수 있다. 예를 들면, 제1 배선(VIC)의 신호 레벨은 제1 로직 레벨(예를 들면, '0')에서 제2 로직 레벨(예를 들면, '1')로 천이할 수도 있고, 상기 제2 로직 레벨에서 상기 제1 로직 레벨로 천이할 수 있다. 더불어, 상기 가능한 신호 패턴들 중에서 제1 배선(VIC)의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들이 선택될 수 있다. 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴이 선택되고, 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴이 선택될 수 있다. 상기 제1 및 제2 테스트 패턴들 각각은 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)의 신호 레벨 정보를 신호 레벨 천이 정보를 포함할 수 있다.
상기 테스트 신호 패턴들에 기초하여 제1 배선(VIC)의 커플링 노이즈 또는 커플링 천이 지연(transition delay)이 계산(S300)된다. 제1 배선(VIC) 의 커플링 노이즈 또는 커플링 천이 지연을 계산함에 있어서, 상기 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 커플링 노이즈 레벨이 계산될 수 있고, 상기 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 커플링 천이 지연이 계산될 수 있다.
일 실시예에서, 제1 배선(VIC)의 커플링 노이즈 또는 커플링 천이 지연을 계산함에 있어서, 제2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 제1 배선(VIC) 또는 제2 배선들(A1, A2, A3, A4) 중 하나의 천이 시점에 기초하여 재배열된 후, 상기 재배열된 천이 시점들에 기초하여 상기 집적 회로에 대한 시뮬레이션이 수행될 수 있다. 상기 재배열된 천이 시점들에 기초한 상기 시뮬레이션 수행 결과에 따라, 제1 배선(VIC)의 커플링 노이즈 또는 커플링 천이 지연이 계산될 수 있다. 제1 배선(VIC) 또는 제2 배선들(A1, A2, A3, A4) 중 하나의 상기 천이 시점은 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨(예를 들어, 상기 제2 신호 레벨의 50% 레벨)에 도달하는 시점일 수 있다. 다른 실시예에서, 상기 제1 논리 레벨은 '1'에 상응하고, 상기 제2 논리 레벨은 '0'에 상응할 수도 있다. 설명의 편의를 위하여, 상기 제1 논리 레벨은 '0'에 상응하고, 상기 제2 논리 레벨은 '1'에 상응하는 경우를 가정한다.
일 실시예에서, 제1 배선(VIC)의 커플링 천이 지연을 계산함에 있어서, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산될 수 있다. 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산될 수 있다. 상기 커플링 천이 지연은 제1 배선(VIC)의 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안, 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 적어도 하나의 중간 레벨들(예를 들면, 1V, 2.5V 또는 4V)에 대한 도달 지연에 기초하여 측정될 수 있다. 예를 들면, 상기 커플링 천이 지연은 상기 적어도 하나의 중간 레벨들에 대한 도달 지연들 중 최대 도달 지연일 수 있다.
일 실시예에서, 제1 배선(VIC)의 커플링 노이즈를 계산함에 있어서, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 제1 배선(VIC)의 신호 레벨이 계산될 수 있다. 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 제1 배선(VIC)의 커플링 노이즈가 계산될 수 있다. 상기 커플링 노이즈는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않은 경우의 제1 배선(VIC)의 신호 레벨과 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려한 경우의 제1 배선(VIC)의 신호 레벨을 비교하여 계산 될 수 있다.
일반적으로, 커플링 효과를 예측하기 위하여, 풀칩 레벨 동적 시뮬레이션(full chip level dynamic simulation)을 고려한 정적 타이밍 분석(static timing analysis, STA)을 이용할 수 있다. 더불어 레이아웃 후(post-layout) 단계의 커플링 RC가 포함된 회로를 입력받아 커플링 노이즈 레벨을 정적으로 해석하는 방법을 이용할 수도 있다. 그러나, 이러한 방법들은 상기 집적 회로의 실질적인 입력에 따른 배선들의 실질적인 신호 패턴을 고려하지 않는다는 점에서, 실질적으로 일어나지 않는 오류에 대한 계산을 수행할 수 있는 문제가 있다. 예를 들면, 기존에는 희생 배선에 커플링 영향을 주는 공격 배선들이 모두 제1 로직 레벨(예를 들면, '0')에서 제2 로직 레벨(예를 들면, '1')로 천이 하는 상황을 고려하여 상기 희생 배선의 커플링 효과를 시뮬레이션 한다. 그러나, 상기 공격 배선들이 일제히 상기 제1 로직 레벨에서 상기 제2 로직 레벨로 천이하는 상황은 실질적으로 발생하지 않을 수 있다.
이와 같이, 본 발명의 실시예들에 따른 집적 회로의 커플링 노이즈 해석 방법은 상기 집적 회로 내의 배선들이 실질적으로 가질 수 있는 신호 패턴을 고려하여 커플링 효과의 희생 배선에 대한 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다. 따라서, 본 발명의 실시예들에 따른 집적 회로의 커플링 노이즈 해석 방법은 상기 집적 회로 내의 희생 배선의 실질적인 상황에 가까운 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다.
도 3은 본 발명의 실시예들에 따른 배선 선택 방법을 나타내는 흐름도이다.
도 3을 참조하면, 주변 배선들(A1, A2, A3, A4, A5, A6)과 제1 배선(VIC) 사이의 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)이 계산(S110) 될 수 있다. 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)에 기초하여 제2 배선들(A1, A2, A3, A4)이 선택(S120)될 수 있다. 일 실시예에서, 주변 배선들(A1, A2, A3, A4, A5, A6) 중에서 상기 기준값보다 큰 커플링 커패시턴스 값을 가지는 제2 배선들(A1, A2, A3, A4)이 선택될 수 있다. 이 경우에 상기 기준값은 C4보다는 작고 C5보다는 작을 수 있다. 일 실시예에서, 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)은 hspice, hsim, finesim 등과 같은 회로 시뮬레이션 프로그램들을 이용하여 계산될 수도 있다.
도 4는 본 발명의 실시예들에 따른 테스트 신호 패턴 선택 방법을 나타내는 흐름도이다.
도 4를 참조하면, 상기 가능한 신호 패턴들 중에서 제1 배선(VIC)의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들이 선택(S210a)될 수 있다. 제2 배선들(A1, A2, A3, A4)에 의한 커플링 간섭도를 나타내는 등급 값들이 상기 제1 신호 패턴들에 대하여 각각 계산(S220a)될 수 있다. 상기 제1 신호 패턴들의 등급 값들에 기초하여 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴이 선택(S230a)될 수 있다.
한편, 상기 가능한 신호 패턴들 중에서 제1 배선(VIC)의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들이 선택(S210b)될 수 있다. 제2 배선들(A1, A2, A3, A4)에 의한 커플링 간섭도를 나타내는 등급 값들이 상기 제2 신호 패턴들에 대하여 각각 계산(S220b)될 수 있다. 상기 제2 신호 패턴들의 등급 값들에 기초하여 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴이 선택(S230b)될 수 있다.
도 5는 배선들의 신호 패턴들의 예를 나타내는 도면이다.
도 5에서, 제1 신호 패턴들(T1, T2)은 제1 배선(VIC)의 신호 레벨이 미리 정해진 구간 내에서 천이하는 경우를 나타낸다. 상기 미리 정해진 구간은 임의의 크기를 가지도록 제어 될 수 있으며, 이는 커플링 효과 계산 결과에 영향을 미칠 수 있다. 설명의 편의를 위하여 상기 미리 정해진 구간은 제1 신호 패턴들 및 제2 신호 패턴들에 대하여 일정한 값을 가진다고 가정한다. 제2 신호 패턴들(S1, S2, S3)은 제1 배선(VIC)의 신호 레벨이 상기 미리 정해진 구간 내에서 상기 제1 로직 레벨 또는 상기 제2 로직 레벨로 유지되는 경우를 나타낸다.
도 5에 도시된 바와 같이, 제2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점 및 제1 배선(VIC)의 신호 레벨의 천이 시점은 상기 미리 정해진 구간 내에서도 서로 다른 시점일 수 있다.
도 6은 도 4의 테스트 신호 패턴 선택 방법에 따라 선택된 테스트 신호 패턴들의 예를 나타내는 도면이다.
도 6에 도시된 바와 같이, 제1 신호 패턴들(T1, T2)은 각각 3 및 6의 등급 값을 가진다. 제2 신호 패턴들(S1, S2, S3)은 각각 7, 4 및 4의 등급 값을 가진다. 상기 등급 값들 각각은 제2 배선들(A1, A2, A3, A4)과 제1 배선(VIC) 사이의 커플링 커패시턴스 값(C1, C2, C3, C4), 제2 배선들(A1, A2, A3, A4)의 전압 레벨 값들 및 상기 제2 배선들(A1, A2, A3, A4)의 천이 방향들 중 적어도 어느 하나에 기초하여 계산될 수 있다. 상기 등급 값들은 다양한 방법으로 계산될 수 있으나, 설명의 편의를 위하여, 높은 등급 값은 제1 배선(VIC)에 대한 커플링 영향이 큰 신호 패턴을 의미하는 것으로 가정한다.
다시 도 4를 참조하면, 제1 신호 패턴들(T1, T2)의 등급 값들(3, 6)에 기초하여 제1 신호 패턴들(T1, T2) 중에서 제1 테스트 신호 패턴이 선택(S230a)될 수 있다. 한편, 제2 신호 패턴들(S1, S2, S3)의 등급 값들(7, 4, 4)에 기초하여 제2 신호 패턴들(S1, S2, S3) 중에서 제2 테스트 신호 패턴이 선택(S230b)될 수 있다. 예를 들어, 제1 신호 패턴들(T1, T2)의 등급 값들(3, 6) 중 가장 큰 등급 값인 6을 가지는 신호 패턴(T2)이 제1 테스트 신호 패턴으로 선택될 수 있다. 제2 신호 패턴들(S1, S2, S3)의 등급 값들(7, 4, 4) 중 가장 튼 등급 값인 7을 가지는 신호 패턴(S1)이 제2 테스트 신호 패턴으로 선택될 수 있다.
도 7은 본 발명의 실시예들에 따른 커플링 천이 지연 계산 방법을 나타내는 도면이다.
도 7을 참조하면, 제1 배선(VIC)의 커플링 천이 지연을 계산함에 있어서, 2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 제1 배선(VIC)의 천이 시점에 기초하여 재배열(S310a)될 수 있다. 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S320a)될 수 있다. 실시예에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 재배열된 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S320a)될 수 있다. 상기 재배열된 천이 시점들에 기초하여 상기 집적 회로에 대한 시뮬레이션이 수행될 수 있다. 제1 배선(VIC)의 상기 천이 시점은 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨(예를 들어, 상기 제2 신호 레벨의 50% 레벨)에 도달하는 시점일 수 있다. 상기 재배열된 천이 시점들에 기초한 상기 시뮬레이션 수행 결과에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 재배열된 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S330a)될 수 있다. 실시예에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S330a)될 수 있다. 상기 커플링 천이 지연은 제1 배선(VIC)의 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안, 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 적어도 하나의 중간 레벨들(예를 들면, 1V, 2.5V 또는 4V)에 대한 도달 지연에 기초하여 측정될 수 있다. 예를 들면, 상기 커플링 천이 지연은 상기 적어도 하나의 중간 레벨들에 대한 도달 지연들 중 최대 도달 지연일 수 있다.
다른 실시예에서, 단계(S310a)는 생략될 수 있다. 이 경우에, 제1 배선(VIC)의 커플링 천이 지연을 계산함에 있어서, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S320a)되고, 상기 계산된 도달 지연을 참조하여, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S330a)될 수 있다.
도 8은 본 발명의 실시예들에 따른 커플링 노이즈 계산 방법을 나타내는 흐름도이다.
도 8을 참조하면, 제1 배선(VIC)의 커플링 노이즈를 계산함에 있어서, 2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 2 배선들(A1, A2, A3, A4) 중 하나의 천이 시점에 기초하여 재배열(S310b)될 수 있다. 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨이 계산(S320b)될 수 있다. 실시예에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 재배열된 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨이 계산(S320b)될 수 있다. 상기 재배열된 천이 시점들에 기초하여 상기 집적 회로에 대한 시뮬레이션이 수행될 수 있다. 제1 배선(VIC) 또는 제2 배선들(A1, A2, A3, A4) 중 하나의 상기 천이 시점은 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨(예를 들어, 상기 제2 신호 레벨의 50% 레벨)에 도달하는 시점일 수 있다. 상기 재배열된 천이 시점들에 기초한 상기 시뮬레이션 수행 결과에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 재배열된 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 커플링 노이즈가 계산(S330b)될 수 있다. 실시예에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 커플링 노이즈가 계산(S330b)될 수 있다. 상기 커플링 노이즈는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않은 경우의 제1 배선(VIC)의 신호 레벨과 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려한 경우의 제1 배선(VIC)의 신호 레벨을 비교하여 계산 될 수 있다.
다른 실시예에서, 단계(S310b)는 생략될 수 있다. 이 경우에, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨이 계산(S320b)되고, 상기 계산된 신호 레벨을 참조하여 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 제2 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 커플링 노이즈가 계산(S330b)될 수 있다.
도 9는 신호 패턴들의 천이 시점 재배열을 설명하기 위한 도면이다.
도 9를 참조하면, 제1 테스트 패턴(T2)은 서로 다른 시점에서 천이하는 제2 배선들(A1, A2, A3, A4)의 신호 패턴들을 포함한다. 제2 테스트 패턴(S1) 역시 서로 다른 시점에서 천이하는 제2 배선들(A1, A2, A3, A4)의 신호 패턴들을 포함한다.
일 실시예에서, 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)의 천이 시점들은 동일한 시점으로 재배열 될 수 있다. 예를 들면, 제1 테스트 패턴(T2)의 신호 패턴들은 제1 천이 시점(TAB)에서 천이하도록 재배열될 수 있다. 따라서, 재배열된 제1 테스트 패턴(T2A)의 천이하는 신호 패턴들(A1, A3, A4, VIC)은 모두 제1 천이 시점(TAB)에 천이한다. 더불어, 제2 테스트 패턴(S1)의 신호 패턴들은 제2 천이 시점(TAA)에서 천이하도록 재배열 될 수 있다. 재배열된 제2 테스트 패턴(S1A)의 천이하는 신호 패턴들(A1, A2, A3)은 모두 제2 천이 시점(TAA)에 천이한다.
도 10은 도 8의 커플링 천이 지연 계산 방법을 설명하기 위한 도면이다.
도 10에서, CASE1은 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 계산된 제1 배선(VIC)의 천이 파형을 나타낸다. CASE2는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 계산된 제1 배선(VIC)의 천이 파형을 나타낸다.
도 10에 도시된 바와 같이, 제1 배선(VIC)의 신호 레벨은 '1'에 상응하는 제2 신호 레벨(L2)에서 '0'에 상응하는 제1 신호 레벨(예를 들어, 0V)로 천이한다. 제1 신호 레벨(L1) 및 제2 신호 레벨(L2) 사이에 중간 레벨들(M1, M2, M3)이 위치할 수 있다. 제2 신호 레벨(L2)이 5V일 때, 중간 레벨들(M1, M2, M3)은 각각 1V, 2.5V 또는 4V일 수 있다. 제1 배선(VIC)의 신호 레벨이 천이하여 중간 레벨들(M1, M2, M3)에 도달하는 도달 시점들(RT1, RT2, RT3)이 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 각각 계산될 수 있다. 제1 배선(VIC)의 신호 레벨이 천이하여 중간 레벨들(M1, M2, M3)에 도달하는 도달 시점들(RTC1, RTC2, RTC3)이 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 각각 계산될 수 있다. 중간 레벨들(M1, M2, M3)에 대한 제1 배선(VIC)의 도달 지연들(TD1, TD2, TD3)은 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않은 도달 시점들(RT1, RT2, RT3) 및 이 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려한 도달 지연들(TD1, TD2, TD3)을 기초로 하여 계산될 수 있다. 일 실시예에서, 제1 배선(VIC)의 커플링 천이 지연은 제1 배선(VIC)의 도달 지연들(TD1, TD2, TD3) 중 가장 큰 도달 지연으로 측정될 수 있다.
도 11은 본 발명의 일 실시예에 따른 집적 회로의 커플링 효과 해석 방법을 나타내는 흐름도이다.
도 1 및 도 11을 참조하면, 상기 집적 회로의 제1 배선(VIC)의 커플링 효과 해석 방법에서, 주변 배선들(A1, A2, A3, A4, A5, A6)과 제1 배선(VIC) 사이의 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)이 계산(S1110) 된다. 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)에 기초하여 제2 배선들(A1, A2, A3, A4)이 선택(S1120)된다. 일 실시예에서, 주변 배선들(A1, A2, A3, A4, A5, A6) 중에서 상기 기준값보다 큰 커플링 커패시턴스 값을 가지는 제2 배선들(A1, A2, A3, A4)이 선택될 수 있다.
상기 집적 회로의 기능에 따라 가능한 신호 패턴들 중에서 제1 배선(VIC)의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들이 선택(S1210a)된다. 상기 집적 회로의 기능에 따라 가능한 신호 패턴들은 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)을 포함하는 반도체 회로가 정상 동작을 수행하는 동안에 상기 제1 배선(VIC) 및 제2 배선들(A1, A2, A3, A4)이 가지는 시간에 따른 신호 레벨 값들의 조합, 즉, 배선들(VIC, A1, A2, A3, A4)의 파형들의 집합일 수 있다. 제2 배선들(A1, A2, A3, A4)에 의한 커플링 간섭도를 나타내는 등급 값들이 상기 제1 신호 패턴들에 대하여 각각 계산(S1220a)된다. 상기 등급 값들 각각은 제2 배선들(A1, A2, A3, A4)과 제1 배선(VIC) 사이의 커플링 커패시턴스 값(C1, C2, C3, C4), 제2 배선들(A1, A2, A3, A4)의 전압 레벨 값들 및 상기 제2 배선들(A1, A2, A3, A4)의 천이 방향들 중 적어도 어느 하나에 기초하여 계산될 수 있다. 상기 제1 신호 패턴들의 등급 값들에 기초하여 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴이 선택(S1230a)된다.
제1 배선(VIC)의 커플링 천이 지연을 계산함에 있어서, 2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 제1 배선(VIC)의 천이 시점에 기초하여 재배열(S1310b)된다. 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S1320b)된다. 실시예에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 재배열된 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S1320b)될 수 있다. 상기 재배열된 천이 시점들에 기초하여 상기 집적 회로에 대한 시뮬레이션이 수행될 수 있다. 제1 배선(VIC)의 상기 천이 시점은 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨(예를 들어, 상기 제2 신호 레벨의 50% 레벨)에 도달하는 시점일 수 있다. 상기 재배열된 천이 시점들에 기초한 상기 시뮬레이션 수행 결과에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 제1 테스트 신호 패턴 또는 상기 재배열된 제1 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연이 계산(S1330b)된다. 실시예에 따라, 재배열 단계(S1320b)는 생략될 수 있다.
상기 가능한 신호 패턴들 중에서 제1 배선(VIC)의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들이 선택(S1210b)된다. 제2 배선들(A1, A2, A3, A4)에 의한 커플링 간섭도를 나타내는 등급 값들이 상기 제2 신호 패턴들에 대하여 각각 계산(S1220b)된다. 상기 제2 신호 패턴들의 등급 값들에 기초하여 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴이 선택(S1230b)된다.
제1 배선(VIC)의 커플링 노이즈를 계산함에 있어서, 2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 2 배선들(A1, A2, A3, A4) 중 하나의 천이 시점에 기초하여 재배열(S1310a)된다. 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 상기 제2 테스트 신호 패턴 또는 상기 제2 재배열된 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 신호 레벨이 계산(S1320a)된다. 상기 재배열된 천이 시점들에 기초하여 상기 집적 회로에 대한 시뮬레이션이 수행될 수 있다. 제1 배선(VIC) 또는 제2 배선들(A1, A2, A3, A4) 중 하나의 상기 천이 시점은 신호 레벨이 상기 제1 논리 레벨(예를 들어, '0')에 상응하는 제1 신호 레벨(예를 들어, 0V)에서 상기 제2 논리 레벨(예를 들어, '1')에 상응하는 제2 신호 레벨(예를 들어, 5V)로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨(예를 들어, 상기 제2 신호 레벨의 50% 레벨)에 도달하는 시점일 수 있다. 상기 재배열된 천이 시점들에 기초한 상기 시뮬레이션 수행 결과에 따라, 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 상기 제2 테스트 신호 패턴 또는 상기 제2 재배열된 테스트 신호 패턴에 기초하여 제1 배선(VIC)의 커플링 노이즈가 계산(S1330a)된다. 실시예에 따라, 재배열 단계(S1320a)는 생략될 수 있다.
도 11의 단계들(S1110, S1120)은 도 3의 단계들(S110, S120)과 각각 유사하고, 도 11의 단계들(S1210a, S1220a, S1230a, S1210b, S1220b, S1230b)은 도 4의 단계들(S210a, S220a, S230a, S210b, S220b, S230b)과 각각 유사하고, 도 11의 단계들(S1310a, S1320a, S1330a)은 도 7의 단계들(S310a, S320a, S330a)과 각각 유사하고, 도 11의 단계들(S1310b, S1320b, S1330b)은 도 8의 단계들(S310b, S320b, S330b)과 각각 유사하다. 따라서 중복되는 설명은 생략한다.
이와 같이, 본 발명의 실시예들에 따른 집적 회로의 커플링 노이즈 해석 방법은 상기 집적 회로 내의 배선들이 실질적으로 가질 수 있는 신호 패턴을 고려하여 커플링 효과의 희생 배선에 대한 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다. 따라서, 본 발명의 실시예들에 따른 집적 회로의 커플링 노이즈 해석 방법은 상기 집적 회로 내의 희생 배선의 실질적인 상황에 가까운 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다.
도 12는 본 발명의 일 실시예에 따른 커플링 효과 해석 장치를 나타내는 블록도이다.
도 1, 도 11 및 도 12를 참조 하면, 커플링 효과 해석 장치는 커플링 배선 선택부(100), 테스트 패턴 선택부(200) 및 커플링 효과 계산부(300)를 포함한다.
커플링 배선 선택부(100)는 주변 배선들(A1, A2, A3, A4, A5, A6)과 제1 배선(VIC) 사이의 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)을 계산(S1110)한다. 커플링 배선 선택부(100)는 커플링 커패시턴스 값들(C1, C2, C3, C4, C5, C6)에 기초하여 제2 배선들(AL)을 선택(S1120)한다.
테스트 패턴 선택부(200)는 패턴 선택부(210), 등급 계산부(220) 및 테스트 패턴 선택부(230)를 포함한다.
패턴 선택부(210)는 외부 데이터베이스 또는 저장 장치로부터 신호 패턴들(PAT)을 수신한다. 신호 패턴들(PAT)은 상기 집적 회로가 본연의 기능에 따라 동작하는 경우에 선택된 배선들(VIC, AL, 즉, 도 1의 A1, A2, A3, A4, A5, A6)이 가질 수 있는 가능한 신호 레벨의 패턴들을 나타낸다. 패턴 선택부(210)는 상기 집적 회로의 기능에 따라 가능한 신호 패턴들(PAT) 중에서 제1 배선(VIC)의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들(SP1)을 선택(S1210a)한다. 한편, 패턴 선택부(210)는 상기 가능한 신호 패턴들(PAT) 중에서 제1 배선(VIC)의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들(SP2)을 선택(S1210b)한다.
등급 계산부(220)는 제2 배선들(A1, A2, A3, A4)에 의한 커플링 간섭도를 나타내는 등급 값들을 상기 제1 신호 패턴들에 대하여 각각 계산(S1220a)한다. 등급 계산부(220)는 제2 배선들(A1, A2, A3, A4)에 의한 커플링 간섭도를 나타내는 등급 값들을 상기 제2 신호 패턴들에 대하여 각각 계산(S1220b)한다.
테스트 패턴 선택부(230)는 상기 제1 신호 패턴들의 등급 값들에 기초하여 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴(TP1)을 선택(S1230a)한다. 테스트 패턴 선택부(230)는 상기 제2 신호 패턴들의 등급 값들에 기초하여 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴(TP2)을 선택(S1230b)한다. 테스트 패턴 선택부(230)는 제1 테스트 신호 패턴(TP1) 및 제2 테스트 신호 패턴(TP2)을 커플링 효과 계산부(300)에 전송한다.
커플링 효과 계산부(300)는 커플링 노이즈 계산부(310) 및 천이 지연 계산부(320)를 포함한다.
커플링 노이즈 계산부(310)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 제2 테스트 신호 패턴(TP2)에 기초하여 제1 배선(VIC)의 신호 레벨을 계산(S1320a)한다. 커플링 노이즈 계산부(310)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 제2 테스트 신호 패턴(TP2)에 기초하여 제1 배선(VIC)의 커플링 노이즈(CN)를 계산(S1330a)한다.
천이 지연 계산부(320)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 제1 테스트 신호 패턴(TP1)에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연을 계산(S1320b)한다. 천이 지연 계산부(320)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 제1 테스트 신호 패턴(TP1)에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연을 계산(S1330b)한다. 도 10을 참조하여 설명한 바와 같이, 중간 레벨들(M1, M2, M3)에 대한 제1 배선(VIC)의 도달 지연들(TD1, TD2, TD3)은 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않은 도달 시점들(RT1, RT2, RT3) 및 이 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려한 도달 지연들(TD1, TD2, TD3)을 기초로 하여 계산될 수 있다. 제1 배선(VIC)의 커플링 천이 지연(DT)은 제1 배선(VIC)의 도달 지연들(TD1, TD2, TD3) 중 가장 큰 도달 지연으로 측정될 수 있다. 천이 지연 계산부(320)는 제1 배선(VIC)의 커플링 천이 지연(DT)을 출력한다.
도 12의 커플링 배선 선택부(100)는 도 3의 단계들을 수행할 수 있고, 도 12의 테스트 패턴 선택부(200)는 도 4의 단계들을 수행할 수 있고, 도 12의 커플링 효과 계산부(300)는 도 7 및 도 8의 단계들을 수행할 수 있다. 따라서 중복되는 설명은 생략한다.
이와 같이, 본 발명의 실시예들에 따른 집적 회로의 커플링 노이즈 해석 장치는 상기 집적 회로 내의 배선들이 실질적으로 가질 수 있는 신호 패턴을 고려하여 커플링 효과의 희생 배선에 대한 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다. 따라서, 상기 커플링 노이즈 해석 장치는 상기 집적 회로 내의 희생 배선의 실질적인 상황에 가까운 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다.
도 13은 본 발명의 다른 일 실시예에 따른 커플링 효과 해석 장치를 나타내는 블록도이다.
도 1, 도 11 및 도 13을 참조 하면, 커플링 효과 해석 장치는 커플링 배선 선택부(101), 테스트 패턴 선택부(201) 및 커플링 효과 계산부(301)를 포함한다.
커플링 효과 계산부(301)는 커플링 노이즈 계산부(311), 천이 지연 계산부(321) 및 패턴 재배열부(331)를 포함한다.
패턴 재배열부(331)는 제1 테스트 신호 패턴(TP1)의 2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 2 배선들(A1, A2, A3, A4) 중 하나의 천이 시점에 기초하여 재배열(S1310a)하여 제1 재배열된 테스트 신호 패턴(TP1A)을 생성한다. 패턴 재배열부(331)는 제1 테스트 신호 패턴(TP1) 및 제1 재배열된 테스트 신호 패턴(TP1A)을 천이 지연 계산부(321)에 전송한다. 패턴 재배열부(331)는 제2 테스트 신호 패턴(TP2)의 2 배선들(A1, A2, A3, A4)의 신호 레벨의 천이 시점들을 제1 배선(VIC)의 천이 시점에 기초하여 재배열(S1310b)하여 제2 재배열된 테스트 신호 패턴(TP2A)를 생성한다. 패턴 재배열부(331)는 제2 테스트 신호 패턴(TP2) 및 제2 재배열된 테스트 신호 패턴(TP2A)을 커플링 노이즈 계산부(311)에 전송한다. 상기 커플링 효과 해석 장치는 상기 재배열된 천이 시점들에 기초하여 상기 집적 회로에 대한 시뮬레이션을 수행할 수 있다.
커플링 노이즈 계산부(311)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 제2 테스트 신호 패턴(TP2) 또는 제2 재배열된 테스트 신호 패턴(TP2A)에 기초하여 제1 배선(VIC)의 신호 레벨을 계산(S1320a)한다. 커플링 노이즈 계산부(311)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 제2 재배열된 테스트 패턴(TP2A)에 기초하여, 제1 배선(VIC)의 커플링 노이즈(CN)를 계산(S1330a)한다.
천이 지연 계산부(321)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않고 제1 테스트 신호 패턴(TP1) 또는 제1 재배열된 테스트 신호 패턴(TP1A)에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연을 계산(S1320b)한다. 천이 지연 계산부(321)는 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하여 제1 재배열된 테스트 신호 패턴(TP1A)에 기초하여 제1 배선(VIC)의 신호 레벨의 도달 지연을 계산(S1330b)한다. 도 10을 참조하여 설명한 바와 같이, 중간 레벨들(M1, M2, M3)에 대한 제1 배선(VIC)의 도달 지연들(TD1, TD2, TD3)은 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려하지 않은 도달 시점들(RT1, RT2, RT3) 및 이 제2 배선들(A1, A2, A3, A4)의 커플링 커패시턴스(C1, C2, C3, C4)를 고려한 도달 지연들(TD1, TD2, TD3)을 기초로 하여 계산될 수 있다. 제1 배선(VIC)의 커플링 천이 지연(DT)은 제1 배선(VIC)의 도달 지연들(TD1, TD2, TD3) 중 가장 큰 도달 지연으로 측정될 수 있다. 천이 지연 계산부(321)는 제1 배선(VIC)의 커플링 천이 지연(DT)을 출력한다.
도 13의 커플링 배선 선택부(101)는 도 3의 단계들을 수행할 수 있고, 도 13의 테스트 패턴 선택부(201)는 도 4의 단계들을 수행할 수 있고, 도 13의 커플링 효과 계산부(301)는 도 7 및 도 8의 단계들을 수행할 수 있다. 또한, 도 13의 커플링 배선 선택부(101)는 도 12의 커플링 배선 선택부(100)와 유사하고, 도 13의 테스트 패턴 선택부(201)는 도 12의 테스트 패턴 선택부(200)와 유사하다. 따라서 중복되는 설명은 생략한다.
이와 같이, 본 발명의 실시예들에 따른 집적 회로의 커플링 노이즈 해석 장치는 상기 집적 회로 내의 배선들이 실질적으로 가질 수 있는 신호 패턴을 고려하여 커플링 효과의 희생 배선에 대한 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다. 따라서, 상기 커플링 노이즈 해석 장치는 상기 집적 회로 내의 희생 배선의 실질적인 상황에 가까운 커플링 노이즈 및 커플링 천이 지연을 계산할 수 있다.
상기 블록도와 순서도에 나타난 각각의 블록 또는 블록의 집합들의 동작이나 기능들은 하드웨어 또는 소프트웨어 기반으로 다양한 형태로 구현될 수 있음을 이해하여야 한다. 상기 블록도와 순서도에 나타난 블록 또는 블록의 집합들의 동작이나 기능을 구현하기 위한 구조나 수단을 생성할 수 있도록, GPP(General Purpose Processor), SPP(Special Purpose Processor)를 탑재한 컴퓨터, 그 외 프로그램이 가능한 장치에 의해 소프트웨어 기반으로도 구현될 수 있음을 이해하여야 한다.
본 발명은 다수의 신호 배선들을 포함하는 다양한 회로의 커플링 효과에 의한 노이즈 및 천이 지연 해석에 이용될 수 있다. 특히, 회로가 일정한 천이 패턴에 따라서 동작하는 경우에 대한 정밀한 커플링 효과를 측정하기 위하여 더욱 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 제1 배선 주변에 배치되는 주변 배선들 중에서 상기 제1 배선과의 사이에서 유효한 커플링 커패시턴스를 가지는 제2 배선들을 선택하는 단계;
    집적 회로의 기능에 따라 가능한 신호 패턴들 중에서 상기 제1 배선 및 상기 제2 배선들의 테스트 신호 패턴들을 선택하는 단계; 및
    상기 테스트 신호 패턴들에 기초하여 상기 제1 배선의 커플링 노이즈 또는 커플링 천이 지연(transition delay)을 계산하는 단계를 포함하는 집적 회로의 커플링 효과 해석 방법.
  2. 제1항에 있어서, 상기 제2 배선들을 선택하는 단계는
    상기 주변 배선들과 상기 제1 배선 사이의 커플링 커패시턴스 값들을 계산하는 단계; 및
    상기 주변 배선들 중에서 기준값보다 큰 커플링 커패시턴스 값을 가지는 상기 제2 배선들을 선택하는 단계를 포함하는 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  3. 제1항에 있어서, 상기 테스트 신호 패턴들을 선택하는 단계는
    상기 가능한 신호 패턴들 중에서 상기 제1 배선의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들을 선택하는 단계;
    상기 가능한 신호 패턴들 중에서 상기 제1 배선의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들을 선택하는 단계;
    상기 제1 및 제2 신호 패턴들에 대하여, 상기 제2 배선들에 의한 커플링 간섭도를 나타내는 등급 값들을 각각 계산하는 단계;
    상기 등급 값들의 크기에 기초하여 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴을 선택하는 단계; 및
    상기 등급 값들의 크기에 기초하여 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴을 선택하는 단계를 포함하는 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  4. 제3항에 있어서, 상기 등급 값들 각각은 상기 제2 배선들과 상기 제1 배선 사이의 커플링 커패시턴스 값, 상기 제2 배선들의 전압 레벨 값들 및 상기 제2 배선들의 천이 방향들 중 적어도 어느 하나에 기초하여 계산되는 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  5. 제1항에 있어서, 상기 테스트 패턴들 각각은 상기 제1 배선 및 상기 제2 배선들의 신호 레벨 정보를 신호 레벨 천이 정보를 포함하는 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  6. 제1항에 있어서, 상기 제1 배선의 커플링 천이 지연을 계산하는 단계는
    상기 제2 배선들의 신호 레벨의 천이 시점들을 상기 제1 배선 또는 상기 제2 배선들 중 하나의 천이 시점에 기초하여 재배열하는 단계; 및
    상기 재배열된 천이 시점들에 기초하여 상기 제1 배선의 커플링 천이 지연을 계산하는 단계를 포함하는 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  7. 제6항에 있어서, 상기 천이 시점은 상기 제1 배선 또는 상기 제2 배선들 중 하나의 신호 레벨이 제1 신호 레벨에서 제2 신호 레벨로 천이 하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 제3 신호 레벨에 도달하는 시점인 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  8. 제1항에 있어서, 상기 제1 배선의 커플링 천이 지연은 상기 제1 배선의 신호 레벨이 제1 신호 레벨에서 제2 신호 레벨로 천이하는 동안 상기 제1 신호 레벨 및 상기 제2 신호 레벨 사이의 적어도 하나의 중간 레벨에 대한 도달 지연 중 최대 도달 지연인 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  9. 제1항에 있어서, 상기 집적 회로의 기능에 따라 가능한 신호 패턴들은 상기 제1 배선 및 상기 제2 배선들을 포함하는 상기 집적 회로가 정상동작을 수행하는 동안에 상기 제1 배선 및 상기 제2 배선들이 가지는 시간에 따른 신호 레벨 값들의 조합인 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
  10. 제1 배선의 주변 배선들과 상기 제1 배선 사이의 커플링 커패시턴스 값들에 기초하여 상기 주변 배선들 중에서 상기 제2 배선들을 선택하는 단계;
    집적 회로의 기능에 따라 가능한 상기 제1 배선 및 상기 제2 배선들의 신호 패턴들 중에서, 상기 제1 배선의 신호 레벨이 천이하는 경우에 해당하는 제1 신호 패턴들 및 상기 제1 배선의 신호 레벨이 유지되는 경우에 해당하는 제2 신호 패턴들을 선택하는 단계;
    상기 제1 신호 패턴들의 커플링 간섭 등급 값들에 기초하여 상기 제1 신호 패턴들 중에서 제1 테스트 신호 패턴을 결정하고, 상기 제2 신호 패턴들의 커플링 간섭 등급 값들에 기초하여 상기 제2 신호 패턴들 중에서 제2 테스트 신호 패턴을 선택하는 단계;
    상기 제1 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 노이즈 레벨을 계산하고, 상기 제2 테스트 신호 패턴에 기초하여 상기 제1 배선의 커플링 천이 지연을 계산하는 단계를 포함하는 것을 특징으로 하는 집적 회로의 커플링 효과 해석 방법.
KR1020110144426A 2011-12-28 2011-12-28 집적 회로의 커플링 효과 해석 방법 KR20130076029A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110144426A KR20130076029A (ko) 2011-12-28 2011-12-28 집적 회로의 커플링 효과 해석 방법
US13/728,124 US9201108B2 (en) 2011-12-28 2012-12-27 Method of analyzing coupling effect between signal lines in an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110144426A KR20130076029A (ko) 2011-12-28 2011-12-28 집적 회로의 커플링 효과 해석 방법

Publications (1)

Publication Number Publication Date
KR20130076029A true KR20130076029A (ko) 2013-07-08

Family

ID=48694330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110144426A KR20130076029A (ko) 2011-12-28 2011-12-28 집적 회로의 커플링 효과 해석 방법

Country Status (2)

Country Link
US (1) US9201108B2 (ko)
KR (1) KR20130076029A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223927B2 (en) 2013-12-04 2015-12-29 Samsung Electronics Co., Ltd. Modeling system, method of modeling semiconductor device, computer-readable recording medium comprising program for performing the method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277697B2 (ja) * 2013-12-09 2018-02-14 富士通株式会社 設計支援装置、入力ベクタ生成方法、および入力ベクタ生成プログラム
US9503155B2 (en) 2015-04-09 2016-11-22 Nxp B.V. Tuning asymmetry of a differential digital interface to cancel magnetic coupling
US10840906B2 (en) * 2018-05-15 2020-11-17 Curators Of The University Of Missouri Cross-talk computing foundation for digital logic
US11526649B2 (en) * 2018-10-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive isolation structure insert for reversed signals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238713A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 遅延回路
US20070047733A1 (en) * 1999-12-15 2007-03-01 Gordon Bremer System and Method for Premises End Crosstalk Compensation
JP3628973B2 (ja) * 2001-03-21 2005-03-16 株式会社日立製作所 半導体装置の設計方法
JP2004280439A (ja) 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd クロストークノイズ検出方法、並びに半導体集積回路の設計方法及び設計検証方法
US6990420B2 (en) * 2004-05-10 2006-01-24 Lsi Logic Corporation Method of estimating a local average crosstalk voltage for a variable voltage output resistance model
EP1662410A1 (en) * 2004-11-30 2006-05-31 Infineon Technologies AG Method and device for analyzing crosstalk effects in an electronic device
JP4521309B2 (ja) * 2005-04-07 2010-08-11 東芝マイクロエレクトロニクス株式会社 半導体集積回路の解析装置及び解析方法
JP2008020986A (ja) 2006-07-11 2008-01-31 Renesas Technology Corp クロストーク解析方法
JP5040463B2 (ja) 2007-06-20 2012-10-03 富士通セミコンダクター株式会社 クロストークノイズ解析方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223927B2 (en) 2013-12-04 2015-12-29 Samsung Electronics Co., Ltd. Modeling system, method of modeling semiconductor device, computer-readable recording medium comprising program for performing the method

Also Published As

Publication number Publication date
US20130169292A1 (en) 2013-07-04
US9201108B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
US7784003B2 (en) Estimation of process variation impact of slack in multi-corner path-based static timing analysis
KR102224518B1 (ko) 더블 패터닝 레이아웃 설계 방법
JP4655240B2 (ja) タイミング解析支援装置
TWI689833B (zh) 調整用於靜態時序分析的時序降額的方法與電腦設備
US20070033562A1 (en) Integrated circuit power distribution layout with sliding grids
CN106326510B (zh) 验证时钟树延迟
JP2006107517A (ja) クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置
KR20130076029A (ko) 집적 회로의 커플링 효과 해석 방법
US8949755B2 (en) Analyzing sparse wiring areas of an integrated circuit design
US9430608B2 (en) Fixing of semiconductor hold time
US7453759B2 (en) Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic
US7885801B2 (en) Modeling asynchronous behavior from primary inputs and latches
TW201905742A (zh) 增強去耦電容的實施方式的系統、方法及電腦產品
US10460059B1 (en) System and method for generating reduced standard delay format files for gate level simulation
US20080209374A1 (en) Parameter Ordering For Multi-Corner Static Timing Analysis
US8091052B2 (en) Optimization of post-layout arrays of cells for accelerated transistor level simulation
US9928322B2 (en) Simulation of modifications to microprocessor design
US10325055B2 (en) Signal integrity delay utilizing a window bump-based aggressor alignment scheme
US20150227667A1 (en) Temperature-based wire routing
JP6089627B2 (ja) 消費電力見積り装置および消費電力見積り方法
JP2008250583A (ja) レイアウト設計装置及びレイアウト方法
Bang et al. Delay uncertainty and signal criticality driven routing channel optimization for advanced dram products
WO2022239226A1 (ja) 組込み回路、回路品質確認装置、及び回路品質確認方法
JPWO2010101029A1 (ja) 半導体集積回路設計装置、半導体集積回路設計方法、及び半導体集積回路設計プログラム
JP2009130191A (ja) 半導体集積回路の設計方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid