CN100444357C - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN100444357C
CN100444357C CNB2005100854120A CN200510085412A CN100444357C CN 100444357 C CN100444357 C CN 100444357C CN B2005100854120 A CNB2005100854120 A CN B2005100854120A CN 200510085412 A CN200510085412 A CN 200510085412A CN 100444357 C CN100444357 C CN 100444357C
Authority
CN
China
Prior art keywords
chip
accommodation space
pedestal
packaging structure
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100854120A
Other languages
English (en)
Other versions
CN1901173A (zh
Inventor
廖学国
蔡欣昌
邢泰刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taida Electronic Industry Co Ltd
Delta Optoelectronics Inc
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Priority to CNB2005100854120A priority Critical patent/CN100444357C/zh
Publication of CN1901173A publication Critical patent/CN1901173A/zh
Application granted granted Critical
Publication of CN100444357C publication Critical patent/CN100444357C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Micromachines (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明涉及一种芯片封装结构，该结构是将具有一芯片的基板置入一基座的容置空间中，并藉以支撑粒使基板与容置空间之间具有一空隙，并利用填充胶注入于基板周围与容置空间之间，本发明提供一挡板，可以使空隙隔绝外界环境，避免外界的水气与灰尘进入，使芯片因此损坏，确保芯片封装后可以提升其使用寿命。

Description

芯片封装结构
技术领域
本发明关于一种芯片封装结构，特别关于一种可以使芯片封装于一空间中，且同时具备有隔绝外界环境以及良好气密效果的一种芯片封装结构。
背景技术
目前芯片的设计与制造过程技术，可以使设计者将任何想要实施的概念与构想，藉由半导体制成放入芯片中，使该芯片具有某一特定的功能，惟芯片需要有仰赖一些封装技术，才可使芯片可以受到良好的保护，避免外界环境的水气或是灰尘等伤害到芯片。
一种现有技术的芯片封装结构如图1与图2所示，其中图1为一般现有技术的芯片封装结构1的立体外观示意图，芯片封装结构1由一基座10、一盖板12以及多个接脚14所构成，其中，芯片是封装于基座10的内部空间中，其上再以一盖板12与基座10贴合，避免芯片裸露在外，芯片封装结构1包含多个接脚14，系用以将芯片的接触点导引出来，令设计者方便将该芯片封装结构1应用至例如电路板(图中未显示)上。
请参照图2，图中所示为图1的芯片封装结构1的剖面示意图，由图中可以看出基座10提供一容置空间101，可以使一芯片16容置于其中，芯片16上依照设计者的需求，可能会有需要连接一接线17至一接垫140，该接垫140可以连接至芯片封装结构1外部的接脚14上，使得芯片16可以透过这样的路径将信号传递出去，最后，以一盖板12将容置空间101盖上，藉由一接合片100将盖板12与基座10接合，其中盖板12系金属材质制成，而接合片100的制成方式可以是平行回焊方法、凸点焊方法、或是以气密合金接合方法；其中，这样的芯片16可以是微机电组件(MEMS)、发光二极管组件(LED)、互补型金属氧化物半导体组件(CMOS)或是表面声波滤波组件(Saw Filter)等，需要有一空间的芯片的类型均可以为的。
但是，上述的芯片封装结构1中，由于盖板12与基座10之间，若以气密合金的接合片100作为接着的接口，实际上的操作温度需要高达摄氏320度以上，才能使接合片100顺利将盖板12固定于基座10上，这样高温会使芯片封装结构1产生应力残留，一旦接合片100有些许剥落或是龟裂，会直接影响芯片封装结构1的气密性，造成芯片的损害，进而造成芯片失效。
发明内容
本发明提供一种新的芯片封装结构，利用填充胶来固定芯片并配合接合片形成封装结构，可以避免外界环境的湿气入侵，并具有避免填充胶接触芯片而造成芯片损害的功效，确保芯片封装后可以提升其寿命。
根据上述构想，本发明提供一种芯片封装结构，其包含：一基座，该基座包含一容置空间；一基板；以及一形成于该基板的一表面上的芯片，基板以该表面朝向基座的容置空间，并置入容置空间中，该表面上有多个支撑粒，环绕于芯片周围设置，藉由这些多个支撑粒可使表面与容置空间之中具有一空隙，以容纳芯片；其中基板包含一挡板，位于空隙中，用以避免填充于该容置空间中的填充胶接触到芯片。
根据上述构想，本发明提供一种芯片封装结构，其包含：一基座，该基座包含一容置空间；以及一芯片，包含一组件端面，以组件端面朝向基座的容置空间，并置入容置空间中，组件端面周围设有多个支撑粒，藉由多个支撑粒使组件端面与容置空间之中具有一空隙，以容纳芯片；一挡板，位于空隙中，用以避免填充于该容置空间中的填充胶接触到芯片。
根据上述构想，本发明提供一种芯片封装结构，其包含：一基座，该基座包含一容置空间；一基板，置入容置空间中；一芯片，形成于基板的一表面上；以及多个支撑粒，位于该表面上且环绕于芯片周围设置，藉由多个支撑粒使表面与容置空间之中具有一空隙，以容纳该芯片；其中，多个支撑粒相互之间的距离系不大于50微米，用以避免填充于该容置空间中的填充胶接触到该芯片。
根据上述构想，本发明提供一种芯片封装结构，其包含：一基座，该基座包含一容置空间；一芯片，包含一组件端面，以组件端面朝向基座的该容置空间，并使芯片置入容置空间中；多个支撑粒，设于该组件端面的周围，藉由多个支撑粒可使组件端面与容置空间之中具有一空隙，以容纳芯片；其中，多个支撑粒相互之间的距离系不大于50微米，用以避免填充于该容置空间中的填充胶接触到该芯片。
根据上述构想，挡板系自基板向容置空间方向延伸而出或是自容置空间向基板方向延伸而出。
根据上述构想，挡板系环绕芯片或是芯片的组件端面的周围设置，为一环状结构，其中挡板的高度小于支撑粒的高度。
根据上述构想，挡板的延伸末端与容置空间的底部的距离系不大于50微米。
根据上述构想，挡板系由多个挡块所组成，该些多个挡块系排列为一环状结构，其中该些多个挡块的每两个挡块之间的距离系不大于50微米。
根据上述构想，上述的环状结构的形状选自于下列群组：矩形、正方形、圆形与多边形。
根据上述构想，芯片封装结构还包含一接合片，连接基板的表面的相反面或是芯片的组件端面的相反面与基座，用以将基板或是芯片固定于基座的容置空间中，其中该填充胶充满于接合片与挡板之间或是充满于接合片与多个支撑粒之间。
根据上述构想，接合片的制成方式可以选自下列群组中的方法之一：平行回焊方法、凸点焊方法、玻璃密封方法与气密合金接合方法。
根据上述构想，芯片封装结构还包含一散热板，贴合于基板的表面的相反面或是芯片的组件端面的相反面，利用一接合片连接散热板与基座，使散热板固定于基座之上。
根据上述构想，其中散热板的边缘位于基座的一支撑槽中。
根据上述构想，散热板为金属材质所制成。
根据上述构想，芯片封装结构还包含一吸附剂，位于容置空间内。
根据上述构想，芯片系选自于下列群组：微机电组件(MEMS)、发光二极管组件(LED)、互补型金属氧化物半导体组件(CMOS)与表面声波滤波组件(Saw Filter)等。
附图说明
图1为现有技术的芯片封装结构的立体外观示意图。
图2为现有技术的芯片封装结构的剖面示意图。
图3为本发明第一实施例的芯片封装结构的剖面示意图。
图4为本发明第一实施例的一种芯片封装结构的基板的平面示意图。
图5为本发明第一实施例的芯片封装结构的局部详细放大示意图。
图6为本发明第二实施例的芯片封装结构的剖面示意图。
图7为本发明第三实施例的芯片封装结构的剖面示意图。
图8为本发明第一实施例的另一种芯片封装结构的基板的平面示意图。
【主要组件符号说明】
1芯片封装结构        10基座
100接合片            101容置空间
12盖板               14接脚
140接垫              16芯片
17接线               3芯片封装结构
30基座               300接合片
301容置空间          302支撑槽
31基板               310挡板
311挡块              32散热板
35吸附剂             36芯片
360组件端面          38填充胶
39支撑粒
具体实施方式
为了详细解释本发明的第一实施例，请同时参照图3与图4，图3中所示为本发明第一实施例的芯片封装结构的剖面示意图，而图4为本发明第一实施例的芯片封装结构的基板的平面示意图；本实施例的芯片封装结构3至少包含一基座30、一基板31、一芯片36与至少一接合片300等；其中，基座30有一容置空间301于其上；基板31的一表面上形成有至少一芯片36，基板31以此表面(有芯片的那面)朝向基座30的容置空间301，并置入容置空间301中，请参照图4，芯片36周围设置有多个支撑粒39，藉由这些多个支撑粒39可使基板31的表面与容置空间301之中具有一空隙，该基板31包含一挡板310，自基板31向容置空间301的方向延伸，可以避免填充胶38进入该空隙而接触到芯片36，使芯片36因此损坏；此外，一接合片300连接基板31的底面与基座30，所述底面也就是上述表面的相反面，可用以将基板31固定于基座30的容置空间301中，并隔绝外界环境的湿气。
本发明实施例的结构中，利用支撑粒39介于基板31的表面与容置空间301之间，使形成一空隙，再利用填充胶38将基板31周围与容置空间301之间封住，即可以使该空隙隔绝外界环境，空隙中的芯片36便可以避免外界水气进入，避免芯片36因此损坏；其中，由于填充胶38充填于接合片300与挡板310之间时，填充胶38通常为液态，便于制造时可以自上方注入基板31的表面与容置空间301之间，填充胶38在经过例如热烤过程(Curing)后，填充胶38会凝固成固态，使填充胶38具有保护支撑粒39的效果，并有防堵外界粒子入侵的功效，也就是因为如此，本发明的实施例中，于基板31的芯片36的表面处，形成一挡板310，挡板310自基板31的芯片36的表面向容置空间301的方向延伸；或者，挡板310亦可以自容置空间301向基板31的芯片36的表面的方向延伸；由图4看来，挡板310系环绕芯片36周围而设置，且成一环状结构，但其高度需小于支撑粒39的高度，较佳者，挡板310的延伸末端与容置空间301的底部的距离系不大于50微米(um)，如此一来，当液态的填充胶38被注入于基板31的表面与容置空间301之间时，请参照图5，由于其填充胶38的黏滞性以及其中所含的粒子，使填充胶38被挡板310挡住而不会进入基板31的表面与容置空间310的空隙中，确保芯片36所在之处可以保留一空间，同时，当填充胶38凝固成固态后，可以具有保护支撑粒39的效果，并可阻挡外界环境的粒子进入；再加上利用接合片300连接基板31的底面与基座30，可以阻挡外界环境的水气进入。
此外，由于液态的填充胶38含有些许的水分，在填充胶38凝固成固态的过程中，可能会散发出小量的水气，于是本发明的实施例中，于容置空间301底部可以增设一吸附剂(getter)，当填充胶38于凝固过程中散发水气时，用以吸附水气，以确保芯片36完全不会受到水气的侵害。
当然，本实施例仅是说明挡板310的实施方式，其中挡板310的位置系环绕芯片36周围而设置，可以位于芯片36与支撑粒39之间，如图4所示，亦可以位于支撑粒39的外围，端看设计者希望液态的填充胶38的停止流动的位置而定；且挡板310的环状结构亦不限定于矩形，亦可为正方形、圆形或是多边形等，只要是可以环绕于芯片36周围设置的，均可以获得相同的功效；此外，本发明提供另一种挡板310的实施方式，请参照图8所示，挡板310亦可以由多个挡块311所组成，这些多个挡块311同样排列为一环状结构，且每两个挡块之间的距离系不大于50微米(um)，同上述的原因，填充胶38亦会被阻挡于这些挡块311之外，而不会进入基板31的表面与容置空间301之间的空隙，进而达到相同的效果。
此外，本发明提供第二实施例的芯片封装结构，请参照图6所示，基本上，芯片封装结构4的结构与前述第一实施例大致相同，但本实施例的芯片封装结构4还包含一散热板32，可以贴合于基板31的底面，其边缘位在基座30的一支撑槽302之中，最后再以接合片300连接散热板32与基座30，将散热板32固定于基座30之上；其中，散热板32为金属材质制成，较佳者，可以为热传导系数较高的金属材质所制成，例如：铜、铝等，这样一来，散热板32可以使芯片封装结构4不仅具有防水气的功效，更具有良好的散热效果。
本发明的第三实施例的芯片封装结构，请参照图7所示，芯片封装结构5的大致构造与第一实施例所述相同，不同处在于本实施例可以直接用一芯片36置入容置空间301中，形成芯片封装结构5，其中，芯片36需要将组件端面360(也就是需要避免外界环境的水气与灰尘侵害的端面)朝向容置空间301，利用如第一实施例所述的构装方式，即可以达到阻挡外界环境的水气与灰尘进入的功效。
上述实施例所述的芯片封装结构中，芯片36所在之处具有一空间，这对于例如是微机电组件(MEMS)、发光二极管组件(LED)、互补型金属氧化物半导体组件(CMOS)或是表面声波滤波组件(Saw Filter)等而言，具有需要一空间进行动作的特性，本发明所述的芯片封装结构确实能满足这样的需求。
本发明由于利用填充胶注入于基板周围与容置空间之间，并提供一挡板，可以固定基板，此结构相较于现有技术的芯片封装结构技术更可以吸收残余应力，同时亦具有固定支撑粒的功效，其可有效提升其使用寿命，同时，填充胶可以隔绝外界环境的灰尘，加上接合片可以隔绝外界环境的水气，以避免外界的水气与灰尘进入而损坏芯片，更使本芯片封装结构的功效提升。
此外，依据本发明上述的构思，本发明的技术亦可以仅仅应用多个支撑粒来避免填充于容置空间中的填充胶接触到芯片，其作法系设置多个支撑粒分布于芯片周围时，控制多个支撑粒相互之间的距离系不大于50微米(um)，这样一来，多个支撑粒亦可以具有如上述实施例中所述的挡板的功能相同，可以用来避免填充于容置空间中的填充胶接触到芯片，在此一并提出说明。
以上所述仅为本发明的较佳实施例而已，上述实施例仅系用来说明而非用以限定本发明的申请专利范围，本发明的范畴系由以下的申请专利范围所界定。凡依本发明申请专利范围所作的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (26)

1.一种芯片封装结构，其包含：
一基座，该基座包含一容置空间；
一基板，置入该容置空间中；
一芯片，形成于该基板的一组件端面上；
多个支撑粒，位于该组件端面上且环绕于该芯片周围设置，藉由该些多个支撑粒使该组件端面与该容置空间之中具有一空隙，以容纳该芯片；以及
一挡板，位于该空隙中，用以避免填充于该容置空间中的填充胶接触到该芯片。
2.根据权利要求1所述的芯片封装结构，其中该芯片封装结构还包含一接合片，连接该基板与该基座，用以将该基板固定于该基座的该容置空间中，而该填充胶充满于该接合片与该挡板之间。
3.根据权利要求2所述的芯片封装结构，其中该接合片的制成方式可以选自下列群组中的方法之一：平行回焊方法、凸点焊方法、玻璃密封方法与气密合金接合方法。
4.一种芯片封装结构，其包含：
一基座，该基座包含一容置空间；
一芯片，包含一组件端面，以该组件端面朝向该基座的该容置空间，并使该芯片置入该容置空间中；
多个支撑粒，设于该组件端面的周围，藉由该些多个支撑粒可使该组件端面与该容置空间之中具有一空隙，以容纳该芯片；以及
一挡板，位于该空隙中，用以避免填充于该容置空间中的填充胶接触到该芯片。
5.根据权利要求1或4所述的芯片封装结构，其中该挡板为一环状结构，并环绕该芯片周围设置，该环状结构的形状选自于下列群组：矩形、正方形、圆形与多边形。
6.根据权利要求1或4所述的芯片封装结构，其中该挡板的高度小于该支撑粒的高度。
7.根据权利要求1或4所述的芯片封装结构，其中该挡板是自该组件端面向该容置空间方向延伸而出，且该挡板的末端与该容置空间的底部的距离是不大于50微米。
8.根据权利要求1或4所述的芯片封装结构，其中该挡板是自该容置空间向该组件端面方向延伸而出，且该挡板的延伸末端与该组件端面的距离是不大于50微米。
9.根据权利要求1或4所述的芯片封装结构，其中该挡板是由多个挡块所组成，该多个挡块是排列为一环状结构，且该多个挡块的每两个挡块之间的距离是不大于50微米，该环状结构的形状选自于下列群组：矩形、正方形、圆形与多边形。
10.根据权利要求4所述的芯片封装结构，其中该芯片封装结构还包含一接合片，连接该芯片与该基座，用以将该芯片固定于该基座的该容置空间中，而该填充胶充满于该接合片与该挡板之间。
11.根据权利要求10所述的芯片封装结构，其中该接合片的制成方式可以选自下列群组中的方法之一：平行回焊方法、凸点焊方法、玻璃密封方法与气密合金接合方法。
12.根据权利要求1或4所述的芯片封装结构，其中该芯片封装结构还包含一散热板，贴合于该组件端面的相反面，利用一接合片连接该散热板与该基座，使该散热板固定于该基座之上。
13.根据权利要求12所述的芯片封装结构，其中该散热板的边缘位于该基座的一支撑槽中。
14.根据权利要求12所述的芯片封装结构，其中该散热板为金属材质所制成。
15.根据权利要求1或4所述的芯片封装结构，其中该芯片封装结构还包含一吸附剂，位于该容置空间内。
16.一种芯片封装结构，其包含：
一基座，该基座包含一容置空间；
一基板，置入该容置空间中；
一芯片，形成于该基板的一组件端面上；以及
多个支撑粒，位于该组件端面上且环绕于该芯片周围设置，藉由该些多个支撑粒使该组件端面与该容置空间之中具有一空隙，以容纳该芯片；其中，该等多个支撑粒相互之间的距离是不大于50微米，用以避免填充于该容置空间中的填充胶接触到该芯片。
17.根据权利要求16所述的芯片封装结构，其中该芯片封装结构还包含一接合片，连接该基板与该基座，用以将该基板固定于该基座的该容置空间中，而该填充胶充满于该接合片与该多个支撑粒之间。
18.根据权利要求17所述的芯片封装结构，其中该接合片的制成方式可以选自下列群组中的方法之一：平行回焊方法、凸点焊方法、玻璃密封方法与气密合金接合方法。
19.一种芯片封装结构，其包含：
一基座，该基座包含一容置空间；
一芯片，包含一组件端面，以该组件端面朝向该基座的该容置空间，并使该芯片置入该容置空间中；
多个支撑粒，设于该组件端面的周围，藉由该些多个支撑粒可使该组件端面与该容置空间之中具有一空隙，以容纳该芯片；其中，该等多个支撑粒相互之间的距离是不大于50微米，用以避免填充于该容置空间中的填充胶接触到该芯片。
20.根据权利要求19所述的芯片封装结构，其中该芯片封装结构还包含一接合片，连接该芯片与该基座，用以将该芯片固定于该基座的该容置空间中，而该填充胶充满于该接合片与该多个支撑粒之间。
21.根据权利要求20所述的芯片封装结构，其中该接合片的制成方式可以选自下列群组中的方法之一：平行回焊方法、凸点焊方法、玻璃密封方法与气密合金接合方法。
22.根据权利要求16或19所述的芯片封装结构，其中该芯片封装结构还包含一散热板，贴合于该组件端面的相反面，利用一接合片连接该散热板与该基座，使该散热板固定于该基座之上。
23.根据权利要求22所述的芯片封装结构，其中该散热板的边缘位于该基座的一支撑槽中。
24.根据权利要求22所述的芯片封装结构，其中该散热板为金属材质所制成。
25.根据权利要求16或19所述的芯片封装结构，其中该芯片封装结构还包含一吸附剂，位于该容置空间内。
26.根据权利要求1、4、16或19所述的芯片封装结构，其中该芯片是选自于下列群组：微机电组件、发光二极管组件、互补型金属氧化物半导体组件与表面声波滤波组件等。
CNB2005100854120A 2005-07-18 2005-07-18 芯片封装结构 Expired - Fee Related CN100444357C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100854120A CN100444357C (zh) 2005-07-18 2005-07-18 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100854120A CN100444357C (zh) 2005-07-18 2005-07-18 芯片封装结构

Publications (2)

Publication Number Publication Date
CN1901173A CN1901173A (zh) 2007-01-24
CN100444357C true CN100444357C (zh) 2008-12-17

Family

ID=37656991

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100854120A Expired - Fee Related CN100444357C (zh) 2005-07-18 2005-07-18 芯片封装结构

Country Status (1)

Country Link
CN (1) CN100444357C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102444807A (zh) * 2010-10-12 2012-05-09 展晶科技(深圳)有限公司 发光二极管模组
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
CN106711319A (zh) * 2016-12-23 2017-05-24 无锡市好达电子有限公司 Csp封装的声表面波滤波器芯片隔离槽

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185717A1 (en) * 2001-06-11 2002-12-12 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere
CN1493088A (zh) * 2000-12-29 2004-04-28 ض� 集成电路封装压力释放装置和方法
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere
CN1493088A (zh) * 2000-12-29 2004-04-28 ض� 集成电路封装压力释放装置和方法
US20020185717A1 (en) * 2001-06-11 2002-12-12 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板

Also Published As

Publication number Publication date
CN1901173A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
US7667312B2 (en) Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same
US7456495B2 (en) Semiconductor module with a semiconductor stack, and methods for its production
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
KR100996318B1 (ko) 볼 그리드 어레이 패키지 상에 적층된 다이와 뒤집힌 랜드그리드 어레이 패키지를 포함하는 반도체 멀티패키지 모듈
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US20020057553A1 (en) Stacked intelligent power module package
US20080157344A1 (en) Heat dissipation semiconductor pakage
US20070029668A1 (en) Package module having a stacking platform
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US9633932B2 (en) Lead frame package having discharge hole and method of manufacturing the same
CN100444357C (zh) 芯片封装结构
US7368322B2 (en) Method for mounting a chip on a base and arrangement produced by this method
CN111415927A (zh) 封装结构及其制备方法
US20090039483A1 (en) Heat slug and semiconductor package
US20150093859A1 (en) Electronic module assembly with patterned adhesive array
CN1123931C (zh) 一种电子模件
US8153976B2 (en) Infrared sensor and manufacturing method thereof
KR100668858B1 (ko) 적층형 패키지 모듈 및 그 제조방법
JP3226244B2 (ja) 樹脂封止型半導体装置
KR20020002498A (ko) 표면 실장 ｉｃ 적층 방법 및 장치
US20060017149A1 (en) Substrate-based BGA package, in particular FBGA package
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP2007266540A (ja) 半導体装置及びその製造方法
JPH01272144A (ja) 半導体装置とその組立方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20160718