CN100442458C - 一种制备三元高介电常数栅介质材料的方法 - Google Patents
一种制备三元高介电常数栅介质材料的方法 Download PDFInfo
- Publication number
- CN100442458C CN100442458C CNB2004100098608A CN200410009860A CN100442458C CN 100442458 C CN100442458 C CN 100442458C CN B2004100098608 A CNB2004100098608 A CN B2004100098608A CN 200410009860 A CN200410009860 A CN 200410009860A CN 100442458 C CN100442458 C CN 100442458C
- Authority
- CN
- China
- Prior art keywords
- dielectric constant
- gadolinium
- high dielectric
- sputtering
- yttrium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及制备高介电常数栅介质材料的方法，特别是指一种制备组分可调的新型三元高介电常数材料的方法。该方法，即：在半导体衬底上用溅射的方法生长三元高介电常数薄膜材料。包括步骤：a)选择硅(Si)、砷化镓(GaAs)和锑化镓(GaSb)作为半导体衬底；b)薄膜生长所用的方法是溅射法；c)在b)步中，制备时通过调整溅射系统中的靶距，或通过改变溅射功率来调整其中的氧化物含量，以得到所需的三元高介电常数薄膜材料；d)在c)步中，当钆距为6cm、钇距为7cm、钆的溅射功率为70W、钇的溅射功率为60W时，所制备的三元高介电常数材料性质最优，其中各氧化物成分为(Gd2O3)0.98(Y2O3)0.02，介电常数可高达23，比Gd2O3的介电常数高了40%，比Y2O3的介电常数高了70%。本发明方法制备的产品与其它高介电常数材料相比，因混合了两种氧化物的优点而消除或降低了它们的缺点，使材料的性能达到最优。
Description
技术领域
本发明涉及制备高介电常数栅介质材料的方法，特别是指一种制备组分可调的新型三元高介电常数材料的方法。
背景技术
随着硅基半导体工业的飞速发展，器件的加工工艺不再可以简单地缩小尺寸，而且已经达到了极限，因此，必须通过使用新的材料或提出新的器件模型来解决现存制约发展的因素。
传统的半导体工业场效应管的栅介质都是用二氧化硅(SiO2)，在过去的几十年中，由于二氧化硅(SiO2)容易在硅表面氧化生长，工艺简单、热稳定性好，所以是一种重要的栅介质材料。但随着集成电路规模的不断增大，器件的特征尺寸不断缩小，遵循著名的Moore定律，单个芯片上的器件越来越多。由于二氧化硅(SiO2)的介电常数较小，只有3.9，当超大规模集成电路的特征尺寸小于0.1μm时，二氧化硅(SiO2)绝缘层的厚度必须小于2nm，这时，无法控制漏电流密度。而且，当二氧化硅(SiO2)薄膜的厚度小于7nm时，很难控制这么薄的二氧化硅(SiO2)薄膜的针孔密度。但是随着半导体器件尺寸的不断缩小，为了抑制短沟效应保证器件有良好的器件特性，要求栅氧化层越来越薄，使电子的直接隧穿效应严重，同时栅介质层的栅电场急剧增加，由此引起的漏电流，使原有的基本器件特性越来越差，甚至无法正常工作。因此，有必要研究一种高介电常数材料(又叫高-K材料)来代替传统的二氧化硅(SiO2)。高介电常数材料由于其介电常数高，能够在保持和增大栅极电容的同时，使介质层仍能保持足够的物理厚度来限制隧穿效应的影响，以减少直接隧穿效应和栅介质层承受的电场强度。
如今，高介电常数材料的研究已经成为半导体行业最热门的研究课题之一。目前研究较多的高介电常数材料有Al2O3、Ta2O5、ZrO2和HfO2。虽然Al2O3与Si接触具有较好的热稳定性，但Al2O3的介电常数较低，而Ta2O5、ZrO2和HfO2容易与Si表面发生反应生成硅酸盐或硅化物。都不够理想。从热动力学方面考虑，稀土氧化物引起了研究者的兴趣，如Gd2O3、Y2O3和Pr2O3。
虽然几乎所有的高介电常数栅介质材料都有自己的优点，但是不可避免地它们也有各自缺点。用高介电常数材料来取代二氧化硅(SiO2)作为栅介质时，我们希望材料只有优点而没有缺点。三元高介电常数材料就是将一种氧化物加入到另一种氧化物中，从而综合了这两种氧化物的优点而消除了或降低了材料的缺点。三元高介电常数材料的这一特点必将使其在MOS器件和集成电路中得到广泛应用。因此对其制备和研究具有重要意义。
发明内容
本发明的目的是采用高介电常数材料作为栅介质替代传统的二氧化硅(SiO2)，制备高介电常数的栅介质材料以及相关器件，这样可以在保持等效厚度不变的条件下，增加介质层的物理厚度。
本发明的目的是公开组分可调的三元高介电常数材料的制备步骤，及其具体的制备方法。
为达到上述目的，本发明的技术解决方案是提供一种制备三元高介电常数材料的方法，包括：选择半导体衬底，然后在衬底上用溅射的方法生长三元高介电常数薄膜材料。
所述的方法，其包括下列步骤：
a)选择半导体衬底；b)薄膜生长所用的方法是溅射法；c)在b)
步中，制备时通过调整溅射系统中的靶距，或通过改变溅射功率来调整其中的氧化物含量，以得到三元高介电常数薄膜材料。
所述的方法，其所述b)步中，先在衬底上生长一层过渡层，再用溅射的方法生长组分可调的三元高介电常数薄膜材料。
所述的方法，其所述半导体衬底，为硅、砷化镓、磷化铟、锑化镓单晶片。
所述的方法，其所述三元高介电常数薄膜材料，或是(Gd2O3)1-x(A2O3)x栅介质材料，其中A是Y或Al，0＜x＜1。
所述的方法，其所述三元高介电常数薄膜材料，既可以是晶态形式也可以是非晶态形式。
所述的方法，其特征在于：所述c)步中，当钆靶距为6cm、钇靶距为7cm、钆的溅射功率为70W、钇的溅射功率为60W时，所制备的三元高介电常数材料性质最优，其中各氧化物成分为(Gd2O3)0.98(Y2O3)0.02，介电常数可高达23，比三氧化二钆(Gd2O3)的介电常数高了40％，比三氧化二钇(Y2O3)的介电常数高了70％。
所述的方法，其在溅射前先将沉底盖住，对金属靶进行预溅射以去处靶上的污染物。
本发明方法制备的产品与其它高介电常数材料相比，组分可调的三元高介电常数材料是将一种氧化物加入到另一种氧化物中，从而混合了两种氧化物的优点而消除或降低了它们的缺点，使材料的性能达到最优。
附图说明
图1为纯三氧化二钆(Gd2O3)和三氧化二钇(Y2O3)的C-V曲线图。
图2为(Gd2O3)0.98(Y2O3)0.02样品的J-V曲线图。
具体实施方式
本发明制备三元高介电常数材料的方法，包括下列步骤：
(1)以硅(Si)(100)单晶为衬底；
(2)用磁控溅射系统在硅(Si)衬底上生长新型的(Gd2O3)1-x(Y2O3)x三元高介电常数薄膜材料；
(3)对于磁控溅射系统，基态真空度优于2×10-5Pa，工作气压选为0.5Pa，氩气与氧气的流量比为4∶1；靶材为高纯的金属钆靶和金属钇靶；钆靶的溅射功率为70W、钇靶的溅射功率为60W；衬底温度500℃；在溅射前先将沉底盖住对金属靶进行30分钟的预溅射以去处靶上的污染物。
(4)制得的新型(Gd2O3)1-x(Y2O3)x三元高介电常数材料可以是晶态的也可以是非晶形式。
(5)用卢瑟福背散射谱(RBS)(如图1所示)测得样品的成分为(Gd2O3)0.98(Y2O3)0.02。
(6)将薄膜材料按常规方法制作成金属氧化物半导体(MOS)栅极。
(7)在室温下用电容-电压测试仪4275Amulti-Frequency LCR测得上述样品的C-V曲线，为了便于比较图2中也给出了纯三氧化二钆(Gd2O3)和三氧化二钇(Y2O3)的C-V曲线。通过计算发现，(Gd2O3)0.98(Y2O3)0.02的介电常数高达23，比三氧化二钆(Gd2O3)的介电常数高了40％，比三氧化二钇(Y2O3)的介电常数高了70％。用介电常数eithley 4200电流计测试了样品的漏电性能，如图2所示。发现(Gd2O3)0.98(Y2O3)0.02薄膜的漏电流密度很低，在1V偏压下的漏电流密度仅为为8.5×10-8A/cm2。这些结果说明(Gd2O3)0.98(Y2O3)0.02薄膜具有很好的介电性能。
实现本发明的最好方式：
(1)实现发明的主要设备，包括：
半导体薄膜制备设备；
机械真空泵+扩散真空泵；
温度控制系统；
半导体热处理设备；
电极制备系统；
测试系统；
以上设备按常规连接。
(2)对于磁控溅射系统，基态真空度优于2×10-5Pa，工作气压选为0.5Pa(可调)，氩气与氧气的流量比为4∶1(可调)；靶材为高纯的金属钆靶和金属钇靶；钆靶的溅射功率为70W(可调)、钇靶的溅射功率为60W(可调)；衬底温度500℃(室温～800℃连续可调)；在溅射前先将沉底盖住对金属靶进行30分钟的预溅射以去处靶上的污染物。
(3)根据需要对获得的高介电常数材料进行其它工艺处理，如热处理，光刻，制作电极等。
Claims (6)
1.一种制备三元高介电常数材料(Gd2O3)1-x(Y2O3)xO3的方法，其特征在于：选择半导体衬底，然后在衬底上用溅射的方法生长三元高介电常数薄膜材料(Gd2O3)1-x(Y2O3)xO3，其中，0＜x＜1。
2.如权利要求1所述的方法，其特征在于：包括下列步骤：
a)选择半导体衬底；b)薄膜生长所用的方法是溅射法；c)在b)步中，制备时通过调整溅射系统中的靶距，或通过改变溅射功率来调整其中Gd2O3和Y2O3的相对含量。
3.如权利要求2所述的方法，其特征在于：所述b)步中，先在衬底上生长一层过渡层，再用溅射的方法生长组分可调的三元高介电常数薄膜材料。
4.如权利要求1或2所述的方法，其特征在于：所述半导体衬底，为硅、砷化镓、磷化铟、锑化镓单晶片。
5.如权利要求1所述的方法，其特征在于：所述三元高介电常数薄膜材料，是(Gd2O3)1-x(A2O3)x栅介质材料，其中A是Y或Al。
6.如权利要求2所述的方法，其特征在于：所用靶源是钆和钇，在c)步中，当钆靶距为6cm、钇靶距为7cm、钆的溅射功率为70W、钇的溅射功率为60W时，所制备的三元高介电常数材料性质最优，其中各氧化物成分为(Gd2O3)0.98(Y2O3)0.02，介电常数高达23，比三氧化二钆的介电常数高了40％，比三氧化二钇的介电常数高了70％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100098608A CN100442458C (zh) | 2004-11-25 | 2004-11-25 | 一种制备三元高介电常数栅介质材料的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100098608A CN100442458C (zh) | 2004-11-25 | 2004-11-25 | 一种制备三元高介电常数栅介质材料的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1779925A CN1779925A (zh) | 2006-05-31 |
| CN100442458C true CN100442458C (zh) | 2008-12-10 |
Family
ID=36770165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100098608A Expired - Fee Related CN100442458C (zh) | 2004-11-25 | 2004-11-25 | 一种制备三元高介电常数栅介质材料的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100442458C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090087623A1 (en) * | 2007-09-28 | 2009-04-02 | Brazier Mark R | Methods for the deposition of ternary oxide gate dielectrics and structures formed thereby |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109952A (ja) * | 2001-09-28 | 2003-04-11 | Ulvac Japan Ltd | 誘電体膜及びキャパシタ絶縁膜、並びにこれらの膜の作製方法 |
-
2004
- 2004-11-25 CN CNB2004100098608A patent/CN100442458C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109952A (ja) * | 2001-09-28 | 2003-04-11 | Ulvac Japan Ltd | 誘電体膜及びキャパシタ絶縁膜、並びにこれらの膜の作製方法 |
Non-Patent Citations (3)
| Title |
|---|
| Growing BaTiO3 thin films on Si(100) with MgO-buffer layersby sputtering. Sangsub Kim,et.al.Thin Solid films,Vol.281-282. 1996 * |
| Physical and electrical properties of ZrO2 and YSZhigh-kgatedielectric thin films grown by RF magnetronsputtering. S.H. Jeonga, et.al.Thin Solid Films,Vol.475. 2004 * |
| Study of ZrO2Y2O3 films prepared by rf magnetronreactivesputtering. Pengtao Gaoa,et.al.Thin Solid Films,Vol.377-378. 2000 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1779925A (zh) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ma et al. | Low voltage operation of IGZO thin film transistors enabled by ultrathin Al2O3 gate dielectric | |
| Ma et al. | Half-volt operation of IGZO thin-film transistors enabled by ultrathin HfO2 gate dielectric | |
| Xiang et al. | Characteristics of LaAlO 3/Si (100) deposited under various oxygen pressures | |
| Li et al. | Continuous and precise work function adjustment for integratable dual metal gate CMOS technology using Hf-Mo binary alloys | |
| CN101429642A (zh) | BiFeO3靶材及薄膜的制备方法 | |
| CN109161847B (zh) | 镓掺杂铁酸铋超四方相外延薄膜及其制备方法和应用 | |
| Chen et al. | High temperature electrical conductivity of epitaxial Gd-doped CeO2 thin films | |
| CN100590101C (zh) | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 | |
| Yen et al. | Electrical and reliability characteristics of polycrystalline silicon thin-film transistors with high-κ Eu2O3 gate dielectrics | |
| Li et al. | Ni doping significantly improves dielectric properties of La2O3 films | |
| CN102054858B (zh) | 一种非晶三元高k栅介质材料及其制备方法 | |
| He et al. | Cubic-Structured $\hbox {HfO} _ {2} $ With Optimized Doping of Lanthanum for Higher Dielectric Constant | |
| CN100442458C (zh) | 一种制备三元高介电常数栅介质材料的方法 | |
| CN111370576A (zh) | 一种利用PLD制备Al掺杂Hf0.5Zr0.5O2铁电薄膜电容器的方法 | |
| CN101635308B (zh) | 高k栅介质材料及其制备方法 | |
| Xing et al. | Preparation of hafnium oxide thin film by electron beam evaporation of hafnium incorporating a post thermal process | |
| Pintilie et al. | Temperature induced change in the hysteretic behavior of the capacitance-voltage characteristics of Pt–ZnO–Pb (Zr0. 2Ti0. 8) O3–Pt heterostructures | |
| Choi et al. | Thermal treatment effects on interfacial layer formation between ZrO2 thin films and Si substrates | |
| CN101752410A (zh) | 一种用于高介电常数栅介质的外延薄膜及其制备方法 | |
| CN108172613A (zh) | 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 | |
| Lee et al. | Dielectric characterization of metal-oxide-semiconductor capacitor using Ga2O3 dielectrics on p-Si (100) | |
| CN102456725A (zh) | 一种单晶高k栅介质材料及其制备方法 | |
| CN104419895B (zh) | 低温下制备具有高度(001)择优取向的钌酸锶薄膜的方法 | |
| CN1312738C (zh) | 制备稳定的稀土氧化物栅介电薄膜的方法 | |
| CN101510556B (zh) | 一种双层高介电常数栅介质薄膜及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081210 Termination date: 20091225 |