CN102456725A - 一种单晶高k栅介质材料及其制备方法 - Google Patents
一种单晶高k栅介质材料及其制备方法 Download PDFInfo
- Publication number
- CN102456725A CN102456725A CN2010105293636A CN201010529363A CN102456725A CN 102456725 A CN102456725 A CN 102456725A CN 2010105293636 A CN2010105293636 A CN 2010105293636A CN 201010529363 A CN201010529363 A CN 201010529363A CN 102456725 A CN102456725 A CN 102456725A
- Authority
- CN
- China
- Prior art keywords
- monocrystalline
- gate dielectric
- hafnium oxide
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种单晶高K栅介质材料及其制备方法。本发明的单晶高K栅介质材料由单晶P型Si基片和在它上面沉积的氧化铪的单晶薄膜组成。本发明采用传统的陶瓷烧结技术制备高纯度的氧化铪靶材,以单晶P型Si片作为基片,在基片上使用激光脉冲沉积的方法形成氧化铪的单晶薄膜,通过改变激光烧蚀的能量、脉冲频率来调节薄膜的晶态。本发明制备的立方相氧化铪高K栅介质薄膜为单晶薄膜;并且具有较高的介电常数和非常小的漏电流密度,适于做高K栅介质使用。
Description
技术领域
本发明涉及一种单晶高K栅介质材料及其制备方法,属于半导体技术领域。
背景技术
微电子工业的迅猛发展,使得作为集成电路核心器件的金属-氧化层-半导体-场效晶体管(MOSFET)的特征尺寸正以摩尔定律的速度缩小,然而,当传统栅介质层SiO2的厚度减小到2nm以下时,由于量子隧穿效应的影响,SiO2将失去其介电性能,导致器件无法正常工作,这对微电子器件的性能、可靠性和寿命产生很大的负面影响。因此,必须使用新的高介电常数(高K)材料来替代它,能够在保持和增大栅极电容的同时,使栅介质层仍然保持足够的物理厚度来限制量子隧穿效应的影响。铪基氧化物被认为是最具潜质的高K候选材料,这是由于二氧化铪最接近高K栅介质的选择要求。二氧化铪具有较高的介电常数(块体材料的介电常数为15~29)、其与硅基底具有较好的热稳定性。但是,非晶态二氧化铪也存在着较明显的劣势:(1)结晶温度比较低;(2)薄膜的介电常数还很低(~15);(3)采用非晶二氧化铪做栅介质后使得沟道迁移率被降低。立方相氧化铪有着明显的优势:(1)晶体结构稳定;(2)薄膜的介电常数较高,理论值约为29;(3)可以实现在Si上的外延生长,以缓解沟道迁移率的降低。因此,必须改变二氧化铪的晶体结构,以期满足高K栅介质的应用条件。但是由于立方相的二氧化铪是高温相,不易在Si片上进行取向生长。
因此,如何在Si衬底上实现立方相外延二氧化铪高K栅介质材料就成为目前本技术领域急需解决的问题。
发明内容
本发明的目的在于提供一种漏电流密度小、介电常数高的单晶高K栅介质材料。
本发明的另一目的在于提供上述单晶高K栅介质材料的制备方法。
为实现上述目的,本发明采用以下技术方案:
一种单晶高K栅介质材料,由单晶P型Si基片和使用脉冲激光烧蚀法在该单晶P型Si基片上外延生长的立方相氧化铪单晶薄膜构成。
所述单晶P型Si基片的电阻系数为2-5Ω·cm;所述单晶薄膜的厚度为2~10nm。
一种单晶高K栅介质材料的制备方法,其特征在于:包括如下步骤:(1)将单晶P型Si基片和氧化铪陶瓷靶材分别放入脉冲激光烧蚀设备中,单晶P型Si基片与氧化铪陶瓷靶材之间的距离为15-50mm;(2)抽至高真空10-7Pa,升温至820℃,调整激光烧蚀的能量密度为3.5~4.5J/cm2、脉冲次数为100~500次、脉冲频率0.5~2.5Hz,对氧化铪陶瓷靶材进行脉冲激光烧蚀,在单晶P型Si基片上沉积形成厚度为2~10nm的立方相氧化铪薄膜;(3)将单晶P型Si基片及其上形成的立方相氧化铪薄膜在900℃下,于压力为一个大气压的高纯N2中退火3-8min得到单晶高K栅介质材料。
在脉冲激光烧蚀过程中,所采用的激光烧蚀能量密度、脉冲频率的大小综合影响了Si基片上所形成的薄膜的晶体结构,当所设定激光烧蚀能量密度、脉冲频率的大小为上述范围时薄膜的晶体结构为单晶态,小于上述范围时薄膜的晶体结构为非晶态,大于上述范围结构为多晶态。
所述步骤(1)中使用的的单晶P型Si基片的电阻系数为2-5Ω·cm,
所述氧化铪陶瓷靶材在进行脉冲激光烧蚀之前,先进行预溅射2~5min,使氧化铪陶瓷靶材表面干净新鲜,再开始向单晶P型Si基片上烧蚀沉积立方相氧化铪薄膜。烧蚀沉积时间优选为1-5min,更优选为1.5-3.5min。
所述单晶P型Si基片在使用之前,采用RCA标准清洗工艺清洗干净,然后用浓度为5%的HF酸溶液浸泡30s以去除表面氧化层。
所述单晶P型Si基片与氧化铪陶瓷靶材之间的距离优选为30-40mm。
所述的退火时间优选为4-6min。
所述氧化铪陶瓷靶材通过如下步骤制得:
选择纯度为99.99%的氧化铪粉末,进行在10-35MPa压力,压制5-15min,将粉末制成直径为40mm、厚度为7mm的薄片;然后进行冷等静压去应力工艺压力为100MPa;将干燥的氧化铪粉末铺在纯度为99.5%的Al2O3坩埚底部,将压制好的薄片放入其中,再用干燥的氧化铪粉末覆盖薄片,盖上陶瓷坩埚盖,随后将坩埚放入马弗炉中,以2℃/min的升温速率从室温升至1300-1400℃,烧结5-7h,再以10-20℃/min的降温速率降至室温,即得氧化铪陶瓷靶材。
上述制备氧化铪陶瓷靶材的方法易于操作,成本较低,并且所得靶材致密,不易开裂。
本发明的有益效果为:(1)本发明的单晶高K栅介质材料中薄膜内的立方相氧化铪均为单晶态,晶体结构稳定;(2)本发明的单晶高K栅介质材料具有非常小的漏电流密度和较高的介电常数,立方相氧化铪外延高K栅介质薄膜材料的介电常数为26,5nm厚的该薄膜材料在偏压为-1伏的时候,其漏电流密度仅为5×10-6A/cm2。(3)本发明单晶高K栅介质材料的制备方法可靠,重复性好,所制备陶瓷薄膜适合高K栅介质材料使用,可作为高K栅介质的候选材料之一。
下面通过附图和具体实施方式对本发明做进一步说明,但并不意味着对本发明保护范围的限制。
附图说明
图1为立方相氧化铪单晶薄膜的HRTEM谱图;其中图1A、图1B为采用高分辨投射电镜分别对快速热处理前、后样品进行的结构分析图;图1C为结构图中单晶氧化铪与单晶硅区域的傅里叶变化衍射斑点。
图2为单晶高K栅介质材料MOS电容结构快速热处理前后高频电容-电压(C-V)曲线图。
图3为单晶高K栅介质材料热处理前后薄膜漏电流性能的曲线图。
具体实施方式
实施例1
选择纯度为99.99%的氧化铪粉末,在10-35MPa压力,压制5-15min,以将粉末制成直径为40mm、厚度为7mm的薄片;然后进行冷等静压去应力工艺,压力为100MPa;将干燥的氧化铪粉末铺在纯度为99.5%的Al2O3坩埚底部,将压制好的薄片放入,再用干燥的氧化钆粉末或氧化铪粉末覆盖薄片,盖上陶瓷坩埚盖,随后将坩埚放入马弗炉中,以2℃/min的升温速率从室温升至1300-1500℃,烧结5-7h,再以10-20℃/min的降温速率降至室温,即得氧化铪陶瓷靶材。
实施例2
立方相HfO2外延单晶高K栅介质薄膜材料的制备,具体步骤如下:
(1)在激光脉冲沉积设备中采用实施例1的氧化铪陶瓷靶材,将氧化铪陶瓷靶材预溅射2~5min;
(2)采用如表1所示的RCA标准清洗工艺清洗电阻率为2-5Ω·cm的单晶P型Si基片,然后使用5%浓度的HF酸水溶液将该单晶P型Si基片浸泡30s,去除原生氧化层,放入激光脉冲沉积设备中,作为沉积薄膜的衬底材料;
表1 RCA标准清洗工艺的具体操作流程
(3)将激光脉冲沉积设备抽至高真空10-7Pa,在衬底的温度为820℃时,使用激光烧蚀的方法,调整激光烧蚀能量为4J/cm2,脉冲频率为1Hz,烧蚀次数为200次,靶材和基片距离为35mm的条件下在单晶P型Si衬底上沉积5nm的立方相氧化铪外延薄膜。即得立方相氧化铪外延单晶高K栅介质材料。在于压力为一个大气压的高纯N2气氛中,于900℃进行快速热处理5min,以提高立方相氧化铪高k栅介质材料的电学性质。
实施例3
测试实验:和电性能的测试
(1)对于实施例2所制备的单晶高K栅介质材料,采用高分辨透射电镜(HRTEM)分析立方相氧化铪外延高K栅介质薄膜的结构,分析结果如图1所示,其中图1A、图1B为采用高分辨投射电镜分别对快速热处理前、后样品进行的结构分析图,图1C为结构图中单晶氧化铪与单晶硅区域的傅里叶变化衍射斑点。结果表明单晶氧化铪外延薄膜和晶体硅衬底之间的取向关系为 薄膜的厚度为5nm。快速热处理前后所制备的薄膜形态为立方相单晶,并且具有界面层。
(2)对于实施例2所制备的立方相氧化铪外延高K栅介质薄膜的电性能测量,采用MOS结构来对所制备的薄膜电性能作进一步表征。在衬底单晶P型Si基片的背面,采用射频溅射沉积技术,沉积厚度为100nm的金属Ag涂层,作为MOS结构的背电极,随后通过直径为200um的金属掩模模板,在上述单晶薄膜上沉积150nm厚的金属铂圆点,作为MOS结构的正电极。
(3)在探针台上,分别将两个探针扎在包含有上述单晶薄膜的MOS结构的上下两个金属电极上。采用Keithley4200半导体测试系统对于实施例2所制样品的MOS结构电容和漏电流性能进行测试,结果如图所示,图2为采用Keithley4200半导体测试系统测试得到的立方相氧化铪单晶高K栅介质材料MOS电容结构的快速热处理前后高频电容-电压(C-V)曲线图;图3为采用Keithley4200半导体测试系统测试得到的立方相氧化铪高K栅介质薄膜材料热处理前后漏电流性能的曲线图。对于本发明所得的氧化铪单晶薄膜,从C-V曲线中推导出的介电常数为26,接近理论值(~29),厚度为5nm的单晶薄膜在-1伏偏压时,具有非常小的漏电流密度,仅为5×10-6A/cm2,说明单晶氧化铪外延薄膜具有适合高K栅介质使用的介电常数和抑制漏电流的能力。
Claims (10)
1.一种单晶高K栅介质材料,其特征在于:由单晶P型Si片和使用脉冲激光烧蚀法在该单晶P型Si片上外延生长的立方相氧化铪单晶薄膜构成。
2.根据权利要求1所述的单晶高K栅介质材料,其特征在于:所述单晶P型Si片的电阻系数为2-5Ω·cm;所述单晶薄膜的厚度为2~10nm。
3.一种单晶高K栅介质材料的制备方法,其特征在于:包括如下步骤:(1)将单晶P型Si基片和氧化铪陶瓷靶材分别放入脉冲激光烧蚀设备中,单晶P型Si基片与氧化铪陶瓷靶材之间的距离为15-50mm;(2)抽至高真空10-7Pa,升温至820℃,调整激光烧蚀的能量密度为3.5~4.5J/cm2、脉冲次数为100~500次、脉冲频率0.5~2.5Hz,对氧化铪陶瓷靶材进行脉冲激光烧蚀,在单晶P型Si基片上沉积形成厚度为2~10nm的立方相氧化铪薄膜;(3)将单晶P型Si基片及其上形成的立方相氧化铪薄膜在900℃下,于压力为一个大气压的高纯N2中退火3-8min得到性能提高了的单晶高K栅介质材料。
4.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:所述的单晶P型Si片的电阻系数为2-5Ω·cm。
5.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:在进行脉冲激光烧蚀之前先对所述氧化铪陶瓷靶材进行预溅射,预溅射的时间为2~5min。
6.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:所述步骤(2)中对氧化铪陶瓷靶材进行脉冲激光烧蚀的时间为1-5min。
7.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:所述单晶P型Si基片在使用之前,采用RCA标准清洗工艺清洗干净,然后用浓度为5%的HF酸溶液浸泡30s以去除表面氧化层。
8.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:所述单晶P型Si基片与氧化铪陶瓷靶材之间的距离为30-40mm。
9.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:所述的退火时间为4-6min。
10.根据权利要求3所述的单晶高K栅介质材料的制备方法,其特征在于:所述氧化铪陶瓷靶材通过如下方法制得:
选择纯度为99.99%的氧化铪粉末,在10-35MPa压力,压制5-15min,将粉末制成直径为40mm、厚度为7mm的薄片;然后进行冷等静压工艺,压强为100MPa;将干燥的氧化铪粉末铺在纯度为99.5%的Al2O3坩埚底部,将压制好的薄片放入其中,再用干燥的氧化钆粉末或氧化铪粉末覆盖薄片,盖上陶瓷坩埚盖,随后将坩埚放入马弗炉中,以2℃/min的升温速率从室温升至1300-1400℃,烧结5-7h,再以10-20℃/min的降温速率降至室温,即得氧化铪陶瓷靶材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010529363 CN102456725B (zh) | 2010-10-28 | 2010-10-28 | 一种单晶高k栅介质材料及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010529363 CN102456725B (zh) | 2010-10-28 | 2010-10-28 | 一种单晶高k栅介质材料及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102456725A true CN102456725A (zh) | 2012-05-16 |
CN102456725B CN102456725B (zh) | 2013-11-06 |
Family
ID=46039683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010529363 Active CN102456725B (zh) | 2010-10-28 | 2010-10-28 | 一种单晶高k栅介质材料及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102456725B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108330540A (zh) * | 2018-04-12 | 2018-07-27 | 山东大学 | 氧化铪单晶光纤及其制备方法与应用 |
CN110295348A (zh) * | 2019-05-15 | 2019-10-01 | 东莞理工学院 | 一种采用脉冲激光分子束外延制备HfO2薄膜的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108172613A (zh) * | 2016-12-07 | 2018-06-15 | 北京有色金属研究总院 | 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020197881A1 (en) * | 2001-06-21 | 2002-12-26 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
CN101265125A (zh) * | 2008-04-18 | 2008-09-17 | 北京有色金属研究总院 | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 |
US20080303119A1 (en) * | 2007-06-08 | 2008-12-11 | Seiko Epson Corporation | Method of manufacturing semiconductor device and semiconductor device |
CN101660128A (zh) * | 2009-09-27 | 2010-03-03 | 南京大学 | 一种栅电介质材料立方相HfO2薄膜及其制备方法 |
-
2010
- 2010-10-28 CN CN 201010529363 patent/CN102456725B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020197881A1 (en) * | 2001-06-21 | 2002-12-26 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US20080303119A1 (en) * | 2007-06-08 | 2008-12-11 | Seiko Epson Corporation | Method of manufacturing semiconductor device and semiconductor device |
CN101265125A (zh) * | 2008-04-18 | 2008-09-17 | 北京有色金属研究总院 | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 |
CN101660128A (zh) * | 2009-09-27 | 2010-03-03 | 南京大学 | 一种栅电介质材料立方相HfO2薄膜及其制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108330540A (zh) * | 2018-04-12 | 2018-07-27 | 山东大学 | 氧化铪单晶光纤及其制备方法与应用 |
CN110295348A (zh) * | 2019-05-15 | 2019-10-01 | 东莞理工学院 | 一种采用脉冲激光分子束外延制备HfO2薄膜的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102456725B (zh) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110648922A (zh) | 一种二维过渡金属硫属化合物薄膜大面积转移的方法及其应用 | |
CN102054858B (zh) | 一种非晶三元高k栅介质材料及其制备方法 | |
CN100590101C (zh) | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 | |
CN110473906A (zh) | 一种氧化镓基场效应晶体管 | |
CN102456725B (zh) | 一种单晶高k栅介质材料及其制备方法 | |
Porter et al. | Perspectives from research on metal-semiconductor contacts: Examples from Ga2O3, SiC,(nano) diamond, and SnS | |
CN110034192B (zh) | 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 | |
JP4880156B2 (ja) | 高酸素感受性シリコン層及びその製造方法 | |
CN109767990A (zh) | 一种氧化镓表面载流子浓度调控的方法 | |
Gahoi et al. | Systematic comparison of metal contacts on CVD graphene | |
CN210325807U (zh) | 一种氧化镓基场效应晶体管 | |
CN107123593A (zh) | 一种掺锗碳化硅欧姆接触形成方法 | |
US20090294776A1 (en) | Highly Oxygen-Sensitive Silicon Layer and Method for Obtaining Same | |
Takata et al. | Nanoscale oxygen nonstoichiometry in epitaxial TiO2 films grown by pulsed laser deposition | |
Mills et al. | Electrical conduction at elevated temperatures in thermally grown silicon dioxide films | |
CN101635308B (zh) | 高k栅介质材料及其制备方法 | |
CN102732954B (zh) | 一种单晶高k栅介质材料及其制备方法 | |
CN108172613A (zh) | 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 | |
CN102891073B (zh) | 一种低温等离子体辅助铝诱导多晶碳化硅薄膜的制备方法 | |
Ze-Bo et al. | Annealing effects on the structure and electrical characteristics of amorphous Er2O3 films | |
US10103232B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR102527924B1 (ko) | 베타 산화갈륨의 분열 특성을 이용한 기계적 박리 방식의 전사 방법 | |
CN111048404B (zh) | 一种缓冲层结构及其制备方法 | |
CN103187252A (zh) | 一种界面钝化改善高k栅介质性能的方法 | |
Zhu et al. | Structural and electrical characteristics of amorphous ErAlO gate dielectric films |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190628 Address after: 101407 No. 11 Xingke East Street, Yanqi Economic Development Zone, Huairou District, Beijing Patentee after: Research Institute of engineering and Technology Co., Ltd. Address before: 100088, 2, Xinjie street, Beijing Patentee before: General Research Institute for Nonferrous Metals |
|
TR01 | Transfer of patent right |