CN100590101C - 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 - Google Patents
一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 Download PDFInfo
- Publication number
- CN100590101C CN100590101C CN200810104411A CN200810104411A CN100590101C CN 100590101 C CN100590101 C CN 100590101C CN 200810104411 A CN200810104411 A CN 200810104411A CN 200810104411 A CN200810104411 A CN 200810104411A CN 100590101 C CN100590101 C CN 100590101C
- Authority
- CN
- China
- Prior art keywords
- cerium oxide
- hafnium oxide
- dielectric material
- grid dielectric
- doping cerium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种氧化铪掺杂氧化铈栅电介质材料及其制备方法，本发明主要采用传统的陶瓷烧结技术将10～20%摩尔的氧化铪掺杂到氧化铈中，在1400℃下高温烧结，得到相应的氧化铪掺杂氧化铈陶瓷靶材，随后采用激光脉冲沉积技术，在经过标准RCA清洗过程后的n型Si片上沉积氧化铈掺杂氧化铪薄膜。本发明制备的氧化铈掺杂氧化铪介电陶瓷薄膜为单晶薄膜，与衬底材料的取向关系为(111)HDC//(001)Si和[110]HDC//[110]Si；并且具有非常小的漏电流密度，适于做高κ栅介质使用。
Description
技术领域
本发明涉及一种氧化铪掺杂氧化铈栅电介质材料及其制备方法。
背景技术
随着半导体技术的飞速发展，作为硅基集成电路核心器件的MOSFET的特征尺寸正以摩尔定律的速度缩小，然而，当传统栅介质层SiO2的厚度减小到原子尺寸时，由于量子隧穿效应的影响，SiO2将失去介电性能，致使器件无法正常工作。因此，必须寻找新的高介电常数(高κ)材料来替代它，能够在保持和增大栅极电容的同时，使介质层仍然保持足够的物理厚度来限制隧穿效应的影响。如果高κ薄膜的漏电流可以通过一种有效的方法而降低几个数量级的漏电流，那么高κ材料的使用寿命将会允许其厚度进一步被减小。稀土氧化物薄膜，如CeO2，La2O3，Pr2O3，Gd2O3，Lu2O3等等，由于它们具有比较大的光学禁带，相对较高的介电常数，以及在Si上良好的热稳定性而被作为可供下一代CMOS的栅介质层选择的材料。这其中，特别是CeO2，由于它具有26左右的介电常数，而且在Si上具有减少界面SiO2再生长的优势，因此CeO2是一种非常有希望和潜力的介电材料。CeO2薄膜不仅仅是硅绝缘技术的关键材料之一，而且是由于其适当的晶体结构和晶格常数通常被用来作为功能氧化物，诸如超导，铁电，巨磁阻等Si基器件的缓冲层。然而，CeO2具有相对较小的禁带宽度(3.3eV)和小的导带偏移量(0.1eV)，因此造成CeO2薄膜具有比较大的漏电流(G.D.Wilk等.Journalof Applied Physics.89，5243(2001).D.A.Buchanan，IBM Journal ofReaserch and Development.43，245(1999).L.
等.PhysicaStatus Solidi A-applications and materials science.201，1443(2004).Z.Orel等.Physica Status Solidi B-basic solid state physics.183，K33(1994).Y.Nishikawa等.Applied Physics Letters.81，4386(2002)).
研究表明将氧化镧或其他稀土氧化物和HfO2结合具有低的漏电流和可以忽视的域值电压的不稳定性，并能经受晶体管的制作过程。这些研究结果表明，通过HfO2的掺杂，将有可能有效降低CeO2薄膜的漏电流。到目前为止，人们将研究兴趣集中在La2O3-HfO2、Y2O3-HfO2体系，很少有人研究CeO2-HfO2体系。调查CeO2-HfO2相图，发现在CeO2粉体中添加低于20％摩尔比的HfO2，混合粉末经过较低温度的烧结，体系整体依然可以保持立方相晶体结构，仅仅是晶格常数轻微的变小。(A.Dimoulas，in Rare Earth Oxide Thin Films：Growth，Characterization，and Applications，(稀土氧化物薄膜的生长，表征以及应用)Topics in Applied Physics(应用物理学专题)Vol.106，edited by M.Fanciulli and G.Scarel(Springer-Verlag，Berlin，2006).H.Fujimori等.Physical Review B(物理评论B)64，134104(2001).
发明内容
本发明第一个目的是提供一种氧化铪掺杂氧化铈栅电介质材料。
本发明第二个目的是提供用于制备上述栅电介质材料的氧化铪掺杂氧化铈陶瓷靶材。
本发明第三个目的是提供上述氧化铪掺杂氧化铈栅电介质材料的制备方法。
为实现上述目的，本发明采用的技术方案为：
一种氧化铪掺杂氧化铈栅电介质材料，是在单晶n型Si片上沉积氧化铪掺杂氧化铈单晶薄膜，所述的氧化铪掺杂氧化铈是指在氧化铈中掺杂有10～20％摩尔比的氧化铪。
上述栅电介质材料中所述的单晶薄膜的厚度为5～25nm。
上述栅电介质材料，通过如下方法制备：
(1)、将氧化铪掺杂氧化铈的陶瓷表面采用激光进行预溅射3～15分钟，作为最后沉积薄膜的靶材；
(2)、将采用RCA标准清洗工艺洗干净的单晶n型Si片(电阻系数为2～5Ω·cm)去除表面氧化层，放入脉冲激光沉积设备；
(3)、在衬底温度为450～700℃，靶和基片的距离为30～70mm的条件下，首先在1×10-5～6×10-5Torr压力下沉积3nm厚，随后向真空仓内通入氧气，在50～300mTorr压力下继续沉积2～22nm厚，得到总厚度为5～25nm厚的氧化铪掺杂氧化铈的单晶薄膜，然后在总压为1×10-7～6×10-7Torr的高真空环境下缓慢冷却到室温，即得本发明高介电常数栅电介质材料。
上述栅电介质材料步骤(1)中所述的氧化铪掺杂氧化铈栅的陶瓷是指在氧化铈中掺杂有10～20％摩尔比的氧化铪。
上述栅电介质材料步骤(1)中所述的预溅射的时间优选为5～10分钟，更优选为8～10分钟。
上述栅电介质材料步骤(2)中所述的去除表面氧化层所用的溶液是HF酸水溶液，其浓度为2～10％。
上述栅电介质材料步骤(3)中所述的靶和基片的距离优选为40～70mm；更优选为40～60mm。
上述栅电介质材料步骤(3)中所述的衬底温度优选为500～700℃。
上述栅电介质材料步骤(3)中所述的冷却时的总压优选为2×10-7～6×10-7Torr。
上述氧化铪掺杂氧化铈栅电介质材料的制备方法，包括下列步骤：
(1)、将氧化铪掺杂氧化铈的陶瓷表面采用激光进行预溅射3～15分钟，作为最后沉积薄膜的靶材；
(2)、将采用RCA标准清洗工艺洗干净的单晶n型Si片(电阻系数为2～5Ω·cm)去除表面氧化层，放入脉冲激光沉积设备；
(3)、在衬底温度为450～700℃，靶和基片的距离为30～70mm的条件下，首先在6×10-5Torr压力下沉积3nm厚，随后向真空仓内通入氧气，在50～300mTorr压力下继续沉积2～22nm厚，得到总厚度为5～25nm厚的氧化铪掺杂氧化铈的单晶薄膜，然后在总压为1×10-7～6×10-7Torr的高真空环境下缓慢冷却到室温，可得本发明高介电常数栅电介质材料。
上述制备方法步骤(1)中所述氧化铪掺杂氧化铈栅的陶瓷是指在氧化铈中掺杂有10～20％摩尔比的氧化铪。
上述制备方法步骤(1)中所述的预溅射的时间优选为5～15分钟，更优选为5～10分钟。
上述制备方法步骤(2)中所述的去除表面氧化层所用的溶液是HF酸水溶液，其浓度为2～10％。
上述制备方法步骤(3)中所述的总压范围优选为6×10-5～3×105Torr；更优选为1×10-5～3×105Torr。
上述制备方法步骤(3)中所述的靶和基片的距离优选为40～70mm；更优选为40～60mm。
上述制备方法步骤(3)中所述的衬底温度优选为500～700℃。
上述制备方法步骤(3)中所述的冷却时的总压优选为2×10-7～6×10-7Torr。
所述的氧化铪掺杂氧化铈陶瓷靶材，按照如下方法制备：
(1)、按照含10～20％摩尔比的氧化铪比例将纯度为99.99％的氧化铈和氧化铪粉末混合，并在两种粉末的混合物中添加乙醇或者丙酮，然后在转速为100～250转/分钟条件下进行球磨18～24小时，使两种粉末混合均匀；
(2)、将步骤(1)中所得的混合粉末进行干燥处理，将干燥得到的粉体用研钵研磨，并按照3％重量比添加浓度为5～8％的聚乙烯醇水溶液，干燥，并过80或100目筛网；
(3)、在10～35MPa压力下将上述步骤(2)所得粉末压制成直径为35～72毫米、厚度为3～5毫米的薄片；将步骤(2)所得的干燥粉体铺在Al2O3坩埚底部，将压制好的薄片放入，并用相同的干燥粉体覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以5～10℃/分钟的升温速率从室温升至1300～1400℃，烧结4～6小时，再以5～10℃/分钟的降温速率降至室温，即得氧化铪掺杂氧化铈陶瓷靶材。
本发明具有的优点和有益效果：(1)本发明所制备的栅电介质薄膜从晶体结构上看为单晶薄膜，仅具有单一的(111)取向，与衬底材料的取向关系为(111)HDC//(001)Si和[110]HDC//[110]Si；(2)本发明介质薄膜具有非常小的漏电流密度，掺杂10～20％摩尔的氧化铪的氧化铈薄膜材料的介电常数为18.5～23，25nm厚度的掺杂18％摩尔的氧化铪的氧化铈单晶薄膜在偏压为1伏的时候，其漏电流密度仅为1.25×10-6A/cm2；(3)该发明方法可靠，重复性好，所制备陶瓷薄膜适合高κ栅介质使用，可作为高κ栅介质的候选材料之一。
附图说明
图1为掺杂有18％摩尔比氧化铪的氧化铈单晶薄膜的XRD谱图；
图2Agilent 4294A精密阻抗分析仪测试得到的氧化铪掺杂氧化铈栅电介质材料MOS电容结构的一系列高频C-V(电容-电压)曲线图；
图3Keithley 2400源表测试得到的单晶薄膜漏电流性能的曲线图。
具体实施方式
实施例1
氧化铪掺杂氧化铈陶瓷靶材的制备，包括下列步骤：
(1)首先按照化学计量比称量高纯(99.99％)氧化铈和氧化铪(氧化铪的用量为18％摩尔比)共计120克粉末，在两种粉末的混合物中添加乙醇，在150转/分钟下进行球磨24小时，使两种粉末混合均匀。
(2)将步骤(1)所得的粉体在110℃进行干燥处理，将干燥后的粉体用研钵研磨，并添加浓度为6％的聚乙烯醇水溶液2.4克，干燥，并过100目筛网。
(3)用15Mpa的压力将上述粉末压制成直径35毫米，厚度3毫米的薄片。
(4)放入密闭Al2O3坩埚，并用相同粉体掩埋。
(5)将坩埚放入马弗炉中，以5℃/分钟的升温速率从室温升至1400℃，烧结4小时，再以5℃/分钟的降温速率降至室温，得到氧化铪掺杂氧化铈陶瓷靶材。
实施例2
氧化铪掺杂氧化铈栅电介质材料的制备
(1)在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材，将表面采用激光进行预溅射5分钟；
(2)将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2％浓度的HF酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。
(3)在衬底温度为450℃，靶和基片的距离为40mm的条件下，采用两步法来完成，第一步在6×10-5Torr沉积3nm厚，随后向真空仓内通入氧气，气压达到200mTorr，继续沉积3nm厚，得到总厚度为5nm厚的掺杂18％摩尔比的氧化铪的氧化铈新型介电单晶薄膜，沉积完毕后，在总压为6×10-7Torr的高真空环境下缓慢冷却到室温，即得氧化铪掺杂氧化铈栅电介质材料。
实施例3
氧化铪掺杂氧化铈栅电介质材料的制备
(1)在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材，将表面采用激光进行预溅射5分钟；
(2)将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2％浓度的HF酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。
(3)在衬底温度为550℃，靶和基片的距离为40mm的条件下，采用两步法来完成，第一步在6×10-5Torr沉积3nm厚，随后向真空仓内通入氧气，气压达到200mTorr，继续沉积4.5nm厚，得到总厚度为7.5nm厚的氧化铪掺杂氧化铈介电单晶薄膜，沉积完毕后，在总压为6×10-7Torr的高真空环境下缓慢冷却到室温，即得氧化铪掺杂氧化铈栅电介质材料。
实施例4
氧化铪掺杂氧化铈栅电介质材料的制备
(1)在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材，将表面采用激光进行预溅射5分钟；
(2)将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2％浓度的HF酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。
(3)在衬底温度为600℃，靶和基片的距离为40mm的条件下，采用两步法来完成，第一步在6×10-5Torr沉积3nm厚，随后向真空仓内通入氧气，气压达到200mTorr，继续沉积7nm厚，得到总厚度为10nm厚的氧化铪掺杂氧化铈介电单晶薄膜，沉积完毕后，在总压为6×10-7Torr的高真空环境下缓慢冷却到室温，即得氧化铪掺杂氧化铈栅电介质材料。
实施例5
氧化铪掺杂氧化铈栅电介质材料的制备
(1)在脉冲激光沉积设备中采用实施例1的氧化铪掺杂氧化铈陶瓷靶材，将表面采用激光进行预溅射5分钟；
(2)将采用RCA标准清洗工艺洗干净的n型单晶Si片，使用2％浓度的HF酸水溶液去除原生氧化层，放入脉冲激光沉积设备，作为沉积薄膜衬底材料。
(3)在衬底温度为700℃，靶和基片的距离为40mm的条件下，采用两步法来完成，第一步在6×10-5Torr沉积3nm厚，随后向真空仓内通入氧气，气压达到200mTorr，继续沉积22nm厚，得到总厚度为25nm厚的氧化铪掺杂氧化铈介电单晶薄膜，沉积完毕后，在总压为6×10-7Torr的高真空环境下缓慢冷却到室温，即得氧化铪掺杂氧化铈栅电介质材料。
实施例6
氧化铪掺杂氧化铈单晶薄膜的结构和电性能的证明试验
(1)对于实施例(5)所制备的氧化铪掺杂氧化铈新型介电薄膜，采用X射线衍射分析，结果(见图1)所制备的单晶薄膜仅具有(111)取向，并且结晶性能良好，没有任何硅化物之类的杂质相产生。
(2)对于实施例(2、3、4、5)所制备的氧化铪掺杂氧化铈介电单晶薄膜的电性能测量，采用MOS结构来对所制备的薄膜的电性能作进一步表征。在衬底单晶Si的背面，采用射频溅射沉积技术，沉积厚度为100nm的金属铂涂层，作为MOS结构的背电极，随后通过带有直径为100um的金属掩模模板，在上述单晶薄膜上面沉积50nm厚度的金属铂圆点，作为MOS结构的上电极。
(3)在探针台上，分别将两个探针扎在包含有上述单晶薄膜的MOS结构的上下两个金属铂电极上。采用Agilent 4294A精密阻抗分析仪和Keithley 2400源表对对于实施例2、3、4、5所制样品的MOS结构电容和漏电流性能进行测试，结果(见图2和图3)对于本发明所得的氧化铪掺杂氧化铈单晶薄膜，可得到其介电常数为19.5，厚度为25nm的单晶薄膜在1伏偏压时，具有非常小的漏电流密度，仅为1.25×10-6A/cm2，说明具有适合高κ栅介质使用的介电常数和抑制漏电流的能力。
Claims (9)
1、一种氧化铪掺杂氧化铈栅电介质材料，其特征在于在单晶n型Si片上沉积氧化铪掺杂氧化铈单晶薄膜，所述的氧化铪掺杂氧化铈是指在氧化铈中掺杂有10～20％摩尔比的氧化铪。
2、按照权利要求1所述的栅电介质材料，其特征在于所述的单晶薄膜的厚度为5～25nm。
3、按照权利要求1或2所述的栅电介质材料，通过如下方法制备：
(1)、将氧化铪掺杂氧化铈的表面采用激光进行预溅射3～15分钟，作为最后沉积薄膜的靶材；
(2)、将采用RCA标准清洗工艺洗干净的单晶n型Si片去除表面氧化层，放入脉冲激光沉积设备；
(3)、在衬底温度为450～700℃，靶和基片的距离为30～70mm的条件下，首先在1×10-5～6×10-5Torr压力下沉积3nm厚，随后向真空仓内通入氧气，在50～300mTorr压力下继续沉积2～22nm厚，得到总厚度为5～25nm厚的氧化铪掺杂氧化铈的单晶薄膜，然后在总压为1×10-7～6×10-7Torr的高真空环境下缓慢冷却到室温，即得高介电常数栅电介质材料。
4、按照权利要求3所述的栅电介质材料，其特征在于其步骤(1)中所述的预溅射的时间为5～10分钟。
5、按照权利要求4所述的栅电介质材料，其特征在于其步骤(3)中所述的靶和基片的距离为40～70mm。
6、按照权利要求5所述的栅电介质材料，其特征在于其步骤(3)中所述的衬底温度为500～700℃。
7、按照权利要求6所述的栅电介质材料，其特征在于其步骤(3)中所述的冷却时的总压为2×10-7～6×10-7Torr。
8、权利要求1或2所述的栅电介质材料的制备方法，包括下列步骤：
(1)、将氧化铪掺杂氧化铈表面采用激光进行预溅射3～15分钟，作为最后沉积薄膜的靶材；
(2)、将采用RCA标准清洗工艺洗干净的单晶n型Si片去除表面氧化层，放入脉冲激光沉积设备；
(3)、在衬底温度为450～700℃，靶和基片的距离为30～70mm的条件下，首先在6×10-5Torr压力下沉积3nm厚，随后向真空仓内通入氧气，在50～300mTorr压力下继续沉积2～22nm厚，得到总厚度为5～25nm厚的氧化铪掺杂氧化铈的单晶薄膜，然后在总压为1×10-7～6×10-7Torr的高真空环境下缓慢冷却到室温，可得高介电常数栅电介质材料。
9、权利要求3所述的栅电介质材料，其特征在于所述的氧化铪掺杂氧化铈按照如下方法制备：
(1)、按照含10～20％摩尔比的氧化铪比例将纯度为99.99％的氧化铈和氧化铪粉末混合，并在两种粉末的混合物中添加乙醇或者丙酮，然后在转速为100～250转/分钟条件下进行球磨18～24小时，使两种粉末混合均匀；
(2)、将步骤(1)中所得的混合粉末进行干燥处理，将干燥得到的粉体用研钵研磨，并按照3％重量比添加浓度为5～8％的聚乙烯醇水溶液，干燥，并过80或100目筛网；
(3)、在10～35MPa压力下将上述步骤(2)所得粉末压制成直径为35～72毫米、厚度为3～5毫米的薄片；将步骤(2)所得的干燥粉体铺在Al2O3坩埚底部，将压制好的薄片放入，并用相同的干燥粉体覆盖薄片，盖上陶瓷坩埚盖，随后将坩埚放入马弗炉中，以5～10℃/分钟的升温速率从室温升至1300～1400℃，烧结4～6小时，再以5～10℃/分钟的降温速率降至室温，即得氧化铪掺杂氧化铈。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810104411A CN100590101C (zh) | 2008-04-18 | 2008-04-18 | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810104411A CN100590101C (zh) | 2008-04-18 | 2008-04-18 | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101265125A CN101265125A (zh) | 2008-09-17 |
| CN100590101C true CN100590101C (zh) | 2010-02-17 |
Family
ID=39987847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810104411A Active CN100590101C (zh) | 2008-04-18 | 2008-04-18 | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100590101C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446969B (zh) * | 2010-10-13 | 2015-03-18 | 中国科学院微电子研究所 | 半导体器件及其形成方法 |
| CN102456725B (zh) * | 2010-10-28 | 2013-11-06 | 北京有色金属研究总院 | 一种单晶高k栅介质材料及其制备方法 |
| CN102732954B (zh) * | 2011-03-31 | 2015-06-10 | 北京有色金属研究总院 | 一种单晶高k栅介质材料及其制备方法 |
| CN104178150A (zh) * | 2013-05-23 | 2014-12-03 | 海洋王照明科技股份有限公司 | 钐掺杂二氧化铪基的发光薄膜及其制备方法和电致发光器件 |
| CN103255369B (zh) * | 2013-06-07 | 2016-06-22 | 上海超导科技股份有限公司 | 一种金属基带上适用于IBAD-MgO生长的简化阻挡层及其制备方法 |
| CN106756787B (zh) * | 2016-11-24 | 2019-05-14 | 电子科技大学 | 一种可调控磁光光谱的磁光材料及其制备方法 |
| CN111370576B (zh) * | 2020-03-18 | 2023-04-07 | 电子科技大学 | 一种利用PLD制备Al掺杂Hf0.5Zr0.5O2铁电薄膜电容器的方法 |
-
2008
- 2008-04-18 CN CN200810104411A patent/CN100590101C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101265125A (zh) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100590101C (zh) | 一种氧化铪掺杂氧化铈栅电介质材料及其制备方法 | |
| Lu et al. | Structure and dielectric properties of amorphous LaAlO 3 and LaAlO x N y films as alternative gate dielectric materials | |
| Xiang et al. | Characteristics of LaAlO 3/Si (100) deposited under various oxygen pressures | |
| Zhang et al. | Intermediate-temperature ionic conductivity of ceria-based solid solutions as a function of gadolinia and silica contents | |
| Zhao et al. | Effects of oxygen vacancy on the electronic structure and multiferroics in sol–gel derived Pb 0.8 Co 0.2 TiO 3 thin films | |
| Irene et al. | Some properties of chemically vapor deposited films of Al x O y N z on silicon | |
| CN101692463A (zh) | 一种混合纳米晶存储器的电容结构及其制备方法 | |
| CN102054858B (zh) | 一种非晶三元高k栅介质材料及其制备方法 | |
| CN101660128A (zh) | 一种栅电介质材料立方相HfO2薄膜及其制备方法 | |
| Luo et al. | Large remanent polarization in Ta-doped HfO2 thin films by reactive sputtering | |
| Tsoutsou et al. | Stabilization of very high-k tetragonal phase in Ge-doped ZrO2 films grown by atomic oxygen beam deposition | |
| CN108409318A (zh) | 一种禁带宽度可调的锡酸锶钴薄膜的制备方法 | |
| Hu et al. | Epitaxial growth and capacitance-voltage characteristics of BiFeO3/CeO2/yttria-stabilized zirconia/Si (001) heterostructure | |
| CN102456725B (zh) | 一种单晶高k栅介质材料及其制备方法 | |
| CN101635308B (zh) | 高k栅介质材料及其制备方法 | |
| Naito et al. | Undoped cuprate superconductors—band superconductors or oxygen-doped Mott-Hubbard superconductors? | |
| Liu et al. | Epitaxial BiFe0. 95Mn0. 05O3 thin films on transparent La0. 07Ba0. 93SnO3 electrodes | |
| CN109338321A (zh) | 一种异质结薄膜的制备方法 | |
| Brosha et al. | In situ growth and characterization of La0. 8Sr0. 2CoO3 perovskite mixed conductor films | |
| Chen et al. | Structural and electrical properties of Pb (Zr0. 53Ti0. 47) O3 films prepared on La0. 5Sr0. 5CoO3 coated Si substrates | |
| Chandra et al. | Mixed high dielectric constant layers for MOS devices | |
| Li et al. | Study on annealing effect of Ti-doped Gd2O3 films for high k dielectrics | |
| Tang et al. | Microstructure and electrical properties of CeO2 ultra-thin films for MFIS FeRAM applications | |
| Wang et al. | Effects of oriented growth on properties of Ag/Bi 4 Ti 3 O 12/p-Si heterostructure prepared by Sol-Gel method with rapid thermal annealing techniques | |
| Wang et al. | Dielectric Properties of Bi 2 Ti 2 O 7 Films Grown on Si (100) Substrate by APMOCVD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190402 Address after: 101407 No. 11 Xingke East Street, Yanqi Economic Development Zone, Huairou District, Beijing Patentee after: Research Institute of engineering and Technology Co., Ltd. Address before: No. 2, Xinjie street, Xicheng District, Beijing, Beijing Patentee before: General Research Institute for Nonferrous Metals |
|
| TR01 | Transfer of patent right |