CN100431146C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100431146C
CN100431146C CNB200510069092XA CN200510069092A CN100431146C CN 100431146 C CN100431146 C CN 100431146C CN B200510069092X A CNB200510069092X A CN B200510069092XA CN 200510069092 A CN200510069092 A CN 200510069092A CN 100431146 C CN100431146 C CN 100431146C
Authority
CN
China
Prior art keywords
outside terminal
electric conductor
semiconductor device
insulator
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510069092XA
Other languages
English (en)
Other versions
CN1705116A (zh
Inventor
阿部雅彰
木岛一博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1705116A publication Critical patent/CN1705116A/zh
Application granted granted Critical
Publication of CN100431146C publication Critical patent/CN100431146C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的目的是防止不同电位导电体的导通。本发明的半导体装置包括，半导体衬底(10)，设置有集成电路(12)；积层体，设置在半导体衬底(10)上，包括导电体(36、38、40、52)以及绝缘体(50)；外部端子(60)，设置在积层体上。在外部端子(60)的正下面分别与一个绝缘体的上面和下面接触、并具有在外部端子的正下面相互重叠的部分的一对导电体(36、52)，全部电连接。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置包括电导电体以及绝缘体的层积结构。为了防止不同电位导电体的导通，绝缘体需要维持绝缘性能，但是，在现有技术中，难以实现。
专利文献1：特开2002-198374号公报
发明内容
本发明的目的是防止不同电位导电体的导通。
根据本发明的半导体装置，包括：半导体衬底，其具有集成电路；积层体，设置在所述半导体衬底，包括多层导电体以及一层或多层绝缘体；外部端子，设置在所述积层体上；在所述外部端子的正下面分别与一个所述绝缘体的上面和下面接触、并具有在所述外部端子的正下面相互重叠的部分的一对所述导电体，全部电连接。
根据本发明的半导体装置，包括：半导体衬底，其具有集成电路；积层体，设置在所述半导体衬底，包括多层导电体以及一层或多层绝缘体；外部端子，设置在所述积层体上；在所述外部端子的正下面分别与一个所述绝缘体的上面和下面接触、并电切断的一对所述导电体，全部在所述外部端子的正下面不重叠。
根据本发明的半导体装置，所述集成电路包括电切断所述一对导电体的开关元件，所述开关元件的一部分或全部位于所述外部端子的正下面。
根据本发明的半导体装置，所述外部端子设置在最上层的所述导电体上并电连接，所述最上层的所述导电体比所述外部端子向所述积层体的投影面积小。
附图说明
图1是根据本发明实施形式的半导体装置的一部分的剖面图。
图2是根据本发明实施形式的半导体装置的一部分的平面图。
图3是说明适用于图1和图2所示实施形式的示意图。
图4是示出安装根据本发明实施形式的半导体装置的电路基板的图。
图5示出了包括根据本实施形式的半导体装置、安装其的衬底的半导体封装体。
图6示出了包括根据本实施形式的半导体装置、安装其的衬底、安装衬底的电子面板的电子模块。
图7示出了包括根据本实施形式的半导体装置的电子设备。
图8示出了包括根据本实施形式的半导体装置的电子设备。
具体实施方式
下面，参照附图就本发明的实施方式进行说明。
图1是示出根据本发明的实施形式的半导体装置的一部分的剖面图，图2是示出根据本发明的实施形式的半导体装置的一部分的平面图。
半导体装置具有半导体衬底(例如Si衬底)10。半导体衬底10可以是半导体结晶体。在半导体衬底10中添加杂质，显示出n型或p型导电型。半导体衬底10可以是半导体芯片，也可以是半导体晶片。半导体晶片被切断(例如切成块或划线)而得到半导体芯片。
在半导体衬底10中，装入集成电路12(参照图5)。在半导体晶片中的作为各半导体芯片的部分装入集成电路(用于实现各半导体芯片的功能的单片式集成电路)12。如图1所示，集成电路12可以包括开关元件20。开关元件20可以是保护电路(例如，静电保护电路)或输出驱动器的至少一部分。
在本实施形式中，开关元件20是MOSFET(金属氧化物半导体场效应晶体管，Metal Oxide Semiconductor Field EffectTransistor)。为了构成MOSFET，在半导体衬底10上形成势阱22。势阱22示出与半导体衬底10相反的导电型。在势阱22中，隔着间隔，形成多个扩散区域24、26、28。扩散区域24、26、28是导入杂质的区域，其导入方法可以是热扩散工艺，也可以是离子注入法。在图1所示的例中，在作为漏极区域的一个扩散区域26的左右两侧，有分别作为源极区域的一对扩散区域24、28。扩散区域24、26、28示出与势阱22相反的导电型。在势阱22上，形成绝缘膜(例如SiO2等的氧化膜)30。
在绝缘膜30上邻接扩散区域24、26之间的上方形成电极(以下，也称为栅极电极)32。在绝缘膜30上邻接扩散区域26、28之间的上方形成电极(以下，也称为栅极电极)34。电极32和34都通过绝缘膜30与扩散区域24、26、28电绝缘。虽然未图示，但电极32和34互相电连接。如图2所示，电极32和34被引出而电连接在集成电路12的其他元件。在本实施形式中，电极32和34，通过化学气相沉积法或溅射法由半导体(例如多晶硅)形成，但也可以用其他材料(例如金属)形成。
在一对扩散区域24、28之间的扩散区域26的上方，形成导电体(漏极电极)36。导电体36通过接触部电连接在扩散区域26。在扩散区域26的左右两侧的一对扩散区域24、28的上方，分别形成导电体(源极电极)38、40。导电体38、40分别通过接触部电连接在扩散区域24、28。如图2所示，导电体38、40互相电连接，并电连接在集成电路12的其他元件。在本实施形式中，导电体38、40由金属(例如铝)形成。
一个开关元件20通过元件隔离区域42与其他元件电绝缘。可以用LOCOS(硅的局部氧化，Local Oxidation of Silicon)形成元件隔离区域42。例如，在势阱22上形成的绝缘膜30的厚的部分可以是元件隔离区域42。另外，在绝缘膜30上还可以形成绝缘膜44。
开关元件20根据施加在栅极电极32、34的电压，进行导电体36、38之间的电连接和电切断的切换、以及导电体36、40之间的电连接和电切断的切换。其详细作用过程是MOSFET的公知的作用，因此省略说明。
在导电体36、38、40上形成绝缘体50。绝缘体50覆盖导电体36、38、40。导电体36、38、40与绝缘体50(其下面)接触。绝缘体50由电绝缘材料形成。
在绝缘体50上形成导电体52。导电体52与绝缘体50(其上面)接触。在本实施形式中，导电体52由金属(例如铝)形成。如图2所示，导电体52被引出而电连接在集成电路12的其他元件。导电体52并不限定于图2所示的引出形状，可以是图2的导电体36那样的(小)矩形，也可以包括从导电体36引出的形状部分。
通过贯通绝缘体50的接触部，导电体52与导电体36电连接。导电体52与导电体36重叠。导电体52与导电体38、40电切断。电切断通过开关元件20实现。导电体52不与导电体38、40重叠。
半导体装置包括多层的导电体(导电体36、38、40、52或其他未图示的导电体)以及一层或多层的绝缘体(绝缘体50或其他未图示的绝缘体)的积层体。
形成钝化膜54，以覆盖作为导电体的位于最上层的导电体52中除了其至少一部分的部分。可以将钝化膜54当作积层体的一部分。
在导电体52(从其钝化膜54的露出部)上，设置外部端子(例如凸块，bump)60。导电体52是最上层的导电体，外部端子60设置在积层体上。外部端子60也可以载置在钝化膜54上。
图3是说明适用于上述实施形式的示意图。在图3中，示出了作为导电体的位于最上层的多个导电体72、以及与各个导电体72电连接的外部端子70。多个导电体72被互相电切断(绝缘)。在一个外部端子70的下面(具体地，外部端子70的向积层体的投影面内)，除了设置有与该外部端子70电连接的导电体72，还设置有与其他外部端子70电连接的导电体72。在图1和图2示出的实施形式中，导电体52的与外部端子60之间的电连接部(从钝化膜54的露出部)，比外部端子60的向积层体的投影面小，因而，在外部端子60的正下面(向积层体的投影面内)，适用图3示出的形式，形成与其他外部端子电连接的导电体。作为变形例，设置在多个(例如3个)外部端子70的下面的导电体72，可以是最上层之外的导电层，也可以组合最上层以及最上层之外的导电层而构成。
在本实施形式中，在外部端子60的正下面(向外部端子60的积层体的投影面内，以下相同)分别与一个绝缘体(例如绝缘体50)的上面和下面接触的同时，具有在外部端子60的正下面相互重叠的部分的一对导电体(例如具有导电体36、52或其他未图示的导电体的时候是其他一对的组合)，都电连接。绝缘体50的绝缘性能劣化时，重叠的部分比不重叠的部分容易电导通。但是，即使重叠的部分电导通，但由于一对导电体36、52原本电连接，因而不会有障碍。
在本实施形式中，在外部端子60的正下面分别与一个绝缘体(例如绝缘体50)的上面和下面接触的同时电切断的一对导电体(例如具有一对导电体38、52和一对导电体40、52或其他未图示的导电体的时候是其他一对的组合)，都在外部端子60的正下面不重叠。绝缘体50的绝缘性能劣化时，不重叠的部分比重叠的部分不容易电导通。因此，电切断的一对导电体38、52(或一对导电体40、52)不容易电导通。
在本说明书中，“导电体”除了指由导电材料(例如金属)构成的部件的狭义的解释之外，也可以是包括由即使不是导电材料但可以通电的材料(例如半导体)形成、并以通电为目的形成的部件(例如电极32、34)的广义的解释。例如，电极32、34中的任一个和导电体36、38、40中的任一个组合而形成的一对部件也可以解释为上述的“一对导电体”。
在本实施形式中，设置开关元件20时，使其一部分或全部被包括在外部端子60的正下面(换句话说，向外部端子60的积层体的投影面内)。
在图4中，示出了安装根据本实施形式的半导体装置(半导体衬底10为半导体芯片时)100的电路基板200。安装状态例如是倒装晶片结合，在电路基板200，形成未图示的配线图案。
在图5中，示出了包括根据本实施形式的半导体装置(半导体衬底10为半导体芯片时)100、安装(例如，侧焊)其的衬底(例如，陶瓷衬底或软衬底等)300的半导体封装体。半导体封装体被安装在电路基板400上。
在图6中，示出了包括根据本实施形式的半导体装置(半导体衬底10为半导体芯片时)100、安装其的衬底500、安装衬底500的电子面板(例如，液晶面板或电发光面板)600的电子模块。由半导体装置100和衬底500构成TCP(薄膜封装体，Tape CarrierPackage)。
作为包括根据本实施形式的半导体装置的电子设备，图7示出了笔记本电脑700，图8示出了手机800。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
符号说明
10半导体衬底 12集成电路 20开关元件 22势阱 24扩散区域 28扩散区域 30绝缘膜 32电极 34电极 36导电体 38导电体 40导电体 42元件隔离区域 44绝缘膜 50绝缘体 52导电体 54钝化膜 60外部端子 70外部端子 72导电体 100半导体装置 200电路基板 300衬底 400电路基板 500衬底 600电子面板 700笔记本电脑 800手机

Claims (3)

1.一种半导体装置，包括：
半导体衬底，设置有集成电路；
积层体，设置在所述半导体衬底上，包括多层导体以及一层或多层绝缘体；
外部端子，设置在所述积层体上；
在所述外部端子的正下面具有分别与一个所述绝缘体的上面和下面接触、并在所述外部端子的正下面相互重叠的一对导体，所述外部端子与所述相互重叠的一对导体全部电连接，
在所述外部端子的正下面设置有电分离的一对不重叠的导体，所述电分离的一对不重叠的导体在所述外部端子的正下面分别与一个所述绝缘体的上面和下面接触。
2.根据权利要求1所述的半导体装置，其中，所述集成电路包括电控制所述对不重叠的导体的电流通的开关元件，所述开关元件的一部分或全部位于所述外部端子的正下面。
3.根据权利要求2所述的半导体装置，其中，所述外部端子设置在最上层的所述导体上并被电连接，所述最上层的所述导体比所述外部端子向所述积层体的投影面积小。
CNB200510069092XA 2004-06-01 2005-05-10 半导体装置 Expired - Fee Related CN100431146C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004163010 2004-06-01
JP2004163010A JP4257526B2 (ja) 2004-06-01 2004-06-01 半導体装置
JP2004-163010 2004-06-01

Publications (2)

Publication Number Publication Date
CN1705116A CN1705116A (zh) 2005-12-07
CN100431146C true CN100431146C (zh) 2008-11-05

Family

ID=35424277

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510069092XA Expired - Fee Related CN100431146C (zh) 2004-06-01 2005-05-10 半导体装置

Country Status (3)

Country Link
US (2) US20050263889A1 (zh)
JP (1) JP4257526B2 (zh)
CN (1) CN100431146C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
US10481709B2 (en) * 2016-11-03 2019-11-19 Jui-Jen Yueh Electronic device
CN117949516A (zh) * 2024-03-22 2024-04-30 山西天和盛环境检测股份有限公司 一种水体检测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
JPH09283525A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd 半導体装置
US5751065A (en) * 1993-08-05 1998-05-12 Lucent Technologies Inc. Integrated circuit with active devices under bond pads
CN1307363A (zh) * 2000-01-12 2001-08-08 三菱电机株式会社 半导体器件及其制造方法、化学机械研磨装置和方法
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110810A (ja) * 1999-10-06 2001-04-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2002198374A (ja) 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
KR100390905B1 (ko) * 2001-05-10 2003-07-12 주식회사 하이닉스반도체 반도체 메모리 소자의 센스앰프 레이아웃 구조
DE10139956A1 (de) * 2001-08-21 2003-03-13 Koninkl Philips Electronics Nv ESD Schutz für CMOS-Ausgangsstufe
JP2004153003A (ja) * 2002-10-30 2004-05-27 Sanyo Electric Co Ltd 不揮発性半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5751065A (en) * 1993-08-05 1998-05-12 Lucent Technologies Inc. Integrated circuit with active devices under bond pads
JPH09283525A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd 半導体装置
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
CN1307363A (zh) * 2000-01-12 2001-08-08 三菱电机株式会社 半导体器件及其制造方法、化学机械研磨装置和方法

Also Published As

Publication number Publication date
JP4257526B2 (ja) 2009-04-22
US20080088024A1 (en) 2008-04-17
US7936071B2 (en) 2011-05-03
CN1705116A (zh) 2005-12-07
US20050263889A1 (en) 2005-12-01
JP2005347381A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
US5246870A (en) Method for making an improved high voltage thin film transistor having a linear doping profile
EP0700091B1 (en) Integrated compact capacitor-resistor/inductor configuration
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
CN100521161C (zh) 半导体器件的制造方法以及半导体器件
CN1823413A (zh) 具有相对边电触点的半导体器件及其制造方法
CN113782546B (zh) 显示面板和显示装置
JPH11282012A (ja) アクティブマトリクス基板および液晶表示装置
CN111146212B (zh) 半导体基板
CN100431146C (zh) 半导体装置
KR100209979B1 (ko) 반도체 장치
US20160133702A1 (en) Semiconductor device and method of manufacturing the same
CN205810810U (zh) 一种静电保护电路、阵列基板及显示装置
JP3820743B2 (ja) アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置
CN110634843B (zh) 薄膜晶体管及其制作方法、显示面板
US6624515B1 (en) Microelectronic die including low RC under-layer interconnects
JPH07123138B2 (ja) 半導体装置の製造方法
CN112271183A (zh) 一种阵列基板及其制造方法
CN110277413A (zh) 半导体装置及其制造方法
EP3497714A1 (en) A semiconductor device including monolithically integrated pmos and nmos transistors
CN107422550B (zh) Pin及其制造方法、显示面板
JP3279969B2 (ja) Ｔｆｔアレイ基板およびその製造方法並びに液晶表示装置
JP2000269425A (ja) 半導体装置
US7242061B2 (en) Semiconductor device
KR100311179B1 (ko) 모스캐패시터
JP3233076B2 (ja) アクティブマトリクス液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20170510

CF01 Termination of patent right due to non-payment of annual fee