CN100428433C - 电性连接垫的结构 - Google Patents

电性连接垫的结构 Download PDF

Info

Publication number
CN100428433C
CN100428433C CNB200510079606XA CN200510079606A CN100428433C CN 100428433 C CN100428433 C CN 100428433C CN B200510079606X A CNB200510079606X A CN B200510079606XA CN 200510079606 A CN200510079606 A CN 200510079606A CN 100428433 C CN100428433 C CN 100428433C
Authority
CN
China
Prior art keywords
connection gasket
projection
electric connection
peristome
drive integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200510079606XA
Other languages
English (en)
Other versions
CN1885516A (zh
Inventor
李竹盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Priority to CNB200510079606XA priority Critical patent/CN100428433C/zh
Publication of CN1885516A publication Critical patent/CN1885516A/zh
Application granted granted Critical
Publication of CN100428433C publication Critical patent/CN100428433C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种电性连接垫结构，其将一绝缘层设置在连接垫上方后，该绝缘层通过光刻制造工艺形成多个连接垫开口部，由此这些开口部露出小面积的连接垫表面，而当该金凸块在该绝缘层上方形成时，通过该连接垫开口部与连接垫形成电性连接。由此，当该金凸块在这些连接垫开口部及其外围的绝缘层上形成时，就减少了单一连接垫开口部对该金凸块表面所产生的下陷影响，使该金凸块具有一非常平坦的表面。

Description

电性连接垫的结构
技术领域
本发明涉及一电性连接垫的结构，主要是针对玻璃芯片倒装封装(Chip on Glass，COG)中，使得在驱动集成电路(IC)上用以电性连接的金凸块具有一非常平坦的表面。
背景技术
液晶显示器与传统阴极射线管(CRT)相比具有低电压驱动、低功耗、显示容量大、低辐射及轻薄等特性，所以被广泛地应用在各种影音设备及通讯设备上。该液晶显示器的驱动集成电路的封装方式也由早期的芯片直接封装(Chip on Board，COB)、卷带式封装(Tape Carrier Bonding，TAB)发展到如今的玻璃芯片倒装(Chip onGlass，COG)、薄膜芯片倒装(Chip on Film，COF)等封装方式。
请参阅图1，是一种玻璃芯片倒装结构的压接示意图。该玻璃芯片倒装结构包括一驱动集成电路(IC)11、一异向导电膜12及一玻璃基板13。该驱动集成电路11上具有多个金凸块(gold bump)111，且该玻璃基板13上具多个与这些金凸块111的数目及位置相对应的由导电薄膜形成的电极131，该异向导电膜(AnisotropicConductive Film，ACF)12由黏合剂(binder)121及位于其中的导电粒子(conductive particles)122组成。该玻璃芯片倒装封装结构是通过该异向导电膜12使驱动集成电路11的金凸块111与玻璃基板13上的电极131压接导通。
该玻璃芯片倒装结构的压接方式为，首先，提供该玻璃基板13，且该玻璃基板13上具有多个导电薄膜形成的电极131；将该异向导电膜12黏覆在该玻璃基板13上；将该驱动集成电路11置于该异向导电膜12上，该驱动集成电路11上具有多个金凸块111，这些金凸块111分别与玻璃基板13上的电极131相对应。然后在一定温度、速度及压力条件下，对上述结构进行预压及本压(main bonding)操作，使驱动集成电路11的金凸块111通过该异向导电膜12的导电粒子122与该玻璃基板13的电极131电性连接，并通过黏合剂121将驱动集成电路11与玻璃基板13黏合(如图2所示)。
该异向导电膜12的主要特点在于Z轴(厚度)方向有电性导通，而水平方向不导通的特性，因此只要导电粒子122足够小或相互很好地绝缘，即可达到各金凸块111之间的细间距(fine pitch)的接合效果。
由于目前液晶显示器向着具有更高分辨率的显示方向发展，将面临驱动集成电路11的引脚(pin)数量越来越多的问题，也就是不仅驱动集成电路11上电路的集成度愈来愈高，而且这些金凸块111的数目也越来越多。
所以设计者为减少各金凸块111的间距(pitch)所占的空间，可以利用的地方除了这些电性连接线的布局参量外，还有就是缩小各个金凸块111之间的间距，因为若各金凸块111的间距无法有效地减小，将限制芯片尺寸日趋减小的发展方向。
但是，现今常见的导电粒子122的粒径范围在3～15μm之间，太大的导电粒子122会降低每个电极接触的粒子数，同时容易造成相邻电极因为导电粒子122接触而短路14的情况(如图3所示)。相同地，在缩小各个金凸块111之间的间距后，也会出现上述的问题，所以为了形成细间距，就必须使用小粒径的导电粒子122，如粒径3～4μm的导电粒子122。
但是，如图4所示，该图为示出驱动集成电路11的电性连接垫的示意图，在该驱动集成电路11上的连接垫112通过一绝缘层113通过光刻制造工艺形成一连接垫开口部(pad open)114(请再参阅图5所示)，再通过电镀制造工艺形成一约15～17μm厚度的金凸块111。
而在一般标准的金凸块111与该玻璃基板13的电极131的连接中需压破五粒以上的导电粒子122，因为该金凸块111形成在该连接垫开口部114及其外围的绝缘层113上，所以在一般该金凸块111的表面积约为2000μm2的情况下，由于该绝缘层113的厚度关系，该金凸块111的表面1141将会形成一向下陷约2μm的表面状况，而且一般电镀制造工艺也会因为制造工艺的因素而在同一平面上产生表面±1μm的电镀落差。
综合上面所述，该金凸块111的表面1141最高与最低处将会有4μm的高度落差。这样，3～4μm的小粒径导电粒子122将会因为该表面1141的落差高度而导致该导电粒子122压得不够破而与金凸块111之间的接触面积不够，从而没有产生良好的电性连接效果。
发明内容
由此，本发明的主要目的在于解决该驱动集成电路上这些金凸块的表面平坦化问题，通过该金凸块表面的平坦化，在玻璃芯片倒装封装的压接制造工艺中，使该小粒径导电粒子不会有压的不够破，从而产生接触面积不够的问题，使连接的电极间具有良好的电性连接效果。
本发明的另一目的在于对任何用于玻璃芯片倒装封装的驱动集成电路，在不需改变制造工艺的情况下，可选用具有小粒径的导电粒子的异向导电膜，从而达到缩小各个金凸块之间的细间距的目的，由此可增加驱动集成电路上的电路集成度。
本发明是一种电性连接垫结构，用于玻璃芯片倒装封装的驱动集成电路上，其中该结构包括：一连接垫，位于该驱动集成电路上；一绝缘层，设置在该连接垫上方，且绝缘层通过光刻制造工艺形成多个连接垫开口部，通过该连接垫开口部露出连接垫的小面积表面；一金凸块，在该绝缘层上方形成，其通过该连接垫开口部与该连接垫电性连接。
本发明将原本大面积的连接垫开口部结构改为多个连接垫开口部，通过调整这些连接垫开口部与绝缘层的未开口区域的面积比例，在考虑电性连接的条件下，当金凸块在这些连接垫开口部及其外围的绝缘层上形成时，将会因为这些连接垫开口部的单一区域不大，而减少现有的单一大面积的连接垫开口部所产生的严重下陷的影响，使本发明所形成的金凸块具有一非常平坦的表面。
附图说明
图1是一种现有技术的玻璃芯片倒装封装的压接示意图。
图2是玻璃芯片倒装封装的示意图。
图3是由于导电粒子接触而产生短路的示意图。
图4是现有的驱动集成电路的电性连接垫的示意图。
图5是图4所示的连接垫开口结构的示意图。
图6是本发明的玻璃芯片倒装封装的示意图。
图7是本发明的驱动集成电路的电性连接垫的示意图。
图8是图7所示的连接垫开口结构的示意图。
具体实施方式
有关本实用新型的详细说明及技术内容，现结合附图说明如下：
请参阅图6所示，是本发明的玻璃芯片倒装封装的示意图。该玻璃芯片倒装封装包括一驱动集成电路(IC)21，且该驱动集成电路21上具有多个金凸块211；一玻璃基板23，且该玻璃基板23上具有多个与这些金凸块211的数目及位置相对应的导电薄膜形成的电极231；一异向导电膜22，该异向导电膜22是由黏合剂221及位于其中粒径约3～4μm的小粒径的导电粒子222组成。其中，该玻璃芯片倒装封装是将驱动集成电路21的金凸块211通过该导电粒子222与该玻璃基板23的电极231电性连接，并由黏合剂221将驱动集成电路21与玻璃基板23黏合。
本发明主要是一种电性连接垫结构，是一种对该驱动集成电路21的电性连接垫的改进，使在玻璃芯片倒装封装过程中的这些导电粒子222不会出现压的不够破的情况，而该玻璃基板23的电极231与金凸块211之间具有足够的接触面积，所以具有良好的电性连接效果。
请再参阅图7，是该驱动集成电路21的电性连接垫的示意图，该驱动集成电路21设有用于对外连接的连接垫212。一绝缘层213设置在该连接垫212上方，且该绝缘层213通过光刻制造工艺形成多个小面积的连接垫开口部214，通过这些连接垫开口部214露出该连接垫212的表面(请再参阅图8所示)，其中这些连接垫开口部214之间互不连通，且这些连接垫开口部214区域的总面积必须使该金凸块211与该电极231之间具有标准的电性连接。
而该金凸块211在该绝缘层213的上方形成，通过该连接垫开口部214与该连接垫212电性连接。其中该金凸块211的材料是铜、镍与金中的任意一种材料，或锡铅合金，通过电镀制造工艺形成在15～18μm之间的厚度。
本发明的特征在于将现有的原本大面积的连接垫开口部114(如图5所示)的结构改为多个小面积的连接垫开口部214(如图8所示)。由此，当该金凸块211在这些连接垫开口部214及其外围的绝缘层213上形成时，因为单一小面积的连接垫开口部214的外围的绝缘层213厚度对该金凸块211的表面2141下陷的影响达不到1μm。加上电镀制造工艺的因素而在同一平面上产生±1μm的表面电镀落差，该金凸块211的表面2141最高与最低处的高度落差将达不到2μm，也就是说该金凸块211的表面2141是非常平坦的。
本发明通过多个连接垫开口部214取代现有的单一连接垫开口部114来改善现有的下陷现象，但因为未开口的绝缘层213上表面依然是一平面状态，在该金凸块211与该电极231之间具有产业标准的电性连接的原则下，通过调整总开口(多个连接垫开口部214的区域面积)与绝缘层213的未开口的区域面积的比例，可兼顾该金凸块211与该电极231之间的电性连接与该金凸块211表面2141的平坦化。
在一般产业标准中，在该金凸块211与该玻璃基板23的电极231的连接中需压破五粒以上的导电粒子222，才算是有足够的电性接触面积，而具有良好的电性连接效果。所以本发明在驱动集成电路21上所形成的电性连接垫，因为多个小面积的连接垫开口部214，使该金凸块211的表面2141变得非常平坦，所以当该导电粒子222为粒径是3～4μm的小粒径时，在玻璃芯片倒装封装的压接制造工艺中，该小粒径导电粒子222将不会存在压得不够破、没有足够接触面积的现有缺陷，使得所连接的电极之间具有良好的电性连接效果。
通过本发明的电性连接垫结构，上述小粒径导电粒子222的压破问题得以解决，所以在每一个金凸块211之间的间距符合产业标准中该间距需大于导电粒子222粒径三倍以上的标准。即在不需改变制造工艺的情况下，本发明就可选用具有小粒径的导电粒子222的异向导电膜22，就粒径3μm的导电粒子222而言，各个金凸块211的间距可缩小到10μm，也就是达到细间距的目的，同时可提供驱动集成电路上电路的集成度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (6)

1.一种电性连接垫结构，用于玻璃芯片倒装封装的驱动集成电路(21)上，其特征在于，所述结构包括：
一连接垫(212)，位于所述驱动集成电路(21)上；
一绝缘层(213)，设置在所述连接垫(212)上方，且所述绝缘层(213)通过光刻制造工艺形成多个连接垫开口部(214)，通过所述连接垫开口部(214)露出所述连接垫(212)的小面积表面；
一金凸块(211)，在所述绝缘层(213)上方形成，通过所述连接垫开口部(214)与所述连接垫(212)电性连接。
2.根据权利要求1所述的电性连接垫结构，其特征在于，所述连接垫开口部(214)之间互不连通，且所述连接垫开口部(214)区域的总面积必须使所述金凸块(211)与一玻璃基板(23)上相对应的电极(231)之间电性连接。
3.根据权利要求1所述的电性连接垫结构，其特征在于，所述金凸块(211)通过电镀制造工艺形成。
4.根据权利要求1所述的电性连接垫结构，其特征在于，所述金凸块(211)的材料是铜、镍与金中的任意一种。
5.根据权利要求1所述的电性连接垫结构，其特征在于，所述金凸块(211)的材料是锡铅合金。
6.根据权利要求1所述的电性连接垫结构，其特征在于，所述金凸块(211)的厚度在15～18μm之间。
CNB200510079606XA 2005-06-23 2005-06-23 电性连接垫的结构 Active CN100428433C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510079606XA CN100428433C (zh) 2005-06-23 2005-06-23 电性连接垫的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510079606XA CN100428433C (zh) 2005-06-23 2005-06-23 电性连接垫的结构

Publications (2)

Publication Number Publication Date
CN1885516A CN1885516A (zh) 2006-12-27
CN100428433C true CN100428433C (zh) 2008-10-22

Family

ID=37583598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510079606XA Active CN100428433C (zh) 2005-06-23 2005-06-23 电性连接垫的结构

Country Status (1)

Country Link
CN (1) CN100428433C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582386B (zh) * 2008-05-14 2011-08-03 俞宛伶 在半导体元件形成金属凸块与密封的方法
CN101988994B (zh) * 2009-07-30 2012-12-05 瀚宇彩晶股份有限公司 焊垫、晶片-基板接合的封装构造及液晶显示面板
TWI434383B (zh) * 2010-12-13 2014-04-11 Ili Technology Corp 電性連接墊結構及包含有複數個電性連接墊結構的積體電路
CN103117236A (zh) * 2013-02-25 2013-05-22 江苏汇成光电有限公司 一种图形化金凸块的制作工艺
CN106154594B (zh) * 2015-03-31 2019-08-13 鸿富锦精密工业（深圳）有限公司 电连接结构及阵列基板
CN109786349B (zh) * 2018-01-11 2020-11-03 苏州能讯高能半导体有限公司 一种排气式器件以及器件焊接结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357701A (ja) * 1999-06-16 2000-12-26 Seiko Epson Corp 半導体装置及びその製造方法
JP2004228295A (ja) * 2003-01-22 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20040222520A1 (en) * 2002-09-19 2004-11-11 Yonggang Jin Integrated circuit package with flat metal bump and manufacturing method therefor
CN1567069A (zh) * 2003-07-08 2005-01-19 鸿富锦精密工业（深圳）有限公司 玻璃覆晶结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357701A (ja) * 1999-06-16 2000-12-26 Seiko Epson Corp 半導体装置及びその製造方法
US20040222520A1 (en) * 2002-09-19 2004-11-11 Yonggang Jin Integrated circuit package with flat metal bump and manufacturing method therefor
JP2004228295A (ja) * 2003-01-22 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1567069A (zh) * 2003-07-08 2005-01-19 鸿富锦精密工业（深圳）有限公司 玻璃覆晶结构

Also Published As

Publication number Publication date
CN1885516A (zh) 2006-12-27

Similar Documents

Publication Publication Date Title
CN100428433C (zh) 电性连接垫的结构
CN101310570B (zh) 安装基板以及电子设备
CN100421249C (zh) 层积半导体芯片的半导体装置及其制造方法
CN101601127B (zh) 导电性凸起及其制造方法以及电子部件安装结构体
CN109817769B (zh) 一种新型led芯片封装制作方法
CN102386104A (zh) 四边扁平无接脚封装方法
CN203103285U (zh) 一种高密度蚀刻引线框架fcaaqfn封装件
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
CN103094240A (zh) 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺
CN102543894B (zh) 电性连接垫结构及包含有多个电性连接垫结构的集成电路
CN100479139C (zh) 驱动器芯片和显示设备
CN101383335B (zh) 半导体封装基板及其制作方法
CN115394763A (zh) 显示模组及其制作方法
CN104882531A (zh) 一种led集成发光模组
CN100416343C (zh) 增加金属连线可靠度的结构
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN100470748C (zh) 晶圆级封装方法
TWI240400B (en) Method for fabricating a packaging substrate
CN103137581B (zh) 具有导电凸块的半导体装置、封装结构及制法
CN101527294A (zh) 驱动集成电路基板的散热层的制造方法与结构
TWI276212B (en) Electric connecting pad structure
CN206628463U (zh) 一种芯片及移动终端
TW200901404A (en) Multi-layer substrate and manufacture method thereof
TW201643897A (zh) 核層技術異方性導電膠膜
CN213026102U (zh) 芯片封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant