CN100419508C - 平板显示器件的制造方法 - Google Patents

平板显示器件的制造方法 Download PDF

Info

Publication number
CN100419508C
CN100419508C CNB2005101328739A CN200510132873A CN100419508C CN 100419508 C CN100419508 C CN 100419508C CN B2005101328739 A CNB2005101328739 A CN B2005101328739A CN 200510132873 A CN200510132873 A CN 200510132873A CN 100419508 C CN100419508 C CN 100419508C
Authority
CN
China
Prior art keywords
electrical
nanometer powder
conductive
conductive nanometer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101328739A
Other languages
English (en)
Other versions
CN1888953A (zh
Inventor
蔡基成
朴美暻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1888953A publication Critical patent/CN1888953A/zh
Application granted granted Critical
Publication of CN100419508C publication Critical patent/CN100419508C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/775—Nanosized powder or flake, e.g. nanosized catalyst
    • Y10S977/777—Metallic powder or flake

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种平板显示器件的制造方法，其能减少平板显示器件的制造成本。该平板显示器件的制造方法包括：提供具有第一导电纳米粉末和第二导电纳米粉末的导电纳米薄膜材料；在基板上涂覆该导电纳米薄膜材料；通过对该导电纳米薄膜材料构图而形成导电纳米薄膜图案；通过烘制该导电薄膜图案而形成导电薄膜，其中第一导电纳米粉末位于导电薄膜中部，并且第二导电纳米粉末位于导电薄膜外部。

Description

平板显示器件的制造方法
本申请要求享有2005年6月28日提交的韩国专利申请10-2005-0056553的权利，该申请在此引入作为参考。
技术领域
本发明涉及一种平板显示器件的制造方法。特别是，本发明涉及一种能减少平板显示器件制造成本的平板显示器件的制造方法。
背景技术
通常，液晶显示(LCD)器件根据视频信号控制通过液晶的光透射比来显示图像。所述液晶显示器件可以包括液晶显示面板，其中液晶单元按照矩阵方式排列，以及驱动电路，用来驱动液晶显示面板。
液晶显示器件根据驱动液晶的电场方向可以被分类。对于具有扭曲向列(TN)模式的液晶显示器件，使用垂直方向的电场。对于具有共平面开关(IPS)模式的液晶显示器件，使用水平方向的电场。
所述TN模式通过像素电极和位于上基板的公共电极之间的垂直电场驱动液晶。该像素电极和公共电极互相面对布置。所述TN模式具有孔径比高的优点，但其具有视角窄的缺点。另一方面，所述IPS模式通过位于像素电极和公共电极之间的水平电场驱动液晶。该像素电极和公共电极在下基板上互相平行排列。所述IPS模式具有视角宽的优点，但其具有孔径比低的缺点。
图1所示为现有技术的TN模式液晶显示面板的剖视图。
参考图1，所述液晶显示面板包括上阵列基板52、下阵列基板82以及注入在上基板52和下基板82之间内部空间中的液晶16。对于该上阵列基板52，顺序形成黑矩阵54、滤色片56、公共电极68以及上定向膜58。对于该下阵列基板82，形成TFT、像素电极66以及下定向膜88。
在所述上基板52中，所述黑矩阵54限定滤色片56可以形成的单元区，所述黑矩阵54也阻止漏光和吸收外部光线以提高对比度。所述滤色片56形成在由黑矩阵54分开的所述单元区内。该滤色片56由R(红)、G(绿)和B(蓝)元素形成，从而实现液晶显示面板的彩色画面。公共电压施加在公共电极68上以用来控制液晶16的移动。在使用水平方向电场的IPS模式中，所述公共电极68形成在下阵列基板82上。另一方面，在使用垂直方向电场的TN模式中，所述公共电极68形成在上基板52上。
在下阵列基板82中，所述TFT包括栅极59和形成的栅线(未示出)。包括层64和97的半导体层覆盖在所述栅极59上。栅绝缘层94形成在两者之间。源极/漏极90，92与数据线(未示出)一起形成。所述包括层64和97的半导体层形成在两者之间。所述TFT响应栅线上的扫描信号，向像素电极66提供来自数据线的像素信号。
所述像素电极66可以由具有高光透射性能的透明导电材料形成，并与TFT中的漏极92接触。钝化膜100形成在两者之间。用来排列液晶的上/下定向膜58、88通过涂覆诸如聚酰亚胺的定向材料之后执行研磨工序形成。
包括液晶显示面板的栅极59的薄膜图案，典型的通过使用掩模的光刻工艺形成。
图2A到2D所示为使用光刻工艺逐步形成栅极的剖视图。
参考图2A，通过诸如溅射的沉积方法在下基板82上沉积栅金属59a和光刻胶60。具有开口部分的掩模61定位于上基板中要形成栅极59的位置。经过执行曝光和显影工艺后形成如图2B所示的光刻胶图案60a。经过执行刻蚀工艺后形成如图2C所示的栅极59图案。如图2D所示，通过剥离工艺形成该栅极59。
然而，使用掩模的光刻工艺包括光刻胶沉积、掩模定位、曝光和显影工艺以及刻蚀工艺。这样，该工艺很复杂。同样，用来显影光刻胶和光刻胶图案的显影溶液被过度损耗。而且，在光刻工艺的显影工艺中要使用昂贵的设备。
发明内容
因此，本发明提供了一种能够避免由于现有技术的限制和缺点所引起的一个或多个问题的平板显示器件的制造方法。
本发明的优点在于提供了一种能减少平板显示器件制造成本的平板显示器件的制造方法。
本发明的其他特征和优点将在以下的说明书中部分描述，并且通过描述它们一部分变得很明显，或者可以通过本发明的实践学会。通过说明书及其权利要求书以及附图所特别指出的结构，本发明的这些目的和其他优点得以实现和得到。
为了实现本发明的这些和其他优点并根据本发明的目的，如所具体和概括性描述的那样，一种平板显示器件的制造方法包括提供一导电纳米薄膜材料，在一溶液中溶解一具有一第一氧化焓的第一导电纳米粉末，和一具有比第一氧化焓更高的第二氧化焓的第二导电纳米粉末，涂覆该导电纳米薄膜材料，和通过导导电纳米薄膜材料形成图形，来形成一导电薄膜图形，以及通过烘制该导电薄膜图形形成一导电薄膜，其中所述第一导导电纳米粉末位于导电薄膜的中部，第二导电纳米粉末位于该导电薄膜的外部。
本发明的另一方面，一平板显示器件的制造方法包括提供一具有一第一导电纳米粉末和第二导电纳米粉末的导电纳米薄膜材料，在一基板上涂覆该导电纳米薄膜，通过所述导电纳米薄膜材料形成图形来形成一导电薄膜图形，以及通过烘制所述导电薄膜图形，形成一导电薄膜。
本发明的另一方面，一平板显示器件的制造方法包括提供一具有一第一导电纳米粉末和第二导电纳米粉末的导电纳米薄膜材料，在一基板上涂覆该导电纳米薄膜，通过所述导电纳米薄膜材料形成图形来形成一导电薄膜图形，以及通过烘制所述导电薄膜图形，形成一导电薄膜，其中该第一导电纳米粉末位于所述导电薄膜中部和该第二导电纳米粉末位于所述导电薄膜外部。
应理解的是，前面总的描述和下面本发明的详细描述都是示例性和解释性的，意欲用它们提供对所要求保护的本发明的进一步解释。
附图说明
所包括用来提供对本发明进一步理解且包括在本说明书内构成本说明书一部分的附图，示出了本发明的各实施例，并且连同说明书一起用来解释本发明的原理。这些附图中：
图1所示为现有技术的TN模式液晶显示面板剖视图；
图2A到2D所示为使用光刻工艺逐步形成栅极的剖视图；
图3A到3D所示为根据本发明示例性实施方式逐步形成栅极的剖视图；
图4所示为大多数导电纳米粉末的氧化焓图；
图5所示为根据各导电纳米粉末的唯一氧化焓形成的各纳米导电材料的电流路径的程度图；
图6所示为根据本发明示例性实施方式通过使用纳米粉末栅极材料形成栅极的实例图；
图7A到7E所示为根据本发明示例性实施方式使用导电纳米粉末逐步形成栅极的实例图；
图8所示为大多数导电纳米粉末的比重图。
具体实施方式
下面参考附图对本发明的示例性实施方式进行详细描述。
参考图3A到8，本发明的示例性实施方式如下所描述。
图3A到3D所示为根据本发明示例性实施方式逐步形成栅极的剖视图。
参考图3A，纳米粉末栅极材料159a涂覆在下基板182的整个表面上。该纳米栅极材料159a可以是诸如铝(Al)、铜(Cu)、铬(Cr)、钼(Mo)、铝/钕(Al/Nd)或者其合金等栅极材料。所述纳米粉末栅极材料159a可以被溶解为纳米(nm)尺寸。该纳米粉末栅极材料159a可以在溶液中被溶解。
参考图3B，软模170定位在所述纳米粉末栅极材料159a上，该软模170具有凸出部分170b。该凸出部分170b形成于下基板182上栅极形成的相应区域，其中在该基板整个表面上涂覆所述纳米栅极材料159a。所述软模170在剩下区域也具有凹槽170a。该软模170与散步在下基板182上的所述纳米粉末栅极材料159a接触。
所述软模170可以是由本发明的申请人先前申请的韩国专利申请10-2003-0098122所公开的软模。该软模170可以是由具有高弹性的橡胶材料制成，例如聚二甲基硅氧烷(PDMS)、聚氨酯和交联酚醛清漆树脂等。
所述软模170的凸出部分170b表面与所述纳米粉末栅极材料159a接触并在其上施加压力。该压力是由于该软模170的重量而持续指定时间，例如30秒到10分钟，以使得该软模170的凸出部分170b表面与下基板182接触。同时，所述纳米粉末栅极材料159a被紫外线等软固化，或者下基板在130℃或更低的温度下烘制。然后，所述纳米粉末栅极材料159a通过在软模170和下基板182之间的压力产生的毛细管力以及产生在软模170和纳米粉末栅极材料159a之间的排斥力的作用下，移进软模170的凹槽170a中。因此，如图3C所示，所述纳米粉末栅极图案159b在相应于软模170的凹槽170a区域中形成。
然后，加热处理，例如烘制工艺，蒸发包括在纳米粉末栅极图案159b内的溶剂。在溶剂蒸发的同时，电流路径形成于纳米粉末栅极图案159b的纳米粉末之间，因此，形成栅极159，如图3D所示。
如果通过使用软模170和溶解的纳米粉末栅极材料159a薄膜图案等形成薄膜图案，就可以省略现有技术中使用光刻工艺形成薄膜图案需要的曝光工艺、显影工艺以及刻蚀工艺。因此，可以简化平板显示器件的制造工序，并且可能减少在显影光刻胶和光刻胶图案中使用的大量显影溶液的浪费。另外，也不再需要昂贵的曝光设备。这样，就可能减少液晶显示面板的制造成本。
在一示例性实施方式中，在本发明中用来形成薄膜图案的纳米粉末中，所述导电纳米粉末中的每一个都具有唯一的氧化焓。其结果是，由各导电纳米粉末形成的电流路径程度根据在导电纳米粉末之间形成电流路径时所用的各导电纳米粉末的氧化焓而不同，进而，当导电纳米粉末的唯一氧化焓增加时，该导电纳米粉末不会容易氧化。
各导电纳米粉末的氧化焓以及根据各导电纳米粉末的唯一氧化焓形成的各导电纳米粉末的电流路径的程度，参考图4和5作如下解释。
图4所示为大多数导电纳米粉末的氧化焓图。
参考图4，除了Al纳米粉末以外，大多数导电纳米粉末的氧化焓都是300Kcal/mol或更小。
图5所示为根据铜(Cu)纳米粉末的氧化焓在铜纳米粉末间形成电流路径的示意图。作为一个示例，在导电纳米粉末中，铜(Cu)纳米粉末作为一个示例示出。在图4所示的导电纳米粉末中，铜(Cu)纳米粉末具有普通的氧化焓。
参考图5，各铜(Cu)纳米粉末110由导电材料110a和包围内部导电材料110a的氧化膜110b组成。各铜(Cu)纳米粉末110的内部导电材料110a由包围在内部导电材料110a外部的氧化膜110b保护以防止外部化学侵袭。
由于这个原因，在用导电纳米粉末形成电极薄膜图案中需要通过热处理去除氧化膜110b的工艺，例如烘制工艺。这样，铜(Cu)纳米粉末110通过去除包围在铜(Cu)纳米粉末110内部导电材料110a的氧化膜110b的工艺在内部导电材料110a之间形成电流路径。
由这样的烘制工艺在导电纳米粉末之间形成的电流路径中，位于导电纳米粉末的内部导电材料之间的电流路径不容易形成，这是因为当导电粉末具有较高的氧化焓时，就很难去除氧化膜。
另一方面，如果导电纳米粉末具有较低的氧化焓值，就很容易在导电纳米粉末之间形成电流路径。然而，该导电纳米粉末很脆弱，并且因为其较低的氧化焓值而容易受到外部的化学侵袭。这样，存在导电纳米粉末很容易被外部化学腐蚀的缺点。
因此，根据本发明示例性实施方式的平板显示器件的制造方法，当用导电纳米粉末形成电极时，可以形成在导电纳米粉末之间具有极佳程度电流路径的电极，并且可以形成具有足够强度防止外部化学俯视的电极。
图6所示为根据本发明示例性实施方式使用纳米栅极材料形成的栅极实例图。
参考图6，由铜(Cu)纳米粉末259b和银(Ag)纳米粉末259a的混合材料形成根据本发明示例性实施方式的栅极259。形成的铜(Cu)纳米粉末259b，就纳米粉末密度而言具有比银(Ag)纳米粉末259a相对较低的质量。形成的银(Ag)纳米粉末259a，就纳米粉末密度而言具有比铜(Cu)纳米粉末259b相对较高的质量。
其结果是，根据本发明示例性实施方式的栅极159具有位于栅极259中具有相对较高质量的银(Ag)纳米粉末，以及位于栅极259外部具有相对较低质量的铜(Cu)纳米粉末。这样，由于位于栅极259中的银(Ag)纳米粉末259a具有较低的氧化焓，使所述栅极259电流路径的形成得到改善，并且由于位于栅极259外部的铜(Cu)纳米粉末259b具有较高的氧化焓，使其具有足够强度抵抗外部化学腐蚀。
形成的具有低氧化焓的银(Ag)纳米粉末259a具有比铜(Cu)纳米粉末259b更高的质量，以形成在栅极259中，从而改善栅极259中电流路径的形成。形成的具有高氧化焓的铜(Cu)纳米粉末259b具有比银(Ag)纳米粉末更低的质量，以形成在栅极259的外部，用于保护栅极259免受外界化学腐蚀。
根据本发明示例性实施方式的所述栅极259增加了栅极259中具有低氧化焓的导电纳米粉末质量，来改善形成于栅极259内部导电纳米粉末之间的电流路径程度，并减小了栅极259外部具有高氧化焓的导电纳米粉末质量，从而使栅极259能有足够强度性能防止外部的化学腐蚀。
根据本发明示例性实施方式的栅极形成参考图7A到7E作如下解释。
参考图7A，根据本发明的栅极形成中，所述纳米粉末栅极材料遍布在下基板182的整个表面上。该纳米栅极材料包括具有在溶液中混合和溶解并彼此不同的两个或多个氧化焓的导电纳米粉末。在导电纳米粉末中形成的所述具有高氧化焓的导电纳米粉末259b具有较低的质量，并且在导电纳米粉末中形成的具有低氧化焓的所述导电纳米粉末259a具有较高的质量。
参考图7B，具有凹槽170a的软模170定位在纳米粉末栅极材料上。该凹槽170a形成在与下基板182上要形成栅极的区域相对应，其中包括纳米粉末259a和259b的纳米粉末栅极材料分布在该基板的整个表面上。软模170具有其它区域的凸出部分170b。软模170接触分布在下基板182上的纳米粉末栅极材料。
软模170的凸出部分170b的表面接触纳米粉末栅极材料并向其施加压力。该压力由于所述软模170的重量而持续指定时间，例如大约30秒到10分钟，以使所述软模170的凸出部分170b表面与下基板182接触。同时，所述纳米粉末栅极材料被紫外线等软固化，或者下基板182在130℃或更低的温度下烘制。然后，所述纳米粉末栅极材料159a由在软模170和下基板182之间的压力产生的毛细管力和在软模170和纳米粉末栅极材料159a之间产生的排斥力的作用下，移进软模170的凹槽170a中。因此，所述纳米粉末栅极图案在相应软模170的凹槽170a区域中形成，如图7C所示。
然后，加热处理，例如烘制工艺，蒸发包括在纳米栅极图案内的溶剂。如图7D所示，在导电纳米粉末中，所述具有高氧化焓的纳米粉末259b位于栅极259的外部区域，因为当溶剂被蒸发时，在产生的蒸汽压力的驱使下使其移动到栅极259的外部。进而，在导电纳米粉末中，具有低氧化焓也就是具有高质量的纳米粉末259a保留在栅极259中，其形成与低质量的纳米粉末259b不同。
随着溶解导电纳米粉末259a，259b的溶剂被蒸发，形成栅极259。在完成的栅极259中，如图7E所示，在导电纳米粉末中，所述具有高氧化焓也就是具有低质量的纳米粉末259b位于栅极259的外部，并且具有低氧化焓也就是具有高质量的纳米粉末259a位于栅极259中。
因此，根据本发明示例性实施方式的所述栅极259由于位于栅极259外部并具有高氧化焓和低质量的纳米粉末259b而具有强的抗外部化学腐蚀的抵抗力。同样，电流路径通过位于栅极259中并具有低氧化焓和高质量的纳米粉末259a得到改善。
图8所示为大多数导电纳米粉末的比重图。
参考图4和图8，通过用铬(Cr)和铜(Cu)混合的纳米粉末栅极材料形成栅极的示例性实施方式如下解释。
铬(Cr)由于其具有比铜(Cu)高的氧化焓而应该形成位于栅极外部区域。铜(Cu)由于其具有比铬(Cr)低的氧化焓而应该形成位于栅极中。
然而，如果形成的导电纳米粉末中铬(Cr)与铜(Cu)具有相同的体积，铬(Cr)的比重大于铜(Cu)的比重。这样，就存在一个问题，具有低比重的铜(Cu)在溶剂蒸发时，会移动到栅极的外部区域。
为了防止这个问题，根据本发明示例性实施方式的纳米粉末栅极材料的形成中，该混合的两个或多个导电纳米粉末需要预先确定。形成的各导电纳米粉末需要考虑各导电纳米粉末的氧化焓，从而具有低氧化焓的导电纳米粉末的质量要高于具有高氧化焓的导电纳米粉末的质量。
这样，在使用铬(Cr)和铜(Cu)时，铬(Cr)的氧化焓高于铜(Cu)的氧化焓。这样，因为铬(Cr)的比重低于铜(Cu)的比重，所以通过减少铬(Cr)的体积，或者因为铜(Cu)的比重高于铬(Cr)的比重，所以增加铜(Cu)的体积来获得前述的效果，其目的是为了使铬(Cr)在溶剂蒸发时移动到形成的栅极外部区域。
如上所述，根据本发明示例性实施方式的平板显示器件的制造方法包括通过使用软模和溶解的纳米栅极材料等等形成薄膜图案。这样，就可能省去现有技术使用光刻形成薄膜图案中需要的曝光工艺、显影工艺以及刻蚀工艺。因此，可以简化平板显示器件的制造工艺。同样，可以减少显影光刻胶和光刻胶图案时大量显影溶液的损耗。另外，不再需要昂贵的曝光设备。这样，可以减少液晶显示面板的制造成本。
进而，根据本发明的示例性实施方式的栅极由于位于栅极外部的纳米粉末具有高的氧化焓，也具有低质量，其具有强的抗外部化学腐蚀的抵抗力。同样，由于位于栅极内部的纳米粉末具有低的氧化焓，也具有高的质量，从而改善了电流路径。同样，电流路径通过将具有高氧化焓和低质量的纳米粉末定位于栅极外部和将具有低氧化焓和高质量的纳米粉末定位于栅极的内部得到了改善。
对本领域的普通技术人员来说很明显的是，可以在不背离本发明精神或者范围中作各种修改和变换。这样，假定这些修改和变换落在所附权利要求书及其等同物的范围内，意欲使用本发明覆盖这些修改和变换。

Claims (20)

1. 一种平板显示器件的制造方法，包括：
通过在溶剂中溶解具有第一氧化焓的第一导电纳米粉末和具有高于第一氧化焓的第二氧化焓的第二导电纳米粉末而提供导电纳米粉末薄膜材料；
在基板上涂覆所述导电纳米粉末薄膜材料；
通过对所述导电纳米粉末薄膜材料构图而形成导电薄膜图案；以及
通过烘制所述导电薄膜图案而形成导电薄膜，
其中所述第一导电纳米粉末位于导电薄膜中部，以及所述第二导电纳米粉末位于导电薄膜外部。
2. 根据权利要求1所述的制造方法，其特征在于，所述通过烘制所述导电薄膜图案而形成导电薄膜的步骤包括：
蒸发溶解所述第一导电纳米粉末和第二导电纳米粉末的溶剂，
其中第二导电纳米粉末由于溶剂蒸发时产生的力而移动到导电薄膜的外部。
3. 根据权利要求1所述的制造方法，其特征在于，当所述第一导电纳米粉末与第二导电纳米粉末具有相同的体积时，第一导电纳米粉末的质量高于第二导电纳米粉末。
4. 根据权利要求1所述的制造方法，其特征在于，当具有与第一导电纳米粉末相同体积的第二导电纳米粉末的质量等于或高于固定体积的第一导电纳米粉末时，增加第一导电纳米粉末的体积。
5. 根据权利要求1所述的制造方法，其特征在于，所述第二导电纳米粉末具有比第一导电纳米粉末更强的氧化特性。
6. 根据权利要求1所述的制造方法，其特征在于，所述第一导电纳米粉末具有比第二导电纳米粉末更好的导电性。
7. 根据权利要求1所述的制造方法，其特征在于，所述形成导电薄膜图案的步骤包括：
定位软模，其中该软模具有位于形成在基板上的导电薄膜图案区域中的凹槽，在该基板上分布有导电纳米薄膜材料，并且该软模在其它区域具有凸出部分：以及
向软模施加压力以使该软模与基板接触，从而使所述软模的凸出部分与基板接触。
8. 一种平板显示器件的制造方法，包括：
提供具有第一导电纳米粉末和第二导电纳米粉末的导电纳米粉末薄膜材料；
在基板上涂覆该导电纳米粉末薄膜材料；
通过对所述导电纳米粉末薄膜材料构图而形成导电薄膜图案；以及
通过烘制该导电薄膜图案而形成导电薄膜。
9. 根据权利要求8所述的制造方法，其特征在于，所述通过烘制导电薄膜图案形成导电薄膜的步骤包括：
蒸发溶解第一导电纳米粉末和第二导电纳米粉末的溶剂，
其中所述第二导电纳米粉末由于溶剂蒸发时产生的力而移动到导电薄膜的外部。
10. 根据权利要求8所述的制造方法，其特征在于，当所述第一导电纳米粉末与第二导电纳米粉末具有相同的体积时，第一导电纳米粉末的质量高于第二导电纳米粉末。
11. 根据权利要求8所述的制造方法，其特征在于，当具有与第一导电纳米粉末相同体积的第二导电纳米粉末的质量等于或高于固定体积的第一导电纳米粉末时，增加第一导电纳米粉末的体积。
12. 根据权利要求8所述的制造方法，其特征在于，所述第二导电纳米粉末具有比第一导电纳米粉末更强的氧化特性。
13. 根据权利要求8所述的制造方法，其特征在于，所述第一导电纳米粉末具有比第二导电纳米粉末更好的导电性。
14. 根据权利要求8所述的制造方法，其特征在于，所述形成导电薄膜图案的步骤包括：
定位软模，其中该软模具有位于形成在基板上的导电薄膜图案区域中的凹槽，该基板上分布有导电纳米薄膜材料，并且该软模在其它区域具有凸出部分；以及
向软模施加压力以使该软模与基板接触，从而使软模的凸出部分与基板接触。
15. 一种平板显示器件的制造方法，包括：
提供具有第一导电纳米粉末和第二导电纳米粉末的导电纳米薄膜材料；
在基板上涂覆该导电纳米薄膜材料；
通过对该导电纳米薄膜材料构图而形成导电薄膜图案；
通过烘制该导电薄膜图案而形成导电薄膜，其中所述第一导电纳米粉末位于导电薄膜中部，以及第二导电纳米粉末位于导电纳米薄膜外部。
16. 根据权利要求15所述的制造方法，其特征在于，当所述第一导电纳米粉末与第二导电纳米粉末具有相同的体积时，第一导电纳米粉末的质量高于第二导电纳米粉末。
17. 根据权利要求15所述的制造方法，其特征在于，当具有与第一导电纳米粉末相同体积的第二导电纳米粉末的质量等于或高于固定体积的第一导电纳米粉末时，增加第一导电纳米粉末的体积。
18. 根据权利要求15所述的制造方法，其特征在于，所述第二导电纳米粉末具有比第一导电纳米粉末更强的氧化特性。
19. 根据权利要求15所述的制造方法，其特征在于，所述第一导电纳米粉末具有比第二导电纳米粉末更好的导电性。
20. 根据权利要求15所述的制造方法，其特征在于，所述形成导电薄膜图案的步骤包括：
定位软模，其中该软模具有位于形成在基板上的导电薄膜图案区域中的凹槽，该基板上分布有导电纳米薄膜材料，并且该软模在其它区域具有凸出部分；以及
向软模施加压力以使该软模与基板接触，从而使软模的凸出部分与基板接触。
CNB2005101328739A 2005-06-28 2005-12-27 平板显示器件的制造方法 Expired - Fee Related CN100419508C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0056553 2005-06-28
KR1020050056553 2005-06-28
KR1020050056553A KR101147087B1 (ko) 2005-06-28 2005-06-28 평판표시소자의 제조방법

Publications (2)

Publication Number Publication Date
CN1888953A CN1888953A (zh) 2007-01-03
CN100419508C true CN100419508C (zh) 2008-09-17

Family

ID=37568010

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101328739A Expired - Fee Related CN100419508C (zh) 2005-06-28 2005-12-27 平板显示器件的制造方法

Country Status (3)

Country Link
US (1) US7732318B2 (zh)
KR (1) KR101147087B1 (zh)
CN (1) CN100419508C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011090034A1 (ja) 2010-01-19 2011-07-28 国立大学法人京都大学 導電膜及びその製造方法
KR101675843B1 (ko) 2010-05-04 2016-11-30 엘지디스플레이 주식회사 평판 표시 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166306A1 (en) * 2002-10-07 2004-08-26 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US20040219730A1 (en) * 2001-04-16 2004-11-04 Basol Bulent M. Method of forming semiconductor compound film for fabrication of electronic device and film produced by same
CN1555428A (zh) * 2001-06-15 2004-12-15 �����ɷ� 确定与复制导电材料中的结构的方法与电极
US20050001210A1 (en) * 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344271B1 (en) * 1998-11-06 2002-02-05 Nanoenergy Corporation Materials and products using nanostructured non-stoichiometric substances
US6395214B1 (en) * 1998-11-30 2002-05-28 Rutgers, The State University Of New Jersey High pressure and low temperature sintering of nanophase ceramic powders
US6402985B1 (en) * 2000-03-17 2002-06-11 The United States Of America As Represented By The Secretary Of The Navy Method for preparing efficient low voltage phosphors and products produced thereby
DE10041194A1 (de) * 2000-08-23 2002-03-07 Starck H C Gmbh Verfahren zur Herstellung von Verbundbauteilen durch Pulver-Spritzgießen und dazu geeignete Verbundpulver
KR100399653B1 (ko) * 2001-04-25 2003-09-29 삼성에스디아이 주식회사 평판 표시 소자의 네거티브 패턴 인쇄 방법 및 이 방법에따라 제조된 패턴을 갖는 평판 표시 소자
US7115218B2 (en) * 2001-06-28 2006-10-03 Parelec, Inc. Low temperature method and composition for producing electrical conductors
NZ513637A (en) * 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
US6689190B2 (en) * 2001-12-20 2004-02-10 Cima Nanotech, Inc. Process for the manufacture of reacted nanoparticles
US7736693B2 (en) * 2002-06-13 2010-06-15 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
US6957608B1 (en) * 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
US7078276B1 (en) * 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
KR100520821B1 (ko) * 2003-04-02 2005-10-13 삼성전자주식회사 반도체 소자의 박막 형성방법
WO2004103043A1 (ja) * 2003-05-16 2004-11-25 Harima Chemicals, Inc. 銅微粒子焼結体型の微細形状導電体の形成方法、該方法を応用した銅微細配線ならびに銅薄膜の形成方法
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219730A1 (en) * 2001-04-16 2004-11-04 Basol Bulent M. Method of forming semiconductor compound film for fabrication of electronic device and film produced by same
CN1555428A (zh) * 2001-06-15 2004-12-15 �����ɷ� 确定与复制导电材料中的结构的方法与电极
US20040166306A1 (en) * 2002-10-07 2004-08-26 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US20050001210A1 (en) * 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator

Also Published As

Publication number Publication date
CN1888953A (zh) 2007-01-03
KR20070000887A (ko) 2007-01-03
US7732318B2 (en) 2010-06-08
KR101147087B1 (ko) 2012-05-17
US20060292721A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
CN101393897B (zh) 制造液晶显示装置的方法
JP4657786B2 (ja) 液晶表示パネルおよびその製造方法
CN100434947C (zh) 滤色片基板及其制造方法
US8426229B2 (en) Method of fabricating liquid crystal display device
CN101546733B (zh) Tft-lcd阵列基板和彩膜基板的制造方法
US6975379B2 (en) Liquid crystal display panel and method of fabricating the same
TW200903118A (en) Liquid crystal display device and method for fabricating the same
CN103646852B (zh) 一种基板的制作方法
CN100440424C (zh) 平板显示器件的制造方法
JP2012103674A (ja) 液晶表示装置及びその製造方法
JP2005301284A (ja) 液晶表示パネルおよびその製造方法
US9123873B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20070102795A (ko) 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
CN100419508C (zh) 平板显示器件的制造方法
JP6250364B2 (ja) 液晶表示装置
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN105446037B (zh) 显示基板及其制作方法、显示器件
CN104020621A (zh) 一种阵列基板及其制备方法、显示装置
JP2007286590A (ja) 液晶表示装置用カラーフィルター基板及びその製造方法
KR100462376B1 (ko) 반사형 액정표시장치 및 그 제조방법
CN100419554C (zh) 液晶显示器件及其制造方法
KR100437595B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR101366983B1 (ko) 액정표시장치 제조방법
CN110750018A (zh) 用于光电设备的控制部件
US20090104724A1 (en) Method of manufacturing liquid crystal display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20211227