KR20070000887A - 평판표시소자의 제조방법 - Google Patents

평판표시소자의 제조방법 Download PDF

Info

Publication number
KR20070000887A
KR20070000887A KR1020050056553A KR20050056553A KR20070000887A KR 20070000887 A KR20070000887 A KR 20070000887A KR 1020050056553 A KR1020050056553 A KR 1020050056553A KR 20050056553 A KR20050056553 A KR 20050056553A KR 20070000887 A KR20070000887 A KR 20070000887A
Authority
KR
South Korea
Prior art keywords
conductive
nano powder
thin film
gate electrode
nanopowder
Prior art date
Application number
KR1020050056553A
Other languages
English (en)
Other versions
KR101147087B1 (ko
Inventor
박미경
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050056553A priority Critical patent/KR101147087B1/ko
Priority to US11/315,153 priority patent/US7732318B2/en
Priority to CNB2005101328739A priority patent/CN100419508C/zh
Publication of KR20070000887A publication Critical patent/KR20070000887A/ko
Application granted granted Critical
Publication of KR101147087B1 publication Critical patent/KR101147087B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/775—Nanosized powder or flake, e.g. nanosized catalyst
    • Y10S977/777—Metallic powder or flake

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 평판표시소자의 제조비용을 절감할 수 있는 평판표시소자의 제조방법에 관한 것이다.
본 발명의 평판표시소자의 제조방법은 제1 산화 엔탈피를 가지는 제1 전도성 나노 파우더 및 상기 제1 산화 엔탈피보다 높은 제2 산화 엔탈피를 가지는 제2 전도성 나노 파우더를 용매에 분산시켜 전도성 나노 파우더 박막물질을 마련하는 단계와; 상기 전도성 나노 파우더 박막물질을 기판 위에 도포하는 단계와; 상기 전도성 나노 파우더 박막물질을 패터닝하여 전도성 박막 패턴을 형성하는 단계와; 상기 전도성 박막 패턴을 소성하여 전도성 박막을 형성하는 단계를 포함하며, 상기 전도성 박막의 중심에는 상기 제1 전도성 나노 파우더가 위치하며 상기 전도성 박막의 외곽에는 상기 제2 전도성 나노 파우더가 위치하는 것을 특징으로 한다.

Description

평판표시소자의 제조방법{FABRICATING METHOD FOR FLAT DISPLAY DEVICE}
도 1은 일반적인 액정표시패널을 나타내는 단면도.
도 2a 내지 도 2d는 포토리쏘그리피 공정을 이용한 게이트전극의 형성을 단계적으로 나타내는 단면도.
도 3a 내지 도 3d는 본 발명에 따른 게이트전극의 형성을 단계적으로 나타내는 단면도.
도 4는 각 전도성 나노 파우더들의 산화 엔탈피를 나타내는 도면.
도 5는 각 전도성 나노 파우더의 고유 산화 엔탈피에 따른 각 전도성 나노 파우더들의 전류패스 형성의 정도를 나타내는 도면.
도 6은 본 발명의 실시 예에 따른 나노 파우더 게이트전극물질을 이용하여 형성한 게이트전극의 일례를 나타내는 도면이다.
도 7a 내지 도 7e는 본 발명의 실시 예에 따른 전도성 나노 파우더를 이용한 게이트전극의 형성을 단계적으로 나타내는 도면.
도 8은 전도성 나노 파우더들의 비중을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 간단한 설명 >
16 : 액정 52 : 상부기판
54 : 블랙 매트릭스 56 : 칼라필터
58 : 상부 배향막 59, 159, 259 : 게이트전극
60 : 포토레지스트 61 : 마스크
64 : 활성층 66 : 화소전극
68 : 공통전극 82, 182 : 하부기판
88 : 하부 배향막 90 : 소스전극
92 : 드레인전극 94 : 게이트 절연막
97 : 오믹 접촉층 100 : 보호막
170 : 소프트몰드
본 발명은 평판표시소자의 제조방법에 관한 것으로 특히, 평판표시소자의 제조비용을 절감할 수 있는 평판표시소자의 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
이러한 액정표시장치는 액정을 구동시키는 전계방향에 따라 수직방향 전계를 용하는 TN(Twisted Nematic)모드와 수평전계를 이용하는 IPS(In Plan Switch)모드로 대별된다.
TN모드는 상부기판에 대항하게 배치된 화소전극과 공통전극간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면에 시야각이 좁은 단점을 가진다. 한편, IPS모드는 하부기판 상에 나란하게 배치된 화소전극, 공통전극 간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점이 있는 반면에 개구율이 작은 단점이 있다.
도 1은 일반적인 TN모드 액정표시패널을 나타내는 단면도이다.
도 1을 참조하면, 액정표시패널은 상부기판(52) 상에 순차적으로 형성된 블랙 매트릭스(54), 컬러필터(56), 공통전극(68) 및 상부 배향막(58)으로 구성되는 상부 어레이 기판과, 하부기판(82) 상에 형성된 TFT와, 화소전극(66) 및 하부 배향막(88)으로 구성되는 하부 어레이 기판과, 상부 어레이 기판 및 하부 어레이 기판 사이의 내부공간에 주입되는 액정(16)을 구비한다.
상부 어레이 기판에 있어서, 블랙 매트릭스(54)는 컬러필터(56)가 형성될 셀영역을 마련함과 아울러 빛샘을 방지하고 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(56)는 블랙 매트릭스(54)에 의해 분리된 셀영역에 형성된다. 이러한 컬러필터(56)는 R, G, B 별로 형성되어 액정표시패널의 컬러화상을 구현한다. 공통전극(68)에는 액정(16)의 움직임을 제어하기 위한 공통전압이 공급된다. 공통전극(68)이 상부기판(52) 상에 형성되어 수직방향 전계를 이용하는 TN(Twisted Nematic)모드와는 달리, 수평방향 전계를 이용하는 IPS(In plan Switch)모드의 경우에는 공통전극(68)이 하부 어레이 기판에 형성된다.
하부 어레이 기판에 있어서, TFT는 게이트라인(도시하지 않음)과 함께 하부기판(82) 위에 형성되는 게이트전극(59)과, 게이트전극(59)과 게이트 절연막(94)을 사이에 두고 중첩되는 반도체층(64, 97)과, 반도체층(64, 97)을 사이에 두고 데이터라인(도시하지 않음)과 함께 형성되는 소스/드레인전극(90, 92)을 구비한다. 이러한 TFT는 게이트라인으로부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극(66)에 공급한다.
화소전극(66)은 광투과율이 높은 투명전도성물질로 보호막(100)을 사이에 두고 TFT의 드레인전극(92)과 접촉된다. 액정배향을 위한 상/하부 배향막(58,88)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.
이러한 액정표시패널의 게이트전극(59)을 포함하는 박막 패턴들은 주로 마스크를 이용한 포토리쏘그래피 공정을 통하여 패터닝된다.
도 2a 내지 2d는 포토리쏘그리피 공정을 이용한 게이트전극의 형성을 단계적으로 나타내는 단면도이다.
도 2a를 참조하면, 스퍼터링 등의 증착방법을 통하여 게이트금속(59a) 및 포토레지스트(60)를 하부기판(82) 위에 전면 증착시키고 그 상부에 게이트전극(59)이 형성될 영역마다 개구부를 가지는 마스크(61)를 정렬시킨다. 이 후, 노광공정 및 현상공정을 실시하여 도 2b에 도시된 포토레지스트패턴(60a)을 형성하고, 식각공정을 실시함으로써 도 2c에 도시된 바와 같이 게이트전극(59)을 패터닝한다. 그런 다음, 스트립공정을 통하여 도 2d와 같이 게이트전극(59)을 완성한다.
그러나, 이러한 마스크를 이용한 포토리쏘그래피 공정은 포토레지스트의 도포, 마스크 정렬, 노광 및 현상공정과, 식각공정을 포함함에 따라 공정이 복잡하고, 포토레지스트와 포토레지스트패턴을 현상하기 위한 현상액의 낭비가 크며 또한, 포토리쏘그래피 공정의 노광공정에는 고가의 장비가 사용된다는 문제가 있다.
따라서, 본 발명의 목적은 평판표시소자의 제조비용을 절감할 수 있는 평판표시소자의 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 평판표시소자의 제조방법은 제1 산화 엔탈피를 가지는 제1 전도성 나노 파우더 및 상기 제1 산화 엔탈피보다 높은 제2 산화 엔탈피를 가지는 제2 전도성 나노 파우더를 용매에 분산시켜 전도성 나노 파우더 박막물질을 마련하는 단계와; 상기 전도성 나노 파우더 박막물질을 기판 위에 도포하는 단계와; 상기 전도성 나노 파우더 박막물질을 패터닝하여 전도성 박막 패턴을 형성하는 단계와; 상기 전도성 박막 패턴을 소성하여 전도성 박막을 형성하는 단계를 포함하며, 상기 전도성 박막의 중심에는 상기 제1 전도성 나노 파우더가 위치하며 상기 전도성 박막의 외곽에는 상기 제2 전도성 나노 파우더가 위치하는 것을 특징으로 한다.
상기 전도성 박막 패턴을 소성하여 전도성 박막을 형성하는 단계는, 상기 제1 및 제2 전도성 나노 파우더들이 분산되어 있는 상기 용매를 기화시키는 단계를 포함하며, 상기 제2 전도성 나노 파우더는 상기 용매가 기화되는 힘에 의하여 상기 전도성 박막의 외곽으로 이동되는 것을 특징으로 한다.
상기 제1 나노 파우더와 상기 제2 나노 파우더의 부피가 동일한 경우, 상기 제1 전도성 나노 파우더의 질량이 상기 제2 전도성 나노 파우더의 질량보다 큰 것을 특징으로 한다.
일정 부피의 상기 제1 나노 파우더의 질량보다 상기 제1 나노 파우더의 부피와 동일한 상기 제2 나노 파우더의 질량이 크거나 같은 경우, 상기 제1 나노 파우더의 부피를 증가시키는 것을 특징으로 한다.
상기 제1 전도성 나노 파우더는 상기 제2 전도성 나노 파우더보다 산화에 강한 것을 특징으로 한다.
상기 제2 전도성 나노 파우더는 상기 제1 전도성 나노 파우더보다 전도도가 우수한 것을 특징으로 한다.
상기 전도성 박막 패턴을 형성하는 단계는, 상기 전도성 나노 파우더 박막물질이 도포된 기판 상에 상기 전도성 박막 패턴이 형성될 영역에 홈 및 그외 영역에 돌출부를 가지는 소프트몰드를 정렬하는 단계와; 상기 소프트몰드와 상기 기판이 서로 접촉되도록 상기 소프트몰드를 가압하여 상기 소프트몰드의 돌출부를 상기 기판 위에 접촉시키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3a 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명에 따른 게이트전극의 형성을 단계적으로 나타내는 단면도이다.
도 3a를 참조하면, 하부기판(182) 위에 나노 파우더(Powder) 게이트전극물질(159a)이 전면 도포된다. 여기서, 나노 파우더 게이트전극물질(159a)은 나노(Nano : ㎚) 크기로 분해된 알루미늄(Al), 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 알루미늄/네오듐(Al/Nd) 등의 게이트전극물질 또는 이들의 합금이 되어 용매에 분산되어 있다.
도 3b를 참조하면, 나노 파우더(Powder) 게이트전극물질(159a)이 전면 도포된 하부기판(182) 상에 게이트전극이 형성된 영역과 대응되는 영역에 형성된 돌출부(170b) 및 그 외 영역에 홈(170a)을 가지는 소프트몰드(170)를 정렬시키고 소프트몰드(170)를 하부기판(182) 위에 도포된 나노 파우더(Powder) 게이트전극물질(159a)에 접촉시킨다.
여기서, 소프트몰드(170)는 본 발명의 출원인에 의해 선출원된 2003-0098122호에서 제안된 소프트몰드이다. 소프트몰드(170)는 탄성이 큰 고무재료 예컨대, 폴리디메틸실록세인(Polydimethylsiloxane, PDMS), 폴리우레탄(Polyurethane), 크로스 링크드 노볼락 수지(Cross-linked Novolac resin) 등으로 제작된다.
소프트몰드(170)는 자신의 자중 정도의 무게로 소프트몰드(170)의 돌출부 (170b) 표면을 나노 파우더(Powder) 게이트전극물질(159a)에 접촉시켜 소프트몰드(170)의 돌출부(170b) 표면이 하부기판(182)에 접촉되도록 소정시간동안 예를 들어, 약 30초 ~ 10분 동안 가압한다. 또한, 이와 동시에 자외선(UV) 등에 의해 나노 파우더(Powder) 게이트전극물질(159a)이 소프트 경화되거나 하부기판(182)은 약 130℃ 이하의 온도로 베이킹된다. 그러면, 소프트몰드(170)와 하부기판(182) 사이의 압력으로 발생하는 모세관 힘(Capillary force)과 소프트몰드(170)와 나노 파우더(Powder) 게이트전극물질(159a) 사이에 반발력에 의해 나노 파우더(Powder) 게이트전극물질(159a)이 소프트몰드(170)의 홈(170a) 내로 이동한다. 이에 따라, 도 3c와 같이 소프트몰드(170)의 홈(170a)과 대응되는 영역에 나노 파우더(Powder) 게이트전극패턴(159b)이 형성된다.
그런 다음, 나노 파우더 게이트전극패턴(159b)은 소성공정 등의 열처리를 통하여 나노 파우더 게이트전극패턴(159b)에 포함된 용매를 기화시키며, 용매의 기화와 동시에 나노 파우더 게이트전극패턴(159b)의 나노 파우더들 간의 전류패스(Current Path)를 형성함으로써 도 3d와 같이 게이트전극(159)이 형성된다.
이와 같이 소프트몰드(170), 용매에 분산시킨 나노 파우더 게이트전극물질(159a) 등을 이용하여 박막 패턴들을 패터닝하게 되면, 종래 포토리쏘그래피를 이용한 박막 패턴들의 패터닝에서 요구되던 노광 및 현상공정과, 식각공정을 생략할 수 있다. 이에 따라, 평판표시소자의 제조 공정을 줄일 수 있으며 또한, 포토레지스트와 포토레지스트패턴을 현상하기 위한 현상액의 낭비를 줄일 수 있다. 뿐만 아니라, 고가의 노광장비가 요구되지도 않는다. 그 결과, 액정표시패널의 제조 비 용을 줄일 수 있다.
여기서, 이러한 박막 패턴들을 형성하기 위한 나노 파우더들 중 전도성 나노 파우더들은 각 전도성 나노 파우더들은 각 전도성 나노 파우더들마다 고유한 산화 엔탈피(Enthapy)를 가진다. 이 결과, 전도성 나노 파우더들은 전도성 나노 파우더들 간의 전류패스 형성에 있어서 어떠한 산화 엔탈피를 가지는 전도성 나노 파우더이냐에 따라 전류패스 형성의 정도가 다르다. 또한, 전도성 나노 파우더들은 그들마다 가지는 고유 산화 엔탈피가 클수록 산화되지 않는 특성을 가진다.
이러한 각 전도성 나노 파우더들의 산화 엔탈피와, 각 전도성 나노 파우더들의 고유 산화 엔탈피에 따른 각 전도성 나노 파우더들의 전류패스 형성의 정도를 도 4 내지 도 5를 참조하여 설명하면 다음과 같다.
도 4는 각 전도성 나노 파우더들의 엔탈피를 나타내는 도면이다.
도 4를 참조하면, 알루미늄(Al) 나노 파우더를 제외한 대부분의 전도성 나노 파우더들은 산화 엔탈피가 300(Kcal/mol)이하이다.
도 5는 도 4에 도시된 전도성 나노 파우더들 중 일반적인 산화 엔탈피를 가지는 전도성 나노 파우더 중 구리(Gu) 나노 파우더의 예를 들어 구리(Gu) 나노 파우더들을 사용하여 전극을 형성하고 구리(Gu) 나노 파우더들이 가지는 산화 엔탈피에 따른 구리(Gu) 나노 파우더들 간의 전류패스 형성을 설명하기 위한 도면이다.
도 5를 참조하면, 각 구리(Gu) 나노 파우더(110)들은 내부에 전도성 물질(110a)과 내부 전도성 물질(110a)을 둘러싸는 산화막(110b)으로 구성된다. 각 구리(Gu) 나노 파우더(110)들의 내부 전도성 물질(110a)은 그 외부를 둘러싸는 산화 막(110b)에 의해 외부 화학적인 공격으로부터 보호된다. 그러나, 이 산화막(110b)에 의해 각 구리(Gu) 나노 파우더(110)들은 내부 전도성 물질(110a)들 간의 전류패스 형성에 방해를 받는다.
이러한 이유로 전도성 나노 파우더를 이용한 전극 박막 패턴의 형성에는 소성공정 등의 열처리를 통하여 산화막(110b)을 제거하는 공정이 필요히다. 다시 말해, 구리(Gu) 나노 파우더(110)들은 구리(Gu) 나노 파우더(110)들의 내부 전도성 물질(110a)을 둘러싸는 산화막(110b)를 제거하는 공정을 통하여 내부 전도성 물질(110a)들 간의 전류패스를 형성하게 된다.
이러한 소성공정을 통하여 형성되는 전도성 나노 파우더들 간의 전류패스는 높은 산화 엔탈피를 가지는 전도성 나노 파우더의 경우 그 산화막의 제거가 어려워 전도성 나노 파우더들의 내부 전도성 물질들 간의 전류패스가 잘 형성되지 않는다.
이에 반하여, 낮은 산화 엔탈피 값을 가지는 전도성 나노 파우더는 전도성 나노 파우더들 간의 전류패스의 형성은 쉬우나 산화 엔탈피 값을 가짐에 따라 외부 화학적인 공격에는 약하여 쉽게 외부 화학적인 공격으로부터 산화되어 버리는 단점이 있다.
이에, 본 발명의 실시 예에 따른 평판표시소자의 제조방법은 전도성 나노 파우더를 이용한 전극의 형성시 전도성 나노 파우더들 간의 전류패스 형성의 정도는 뛰어나며 외부 화학적인 공격에는 강한 전극을 형성할 수 있는 평판표시소자의 제조방법을 제공하고자 한다.
도 6은 본 발명의 실시 예에 따른 나노 파우더 게이트전극물질을 이용하여 형성한 게이트전극의 일례를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 게이트전극(259)은 구리(Gu) 나노 파우더(259b)와 은(Ag) 나노 파우더(259a)가 혼합된 형태로 구리(Gu) 나노 파우더(259b)는 은(Ag) 나노 파우더(259a)와 비교하여 상대적으로 작은 질량을 가지도록 형성되며, 은(Ag) 나노 파우더(259a)는 구리(Gu) 나노 파우더(259b)와 비교하여 상대적으로 큰 질량을 가지도록 형성된다.
이 결과, 본 발명의 실시 예에 따른 게이트전극(259)은 게이트전극(259)의 내부에는 상대적으로 질량이 큰 은(Ag) 나노 파우더(259a)가 위치하게 되며, 게이트전극(259)의 외부에는 상대적으로 질량이 큰 구리(Gu) 나노 파우더(259b)가 위치하게 된다. 즉, 게이트전극(259)은 내부에 위치하는 산화 엔탈피가 낮은 은(Ag) 나노 파우더(259b)에 의하여 전류패스 형성은 향상되며 외부에 위치하는 산화 엔탈피가 높은 구리(Gu) 나노 파우더(259b)에 의하여 외부로부터의 화학적인 공격에는 강한 특성을 가진다.
다시 말해, 산화 엔탈피가 낮은 은(Ag) 나노 파우더(259a)는 구리(Gu) 나노 파우더(259b)에 비해 큰 질량을 가지도록 형성됨에 따라 게이트전극(259)의 내부에 형성되어 게이트전극(259) 내부의 전류패스의 형성을 향상시키며 산화 엔탈피가 높은 구리(Gu) 나노 파우더(259b)는 은(Ag) 나노 파우더(259a)에 비해 작은 질량을 가지도록 형성됨에 따라 게이트전극(259)의 외부에 형성되어 게이트전극(259)을 외부 화학적인 공격으로부터 보호한다.
이와 같이 본 발명의 실시 예에 따른 게이트전극(259)은 게이트전극(259)의 내부에는 산화 엔탈피가 낮은 전도성 나노 파우더의 질량을 증가시켜 게이트전극(259)의 내부 전도성 나노 파우더들 간의 전류패스의 형성 정도를 향상시키며, 게이트전극(259)의 외부에는 산화 엔탈피가 높은 전도성 나노 파우더의 질량을 내부에 위치하는 전도성 나노 파우더에 비하여 감소시켜 게이트전극(259)의 외부에 형성함으로써 외부로부터의 화학적인 공격에 강한 특성을 가지도록 한다.
이하, 본 발명의 실시 예에 따른 게이트전극의 형성을 도 7a 내지 도 7e를 참조하여 설명하면 다음과 같다.
도 7a를 참조하면, 본 발명의 실시 예에 따른 게이트전극의 형성은 하부기판(182) 위에 나노 파우더(Powder) 게이트전극물질이 전면 도포된다. 여기서, 나노 파우더 게이트전극물질은 두 개 이상의 서로 다른 산화 엔탈피를 가지는 전도성 나노 파우더들이 혼합되어 용매에 분산된 상태로 전도성 나노 파우더들 중 고유 산화 엔탈피가 높은 전도성 나노 파우더(259b)는 작은 질량을 가지도록 형성되며, 전도성 나노 파우더들 중 고유 산화 엔탈피가 낮은 전도성 나노 파우더(259a)는 큰 질량을 가지도록 형성된다.
도 7b를 참조하면, 나노 파우더(Powder) 게이트전극물질이 전면 도포된 하부기판(182) 상에 게이트전극이 형성된 영역과 대응되는 영역에 형성된 홈(170a) 및 그 외 영역에 돌출부(170b)을 가지는 소프트몰드(170)를 정렬시키고 소프트몰드(170)를 하부기판(182) 위에 도포된 나노 파우더(Powder) 게이트전극물질에 접촉시킨다.
소프트몰드(170)는 자신의 자중 정도의 무게로 소프트몰드(170)의 돌출부 (170b) 표면을 나노 파우더(Powder) 게이트전극물질에 접촉시켜 소프트몰드(170)의 돌출부(170b) 표면이 하부기판(182)에 접촉되도록 소정시간동안 예를 들어, 약 30초 ~ 10분 동안 가압한다. 또한, 이와 동시에 자외선(UV) 등에 의해 나노 파우더(Powder) 게이트전극물질이 소프트 경화되거나 하부기판(182)은 약 130℃ 이하의 온도로 베이킹된다. 그러면, 소프트몰드(170)와 하부기판(182) 사이의 압력으로 발생하는 모세관 힘(Capillary force)과 소프트몰드(170)와 나노 파우더(Powder) 게이트전극물질 사이에 반발력에 의해 나노 파우더(Powder) 게이트전극물질이 소프트몰드(170)의 홈(170a) 내로 이동한다. 이에 따라, 도 7c와 같이 소프트몰드(270)의 홈(170a)과 대응되는 영역에 나노 파우더(Powder) 게이트전극패턴이 형성된다.
그런 다음, 나노 파우더 게이트전극패턴은 소성공정 등의 열처리를 통하여 나노 파우더 게이트전극패턴에 포함된 용매를 기화시키게 된다. 여기서, 전도성 나노 파우더들 중 산화 엔탈피가 높은 즉, 질량이 작은 나노 파우더(259b)는 도 7d에 도시된 바와 같이 용매가 기화될 때 용매가 기화되는 힘에 의해 형성될 게이트전극(259)의 외곽영역으로 용매의 기화와 함께 이동하여 형성될 게이트전극(259)의 외곽영역에 위치하게 된다. 또한, 전도성 나노 파우더들 중 산화 엔탈피가 낮은 즉, 질량이 큰 나노 파우더(259a)들은 용매와 함께 이동되는 질량이 작은 나노 파우더(259b)와 달리 형성될 게이트전극(259)의 내부에 남게 된다.
이 후, 전도성 나노 파우더들(259a, 259b)이 분산된 용매가 모두 기화되게 되면 게이트전극(259)은 완성되며, 완성된 게이트전극(259)은 도 7e에 도시된 바와 같이 전도성 나노 파우더들 중 산화 엔탈피가 높은 즉, 질량이 작은 나노 파우더(259b)는 게이트전극(259)의 외곽영역으로 위치하게 되며, 게이트전극(259)의 내부에는 전도성 나노 파우더들 중 산화 엔탈피가 낮은 즉, 질량이 큰 나노 파우더(259a)가 위치하게 된다.
이에 따라, 본 발명의 실시 예에 따른 게이트전극(259)은 외부에 위치하는 산화 엔탈피가 높은 도 7e에 도시된 질량이 작은 나노 파우더(259b)에 의해 외부로부터의 화학적인 공격에는 강한 특성을 가지게 되며, 게이트전극(259)의 내부에 위치하는 산화 엔탈피가 낮은 도 7e에 도시된 질량이 큰 나노 파우더(259a)에 의해 전류패스 형성의 정도는 향상된다.
도 8은 전도성 나노 파우더들의 비중을 나타내는 도면이다.
도 4 및 도 8을 참조하여, 크롬(Cr)과 구리(Gu)를 혼합한 나노 파우더 게이트전극물질을 이용하여 게이트전극을 형성하는 경우를 상세히 설명하면 다음과 같다.
크롬(Cr)의 산화 엔탈피는 구리(Gu)보다 높으므로 형성될 게이트전극의 외곽에는 크롬(Cr)이 위치하여야 하며, 구리(Gu)는 크롬(Cr)보다 산화 엔탈피가 낮으므로 형성될 게이트전극의 내부에는 구리(Gu)가 위치하여야 한다.
그러나, 이 경우 크롬(Gr)과 구리(Gu)의 부피를 같게 전도성 나노 파우더들을 형성하게 되면 크롬(Gr)의 비중이 구리(Gu)보다 큼에 따라 용매의 기화시에 비중이 작은 구리(Cu)가 외곽으로 이동하게 되는 문제가 있다.
이러한 문제를 방지하기 위하여, 본 발명의 실시 예에 따른 나노 파우더 게 이트전극물질의 형성은 우선 혼합될 두 개 이상의 전도성 나노 파우더들이 결정되면 각 전도성 나노 파우더들의 산화 엔탈피를 고려하여 산화 엔탈피가 낮은 전도성 나노 파우더의 질량을 산화 엔탈피가 높은 전도성 나노 파우더의 질량보다 커지도록 각 전도성 나노 파우더들을 형성한다.
즉, 전술한 크롬(Cr)과 구리(Cu)의 경우는 크롬(Cr)의 산화 엔탈피가 구리(Cu)의 산화 엔탈피보다 높으므로 크롬(Cr)을 형성될 게이트전극의 외곽으로 용매의 기화와 함께 이동시키기 위하여 크롬(Cr)의 비중이 구리(Gu)의 비중보다 작아지도록 크롬(Cr)의 부피를 감소시키거나 구리(Gu)의 비중이 크롬(Cr)의 비중보다 커지도록 구리(Gu)의 부피를 증가시켜 전술한 효과를 얻도록 한다.
상술한 바와 같이, 본 발명의 실시 예에 따른 평판표시소자의 제조방법은 소프트몰드, 용매에 분산시킨 나노 파우더 게이트전극물질 등을 이용하여 박막 패턴들을 패터닝함에 따라 종래 포토리쏘그래피를 이용한 박막 패턴들의 패터닝에서 요구되던 노광 및 현상공정과, 식각공정을 생략할 수 있다. 이에 따라, 평판표시소자의 제조 공정을 줄일 수 있으며 또한, 포토레지스트와 포토레지스트패턴을 현상하기 위한 현상액의 낭비를 줄일 수 있다. 뿐만 아니라, 고가의 노광장비가 요구되지도 않는다. 그 결과, 액정표시패널의 제조 비용을 줄일 수 있다.
또한, 본 발명의 실시 예에 따른 게이트전극은 외부에 산화 엔탈피가 높으며 질량이 작은 나노 파우더가 위치하며 내부에 산화 엔탈피가 낮으며 질량이 큰 나노 파우더를 위치시킴으로써 외부에 위치하는 산화 엔탈피가 높은 즉, 질량이 작은 나노 파우더에 의해 외부로부터의 화학적인 공격에는 강한 특성을 가지게 되며, 게이트전극의 내부에 위치하는 산화 엔탈피가 낮은 즉, 질량이 큰 나노 파우더에 의해 전류패스 형성의 정도는 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

  1. 제1 산화 엔탈피를 가지는 제1 전도성 나노 파우더 및 상기 제1 산화 엔탈피보다 높은 제2 산화 엔탈피를 가지는 제2 전도성 나노 파우더를 용매에 분산시켜 전도성 나노 파우더 박막물질을 마련하는 단계와;
    상기 전도성 나노 파우더 박막물질을 기판 위에 도포하는 단계와;
    상기 전도성 나노 파우더 박막물질을 패터닝하여 전도성 박막 패턴을 형성하는 단계와;
    상기 전도성 박막 패턴을 소성하여 전도성 박막을 형성하는 단계를 포함하며,
    상기 전도성 박막의 중심에는 상기 제1 전도성 나노 파우더가 위치하며 상기 전도성 박막의 외곽에는 상기 제2 전도성 나노 파우더가 위치하는 것을 특징으로 하는 평판표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 전도성 박막 패턴을 소성하여 전도성 박막을 형성하는 단계는,
    상기 제1 및 제2 전도성 나노 파우더들이 분산되어 있는 상기 용매를 기화시키는 단계를 포함하며,
    상기 제2 전도성 나노 파우더는 상기 용매가 기화되는 힘에 의하여 상기 전도성 박막의 외곽으로 이동되는 것을 특징으로 하는 평판표시소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제1 나노 파우더와 상기 제2 나노 파우더의 부피가 동일한 경우,
    상기 제1 전도성 나노 파우더의 질량이 상기 제2 전도성 나노 파우더의 질량보다 큰 것을 특징으로 하는 평판표시소자의 제조방법.
  4. 제 1 항에 있어서,
    일정 부피의 상기 제1 나노 파우더의 질량보다 상기 제1 나노 파우더의 부피와 동일한 상기 제2 나노 파우더의 질량이 크거나 같은 경우,
    상기 제1 나노 파우더의 부피를 증가시키는 것을 특징으로 하는 평판표시소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 제1 전도성 나노 파우더는 상기 제2 전도성 나노 파우더보다 산화에 강한 것을 특징으로 하는 평판표시소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 제2 전도성 나노 파우더는 상기 제1 전도성 나노 파우더보다 전도도가 우수한 것을 특징으로 하는 액정표시패널의 제조방법.
  7. 제 1 항에 있어서,
    상기 전도성 박막 패턴을 형성하는 단계는,
    상기 전도성 나노 파우더 박막물질이 도포된 기판 상에 상기 전도성 박막 패턴이 형성될 영역에 홈 및 그외 영역에 돌출부를 가지는 소프트몰드를 정렬하는 단계와;
    상기 소프트몰드와 상기 기판이 서로 접촉되도록 상기 소프트몰드를 가압하여 상기 소프트몰드의 돌출부를 상기 기판 위에 접촉시키는 단계를 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
KR1020050056553A 2005-06-28 2005-06-28 평판표시소자의 제조방법 KR101147087B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050056553A KR101147087B1 (ko) 2005-06-28 2005-06-28 평판표시소자의 제조방법
US11/315,153 US7732318B2 (en) 2005-06-28 2005-12-23 Fabricating method for flat display device
CNB2005101328739A CN100419508C (zh) 2005-06-28 2005-12-27 平板显示器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056553A KR101147087B1 (ko) 2005-06-28 2005-06-28 평판표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070000887A true KR20070000887A (ko) 2007-01-03
KR101147087B1 KR101147087B1 (ko) 2012-05-17

Family

ID=37568010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056553A KR101147087B1 (ko) 2005-06-28 2005-06-28 평판표시소자의 제조방법

Country Status (3)

Country Link
US (1) US7732318B2 (ko)
KR (1) KR101147087B1 (ko)
CN (1) CN100419508C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011090034A1 (ja) 2010-01-19 2011-07-28 国立大学法人京都大学 導電膜及びその製造方法
KR101675843B1 (ko) 2010-05-04 2016-11-30 엘지디스플레이 주식회사 평판 표시 소자 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344271B1 (en) * 1998-11-06 2002-02-05 Nanoenergy Corporation Materials and products using nanostructured non-stoichiometric substances
US6395214B1 (en) * 1998-11-30 2002-05-28 Rutgers, The State University Of New Jersey High pressure and low temperature sintering of nanophase ceramic powders
US6402985B1 (en) * 2000-03-17 2002-06-11 The United States Of America As Represented By The Secretary Of The Navy Method for preparing efficient low voltage phosphors and products produced thereby
DE10041194A1 (de) * 2000-08-23 2002-03-07 Starck H C Gmbh Verfahren zur Herstellung von Verbundbauteilen durch Pulver-Spritzgießen und dazu geeignete Verbundpulver
WO2002084708A2 (en) * 2001-04-16 2002-10-24 Basol Bulent M Method of forming semiconductor compound film for fabrication of electronic device and film produced by same
KR100399653B1 (ko) * 2001-04-25 2003-09-29 삼성에스디아이 주식회사 평판 표시 소자의 네거티브 패턴 인쇄 방법 및 이 방법에따라 제조된 패턴을 갖는 평판 표시 소자
SE523309E (sv) * 2001-06-15 2010-03-02 Replisaurus Technologies Ab Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt
US7115218B2 (en) * 2001-06-28 2006-10-03 Parelec, Inc. Low temperature method and composition for producing electrical conductors
NZ513637A (en) * 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
US6689190B2 (en) * 2001-12-20 2004-02-10 Cima Nanotech, Inc. Process for the manufacture of reacted nanoparticles
US7736693B2 (en) * 2002-06-13 2010-06-15 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
US6957608B1 (en) * 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US7078276B1 (en) * 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
KR100520821B1 (ko) * 2003-04-02 2005-10-13 삼성전자주식회사 반도체 소자의 박막 형성방법
WO2004103043A1 (ja) * 2003-05-16 2004-11-25 Harima Chemicals, Inc. 銅微粒子焼結体型の微細形状導電体の形成方法、該方法を応用した銅微細配線ならびに銅薄膜の形成方法
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법

Also Published As

Publication number Publication date
CN1888953A (zh) 2007-01-03
US7732318B2 (en) 2010-06-08
CN100419508C (zh) 2008-09-17
KR101147087B1 (ko) 2012-05-17
US20060292721A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
US7972880B2 (en) Method for fabricating a liquid crystal display device and an LCD device thereby
US9025096B2 (en) Liquid crystal display device and method of fabrication for the same
US9373651B2 (en) Display device and method of manufacturing the same
US8253918B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
US8426229B2 (en) Method of fabricating liquid crystal display device
US7692751B2 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
US8345212B2 (en) Plane switching type liquid crystal display device having ball spacers formed on a barrier between the gate line and the common line
US9048326B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2003255332A (ja) 液晶表示装置
JP2012103674A (ja) 液晶表示装置及びその製造方法
KR20110057497A (ko) 표시기판 및 이의 제조방법
KR101137862B1 (ko) 평판표시소자의 제조방법
KR101147087B1 (ko) 평판표시소자의 제조방법
JP2011082419A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
US20060028610A1 (en) Liquid crystal display device and manufacturing method thereof
US7576808B2 (en) Multi model glass type substrate for liquid crystal display device and method of fabricating the same
US10020424B2 (en) Display substrate having improved manufacturability
KR100541532B1 (ko) 박막트랜지스터 제조방법
US20070001169A1 (en) LCD device and method for fabricating the same
US7880169B2 (en) Display apparatus and manufacturing method thereof
KR20080060627A (ko) 액정표시장치 제조방법
KR20080100637A (ko) 박막 트랜지스터 어레이와 그 제조방법
KR101113982B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101157283B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2005346007A (ja) 液晶表示装置とその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8