KR100520821B1 - 반도체 소자의 박막 형성방법 - Google Patents

반도체 소자의 박막 형성방법 Download PDF

Info

Publication number
KR100520821B1
KR100520821B1 KR10-2003-0020786A KR20030020786A KR100520821B1 KR 100520821 B1 KR100520821 B1 KR 100520821B1 KR 20030020786 A KR20030020786 A KR 20030020786A KR 100520821 B1 KR100520821 B1 KR 100520821B1
Authority
KR
South Korea
Prior art keywords
adsorption
energy
film
metal precursor
temperature
Prior art date
Application number
KR10-2003-0020786A
Other languages
English (en)
Other versions
KR20040085925A (ko
Inventor
고창현
황기현
김효정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0020786A priority Critical patent/KR100520821B1/ko
Priority to US10/814,553 priority patent/US7005389B2/en
Publication of KR20040085925A publication Critical patent/KR20040085925A/ko
Application granted granted Critical
Publication of KR100520821B1 publication Critical patent/KR100520821B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Nanotechnology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반응 조건을 자유롭게 변화시켜 효과적으로 다층막을 형성할 수 있는 반도체 소자의 박막 형성방법이 개시되어 있다. 챔버 내에 장착된 반도체 기판 상으로 복수개의 반응물질을 동시에 도입하거나, 순차적으로 도입한다. 상기 반응물질 각각의 분자들을 순차적으로 운동시킬 수 있는 에너지를 제공하여 상기 분자들을 개별적으로 활성화시킴으로서 반도체 기판에 박막을 형성한다. 이와 같이, 물질을 선택적으로 활성화시킬 수 있는 분위기를 조성함으로서 동일 챔버 내에서 서로 다른 종류의 박막을 형성할 수 있으므로, 공정 시간을 단축할 수 있다.

Description

반도체 소자의 박막 형성방법{METHOD OF FORMING THIN FILM OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 박막 형성방법에 관한 것으로, 보다 상세하게는 반응물질을 활성화시킬 수 있는 온도를 자유롭게 변화시켜 인-시츄 상태에서 다층막을 형성할 수 있는 반도체 소자의 박막 형성방법에 관한 것이다.
반도체 소자는 소자 내에 회로를 형성하기 위해 다양한 공정을 거쳐 다층의 막을 형성한다. 상기 막들의 두께는 형성하고자 하는 구성요소의 특성에 맞게 다양하며, 사용하는 물질 및 공정 조건 또한 다양하다.
특히, 반도체 소자의 구성요소 중 하나인 커패시터(capacitor)의 유전막은 안정적으로 유지할 수 있는 높은 커패시턴스(capacitance)를 요하므로, 막 내에 결함이 발생하지 않도록 균일하게 형성하여야 한다. 즉, 우수한 스텝 커버리지(step coverage) 및 균일도(uniformity)를 요한다.
그러나, 일반적으로 사용되고 있는 화학적 기상 증착(Chemical Vapor Deposition; CVD, 이하, "CVD"라고 한다.) 방법 및 물리적 기상 증착(Physical Vapor Deposition; PVD, 이하, "PVD"라고 한다.) 방법에 의해 형성된 유전막은 반도체 소자의 특성을 향상시키기에 충분하지 못하다. 상기 물리적 기상 증착 방법은 열에 의해서 반응물을 제공하므로 스텝 커버리지의 특성이 저하되며, 상기 화학적 기상 증착 방법은 다수의 반응물을 동시에 사용하므로, 스텝 커버리지의 조절이 어렵다. 따라서, 상기 방법들을 이용하여 형성된 박막의 신뢰성은 저하된다.
현재, 우수한 스텝 커버리지 및 균일도를 얻을 수 있는 막 형성방법으로 에피 성장(epitaxial growth) 방법, 사이클릭(cyclic) CVD 방법, 디지털(digital) CVD 방법, 어드밴스드(advanced) CVD 방법 및 원자층 적층(Atomic Layer Deposition; ALD, 이하, "ALD"라고 한다.)방법 등을 들 수 있다.
상기 에피 성장 방법은 분자단위로 막을 성장시켜 막질이 매우 우수하면서도 단위막의 형성 조절이 용이한 반면, 분자단위로 형성하기 위해서는 매우 장시간을 소요하게 되므로, 공정 적용에 한계가 있다.
일반적인 CVD 및 ALD 방법은 기판 표면에 막을 형성하기 위해 상기 기판을 가열하는 방식인 접촉식 가열방식을 사용하고 있다. 상기 접촉식 가열방식은 제공되는 반응물의 반응 온도에 맞게 상기 기판의 온도를 제어하는 것이 용이하게 이루어지지 않는다. 즉, 일반적인 접촉식 가열 방식은 매체에 온도를 전달시켜 상기 매체를 가열하고 냉각시키는 시간이 지연된다. 따라서, 형성하고자 하는 막의 종류에 따라 챔버를 이동하여 공정을 진행하므로 공정시간이 지연될 뿐만 아니라, 설비 비용이 상승하게 된다.
따라서, 상기 반응 온도 제어 시간을 단축시키기 위한 노력이 진행되었다. 미국 특허 US 2002/0066411 A1(이하, "66411"특허라고 한다.)에 ALD 방식의 온도 조절방법이 개시되어 있다. 상기 66411특허는 빠른 속도로 기판의 온도를 상승시킬 수 있다고 하였으나, 기판에 대해 직접적으로 가열하는 것이므로 냉각시키는 속도는 그 만큼 빠르게 제어할 수 없다.
대한민국 공개특허 특2002-0091643(이하, "91643"특허라고 한다.)에 극초단파(microwave)를 이용한 박막 제조방법이 개시되어 있다. 상기 91643 특허는 비교적 낮은 온도에서 박막을 형성할 수 있다고 하였으나, 상기 91643의 방법 또한 기판을 직접적으로 가열하는 것이므로 일단 가열된 기판을 냉각시키기 위해서는 온도가 상승된 이상 상당한 시간이 소요된다.
따라서, 상기 특허들은 단일 챔버 내에서 하나의 박막만을 형성하게 된다. 즉, 온도를 상승시키기 위한 공정 시간은 단출시킬 수 있으나, 상기 온도가 상승된 기판을 냉각시키기 위해서는 상당 시간 지연되고, 형성하고자 하는 막의 종류가 증가하며 그에 비례하여 반응 챔버의 수가 증가한다. 결과적으로, 반도체 소자 제조의 효율 저하로 제품의 단가를 상승시키게 된다.
따라서, 본 발명의 제1 목적은 다수의 반응물질 중에서 특정물질을 선택적으로 활성시켜 막을 형성함으로서 공정시간을 단축시킬 수 있는 반도체 소자의 박막 형성방법을 제공하는 것이다.
본 발명의 제2 목적은 특정 반응물질을 선택적으로 활성화시킴으로써 반응온도를 자유롭게 조절할 수 있는 반도체 소자의 박막 형성방법을 제공하는 것이다.
본 발명의 제3 목적은 국소적으로 반응 활성 분위기를 형성하여 반응조건을 자유롭게 조절할 수 있는 반도체 소자의 박막 형성방법을 제공하는 것이다.
상기 제1 목적을 달성하기 위하여 본 발명은, 챔버 내에 장착된 반도체 기판 상으로 복수개의 반응물질을 도입하는 단계 및 상기 반응물질 각각의 분자들을 순차적으로 운동시킬 수 있는 에너지를 제공하여 상기 분자들을 개별적으로 활성화시킴으로서 반도체 기판에 유전막을 형성하는 단계를 포함하는 반도체 소자의 박막 형성방법을 제공한다.
상기 제2 목적을 달성하기 위하여 본 발명은 챔버 내에 장착된 반도체 기판 상으로 제1 금속 전구체를 도입하는 단계, 상기 제1 금속 전구체에 제1에너지를 제공하여 상기 제1 금속 전구체를 1차 활성화시킴으로써 상기 반도체 기판에 흡착시켜 제1 흡착막을 형성하는 단계, 상기 제1 흡착막을 형성하고 상기 챔버 내에 잔류하는 제1 금속 전구체를 배출시키는 단계, 상기 제1 흡착막 상에 제2물질을 도입하는 단계 및 상기 제1 흡착막에 상기 제1 흡착막의 흡착물질이 2차 활성화되는 제2에너지를 제공하여 상기 제1 흡착막의 온도를 상승시킴으로써 상기 제2물질을 상기 제1 흡착막에 흡착시켜 제1 유전막을 형성하는 단계를 포함하는 반도체 소자의 박막 형성방법을 제공한다.
상기 제3 목적을 달성하기 위하여 본 발명은, 챔버 내에 장착된 표면이 극성으로 치환된 반도체 기판 상으로 제1 금속 전구체를 도입하는 단계, 상기 반도체 기판에 제1 에너지를 제공하여 반도체 기판 표면의 치환체를 활성화시켜 온도를 상승시키는 단계, 상기 제1 금속 전구체에 제2에너지를 제공하여 상기 제1 금속 전구체를 선택적으로 활성화시키는 단계, 상기 상승된 온도 및 제2에너지에 의해 상기 제1 금속 전구체를 반도체 기판에 흡착시켜 제1 흡착막을 형성하는 단계, 상기 제1 흡착막을 형성하고 상기 챔버 내에 잔류하는 제1 금속 전구체를 배출시키는 단계, 상기 제1 흡착막 상에 제2물질을 도입하는 단계, 상기 제1 흡착막에 상기 제1 흡착막의 흡착물질이 2차 활성화되는 제3에너지를 제공하여 상기 제1 흡착막의 온도를 상승시키는 단계, 상기 제2물질에 제4 에너지를 제공하여 상기 제2물질을 선택적으로 활성화시키는 단계 및 상기 제1 흡착막의 온도 및 제4에너지에 의해 제2물질을 제1 흡착막에 흡착시켜 제1 유전막을 형성하는 단계를 포함하는 반도체 소자의 박막 형성방법을 제공한다.
이와 같이, 물질을 선택적으로 활성화시킬 수 있는 분위기를 조성함으로서 동일 챔버 내에서 서로 다른 종류의 유전막을 형성할 수 있으므로, 공정 시간을 단축할 수 있다.
이하, 본 발명을 상세히 설명한다.
본 발명의 반도체 소자의 박막 형성방법은 다음과 같다.
챔버 내에 장착된 반도체 기판 상으로 복수개의 반응물질을 도입한다.
상기 반응물질 각각의 분자들을 순차적으로 운동시킬 수 있는 에너지를 제공하여 상기 분자들을 개별적으로 활성화시킴으로서 반도체 기판에 유전막을 형성한다.
상기 유전막을 형성하는 단계는 다음과 같다.
상기 반응물질에 제1에너지를 제공하여 상기 반응물질들 중 제1 금속 전구체를 1차 활성화시킴으로써 상기 반도체 기판 상에 상기 제1 금속 전구체를 선택적으로 흡착시켜 제1흡착막을 형성한다. 상기 1차 활성화는 상기 제1 금속 전구체의 운동 에너지에 의한 충돌, 진동 및 회전에 의해 이루어진다. 상기 제1흡착막에 상기 제1흡착막의 흡착물질이 2차 활성화되는 제2에너지를 제공하여 상기 제1흡착막 상에 온도를 상기 반도체 기판 상에 흡착된 물질이 이탈되는 온도보다 낮게 상승시킴으로써 상기 반응물질들 중 제2물질 선택적으로 상기 제1흡착막에 흡착시켜 제1 유전막을 형성한다. 상기 2차 활성화는 상기 제2에너지에 의해 제1 금속 전구체가 회전 또는 진동하여 발생한 운동 에너지에 의해 열이 발생하여 온도가 상승되는 것을 의미한다. 상기 제1에너지 또는 제2에너지는 교류 전기장 또는 빛 에너지이다. 상기 제1에너지 또는 제2에너지가 교류 전기장인 경우에는 상기 제1 금속 전구체 또는 제2물질은 극성물질이다.
이때, 상기 기판 표면을 이루고 있는 제1 금속 전구체 및 상기 제2물질을 선택적으로 활성화시키는 에너지를 부가적으로 더 제공할 수 있다.
상기 제1 유전막에 상기 유전막의 흡착물질이 3차 활성화되는 제3에너지를 제공하여 상기 제1 유전막 상에 온도를 상승시킴으로써 상기 반응물질들 중 제2 금속 전구체를 선택적으로 상기 유전막에 흡착시켜 제2 흡착막을 형성한다. 상기 제2흡착막에 상기 제2흡착막의 흡착물질이 4차 활성화되는 제4에너지를 제공하여 상기 제2흡착막 상에 온도를 상기 제2흡착막의 흡착물질이 이탈되는 온도보다 낮게 상승시킴으로써 상기 반응물질들 중 제4물질을 선택적으로 상기 제2흡착막에 흡착시켜 제2 유전막을 형성한다. 이와 같은 과정을 수 회 반복하여 다층막을 형성한다.
이때, 상기 제2 금속 전구체 및 제4물질을 개별적으로 활성화시키는 에너지를 부가적으로 각각 제공할 수 있다.
또한, 본 발명의 반도체 소자의 박막 형성방법은 다음과 같다.
챔버 내에 장착된 반도체 기판 상으로 제1 금속 전구체를 도입한다. 상기 제1 금속 전구체에 제1에너지를 제공하여 상기 제1 금속 전구체를 1차 활성화시킴으로써 상기 반도체 기판에 흡착시켜 제1 흡착막을 형성한다. 상기 1차 활성화는 운동 에너지에 의한 충돌, 진동 또는 회전으로 인해 이루어진다. 이때, 상기 기판 표면을 이루고 있는 제1 금속 전구체를 부가적으로 활성화시킬 수 있다.
상기 제1 흡착막을 형성하고 상기 챔버 내에 잔류하는 제1 금속 전구체를 배출시킨다. 상기 제1 흡착막 상에 제2물질을 도입한다. 상기 제1 흡착막에 상기 제1 흡착막의 흡착물질이 2차 활성화되는 제2에너지를 제공하여 상기 제1 흡착막의 온도를 상기 반도체 기판 상에 흡착된 물질이 이탈되는 온도보다 낮게 상승시킴으로써 상기 제2물질을 상기 제1 흡착막에 흡착시켜 제1 유전막을 형성한다. 상기 2차 활성화는 상기 제2에너지에 의해 흡착물질이 회전 또는 진동하여 발생한 운동 에너지에 의해 열이 발생하여 온도가 상승하는 것을 의미한다.
상기 제1에너지 또는 제2에너지는 교류 전기장 또는 빛 에너지일 수 있으며, 상기 제1에너지 또는 제2에너지가 교류 전기장인 경우에는 상기 제1 금속 전구체 또는 제2물질은 극성물질이다.
상기 제1 유전막을 형성하고 상기 챔버 내에 잔류하는 제2물질을 배출시킨다. 상기 제1 유전막 상에 제2 금속 전구체를 도입한다. 상기 제1 유전막에 상기 제1 유전막의 흡착물질이 3차 활성화되는 제3에너지를 제공하여 상기 제1 유전막 상에 온도를 상기 제1 유전막의 흡착물질이 이탈되는 온도보다 낮게 상승시킴으로써 상기 제2 금속 전구체를 상기 제1 유전막에 흡착시켜 상기 제1 유전막 상에 제2 흡착막을 형성한다. 상기 제2 흡착막을 형성하고 상기 챔버 내에 잔류하는 상기 제2 금속 전구체를 배출시킨다. 상기 제2흡착막에 상기 제2흡착막의 흡착물질이 4차 활성화되는 제4에너지를 제공하여 상기 제2흡착막 상에 온도를 상승시킴으로써 상기 반응물질들 중 제4물질을 선택적으로 상기 제2흡착막에 흡착시켜 제2 유전막을 형성한다. 상기 제2 유전막을 형성하고 상기 챔버 내에 잔류하는 제4 물질을 배출한다.
상기 제2 금속 전구체 및 제4물질을 개별적으로 활성화시키는 에너지를 부가적으로 각각 제공할 수 있다.
이와 같은 과정을 수회 반복하여 다층막을 형성한다.
부가적으로, 본 발명의 반도체 소자의 박막 형성방법은 다음과 같다.
챔버 내에 장착된 표면이 극성으로 치환된 반도체 기판 상으로 제1 금속 전구체를 도입한다. 상기 반도체 기판에 제1 에너지를 제공하여 반도체 기판 표면의 치환체를 활성화시켜 온도를 상승시킨다. 상기 제1 금속 전구체를 선택적으로 활성화시키는 제2 에너지를 제공한다. 상기 상승된 온도 및 상기 제2 에너지에 의해 상기 제1 금속 전구체를 반도체 기판에 흡착시켜 제1 흡착막을 형성한다. 상기 제1 흡착막을 형성하고 상기 챔버 내에 잔류하는 제1 금속 전구체를 배출시킨다. 상기 제1 흡착막 상에 제2물질을 도입한다. 상기 제1 흡착막에 상기 제1 흡착막의 흡착물질이 2차 활성화되는 제3에너지를 제공하여 상기 제1 흡착막의 온도를 상승시킨다. 상기 제2물질을 선택적으로 활성화시킬 수 있는 제4에너지를 제공한다. 상기 제1흡착막의 온도 및 상기 제4에너지에 의해 상기 제2물질을 상기 제1 흡착막에 흡착시켜 제1 유전막을 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들를 상세히 설명하고자 한다.
실시예 1
도 1a 내지 도 1e는 본 발명의 실시예 1의 박막 형성방법을 설명하기 위한 개략도이다.
도 1a를 참조하면, 챔버 내에 장착된 반도체 기판(110)의 표면에 히드록시기(hydroxyl group, -OH)(115)를 흡착시켜 극성을 띠게한다. 상기 반도체 기판의 표면은 통상적인 세정 공정에 의해 히드록시기로 치환될 수 있다.
상기 치환된 반도체 기판 상에 극초단파(microwave)를 제공함으로서 상기 반도체 기판 표면에 교류 전기장(alternating current field)을 형성한다. 상기 교류 전기장은 상기 하이드록시기의 회전(rotation) 운동(100)을 유도한다. 따라서, 상기 회전 운동에 의해 상기 하이드록시기가 서로 충돌함으로써 열을 발산하게 된다. 이때, 상기 극초단파의 주파수 및 파워를 조절하여 상기 반도체 기판 상에 일정 온도를 유지시킬 수 있다.
도 1b를 참조하면, 상기 일정 온도로 상승된 반도체 기판 상으로 제1 금속 전구체(precursor)(120)를 포함하는 반응 물질을 도입하여 반응식 (1)의 반응을 거쳐 제1유전막을 형성한다.
Zr(NMe2)4 + 2H2O →ZrO2 + 4H-N(Me)2
상기 반응식 (1)에 있어서, 상기 -Me는 -CH3를 의미한다.
도 1c를 참조하면, 우선, 반도체 기판 상으로 Zr(NCH3)4를 도입한다. 상기 반도체 기판 표면에 상승된 온도에 의해 상기 반도체 기판 표면에 도달된 Zr(NCH3)4는 활성화(activated)되어 상기 히드록시기로 치환된 기판 표면에 화학흡착(chemisorped)되어 제1 흡착막(130)을 형성한다. 이때, 부수적으로 상기 제1 금속 전구체를 활성화시킬 수 있는 특정 파수의 적외선을 조사하여 상기 제1 금속 전구체를 활성화시킬 수 있다. 상기 반응에 참여하지 못하고 잔류하는 반응물을 외부로 배출시킨다.
도 1d를 참조하면, 상기 제1 흡착막(130)을 포함한 반도체 기판 상으로 수증기 입자(140)를 도입한다.
도 1e를 참조하면, 상기 수증기 입자 및 제1 흡착막(130)의 말단은 반응성 차이에 의해 상호 치환된다. 따라서, 상기 제1 흡착막(130)의 말단은 히드록시기로 치환되어, ZrO2 로 이루어진 제1유전막(145)이 형성된다.
상기 제1유전막 형성에 참여하지 못하고 챔버 내에 잔류하는 반응물을 외부로 배출한다.
이와 같이, 반응물질을 도입하고 화학흡착시키는 단계를 반복적으로 진행하여 원하는 만큼의 종류 및 두께를 갖는 다층 박막을 형성할 수 있으며, 통상적인 어닐링(annealing) 공정에 의해 최상부막에 치환된 히드록시기를 제거할 수 있다.
상기 실시예에서 특정 물질을 활성화시킬 수 있는 에너지원을 반응물질에 특성에 맞게 조합하여 사용할 수 있다.
실시예 2
도 2a 내지 도 2d는 본 발명의 실시예 2의 박막 형성방법을 설명하기 위한 개략도이다.
도 2a를 참조하면, 챔버 내에 장착된 반도체 기판(210) 상으로 형성하고자 하는 유전막의 종류에 따라 반응물질들을 동시에 도입한다. 이때, 상기 반응물질은 도입되는 동안 서로 반응하지 않는다.
상기 도입된 반응물질들에 대해, 상기 반응물질 각각이 운동할 수 있는 고유 파장의 적외선(Infra-Red; IR)을 선택적으로 조사하여, 상기 반응물질들을 순차적으로 활성화시킨다.
상기 적외선에 의해 순차적으로 활성화된 제1 금속 전구체(220)를 포함하는 반응물질은 반응식 (2)의 반응을 거쳐 제1 유전막을 형성한다.
2Al(CH3)3 + O3 →Al2O3 + 3C2H6
우선, 상기 반응물질 중 Al(CH3)3 이 운동하는 파장수(wave number)를 갖는 제1 적외선(200)을 조사한다.
도 2b를 참조하면, 상기 적외선 조사에 의해, 상기 Al(CH3)3 이 서로 충돌하면서 활성화(activated)되어 상기 반도체 기판에 화학흡착(chemisorped)되어 흡착막(230)을 형성한다. 이때, 상기 기판 표면을 이루고 있는 물질을 부가적으로 활성화시켜 상기 흡착막의 형성을 도울 수 있다.
이어서, 상기 반응물질 중 오존(240)을 선택적으로 활성화시킬 수 있는 파장수를 갖는 제2 적외선(200a)을 조사시킨다.
도 2c를 참조하면, 상기 오존의 활성화에 의해 Al2O3로 이루어진 제1유전막(245)을 형성한다.
도 2d를 참조하면, 적외선의 파장수를 조절하여 제2 금속 전구체(250)를 포함하는 반응물질을 반응식 (3)에 따라 반응시켜 제2 유전막을 형성한다.
HfCl4 + 2H2O →HfO2 + 4HCl
상기 HfCl4가 활성화되는 파장수의 제3 적외선을 조사하여 상기 HfCl4를 상기 제1유전막(245)에 흡착시키고, 상기 수증기 입자가 활성화되는 파장수의 적외선을 조사하여 HfO2로 이루어진 제2유전막(250)을 형성한다.
이와 같이, 반응물질을 도입하고 화학흡착시키는 단계를 반복적으로 진행하여 원하는 만큼의 종류 및 두께를 갖는 다층 박막을 형성할 수 있다. 상기 반응에 참여하지 못하고 잔류하는 물질들은 챔버 외부로 배출시킨다.
물질이 활성화되는 고유 파장수의 적외선을 조사함으로서 복수개의 반응물질을 선택적으로 활성화시켜 동일 챔버 내에서 원자층 적층(Atomic Layer Deposition; ALD)방식으로 다층 박막을 형성할 수 있다.
실시예 3
도 3a 내지 도 3f는 본 발명의 실시예 3의 박막 형성방법을 설명하기 위한 개략도이다.
도 3a를 참조하면, 히드록시기(미도시)로 표면이 치환된 반도체 기판을 챔버 내에 장착한다.
상기 치환된 반도체 기판 상에 극초단파를 제공함으로서 상기 반도체 기판 표면에 교류 전기장을 형성한다. 상기 교류 전기장은 상기 하이드록시기의 회전 운동을 유도하여 치환기들이 서로 충돌함으로써 열을 발산하게 된다. 이때, 상기 극초단파의 주파수 및 파워를 조절하여 상기 반도체 기판 상에 일정 온도를 유지시킬 수 있다.
상기 일정 온도로 상승된 반도체 기판(310) 상으로 제1 금속 전구체(320)를 포함하는 반응 물질을 도입하여 반응식 (4)의 반응을 거쳐 제1유전막을 형성한다.
ZrCl4 + 2H2O →ZrO2 + 4HCl
우선, 반도체 기판 상으로 ZrCl4로 이루어진 제1 금속 전구체(320) 도입한다. 상기 반도체 기판 표면에 상승된 온도에 의해 상기 반도체 기판 표면에 도달된 ZrCl4는 활성화되어 상기 히드록시기로 치환된 기판 표면에 화학흡착되어 제1 흡착막(330)을 형성한다. 이때, 상기 제1 금속 전구체를 활성화시킬 수 있는 특정 파수의 적외선을 부가적으로 조사할 수 있다.
도 3b를 참조하면, 상기 제1 흡착막(330)을 형성하지 못하고 잔류하는 상기 ZrCl4를 외부로 배출시킨다.
상기 제1 흡착막(330)을 포함한 반도체 기판 상으로 수증기 입자(미도시)를 도입하면, 상기 수증기 입자 및 제1 흡착막(330)의 말단은 반응성 차이에 의해 상호 치환된다. 따라서, ZrO2 로 이루어진 제1유전막(345)이 형성된다.
상기 제1유전막(345) 형성에 참여하지 못하고 챔버 내에 잔류하는 수증기 입자를 외부로 배출한다.
도 3c를 참조하면, 상기 제1유전막(345) 상으로 제2 금속 전구체(348)를 포함하는 반응 물질을 도입하여 반응식 (5)의 반응을 거쳐 제2유전막을 형성한다.
HfCl4 + 2H2O →HfO2 + 4HCl
우선, 반도체 기판 상으로 HfCl4를 도입한다. 상기 제1유전막(345) 표면에 상승된 온도에 의해 상기 제1유전막(345) 표면에 도달된 HfCl4는 활성화되어 상기 제1 유전막(345)에 화학흡착되어 제2 흡착막(349)을 형성한다.
도 3d를 참조하면, 상기 제2 흡착막(349)의 형성에 참여하지 못하고, 잔류하는 HfCl4를 외부로 배출시킨다. 이어사, 상기 제2 흡착막(349) 상으로 오존입자를 산화제로서 도입하여 HfO2 로 이루어진 제2유전막(350)을 형성한다.
도 3e를 참조하면, 상기 제2유전막(350) 형성에 참여하지 못하고 챔버 내에 잔류하는 반응물을 외부로 배출한다.
상기 제2유전막(350) 상으로 제3 금속 전구체(355)를 포함하는 반응 물질을 도입하여 반응식 (6)의 반응을 거쳐 제3유전막을 형성한다.
2Al(CH3)3 + O3 →Al2O3 + 3C2H6
우선, 반도체 기판 상으로 Al(CH3)3를 도입한다. 상기 Al(CH3)3를 활성화시킬 수 있는 에너지의 주파수를 갖는 적외선을 조사하여 상기 Al(CH3)3를 선택적으로 운동시킨다. 상기 제2유전막 표면에 상승된 온도 및 상기 운동에 의해 상기 제2유전막 표면에 도달된 Al(CH3)3는 활성화되어 상기 제2유전막에 화학흡착되어 제3 흡착막(360)을 형성한다.
도 3f를 참조하면, 상기 제3 흡착막 형성에 참여하지 못하고 잔류하는 반응물로 외부로 배출시킨고, 상기 제3 흡착막(360) 상으로 오존입자를 도입하여 Al2O3 로 이루어진 제3유전막(365)를 형성한다.
상기 제3유전막(365) 형성에 참여하지 못하고 챔버 내에 잔류하는 반응물을 외부로 배출한다.
이와 같이, 반응물질을 도입하고 화학흡착시키는 단계를 반복적으로 진행하여 원하는 만큼의 종류 및 두께를 갖는 다층 박막을 형성할 수 있으며, 통상적인 어닐링 공정에 의해 최상부막에 치환된 히드록시기를 제거할 수 있다.
상기 실시예들은 활성화시킬 수 있는 에너지원을 반응물질에 특성에 맞게 조합하여 사용할 수 있다.
실시예 4
도 4a 내지 도 4h는 본 발명의 실시예 4에 의한 반도체 소자의 커패시터 형성방법을 나타낸 단면도이다.
도 4a를 참조하면, 패턴이 형성된 반도체 기판(400)에 제1 절연막(405)을 형성하고 통상의 사진 식각 공정으로 반도체 기판의 상부면(411)이 드러날 때까지 소정 영역의 상기 제1 절연막(405)을 식각하여 제1 개구부(420)을 형성한다.
도 4b를 참조하면, 상기 제1 개구부(420)을 도전성 물질로 매립하여 상기 제1 절연막에 콘택 플러그(430)를 형성한다.
상기 콘택 플러그(430)를 포함하여 상기 제1 절연막(405) 상에 제2 절연막(450)을 형성한다.
도 4c를 참조하면, 콘택 플러그(430)를 덮고 있는 상기 제2 절연막(450)의 소정 영역을 상기 콘택 플러그(430)의 상부면이 드러날때까지 식각하여 제2 개구부(455)를 형성한다.
상기 제2 개구부(455)를 포함하여 제2 절연막 패턴(450a) 전면에 걸쳐 폴리실리콘막(460)을 형성한다. 상기 폴리실리콘막(460)은 상기 제2 절연막 패턴(450a)의 상단면, 상기 개구부의 측면 및 저면에 연속적으로 형성된다.
도 4d를 참조하면, 상기 폴리 실리콘 막(460)이 증착된 기판에 산화물을 증착하고, 통상의 화학 기계적 연마(Chemical Mechanical Polishing;CMP) 방식에 의해 평탄화함으로서 산화막(470)을 형성하여 상기 제2 개구부(455)를 매립한다.
도 4e를 참조하면, 상기 제2 절연막 패턴(450a)의 상부면에 증착된 폴리실리콘막(460)을 상기 제2 절연막 패턴(450a)의 상부면이 노출되기까지 식각한다. 이때, 상기 제2 절연막 패턴(450a)이 식각되는 만큼, 상기 제2 개구부(455)를 매립한 산화막(470)을 동시에 식각하게된다. 따라서, 상기 식각에 의해 상기 제2 절연막 패턴(450a) 상부면에 위치한 상기 폴리실리콘막(460)이 분리되어 커패시터 하부전극(460a)이 형성된다.
도 4f를 참조하면, 상기 제2 절연막 패턴(450a) 및 상기 제2 개구부(455) 내에 존재하는 산화막(470)을 습식 식각하여 모두 제거함으로써 하부전극(460a)을 노출시킨다.
도 4g를 참조하면, 상기 하부전극(460a)이 형성된 기판을 유전막 형성 챔버에 장착하고, 상기 하부전극(460a) 상으로 유전막을 형성하기 위한 반응물질을 도입한다. 상기 반응물질 중, 제1 금속 전구체(precursor)를 포함하는 반응물질은 반응식 (7)의 반응을 거쳐 제1 흡착막(480)을 형성한다.
2Al(CH3)3 + O3 →Al2O3 + 3C2H6
우선, 상기 반응물질 중 Al(CH3)3 이 운동하는 파장수를 갖는 적외선을 조사하여 상기 Al(CH3)3 을 활성화시켜 상기 반도체 기판에 화학흡착(chemisorped)된다.
이어서, 상기 반응물질 중 오존을 선택적으로 활성화시킬 수 있는 파장수를 갖는 적외선을 조사시켜 Al2O3로 이루어진 제1흡착막(480)을 형성한다.
적외선의 파장수를 조절하여 제2 금속 전구체를 포함하는 반응물질을 반응식 (8)에 따라 반응시켜 제2 흡착막(485)을 형성한다.
HfCl4 + 2H2O →HfO2 + 4HCl
상기 HfCl4가 활성화되는 파장수의 적외선을 조사하여 상기 HfCl4를 상기 제1흡착막에 흡착시키고, 상기 수증기 입자가 활성화되는 파장수의 적외선을 조사하여 HfO2로 이루어진 제2흡착막(485)을 형성한다. 따라서, 제1 흡착막(480) 및 제2 흡착막(485)으로 이루어진 유전막(490)을 완성한다.
이와 같이, 반응물질을 도입하고 화학흡착시키는 단계를 반복적으로 진행하여 원하는 만큼의 종류 및 두께를 갖는 다층 박막을 형성할 수 있다. 상기 반응에 참여하지 못하고 잔류하는 물질들은 챔버 외부로 배출시킨다.
따라서, 커패시터 하부전극의 높이에 무관하게 스텝 커버리지가 전 영역에 걸쳐 우수하고, 균일도가 우수한 유전막을 형성할 수 있다. 또한, 동일 챔버 내에서 원하는 종류의 유전막을 다층으로 형성할 수 있으며, 각 막을 형성하고자 하는 온도를 자유롭게 조절할 수 있다.
화학흡착이 완료되면, 교류 전기장의 형성을 중단하여, 반도체 기판 표면의 온도를 낮춘다. 상기 온도는 물질의 회전운동에 의해 상승된 것으로서, 교류 전기장을 중단하면 물질의 회전운동이 정지되어 용이하게 빠른 속도로 온도를 낮출 수 있다. 따라서, 더 이상의 화학흡착이 발생하지 않는다.
일반적인 기판 가열방법에 의한 온도조절은 기판 전체에 대해 열을 가하여 기판 가열시간 및 냉각 시간이 오래 걸리는 반면, 물질의 운동에 의한 온도조절은 온도가 상승되는 부분이 기판 표면에 한정되므로 온도를 올리고 낮추는 시간이 단축된다.
결과적으로, 공정시간을 단축시킬 수 있다.
도 4h를 참조하면, 상기 유전막(490) 상에 균일하게 도전물을 도포함으로서 상부전극(495)을 형성하여 커패시터를 완성한다.
상술한 바와 같이 본 발명에 의하면, 동일 챔버 내로, 다수의 반응물질을 동시에 도입하거나, 순차적으로 도입할 수 있다. 상기 도입된 반응물질 각각을 개별적으로 활성화시킬 수 있는 에너지를 순차적으로 제공하여 특정 반응물질만을 운동시킴으로서 용이하게 반응조건을 제어할 수 있다.
이와 같이, 물질을 선택적으로 활성화시킬 수 있는 분위기를 조성함으로서 동일 챔버 내에서 서로 다른 종류의 박막을 형성할 수 있으므로, 공정 시간을 단축할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 본 발명의 실시예 1의 박막 형성방법을 설명하기 위한 개략도이다.
도 2a 내지 도 2d는 본 발명의 실시예 2의 박막 형성방법을 설명하기 위한 개략도이다.
도 3a 내지 도 3f는 본 발명의 실시예 3의 박막 형성방법을 설명하기 위한 개략도이다.
도 4a 내지 도 4h는 본 발명의 실시예 4에 의한 반도체 소자의 커패시터 형성방법을 나타낸 단면도이다.

Claims (23)

  1. 챔버 내에 장착된 반도체 기판 상으로 복수개의 반응물질을 도입하는 단계; 및
    상기 반응물질 각각의 분자들을 순차적으로 활성화시킬 수 있는 에너지를 제공하여 상기 분자들을 개별적으로 활성화시킴으로서 반도체 기판에 유전막을 형성하는 단계를 포함하되,
    상기 유전막을 형성하는 단계는,
    상기 반응물질에 제1에너지를 제공하여 상기 반응물질들 중 제1 금속 전구체의 충돌, 진동 및 회전에 의해 상기 제1 금속 전구체를 1차 활성화시킴으로서 상기 반도체 기판 상에 상기 제1 금속 전구체를 선택적으로 흡착시켜 제1흡착막을 형성하는 단계; 및
    상기 제1흡착막에 상기 제1흡착막의 흡착물질이 2차 활성화되는 제2에너지를 제공하여 상기 흡착물질이 회전 또는 진동하여 발생한 운동에너지에 의해 열이 발생하여 상기 제1흡착막 상에 온도를 상승시킴으로써 상기 반응물질들 중 제2 물질 선택적으로 상기 제1흡착막에 흡착시켜 제1 유전막을 형성하는 단계를 포함하는 반도체 소자의 박막 형성방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 금속 전구체 및 상기 제2 물질을 선택적으로 활성화시키는 에너지를 부가적으로 더 제공하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  4. 제1항에 있어서, 상기 제1흡착막 상의 온도는 상기 반도체 기판 상에 흡착된 물질이 이탈되는 온도보다 낮은 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  5. 제1항에 있어서, 상기 제1 유전막에 상기 유전막의 흡착물질이 3차 활성화되는 제3에너지를 제공하여 상기 제1 유전막 상에 온도를 상승시킴으로써 상기 반응물질들 중 제2 금속 전구체를 선택적으로 상기 유전막에 흡착시켜 제2 흡착막을 형성하는 단계; 및
    상기 제2흡착막에 상기 제2흡착막의 흡착물질이 4차 활성화되는 제4에너지를 제공하여 상기 제2흡착막 상에 온도를 상승시킴으로써 상기 반응물질들 중 제4물질을 선택적으로 상기 제2흡착막에 흡착시켜 제2 유전막을 형성하는 단계를 수 회 반복하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  6. 제5항에 있어서, 상기 제2 금속 전구체 및 제4물질을 개별적으로 활성화시키는 에너지를 부가적으로 각각 제공하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  7. 제5항에 있어서, 상기 제3 에너지에 의하여 상기 제2 유전막 상에 발생되는 온도는 상기 제2 유전막의 흡착물질이 이탈되는 온도보다 낮은 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서, 상기 제1에너지 또는 제2에너지는 교류 전기장 또는 빛 에너지인 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  11. 제10항에 있어서, 상기 제1에너지 또는 제2에너지가 교류 전기장인 경우에는 상기 제1 금속 전구체 또는 제2물질은 극성물질인 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  12. 챔버 내에 장착된 반도체 기판 상으로 제1 금속 전구체를 도입하는 단계;
    상기 제1 금속 전구체에 제1에너지를 제공하여 상기 제1 금속 전구체를 충돌, 진동 및 회전에 의해 1차 활성화시킴으로써 상기 반도체 기판에 흡착시켜 제1 흡착막을 형성하는 단계;
    상기 제1 흡착막을 형성하고 상기 챔버 내에 잔류하는 제1 금속 전구체를 배출시키는 단계;
    상기 제1 흡착막 상에 제2물질 도입하는 단계; 및
    상기 제1 흡착막에 상기 제1 흡착막의 흡착물질이 2차 활성화되는 제2 에너지를 제공하여 상기 흡착물질이 회전 또는 진동하여 발생한 운동에너지에 의해 열이 발생하여 상기 제1흡착막 상에 온도를 상승시킴으로써 상기 제2물질을 상기 제1 흡착막에 흡착시켜 제1 유전막을 형성하는 단계를 포함하는 반도체 소자의 박막 형성방법.
  13. 제12항에 있어서, 상기 제1 금속 전구체 및 상기 제2물질을 활성화 시키는 에너지를 부가적으로 제공하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  14. 제12항에 있어서, 상기 제2 에너지에 의하여 상기 제1 흡착막에 발생되는 온도는 상기 반도체 기판 상에 흡착된 물질이 이탈되는 온도보다 낮은 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  15. 제12항에 있어서, 상기 제1 유전막을 형성하고 상기 챔버 내에 잔류하는 제2물질을 배출시키는 단계;
    상기 제1 유전막 상에 제2 금속 전구체를 도입하는 단계;
    상기 제1 유전막에 상기 제1 유전막의 흡착물질이 3차 활성화되는 제3에너지를 제공하여 상기 제1 유전막 상에 온도를 상승시킴으로써 상기 제2 금속 전구체를 상기 제1 유전막에 흡착시켜 상기 제1 유전막 상에 제2 흡착막을 형성하는 단계;
    상기 제2 흡착막을 형성하고 상기 챔버 내에 잔류하는 상기 제2 금속 전구체를 배출시키는 단계;
    상기 제2흡착막에 상기 제2흡착막의 흡착물질이 4차 활성화되는 제4에너지를 제공하여 상기 제2흡착막 상에 온도를 상승시킴으로써 상기 반응물질들 중 제4물질을 선택적으로 상기 제2흡착막에 흡착시켜 제2 유전막을 형성하는 단계; 및
    상기 제2 유전막을 형성하고 상기 챔버 내에 잔류하는 제4물질을 배출하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  16. 제15항에 있어서, 상기 제2 금속 전구체 및 상기 제4물질을 개별적으로 활성화시키는 에너지를 부가적으로 각각 제공하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  17. 제15항에 있어서, 상기 단계들을 수회 반복하는 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  18. 제12항에 있어서, 상기 제3 에너지에 의하여 상기 제1 유전막 상에 발생되는 온도는 상기 제1 유전막의 흡착물질이 이탈되는 온도보다 낮은 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  19. 삭제
  20. 삭제
  21. 제12항에 있어서, 상기 제1에너지 또는 제2에너지는 교류 전기장 또는 빛 에너지인 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  22. 제21항에 있어서, 상기 제1에너지 또는 제2에너지가 교류 전기장인 경우에는 상기 제1 금속 전구체 또는 상기 제2물질은 극성물질인 것을 특징으로 하는 반도체 소자의 박막 형성방법.
  23. 챔버 내에 장착된 반도체 기판의 표면에 하이드록시기를 흡착시키는 단계:
    상기 하이드록시기에 의하여 극성으로 치환된 반도체 기판 상으로 제1 금속 전구체를 도입하는 단계;
    상기 반도체 기판에 제1 에너지를 제공하여 반도체 기판 표면의 치환체를 활성화시켜 온도를 상승시키는 단계;
    상기 제1 금속 전구체를 선택적으로 활성화시키는 제2 에너지를 제공하는 단계;
    상기 상승된 온도 및 제2 에너지에 의해 상기 제1 금속 전구체를 반도체 기판에 흡착시켜 제1 흡착막을 형성하는 단계;
    상기 제1 흡착막을 형성하고 상기 챔버 내에 잔류하는 제1 금속 전구체를 배출시키는 단계;
    상기 제1 흡착막 상에 제2물질을 도입하는 단계; 및
    상기 제1 흡착막에 상기 제1 흡착막의 흡착물질이 2차 활성화되는 제3에너지를 제공하여 상기 제1 흡착막의 온도를 상승시키는 단계;
    상기 제2물질을 활성화시키는 제4 에너지를 제공하는 단계;
    상기 제1 흡착막의 온도 및 제4 에너지에 의해 상기 제2물질을 상기 제1 흡착막에 흡착시켜 제1 유전막을 형성하는 단계를 포함하는 반도체 소자의 박막 형성방법.
KR10-2003-0020786A 2003-04-02 2003-04-02 반도체 소자의 박막 형성방법 KR100520821B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0020786A KR100520821B1 (ko) 2003-04-02 2003-04-02 반도체 소자의 박막 형성방법
US10/814,553 US7005389B2 (en) 2003-04-02 2004-03-31 Methods for forming a thin film on an integrated circuit device by sequentially providing energies to activate the reactants

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0020786A KR100520821B1 (ko) 2003-04-02 2003-04-02 반도체 소자의 박막 형성방법

Publications (2)

Publication Number Publication Date
KR20040085925A KR20040085925A (ko) 2004-10-08
KR100520821B1 true KR100520821B1 (ko) 2005-10-13

Family

ID=34114193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020786A KR100520821B1 (ko) 2003-04-02 2003-04-02 반도체 소자의 박막 형성방법

Country Status (2)

Country Link
US (1) US7005389B2 (ko)
KR (1) KR100520821B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
US7323699B2 (en) * 2005-02-02 2008-01-29 Rave, Llc Apparatus and method for modifying an object
KR101147087B1 (ko) * 2005-06-28 2012-05-17 엘지디스플레이 주식회사 평판표시소자의 제조방법
FR2904328B1 (fr) * 2006-07-27 2008-10-24 St Microelectronics Sa Depot par adsorption sous un champ electrique
JP5679581B2 (ja) * 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法
US10458016B2 (en) 2015-12-25 2019-10-29 Tokyo Electron Limited Method for forming a protective film
JP6523185B2 (ja) 2016-01-29 2019-05-29 東京エレクトロン株式会社 成膜方法
JP6602261B2 (ja) 2016-05-23 2019-11-06 東京エレクトロン株式会社 成膜方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750091T2 (de) 1986-12-25 1994-09-22 Kawasaki Steel Co Optisches cvd-verfahren.
US5324553A (en) * 1993-04-30 1994-06-28 Energy Conversion Devices, Inc. Method for the improved microwave deposition of thin films
US6878402B2 (en) * 2000-12-06 2005-04-12 Novellus Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
US6576564B2 (en) * 2000-12-07 2003-06-10 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
KR100425449B1 (ko) 2001-05-18 2004-03-30 삼성전자주식회사 포토 화학기상증착법을 이용한 다층막 형성방법과 그 장치
KR20020091643A (ko) 2001-05-31 2002-12-06 (주) 헤세드테크놀러지 극초단파를 이용한 화학증착장치 및 그 장치를 이용한박막제조방법

Also Published As

Publication number Publication date
US20050032372A1 (en) 2005-02-10
KR20040085925A (ko) 2004-10-08
US7005389B2 (en) 2006-02-28

Similar Documents

Publication Publication Date Title
KR102549289B1 (ko) 완전히 자기 정렬된 비아를 형성하기 위한 선택적 퇴적 방법
KR101184072B1 (ko) 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법
JPH09153491A (ja) タンタル酸化膜の形成方法及びその装置
TWI739857B (zh) 製造半導體裝置的方法及半導體裝置製造設備
KR100520821B1 (ko) 반도체 소자의 박막 형성방법
TW201142073A (en) Conformal layers by radical-component CVD
JP2018006753A (ja) 半導体装置の製造方法及び半導体装置の製造設備
JP2020534692A (ja) 高アスペクト比堆積
TW201310532A (zh) 閘極絕緣膜之形成方法及閘極絕緣膜之形成裝置
KR20070110748A (ko) 커패시터 형성 방법
JP2023515937A (ja) 低誘電率誘電体膜を堆積するシステム及び方法
JP2015015272A (ja) 半導体装置の製造方法及び基板処理装置
JP2023535388A (ja) ホウ素がドープされたシリコン材料を利用した集積プロセス
JPH08306659A (ja) 誘導結合プラズマ処理装置および誘導結合プラズマ処理方法
US6989338B2 (en) Method for forming a multi-layered structure of a semiconductor device and methods for forming a capacitor and a gate insulation layer using the multi-layered structure
JP2004335591A (ja) Ｃｖｄ装置及び半導体装置の製造方法及び半導体装置
US20230360924A1 (en) Low temperature carbon gapfill
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20230168972A (ko) 유동성 갭 충진을 위한 방법 및 장치
TW202320302A (zh) 用於3d nand的分子層沉積接觸降落保護
KR20230107922A (ko) 반도체 장치 제조 장비 및 반도체 장치 제조 방법
JP2781299B2 (ja) 薄膜製造方法及び薄膜製造装置
JP2024531969A (ja) ３ｄ ｎａｎｄ用の分子層堆積ライナー
KR20240056613A (ko) 육방정계 붕소 질화물 증착
JP2024503880A (ja) ドープされた酸化ケイ素の熱堆積

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee