CN100411145C - 非挥发性存储器及其制造方法与操作方法 - Google Patents
非挥发性存储器及其制造方法与操作方法 Download PDFInfo
- Publication number
- CN100411145C CN100411145C CNB2005100921286A CN200510092128A CN100411145C CN 100411145 C CN100411145 C CN 100411145C CN B2005100921286 A CNB2005100921286 A CN B2005100921286A CN 200510092128 A CN200510092128 A CN 200510092128A CN 100411145 C CN100411145 C CN 100411145C
- Authority
- CN
- China
- Prior art keywords
- voltage
- apply
- volatility memorizer
- substrate
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000003860 storage Methods 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 230000005641 tunneling Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 238000000059 patterning Methods 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012163 sequencing technique Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052712 strontium Inorganic materials 0.000 description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 210000000554 iris Anatomy 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器，包括基底、多个选择栅极、多个栅介电层、多个掺杂区、多个控制栅极与多个电荷储存结构。基底中具有多个沟槽，这些沟槽平行排列，并往一第一方向延伸。多个选择栅极设置于基底中，填满这些沟槽。多个栅介电层设置于选择栅极与基底之间。多个掺杂区设置于沟槽下方的基底中。多个控制栅极设置于选择栅极上，这些控制栅极平行排列，并往一第二方向延伸，且第二方向与第一方向交错。多个电荷储存结构分别设置于沟槽间的基底与控制栅极之间。
Description
技术领域
本发明涉及一种存储器元件，特别是涉及一种非挥发性存储器及其制造方法与操作方法。
背景技术
当半导体进入深次微米(Deep Sub-Micron)的工艺时，元件的尺寸逐渐缩小，对于存储器元件而言，也就是代表存储器元件的尺寸愈来愈小。然而，存储器元件尺寸缩小的结果将造成存储器的通道长度(Channel Length)缩短，导致短通道效应问题的产生，使存储器无法正常地运作。
再者，为了在单位面积的硅芯片里头，放入更多的存储器元件，一般半导体工艺多会从元件间的隔离结构工艺开始作起，使各个元件之间能够有所隔离，不会互相影响。然而，隔离结构的形成势必会占据硅芯片的布局空间、降低元件的集成度，且于后续工艺中也可能会产生其它新问题。因此，一种无须隔离结构的设置，而又能够达到隔离效果的元件，将会是我们殷切期盼的发明。
除此之外，由于在操作存储器元件的时候，需要对于源极/漏极施加适当的电压。目前的作法通常是在源极/漏极区上，形成接触窗开口(Contact Hole)，之后再形成接触窗插塞，继而以位线连接各接触窗插塞。通过施加电压于位线上，而控制源极/漏极的电压。然而，此种作法会大幅度提高工艺的繁复程度，容易导致成品率下降，不但拉长工艺流程与时间，且会降低存储器元件的可靠性。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性存储器，在不影响元件集成度的情形之下，能够防止短通道效应的发生，且由于无须设置隔离结构，还能够节省布局空间。
本发明的另一目的是提供一种非挥发性存储器的制造方法，其工艺简单，不必形成隔离结构与接触窗开口，又能够与互补式金氧半导体晶体管的工艺相整合。
本发明的又一目的是提供一种非挥发性存储器的操作方法，通过施加适当电压，于选择栅极旁边形成强反转层，用来程序化、读取与抹除此非挥发性存储器。
本发明提供一种非挥发性存储器，包括基底、多个选择栅极、多个栅介电层、多个掺杂区、多个控制栅极与多个电荷储存结构。基底中具有多个沟槽，这些沟槽平行排列，并往一第一方向延伸。多个选择栅极设置于基底中，填满这些沟槽。多个栅介电层设置于选择栅极与基底之间。多个掺杂区设置于沟槽下方的基底中。多个控制栅极设置于基底上，这些控制栅极平行排列，并往一第二方向延伸，且第二方向与第一方向交错。多个电荷储存结构分别设置于控制栅极与沟槽间的基底之间。
依照本发明的实施例所述的非挥发性存储器，上述电荷储存结构，更可以延伸至选择栅极上，往第二方向延伸。
依照本发明的实施例所述的非挥发性存储器，还可以包括多个栅间介电层，分别设置于选择栅极与控制栅极之间。
依照本发明的实施例所述的非挥发性存储器，上述电荷储存结构由基底起包括一穿隧介电层、一电荷储存层与一阻挡介电层。其中，电荷储存层的材料可以是掺杂多晶硅或是氮化硅。此外，穿隧介电层与阻挡介电层的材料例如是氧化硅。
依照本发明的实施例所述的非挥发性存储器，上述控制栅极的材料可以是掺杂多晶硅，选择栅极的材料例如是掺杂多晶硅，栅介电层的材料例如是氧化硅。
在上述非挥发性存储器中，由于选择栅极设置于基底中，填满基底中的沟槽，因此可以通过控制沟槽的深度，进而控制通道长度，在不影响元件集成度的情形之下，能够避免短通道效应的发生。且由于无须设置隔离结构，还能够节省布局空间，在单位面积上形成更多的存储器，进一步提高元件的集成度。
此外，倘若非挥发性存储器的电荷储存层的材料具有捕捉电子的特性，射入于电荷储存层之中的电子并非均匀地分布于整个电荷储存层之中，而是以高斯分布的方式集中于电荷储存层的局部区域上。则具备此种电荷储存层的非挥发性存储器就可以在单一存储单元中储存两个位，而且，即使电荷储存层未区分成一个一个区块，也不会影响其储存数据的功能。
本发明提出一种非挥发性存储器的制造方法，首先提供基底，并于基底中形成多个沟槽，这些沟槽平行排列，且在第一方向上延伸。然后，于沟槽下方的基底中形成多个掺杂区。接着，于沟槽内的基底表面形成多个栅介电层。继而，形成多个选择栅极填满这些沟槽。之后，于选择栅极上形成多个栅间介电层。接下来，于基底上形成电荷储存结构。然后，于电荷储存结构上形成多个控制栅极，这些控制栅极平行排列，并往一第二方向上延伸，第二方向与第一方向交错。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述电荷储存结构由基底表面起包括一穿隧介电层、一电荷储存层与一阻挡介电层。其中电荷储存层的材料可以是掺杂多晶硅或是氮化硅。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述形成栅介电层的方法可以是热氧化法。上述形成栅间介电层的方法例如是热氧化法。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述形成沟槽的方法可以是先于基底上形成一层图案化掩模层。之后，以图案化掩模层为掩模蚀刻基底，以形成沟槽。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述形成选择栅极，填满沟槽的方法例如是先于基底上形成一层导体层，再回蚀刻导体层，以暴露出图案化掩模层的表面。
本发明的非挥发性存储器的制造方法，其工艺简单，不必形成隔离结构与接触窗开口，不但减少工艺的复杂度，而且可以避免在形成接触窗开口的过程中，因为错误对准所造成的不正常电性导通问题。除此之外，又能够与互补式金氧半导体晶体管的工艺相整合，相当具有产业上利用价值。
本发明提出一种非挥发性存储器的操作方法，适用于一存储单元阵列，存储单元阵列包括：多条选择栅极线，设置于基底中，且填满基底中的多个沟槽，这些沟槽于一第一方向平行排列；多条位线，设置于沟槽下方的基底中；多条字线，于第二方向平行排列，且第二方向与第一方向交错；其中，相邻两存储单元共享一选择栅极线与一位线，第二方向上的存储单元共享一字线，且各个存储单元包括一电荷储存层，位于相邻两选择栅极线之间；此操作方法包括：
于进行程序化操作时，于选定的存储单元所连接的第一选择栅极线施加第一电压；于选定的存储单元所连接的第二选择栅极线施加第二电压；于选定的存储单元的第一选择栅极线相邻的第三选择栅极线施加第三电压；于选定的存储单元的第二选择栅极线相邻的第四选择栅极线施加第四电压；于选定的存储单元所连接的字线施加第五电压；于第一选择栅极线下方的第一位线施加第六电压；于第二选择栅极线下方的第二位线施加第七电压，以于选定的存储单元中的电荷储存层存入一位，其中第五电压大于第二电压，且第二电压大于第一电压。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述于进行读取操作时，于第一选择栅极线施加第八电压；于第二选择栅极线施加第九电压；于第三选择栅极线施加第十电压；于第四选择栅极线施加第十一电压；于字线施加第十二电压；于第一位线施加第十三电压；于第二位线施加第十四电压，以读取此位，其中第十二电压大于第八电压且小于第五电压，且第八电压大于第九电压。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述于进行抹除操作时，于第二选择栅极线施加第十五电压；于字线施加第十六电压；于第二位线施加第十七电压，以抹除此位。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述的位是位于电荷储存层中，靠近第二选择栅极线的一侧。
依照本发明的实施例所述的非挥发性存储器的操作方法，还可以于电荷储存层中，靠近第一选择栅极线侧的一侧，进行另一位的操作，操作方法包括：于进行程序化操作时，于第一选择栅极线施加第二电压；于第二选择栅极线施加第一电压；于第三选择栅极线施加第四电压；于第四选择栅极线施加第三电压；于字线施加第五电压；于第一位线施加第七电压；于第二位线施加第六电压，以于电荷储存层中，靠近第一选择栅极线的一侧，存入另一位。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述操作方法包括：于进行读取操作时，于第一选择栅极线施加第九电压；于第二选择栅极线施加第八电压；于第三选择栅极线施加第十一电压；于第四选择栅极线施加第十电压；于字线施加第十二电压；于第一位线施加第十四电压；于第二位线施加第十三电压，以读取另一位。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述操作方法包括：于进行抹除操作时，于第一选择栅极线施加第十五电压；于字线施加第十六电压；于第一位线施加第十七电压，以抹除另一位。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述第一电压为2伏特左右，第二电压为6伏特左右，第三电压为0伏特左右，第四电压为0伏特左右，第五电压为10伏特左右，第六电压为0伏特左右，第七电压为2伏特左右。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述第八电压为4伏特左右，第九电压为2伏特左右，第十电压为0伏特左右，第十一电压为0伏特左右，第十二电压为5伏特左右，第十三电压为1～3伏特左右，第十四电压为0伏特左右。
依照本发明的实施例所述的非挥发性存储器的操作方法，上述第十五电压为4伏特左右，第十七电压为0伏特左右。上述第十六电压小于0伏特，例如是-10伏特左右。
本发明的非挥发性存储器的操作方法，通过对此非发挥发性存储器施加适当电压，而于选择栅极旁形成的强反转层，将电子注入电荷储存层之中，程序化、读取与抹除此非挥发性存储器。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是绘示本发明一实施例的一种非挥发性存储器的结构上视图。
图1B是绘示图1A中沿A-A’线的结构剖面图。
图2A是绘示本发明另一实施例的一种非挥发性存储器的结构上视图。
图2B是绘示图2A中沿A-A’线的结构剖面图。
图3A至图3F是绘示本发明一实施例的一种非挥发性存储器的制造流程剖面图。
图3G是绘示本发明另一实施例的一种非挥发性存储器的制造流程剖面图。
图4A所绘示为本发明一实施例的一种非挥发性存储器的程序化操作示意图。
图4B所绘示为本发明一实施例的一种非挥发性存储器的读取操作示意图。
图4C所绘示为本发明一实施例的一种非挥发性存储器的抹除操作示意图。
图4D所绘示为本发明一实施例的一种非挥发性存储器的二位电荷陷入示意图
简单符号说明
100、300：基底
110、310：栅介电层
120、220、320：电荷储存结构
121、221、321：穿隧介电层
123、223、323：电荷储存层
125、225、325：阻挡介电层
130、330：栅间介电层
150：强反转层
160a、160b：位
301a：垫氧化层
301b：掩模层
301c：硬掩模层
303：图案化光致抗蚀剂层
305、T1～T4：沟槽
309、DR1～DR4：掺杂区
315、SG1～SG4：选择栅极
327：抗反射层
340、CG1～CG4：控制栅极
C1、C2、C3：存储单元
具体实施方式
图1A是绘示本发明一实施例的一种非挥发性存储器的结构上视图。图1B是绘示图1A中沿A-A’线的结构剖面图。图2A是绘示本发明另一实施例的一种非挥发性存储器的结构上视图。图2B是绘示图2A中沿A-A’线的结构剖面图。
请参照图1A，本发明的非挥发性存储器包括基底100、多个选择栅极SG1～SG4、多个掺杂区DR1～DR4与多个控制栅极CG1～CG4。其中，选择栅极SG1～SG4与掺杂区DR1～DR4例如是平行排列，并往X方向延伸；控制栅极CG1～CG4例如是平行排列，并往Y方向延伸，且X方向与Y方向交错。
请同时参照图1A与图1B，基底100中具有多个沟槽T1～T4，这些沟槽T1～T4例如是平行排列，并往X方向延伸。多个选择栅极SG1～SG4设置于基底100中，填满这些沟槽T1～T4。多个栅介电层110设置于选择栅极SG1～SG4与基底100之间。多个掺杂区DR1～DR4设置于沟槽T1～T4下方的基底100中。多个控制栅极CG1～CG4设置于基底100上，这些控制栅极CG1～CG4例如是平行排列，并往Y方向延伸，且Y方向与X方向交错。多个电荷储存结构120分别设置于控制栅极CG1～CG4与相邻两沟槽之间的基底100之间，如图1A所示，电荷储存结构120是一个一个的区块。请参照图1B，电荷储存结构120位于基底100与控制栅极CG4之间。多个栅间介电层130，分别设置于X方向与Y方向交错的位置上，亦即设置于控制栅极CG4与选择栅极SG1～SG4上下重叠的位置之间，如图1B所示，用来隔离这控制栅极CG4与选择栅极SG1～SG4。
请参照图1B，上述电荷储存结构120由基底起依序为穿隧介电层121、电荷储存层123与阻挡介电层125。其中，电荷储存层123的材料可以是掺杂多晶硅或是氮化硅，或是其它能够使电荷储存或陷入于其中的材料，例如钽氧化物、钛酸锶物与铪氧化物等。其中，氮化硅还可以依照氮、硅比例的不同，分为Si3N4或是Si5N9等。穿隧介电层121与阻挡介电层125的材料例如是氧化硅之类的适当材料。
上述控制栅极CG1～CG4的材料可以是掺杂多晶硅，选择栅极SG1～SG4的材料例如是掺杂多晶硅。当然，控制栅极CG1～CG4与选择栅极SG1～SG4的材料也可以是其它导体材料如金属、金属硅化物等。栅介电层110的材料例如是氧化硅。栅间介电层130的材料例如是氧化硅等适当的介电材料。掺杂区DR1～DR4注入的掺杂物可以是P型掺杂物或N型掺杂物，其端视所欲形成的元件的型态而定。
在一实施例中，假使电荷储存层的材料是能够捕捉电子的材料，如氮化硅，则电子在此种材料中是以高斯分布的方式集中于电荷储存层的局部区域上。因此，电荷储存结构就可以不限于图1A所绘示的区块状结构，请参照图2A，电荷储存结构220也可以是呈长条状地设置于基底100上，覆盖住选择栅极SG1～SG4。这些电荷储存结构220平行于控制栅极CG1～CG4而排列，并往Y方向延伸。
请参照图2B，电荷储存结构220由基底100起同样例如是包括穿隧介电层221、电荷储存层223与阻挡介电层225。穿隧介电层221与阻挡介电层225的材料例如是氧化硅等适当的介电材料。而电荷储存层223的材料则必须是可以使电子陷入其中的材料，如氮化硅或是钽氧化物、钛酸锶物与铪氧化物等。至于掺杂多晶硅这类导体材料，便不适合形成此种长条状电荷储存结构220中的电荷储存层223。否则一旦对于非挥发性存储器进行操作，于程序化步骤中注入电子的时候，将使得整条电荷储存层223呈现导通状态，反而会导致非挥发性存储器无法正常运作。
另外，由图2B可以看到，由于非挥发性存储器的电荷储存结构220呈长条状设置于控制栅极CG4与选择栅极SG1～SG4之间。因此，栅间介电层130是位于电荷储存结构220与选择栅极SG1～SG4之间。至于图2B中的非挥发性存储器的其它元件，其位置和材料与图1B中所绘示的非挥发性存储器皆相同，因此，图2A与图2B就直接以图1A与图1B中的元件符号表示这些相同的元件。
特别注意的是，本实施例虽然是以呈长条状的电荷储存结构220为例做说明，但是，基于此种电荷储存层223其材料的特性，电荷储存结构220也可以是一整层覆盖于基底100上，端视元件的设计而定，于此不再赘述。此外，上述实施例中，以四个选择栅极SG1～SG4与四个控制栅极CG1～CG4构成的阵列为例作说明。当然，在本发明中选择栅极与控制栅极的数目，可以视实际需要形成适当的数目，举例来说，于Y方向上可以形成32至64个选择栅极，于X方向上可以形成32至64个控制栅极。
在上述非挥发性存储器中，由于选择栅极SG1～SG4设置于基底100中，填满基底100中的沟槽T1～T4，通过控制沟槽T1～T4的深度，也可以控制通道的长度，而在不影响元件集成度的情形之下，能够避免短通道效应的发生。另外，由图1B中可以明显看出，本发明提出的非挥发性存储器，并未设置有隔离结构，而是于沟槽T1～T4中填入选择栅极SG1～SG4。这种设计不但能够节省布局空间，在单位面积上形成更多的存储器，而提高元件的集成度，而且也可以达到隔离的效果，不会发生漏电或短路的问题。
此外，倘若电荷储存层为氮化硅等材料，电子以高斯分布的形式阻陷于电荷储存层的局部区域上，则单一存储单元中便可以储存两个位的数据。而且，以此种材料为电荷储存层的电荷储存结构，可以呈长条状地设置于基底100上(如图2A中的电荷储存结构220)，不必区分成一个一个区块(如图1B中的电荷储存结构120)。不但可以在存储器里储存更多的数据，也提供设计者更大的弹性，可以依照元件的不同来设计电荷储存结构的形状。
接着说明上述非挥发性存储器的制造方法。图3A至图3F是绘示本发明一实施例的一种非挥发性存储器的制造流程剖面图。图3A至图3F是绘示沿图1A中的A-A’线的剖面图。
请参照图3A，此制造方法首先提供基底300，于基底300上依序形成一层垫氧化层301a、一层掩模层301b与一层硬掩模层301c。其中垫氧化层301a的形成方法例如是热氧化法。掩模层301b的材料例如是氮化硅，其形成方法例如是化学气相沉积法。硬掩模层301c的材料例如是氧化硅，其形成方法例如是化学气相沉积法。之后，于硬掩模层301c上形成一层图案化光致抗蚀剂层303。图案化光致抗蚀剂层303的形成方法例如是先以旋涂(SpinCoating)方式于硬掩模层301c上形成一层光致抗蚀剂材料层(未绘示)，于曝光后进行图案的显影而形成图案化光致抗蚀剂层303。
接着，请参照图3B，以图案化光致抗蚀剂层303为掩模，蚀刻下方的硬掩模层301c、掩模层301b与垫氧化层301a。蚀刻的方法例如是各向同性蚀刻法。之后，移除图案化光致抗蚀剂层303与硬掩模层301c，移除的方法例如是各向异性蚀刻法。并以留下的图案化的掩模层301b与垫氧化层301a为掩模，蚀刻基底300，以形成沟槽305。蚀刻基底300的方法例如是各向异性式蚀刻法。然后，于沟槽305下方的基底300中形成多个掺杂区309。掺杂区309的形成方法例如是以图案化的掩模层301b与垫氧化层301a为掩模，进行掺杂物注入工艺。注入的掺杂物例如是P型掺杂物或N型掺杂物，其端视元件的型态而定。
继而，请参照图3C，于沟槽305内的基底300表面形成多个栅介电层310。栅介电层310的材料例如是氧化硅，其形成方法例如是热氧化法。继而，于基底300上形成多个选择栅极315，填满这些沟槽305。选择栅极315的材料例如是掺杂多晶硅、金属或是金属硅化物等导体材料，其形成方法例如是先于基底300上形成一层导体层(未绘示)。导体层的材料可以是掺杂多晶硅，其形成方法可以是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之，当然也可以采用原位注入掺杂物的方式以化学气相沉积法形成掺杂多晶硅层。然后，回蚀刻多余的导体层，使导体层表面低于掩模层301b的表面，以形成选择栅极315。之后，于选择栅极315表面形成栅间介电层330。栅间介电层330的材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。接着再以各向同性蚀刻法移除掩模层301b与垫氧化层301a。
然后，请参照图3D，于基底300上形成电荷储存结构320。电荷储存结构320由基底300起依序是包括一层穿隧介电层321、一层电荷储存层323与一层阻挡介电层325。其中穿隧介电层321的材料例如是氧化硅，其形成方法例如是热氧化法。电荷储存层323的材料例如是氮化硅或掺杂多晶硅，其形成方法例如是化学气相沉积法。阻挡介电层325的材料例如是氧化硅，其形成方法例如是化学气相沉积法。当然，穿隧介电层321及阻挡介电层325也可以是其它类似的材料。电荷储存层323的材料并不限于氮化硅或掺杂多晶硅，也可以是其它能够使电荷储存于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。
接着，请参照图3E，于电荷储存结构320的凹陷处形成抗反射层(Anti-Reflection Coating)327。抗反射层327的材料例如是氧化硅、氮氧化硅或是其它材料例如由高分子所形成的聚合物，其形成方法例如是旋涂。由于抗反射层327的黏滞系数较低，因此可以平整地填满电荷储存结构320的凹陷处。继而以抗反射层327为掩模，蚀刻电荷储存结构320，移除栅间介电层330上的电荷储存结构320，将电荷储存结构320分隔成与选择栅极315平行的长条状，其中，移除的方法例如是各向异性蚀刻法。接着，再移除抗反射层327，移除抗反射层327的方法例如是干式蚀刻或湿式蚀刻等适当的工艺。
利用抗反射层327材料的特殊性质，移除部分的电荷储存结构320，就不必再进行一般光刻、蚀刻工艺。如此一来，将可以省去涂布光致抗蚀剂、曝光、显影等步骤，降低工艺的复杂度，同时也节省这些步骤所耗费的时间。
然后，请参照图3F，于基底300上形成一层控制栅极340。控制栅极340的材料例如是掺杂多晶硅、金属或是金属硅化物等适当的导体材料。控制栅极340的形成方法可以是依照材料的不同，以化学气相沉积法或是物理气相沉积法等合适的工艺，先于基底300上形成一层栅极材料层(未绘示)，再进行图案化的步骤，以形成多个长条状的控制栅极340，如图1A的上视图所示。其中，于图案化栅极材料层的步骤中，会同时图案化其下方的电荷储存结构320，因此，电荷储存结构320的形状就会如图1A所示，为一个区块一个区块，使电荷得以储存在各区块当中。
请参考图3G，其接续于图3D。在一实施例中，假使电荷储存层323采用的是能够捕捉电子或是其它能够使电荷陷入于其中的材料，例如氮化硅、钽氧化物、钛酸锶物与铪氧化物等此类的材料。由于电子以高斯分布的形式阻陷于电荷储存层的局部区域上。因此，不必如同图3E所绘示，需要形成抗反射层327，填满电荷储存结构320的凹陷处，用来移除选择栅极315上的电荷储存结构320。而是可以如图3G所示，直接进行下一个步骤，于电荷储存结构320上形成控制栅极340。如果在形成控制栅极340的时候，也同时图案化电荷储存结构320，那么，电荷储存结构320最终的形状就会如同图2A所示，为长条状，且与控制栅极平行排列。当然，倘若形成控制栅极340的时候，并未蚀刻电荷储存结构320，那么电荷储存结构320就会是一整层地设置于基底300上。
当然，为了操作此非挥发性存储器，后续尚需形成其它元件，以便于选定的选择栅极、控制栅极与掺杂区施加电压，而程序化、读取与抹除此一非挥发性存储器。上述完成非挥发性存储器的工艺应为本领域技术人员所周知，于此不再赘述。
上述的非挥发性存储器的制造方法，其工艺简单，不必形成隔离结构与接触窗开口，大大地缩减了工艺的复杂度。而且，由于无须形成接触窗开口，还可以避免形成接触窗开口的过程中，因为错误对准所造成的不正常电性导通问题。除此之外，上述非挥发性存储器又能够与互补式金氧半导体晶体管的工艺相整合，相当具有产业上利用价值。
以下说明上述非挥发性存储器的操作方法。图4A所绘示为本发明一实施例的一种非挥发性存储器的程序化操作示意图。图4B所绘示为本发明一实施例的一种非挥发性存储器的读取操作示意图。图4C所绘示为本发明一实施例的一种非挥发性存储器的抹除操作示意图。
请参考图1A与图1B，此操作方法适用于一存储单元阵列，存储单元阵列包括多条选择栅极(即选择栅极线)SG1～SG4，设置于基底100中，且填满基底中的多个沟槽T1～T4，沟槽T1～T4在X方向平行排列；位于沟槽T1～T4下方的基底100中的多个掺杂区(即位线)DR1～DR4；多个控制栅极(即字线)CG1～CG4，于Y方向平行排列，且Y方向与X方向交错。
请参考图1B，我们可以定义虚线圈出的方框为一个存储单元，其中，Y方向上相邻的两存储单元共享一选择栅极与一掺杂区，Y方向上邻接的多个存储单元，共享一个控制栅极。且每个存储单元中皆具有一电荷储存层123，位于相邻两选择栅极间的基底上。电荷储存层123的材料例如是氮化硅、钽氧化物、钛酸锶物与铪氧化物等此类的材料，能够使得电荷储存层123中的电荷以高斯分布的方式集中于电荷储存层的局部区域上。本发明的非挥发性存储器的操作方法是以三个存储单元为一组来进行操作。举例而言，当要对存储单元C2进行操作时，除了对于存储单元C2连接的控制栅极CG4、选择栅极SG2、选择栅极SG3、掺杂区DR2与掺杂区DR3施加电压以外，还需要对存储单元C1中的选择栅极SG1、存储单元C3中的选择栅极SG4施加电压。以下即以存储单元C2的操作为例作说明。
请参照图4A，于进行程序化操作时，于选定的存储单元C2的选择栅极SG2施加电压VPS2，其例如是2伏特左右；于存储单元C2的选择栅极SG3施加电压VPS3，其例如是6伏特左右；于存储单元C2一侧的选择栅极SG1施加电压VPS1，其例如是0伏特左右；于存储单元C2另一侧的选择栅极SG4施加电压VPS4，其例如是0伏特左右；于控制栅极CG4施加电压VPG，其例如是10伏特左右；于选择栅极SG2下方的掺杂区DR2施加电压VPD2，其例如是0伏特左右；于选择栅极SG3下方的掺杂区DR3施加电压VPD3，其例如是2伏特左右。此时，存储单元C2中靠近选择栅极SG3左侧的基底100中会产生强反转层150。强反转层150的作用就如同漏极一般，使得掺杂区DR2至掺杂区DR3之间沿着基底100的通道打开，将电子从掺杂区DR2注入存储单元M2靠近选择栅极SG3一侧的电荷储存层123中，而存入位160a。其中电压VPG大于电压VPS3，电压VPS3大于电压VPS2，且注入电子的方式例如是通道热电子注入(Channel Hot Electron Injection)效应或是源极侧(Source-Side Injection)效应。
请参照图4B，进行读取操作时，于存储单元C2的选择栅极SG2施加电压VRS2，其例如是4伏特左右；于存储单元C2的选择栅极SG3施加电压VRS3，其例如是2伏特左右；于存储单元C2一侧的选择栅极SG1施加电压VRS1，其例如是0伏特左右；于存储单元C2另一侧的选择栅极SG4施加电压VRS4，其例如是0伏特左右；于控制栅极CG4施加电压VRG，其例如是5伏特左右；于选择栅极SG2下方的掺杂区DR2施加让电流可以流通的一正电压VRD2，其例如是1～3伏特左右左右；于选择栅极SG3下方的掺杂区DR3施加电压VRD3，其例如是0伏特左右，其中VRD2优选大于VRD3。由于控制栅极的电压VRG大于选择栅极SG2的电压VRS2，且选择栅极SG2的电压VRS2大于选择栅极SG3电压VRS3。因此，通过判断从掺杂区DR3流向掺杂区DR2的电流大小，就可以读取先前存入的位160a。
请参照图4C，进行抹除操作时，于存储单元C2的选择栅极SG3施加电压VES3，其例如是4伏特左右；于控制栅极CG4施加电压VEG，其例如是-10伏特左右；于选择栅极SG3下方的掺杂区DR3施加电压VED3，其例如是0伏特左右，以将空穴注入电荷储存层123之中，抹除先前存入的位160a。注入空穴的方式例如是穿隧增强型热空穴注入(Tunneling Enhanced Hot HoleInjection)模式或F-N穿遂效应(Fowler-Nordheim tunneling)。
请参照图4D，由于本实施例中的电荷储存层123采用氮化硅、钽氧化物、钛酸锶物与铪氧化物等此类的材料为例作说明，故而电荷储存层123中的电荷是以高斯分布的方式集中于电荷储存层123的局部区域上。因此，存储单元C2中，除了位160a之外，还可以于靠近选择栅极SG2一侧的电荷储存层123中，存入位160b，亦即在单一存储单元中可以储存两个位的数据，进一步增加存储单元储存电荷的功效。当然，电荷储存层123也可以是掺杂多晶硅等导体材料，不过，由于导体材料储存电荷的方式迥异于氮化硅类的材料。因此，非挥发性存储器的电荷储存层123的材料若为导体材料，则于单一存储单元中便只能够储存1个位的数据。
本发明的非挥发性存储器的操作方法，通过对此非挥发性存储器施加适当电压，而于选择栅极旁形成的强反转层150，利用强反转层150与基底100的接合接口，而将电子注入电荷储存层123之中，程序化、读取与抹除此非挥发性存储器。
综上所述，本发明将选择栅极设置于基底中，可以拉长通道的长度，避免短通道效应的发生。此外，由于无须设置隔离结构，因此不但能够提高元件的集成度，且可以减少工艺的复杂度。另外，本发明提出的非挥发性存储器的制造方法，不必形成接触窗，还可以达到避免在形成接触窗开口的过程中，由于错误对准所造成的不正常电性导通问题。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (31)
1. 一种非挥发性存储器，包括：
一基底，该基底中具有多个沟槽，所述沟槽平行排列，并往一第一方向延伸；
多个选择栅极，设置于该基底中，填满所述沟槽；
多个栅介电层，设置于所述选择栅极与该基底之间；
多个掺杂区，设置于所述沟槽下方的该基底中；
多个控制栅极，设置于该基底上，所述控制栅极平行排列，并往一第二方向延伸，且该第二方向与该第一方向交错；以及
多个电荷储存结构，分别设置于所述控制栅极与所述沟槽间的该基底之间。
2. 如权利要求1所述的非挥发性存储器，其中所述电荷储存结构，还可以延伸至所述选择栅极上，往该第二方向延伸。
3. 如权利要求1所述的非挥发性存储器，包括多个栅间介电层，分别设置于所述选择栅极与所述控制栅极之间。
4. 如权利要求1所述的非挥发性存储器，其中各该电荷储存结构由该基底起包括一穿隧介电层、一电荷储存层与一阻挡介电层。
5. 如权利要求4所述的非挥发性存储器，其中该电荷储存层的材料包括掺杂多晶硅。
6. 如权利要求4所述的非挥发性存储器，其中该电荷储存层的材料包括氮化硅。
7. 如权利要求4所述的非挥发性存储器，其中该穿隧介电层的材料包括氧化硅。
8. 如权利要求4所述的非挥发性存储器，其中该阻挡介电层的材料包括氧化硅。
9. 如权利要求1所述的非挥发性存储器，其中所述控制栅极的材料包括掺杂多晶硅。
10. 如权利要求1所述的非挥发性存储器，其中所述选择栅极的材料包括掺杂多晶硅。
11. 如权利要求1所述的非挥发性存储器，其中所述栅介电层的材料包括氧化硅。
12. 一种非挥发性存储器的制造方法，包括：
提供一基底；
于该基底中形成多个沟槽，所述沟槽平行排列，并在一第一方向上延伸；
于所述沟槽下方的该基底中形成多个掺杂区；
于所述沟槽内的该基底表面形成多个栅介电层；
形成多个选择栅极，填满所述沟槽；
于所述选择栅极上形成多个栅间介电层；
于该基底上形成一电荷储存结构；以及
于该电荷储存结构上形成多个控制栅极，所述控制栅极平行排列，并往一第二方向上延伸，该第二方向与该第一方向交错。
13. 如权利要求12所述的非挥发性存储器的制造方法，其中该电荷储存结构由该基底表面起包括一穿隧介电层、一电荷储存层与一阻挡介电层。
14. 如权利要求13所述的非挥发性存储器的制造方法，其中该电荷储存层的材料包括掺杂多晶硅。
15. 如权利要求13所述的非挥发性存储器的制造方法，其中该电荷储存层的材料包括氮化硅。
16. 如权利要求12所述的非挥发性存储器的制造方法，其中形成所述栅介电层的方法包括热氧化法。
17. 如权利要求12所述的非挥发性存储器的制造方法，其中形成所述沟槽的方法包括：
于该基底上形成一图案化掩模层；以及
以该图案化掩模层为掩模蚀刻该基底，以形成所述沟槽。
18. 如权利要求17所述的非挥发性存储器的制造方法，其中形成所述选择栅极，填满所述沟槽的方法包括：
于该基底上形成一导体层；以及
回蚀刻所述导体层，使所述导体层的表面低于该图案化掩模层的表面。
19. 如权利要求12所述的非挥发性存储器的制造方法，其中形成所述栅间介电层的方法包括热氧化法。
20. 一种非挥发性存储器的操作方法，适用于一存储单元阵列，该存储单元阵列包括：多条选择栅极线，设置于一基底中，填满该基底中的多个沟槽，所述沟槽于一第一方向平行排列；多条位线，设置于所述沟槽下方的基底中；多条字线，所述字线于一第二方向平行排列，且该第二方向与该第一方向交错；其中，相邻两存储单元共享一选择栅极线与一位线，该第二方向上的所述存储单元共享一字线，且各该存储单元包括一电荷储存层，位于相邻两选择栅极线之间；该操作方法包括：
于进行程序化操作时，于选定的该存储单元所连接的一第一选择栅极线施加一第一电压；于选定的该存储单元所连接的一第二选择栅极线施加一第二电压；于选定的该存储单元的该第一选择栅极线相邻的一第三选择栅极线施加一第三电压；于选定的该存储单元的该第二选择栅极线相邻的一第四选择栅极线施加一第四电压；于选定的该存储单元所连接的该字线施加一第五电压；于该第一选择栅极线下方的一第一位线施加一第六电压；于该第二选择栅极线下方的一第二位线施加一第七电压，以于选定的该存储单元中的该电荷储存层存入一位，其中该第五电压大于该第二电压，且该第二电压大于该第一电压。
21. 如权利要求20所述的非挥发性存储器的操作方法，其中于进行读取操作时，于该第一选择栅极线施加一第八电压；于该第二选择栅极线施加一第九电压；于该第三选择栅极线施加一第十电压；于该第四选择栅极线施加一第十一电压；于该字线施加一第十二电压；于该第一位线施加一第十三电压；于该第二位线施加一第十四电压，以读取该位，其中该第十二电压大于该第八电压且小于该第五电压，且该第八电压大于该第九电压。
22. 如权利要求21所述的非挥发性存储器的操作方法，其中于进行抹除操作时，于该第二选择栅极线施加一第十五电压；于该字线施加一第十六电压；于该第二位线施加一第十七电压，以抹除该位。
23. 如权利要求22所述的非挥发性存储器的操作方法，其中该位是位于该电荷储存层中，靠近该第二选择栅极线的一侧。
24. 如权利要求23所述的非挥发性存储器的操作方法，还可以于该电荷储存层中，靠近该第一选择栅极线侧的一侧，存入另一位，该方法包括：
于进行程序化操作时，于该第一选择栅极线施加该第二电压；于该第二选择栅极线施加该第一电压；于该第三选择栅极线施加该第四电压；于该第四选择栅极线施加该第三电压；于该字线施加该第五电压；于该第一位线施加该第七电压；于该第二位线施加该第六电压，以于该电荷储存层中，靠近该第一选择栅极线侧的一侧，存入另一位。
25. 如权利要求24所述的非挥发性存储器的操作方法，其中该操作方法包括：
于进行读取操作时，于该第一选择栅极线施加该第九电压；于该第二选择栅极线施加该第八电压；于该第三选择栅极线施加该第十一电压；于该第四选择栅极线施加该第十电压；于该字线施加该第十二电压；于该第一位线施加该第十四电压；于该第二位线施加该第十三电压，以读取该另一位。
26. 如权利要求25所述的非挥发性存储器的操作方法，其中该操作方法包括：
于进行抹除操作时，于该第一选择栅极线施加该第十五电压；于该字线施加该第十六电压；于该第一位线施加该第十七电压，以抹除该另一位。
27. 如权利要求26所述的非挥发性存储器的操作方法，其中该第一电压为2伏特，该第二电压为6伏特，该第三电压为0伏特，该第四电压为0伏特，该第五电压为10伏特，该第六电压为0伏特，该第七电压为2伏特。
28. 如权利要求26所述的非挥发性存储器的操作方法，其中该第八电压为4伏特，该第九电压为2伏特，该第十电压为0伏特，该第十一电压为0伏特，该第十二电压为5伏特，该第十三电压为1～3伏特，该第十四电压为0伏特。
29. 如权利要求26所述的非挥发性存储器的操作方法，其中该第十五电压为4伏特，该第十七电压为0伏特。
30. 如权利要求26所述的非挥发性存储器的操作方法，其中该第十六电压小于0伏特。
31. 如权利要求30所述的非挥发性存储器的操作方法，其中该第十六电压为-10伏特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100921286A CN100411145C (zh) | 2005-08-19 | 2005-08-19 | 非挥发性存储器及其制造方法与操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100921286A CN100411145C (zh) | 2005-08-19 | 2005-08-19 | 非挥发性存储器及其制造方法与操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917183A CN1917183A (zh) | 2007-02-21 |
| CN100411145C true CN100411145C (zh) | 2008-08-13 |
Family
ID=37738129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100921286A Expired - Fee Related CN100411145C (zh) | 2005-08-19 | 2005-08-19 | 非挥发性存储器及其制造方法与操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100411145C (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427968A (en) * | 1994-04-13 | 1995-06-27 | United Microelectronics Corp. | Split-gate flash memory cell with separated and self-aligned tunneling regions |
| US5476801A (en) * | 1993-09-30 | 1995-12-19 | Cirrus Logic, Inc. | Spacer flash cell process |
| US5753953A (en) * | 1995-09-11 | 1998-05-19 | Matsushita Electronics Corporation | Semiconductor storage device and method of driving the same |
| US5998864A (en) * | 1995-05-26 | 1999-12-07 | Formfactor, Inc. | Stacking semiconductor devices, particularly memory chips |
| US6764905B2 (en) * | 2001-11-06 | 2004-07-20 | Integrated Memory Technologies, Inc. | Method of manufacturing a scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate |
| US6930348B2 (en) * | 2003-06-24 | 2005-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual bit split gate flash memory |
-
2005
- 2005-08-19 CN CNB2005100921286A patent/CN100411145C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476801A (en) * | 1993-09-30 | 1995-12-19 | Cirrus Logic, Inc. | Spacer flash cell process |
| US5427968A (en) * | 1994-04-13 | 1995-06-27 | United Microelectronics Corp. | Split-gate flash memory cell with separated and self-aligned tunneling regions |
| US5998864A (en) * | 1995-05-26 | 1999-12-07 | Formfactor, Inc. | Stacking semiconductor devices, particularly memory chips |
| US5753953A (en) * | 1995-09-11 | 1998-05-19 | Matsushita Electronics Corporation | Semiconductor storage device and method of driving the same |
| US6764905B2 (en) * | 2001-11-06 | 2004-07-20 | Integrated Memory Technologies, Inc. | Method of manufacturing a scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate |
| US6930348B2 (en) * | 2003-06-24 | 2005-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual bit split gate flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917183A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5579808B2 (ja) | 双方向分割ゲートｎａｎｄフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 | |
| CN100508197C (zh) | 非易失性半导体存储器及其制造方法 | |
| JP2007299975A (ja) | 半導体装置およびその製造方法 | |
| US6809966B2 (en) | Non-volatile semiconductor memory device and fabricating method thereof | |
| US20110063923A1 (en) | Trench memory structure operation | |
| TW543195B (en) | Split-gate flash memory structure and method of manufacture | |
| CN106575656A (zh) | 通过使用增强的横向控制栅与浮栅耦合而改进缩放的分裂栅闪存单元 | |
| JP2022511013A (ja) | 浮遊ゲート、結合ゲート、及び消去ゲートを有するメモリセル、並びにその製造方法 | |
| KR20080102030A (ko) | 플래시 메모리 소자, 그 제조 방법 및 동작 방법 | |
| JP4769425B2 (ja) | 双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 | |
| US20080191262A1 (en) | Non-volatile memory and fabricating method thereof | |
| US6972230B1 (en) | Method for fabricating a floating gate memory device | |
| US20080080249A1 (en) | Non-volatile memory, fabricating method and operating method thereof | |
| JP2006019570A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN101009288A (zh) | 半导体器件 | |
| CN100411145C (zh) | 非挥发性存储器及其制造方法与操作方法 | |
| JP2006066695A (ja) | 半導体装置およびその製造方法 | |
| US20060039200A1 (en) | Non-volatile memory cell, fabrication method and operating method thereof | |
| US8188536B2 (en) | Memory device and manufacturing method and operating method thereof | |
| CN1322579C (zh) | 制作分离编程虚拟接地sonos型存储器的方法 | |
| KR19990007264A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| TWI559459B (zh) | 快閃記憶體及其製造方法 | |
| CN100508164C (zh) | 非挥发性存储单元及其制造方法以及其操作方法 | |
| JP2006261668A (ja) | スプリットゲート型不揮発性メモリ装置及びその製造方法 | |
| CN1677648A (zh) | 非挥发存储器的结构与制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 |