CN1322579C - 制作分离编程虚拟接地sonos型存储器的方法 - Google Patents
制作分离编程虚拟接地sonos型存储器的方法 Download PDFInfo
- Publication number
- CN1322579C CN1322579C CNB2004100784227A CN200410078422A CN1322579C CN 1322579 C CN1322579 C CN 1322579C CN B2004100784227 A CNB2004100784227 A CN B2004100784227A CN 200410078422 A CN200410078422 A CN 200410078422A CN 1322579 C CN1322579 C CN 1322579C
- Authority
- CN
- China
- Prior art keywords
- grid structure
- making
- semiconductor
- selection grid
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明是一种制作分离编程虚拟接地SONOS型存储器的方法，提供一半导体基底，该半导体基底包含有一掺杂阱位于该半导体基底中，以及多个选择栅极结构。接着形成多个牺牲侧壁子结构，并于各该选择栅极结构之间的半导体基底中分别形成一掺杂区。随后去除该等牺牲侧壁子结构，并于该选择栅极结构表面与该半导体基底上形成一复合介电层。最后于该复合介电层的表面形成多个字线。
Description
技术领域
本发明是关于一种制作非挥发性存储器的方法，尤指一种制作SPVGSONOS型存储器的方法。
背景技术
非挥发性存储器由于具有不因电源供应中断而造成储存数据遗失的特性，因此被广泛使用。而依照单元存储单元储存的数据位元数，又可区分为单一位元储存(single-bit storage)非挥发性存储器，例如氮化物只读存储器(Nitride Read-Only-Memory，简称为NROM)、金属-氧化硅-氮化硅-氧化硅-硅型(Metal-Oxide-Nitride-Oxide-Silicon，简称为MONOS)存储器或硅-氧化硅-氮化硅-氧化硅-硅型(Silicon-Oxide-Nitride-Oxide-Silicon，简称为SONOS)存储器，与双位元储存(dual-bit storage)非挥发性存储器，例如分离编程虚拟接地(split program virtual ground)SONOS型(简称为SPVG SONOS)存储器或分离编程虚拟接地(split program virtual ground)MONOS型(简称为SPVG MONOS)存储器，其中SPVG SONOS型存储器与SPVG MONOS型存储器的单元存储单元由于可储存二位元的信息，因此相较于一般单一位元储存非挥发性存储器可储存更大量的信息，已逐渐成为非挥发性存储器的主流。
请参考图1与图2，图1与图2为一SPVG SONOS型存储器10的示意图，其中图1为SPVG SONOS型存储器10进行编程(programming)操作时的示意图，图2为SPVG SONOS型存储器10进行抹除(erasing)操作时的示意图，且为清楚说明SPVG SONOS型存储器10的结构与运作原理，于图1与图2中仅显示出单一存储单元。如图1所示，SPVG SONOS型存储器10是形成于一P型掺杂阱(Pwe11)12上，其主要包含有一选择栅极(select gate)14，以及二N型的埋入式位线(buried bit line)位于选择栅极14相对侧边的P型掺杂阱12内，分别作为源极16与漏极18。选择栅极14与P型掺杂阱12之间包含有一栅极绝缘层20，而选择栅极14上方则包含有一顶盖层22。此外，选择栅极14的侧壁依序包含有一底氧化硅层24、一氮化硅层26与一顶氧化硅层28，其中氮化硅层26是用来作为捕捉电子或空穴的储存媒介。另外，顶氧化硅层28的上方则包含有一字线30。
如图1所示，SPVG SONOS型存储器10于进行编程操作时是利用源极侧边注入(source-side injection)机制，其电压操作为对字线30施加一高正电压，如6至9V的电压，对选择栅极14施加一低正电压，如1V，对源极18则施加一正电压，如4.5V，并使P型掺杂阱12与漏极16的电压维持在0V。在此状况下，穿越选择栅极14下方沟道(channel)的电子会被捕捉并被局限于位于源极18的一侧的氮化硅层26内(如图中的箭号所示)，借此改变成不同的启始电压(threshold Voltage)，以达到储存数据的功能。此外，透过类似的反向电压操作即可将电子局限于漏极16的一侧的氮化硅层26内，以储存另一位的数据，形成双位元储存存储器。
如图2所示，当SPVG SONOS型存储器10于进行抹除操作时是利用带对带空穴注入(band-to-band hot hole injection)机制，其电压操作为对字线30施加一高负电压，如-6至-9V的电压，对源极18则施加一正电压，如4.5V，将选择栅极14的电压低于启始电压，并使P型掺杂阱12与漏极16的电压维持在0V。在此状况下P型掺杂阱12中的空穴会注入源极18的一侧的氮化硅层26内并中和局限于氮化硅层26内的电子，达到数据抹除的作用。此外，局限于漏极16的一侧的氮化硅层26内的电子亦可利用类似的电压操作加以中和。
请参考图3至图6，图3至图6为现有制作SPVG SONOS型存储器的方法示意图，其中为方便说明，图中仅显示出部分存储单元。如图3所示，首先，提供一半导体基底50，其包含有一P型掺杂阱52，多个选择栅极结构54形成于P型掺杂阱52表面，且各选择栅极结构54由下至上依序包含有一栅极绝缘层56、一选择栅极58与一顶盖层60，其中栅极绝缘层56是由一利用热氧化工艺或沉积工艺形成的氧化硅层构成，选择栅极58是为一多晶硅层，而顶盖层60则为一氮化硅层或为一金属硅化物(polycide)。
如图4所示，接着于半导体基底50与选择栅极结构54的表面依序形成一底氧化硅层64、一氮化硅层66与一顶氧化硅层68，以构成一氧化硅-氮化硅-氧化硅(ONO)的复合介电层62。接着再于顶氧化硅层68的表面沉积一氧化硅层70，用以形成后续的牺牲侧壁子结构(sacrificialspacer)之用。
然后如图5所示，进行一回蚀刻工艺，全面性地向下蚀刻氧化硅层70以形成牺牲侧壁子结构72，并同时蚀穿牺牲侧壁子结构72间的复合介电层62，直至半导体基底50表面，以于各选择栅极结构54之间的P型掺杂阱52上方形成一开口74。接着再进行一离子注入工艺，经由各开口74进行离子注入以于P型掺杂阱52中形成多个N型掺杂区76，作为埋入式位线之用。随后再于顶氧化硅层68与N型掺杂区76的表面全面沉积一绝缘层(图未示)，并进行一回蚀刻工艺以于各N型掺杂区76上方形成一阻挡膜(blocking film)78。如图6所示，进行一蚀刻工艺，去除牺牲侧壁子结构72，最后再全面沉积一多晶硅层80，并利用一光刻暨蚀刻工艺定义出字线80，完成现有SPVG SONOS型存储器的制作。
然而，前述现有制作SPVG SONOS型存储器的方法由于是先形成复合介电层62后，再进行离子注入工艺以形成N型掺杂区76，因此不但必须于形成N型掺杂区76之前，先去除位于牺牲侧壁子结构72之间的复合介电层62，而且亦须在形成字线80之前先形成一阻挡膜78，或于去除牺牲侧壁子结构72后再形成另一氧化硅层，以避免字线80与N型掺杂区(埋入式位线)76形成短路，而使SPVG SONOS型存储器无法正常运作。再者，即使现有技术已利用形成阻挡膜78方式避免短路问题产生，但由于N型掺杂区76上方的复合介电层62已不完整，或残留蚀刻应力及蚀刻均匀性等因素，因此造成SPVG SONOS型存储器于进行抹除操作时，字线80与埋入式位线需要更大的电压差，或容易发生漏电流的现象，如此一来极易导致字线与埋入式位线产生隧穿等情形，而导致SPVG SONOS型存储器的可靠度降低。
发明内容
因此本发明的主要目的为提供一种制作SPVG SONOS型存储器的方法，以解决现有技术无法克服的难题，提升SPVG SONOS型存储器的可靠度与良率。
为达上述目的，本发明的提供一种制作SPVG SONOS型存储器的方法。首先，提供一半导体基底，该半导体基底包含有至少一第一导电型掺杂阱位于该半导体基底中，以及多个平行且不相接触的选择栅极结构位于该半导体基底的表面。接着于各该选择栅极结构的相对侧壁形成多个牺牲侧壁子结构(sacrificial spacer)，并利用各该牺牲侧壁子结构作为屏蔽，进行一离子注入工艺，以于各该选择栅极结构之间的半导体基底中分别形成一第二导电型掺杂区。随后去除该等牺牲侧壁子结构，并于该半导体基底与该选择栅极结构表面形成一复合介电层。最后于该复合介电层的表面形成多个不相接触且与各该选择栅极结构正交的字线。
本发明另提供一种制作双位元储存非挥发性存储器的方法，其包含有：提供一半导体基底，且该半导体基底表面另设有多个平行且不相接触的选择栅极结构；于各该选择栅极结构的相对侧壁分别形成一牺牲侧壁子结构；进行一离子注入工艺，利用各该选择栅极结构以及各该牺牲侧壁子结构作为屏蔽，以于各该选择栅极结构间的该半导体基底中分别形成一掺杂区；去除该牺牲侧壁子结构；于该半导体基底上形成一复合介电层并覆盖各该选择栅极结构表面；于该复合介电层的表面形成多个不相接触且与各该选择栅极结构正交的字线。
附图说明
图1与图2为一SPVG SONOS型存储器的示意图；
图3至图6为现有制作SPVG SONOS型存储器的方法示意图；
图7至图11为本发明一较佳实施例制作SPVG SONOS型存储器的方法示意图。
符号说明：
10 SPVG SONOS型存储器 12 P型掺杂阱
14 选择栅极 16 漏极
18 源极 20 栅极绝缘层
22 顶盖层 24 底氧化硅层
26 氮化硅层 28 顶氧化硅层
30 字线 50 半导体基底
52 P型掺杂阱 54 选择栅极结构
56 栅极绝缘层 58 选择栅极
60 顶盖层 62 复合介电层
64 底氧化硅层 66 氮化硅层
68 顶氧化硅层 70 氧化硅层
72 牺牲侧壁子结构 74 开口
76 N型掺杂区 78 阻挡膜
80 字线 100 半导体基底
102 P型掺杂阱 104 选择栅极结构
106 栅极绝缘层 108 选择栅极
110 顶盖层 112 牺牲侧壁子结构
114 开口 116 N型掺杂区
118 复合介电层 120 底氧化硅层
122 氮化硅层 124 顶氧化硅层
126 字线
具体实施方式
请参考图7至图11，图7至图11为本发明一较佳实施例制作SPVGSONOS型存储器的方法示意图，其中为清楚彰显本发明的特征，图7至图10为部分存储单元的剖面示意图，而图11则为SPVG SONOS型存储器的外观示意图。如图7所示，首先提供一半导体基底100，并于半导体基底100中形成至少一P型掺杂阱102，接着再于P型掺杂阱102表面形成多个选择栅极结构104，且各选择栅极结构104由下至上依序包含有一栅极绝缘层106、一选择栅极108与一顶盖层110。其中栅极绝缘层106是由一利用热氧化工艺或沉积工艺等形成的氧化硅层构成，选择栅极108是为一多晶硅层，而顶盖层110则为一氮化硅层或为一金属硅化物(polycide)等，借以保护选择栅极108和降低片电阻。另外，选择栅极108亦可利用其它导电材质加以制作，例如利用一金属层以形成SPVGMONOS型存储器。
如图8所示，接着于半导体基底100与选择栅极结构104的表面全面沉积一氧化硅层(图未示)、一氮化硅层(图未示)或一多晶硅层(图未示)，并利用一回蚀刻工艺，全面性地向下蚀刻氧化硅层(图未示)，直至于各选择栅极结构104的侧壁形成牺牲侧壁子结构112，并同时曝露出相邻的各牺牲侧壁子结构112间的P型掺杂阱102以形成一开口114。随后进行一离子注入工艺，经由各开口114于P型掺杂阱102中分别形成一N型掺杂区116，作为埋入式位线之用。另外于形成N型掺杂区116后，可进行一驱入(drive-in)工艺，以使N型掺杂区116内的掺质扩散。值得注意的是，本实施例是以NMOS形式的SPVG SONOS型存储器为例说明本发明的方法，因此是于半导体基底100中形成P型掺杂阱102与N型掺杂区116，若因产品需求或其它设计考量而欲制作的SPVG SONOS型存储器是为PMOS型式，则仅需于半导体基底100中利用不同掺质形成N型掺杂阱与P型掺杂区即可。
值得注意的是，本发明亦可于制备选择栅极108之后，先形成一衬氧化层(liner oxide)(图未示)。再于半导体基底100与选择栅极结构104的表面全面沉积一氧化硅层(图未示)、一氮化硅层(图未示)或一多晶硅层(图未示)，并利用衬氧化层(图未示)作为回蚀刻工艺的蚀刻停止层，形成牺牲侧壁子结构112。而构成牺牲侧壁子结构112的材料，则可视衬氧化层(图未示)的有无、顶盖层110的成分以及半导体基底100，选用蚀刻选择比较高的组合。此外，衬氧化层亦可用来作为N型掺杂区116的离子注入工艺的牺牲层(sacrificial layer)，以保护N型掺杂区116表面的晶格结构。
如图9所示，随后去除各选择栅极结构104侧壁的牺牲侧壁子结构112，并于P型掺杂阱102、选择栅极结构104与N型掺杂区116的表面形成一复合介电层118，作为电子的储存媒介。其中在本实施例中，复合介电层118为一氧化硅-氮化硅-氧化硅(ONO)介电层，其包含有一底氧化硅层120、氮化硅层122以及一上氧化硅层124。然而其它习用作为电子的储存媒介的复合介电层，例如氮化硅-氧化硅(NO)介电层、氧化硅-氮化硅(ON)介电层、SiO2/Ta2O5、SiO2/Ta2O5/SiO2、SiO2/SrTiO3、SiO2/BaSrTiO2、SiO2/SrTiO3/SiO2、SiO2/SrTiO3/BaSrTiO2、SiO2/Hf2O5/SiO2等，均可视需要应用于此。
最后如图10与图11所示，于复合介电层118的表面全面沉积一导电层(图未示)，如一多晶硅层、一金属硅化物或一金属层，并利用一光刻暨蚀刻工艺定义出多个平行并与选择栅极结构104正交的字线126，完成本发明SPVG SONOS型存储器的制作。
由上述可知，本发明制作SPVG SONOS型存储器的方法，是先利用牺牲侧壁子结构于半导体基底中形成掺杂区之后，才再于半导体基底与选择栅极结构的表面形成复合介电层，因此复合介电层不致受损而具有良好的电子捕捉能力，同时亦可有效避免字线与埋入式位线短路。相较之下，现有制作SPVG SONOS型存储器的方法是于复合介电层形成之后，才形成掺杂区；因此必须先在复合介电层中形成开口，并于形成掺杂区之后，再利用一阻挡膜于掺杂区形成后封住开口，以避免字线与埋入式位线发生短路情形。此外，由于在形成开口时已造成复合介电层的结构受损，因此会导致SPVG SONOS型存储器的编程电压或抹除电压不易控制等缺点，严重影响可靠度。
Claims (16)
1.一种制作分离编程虚拟接地SONOS型存储器的方法，其包含有：
提供一半导体基底，其包含有至少一第一导电型掺杂阱位于该半导体基底中，以及多个平行且不相接触的选择栅极结构位于该第一导电型掺杂阱表面；
于各该选择栅极结构的相对侧壁分别形成一牺牲侧壁子结构；
进行一离子注入工艺，利用各该选择栅极结构以及各该牺牲侧壁子结构作为屏蔽，于各该选择栅极结构间的该第一导电型掺杂阱中分别形成一第二导电型掺杂区；
去除该牺牲侧壁子结构；
于该半导体基底上形成一复合介电层并覆盖各该选择栅极结构表面；
于该复合介电层的表面形成多个不相接触且与各该选择栅极结构正交的字线。
2.根据权利要求1所述的制作分离编程虚拟接地SONOS型存储器的方法，其中各该选择栅极结构由下而上依序包含有一栅极绝缘层、一多晶硅层与一顶盖层。
3.根据权利要求1所述的制作分离编程虚拟接地SONOS型存储器的方法，其中该第二导电型掺杂区是作为埋入式位线。
4.根据权利要求1所述的制作分离编程虚拟接地SONOS型存储器的方法，其中该复合介电层是为一氧化硅-氮化硅-氧化硅介电层。
5.根据权利要求1所述的制作分离编程虚拟接地SONOS型存储器的方法，其中该第一导电型掺杂阱是为一P型掺杂阱。
6.根据权利要求5所述的制作分离编程虚拟接地SONOS型存储器的方法，其中各该第二导电型掺杂区是为一N型掺杂区。
7.一种制作双位元储存非挥发性存储器的方法，其包含有：
提供一半导体基底，且该半导体基底表面另设有多个平行且不相接触的选择栅极结构；
于各该选择栅极结构的相对侧壁分别形成一牺牲侧壁子结构；
进行一离子注入工艺，利用各该选择栅极结构以及各该牺牲侧壁子结构作为屏蔽，以于各该选择栅极结构间的该半导体基底中分别形成一掺杂区；
去除该牺牲侧壁子结构；
于该半导体基底上形成一复合介电层并覆盖各该选择栅极结构表面；
于该复合介电层的表面形成多个不相接触且与各该选择栅极结构正交的字线。
8.根据权利要求7所述的制作双位元储存非挥发性存储器的方法，其中各该选择栅极结构由下而上依序包含有一栅极绝缘层以及一导电层。
9.根据权利要求8所述的制作双位元储存非挥发性存储器的方法，其中该导电层是为一多晶硅层，且该双位元储存非挥发性存储器是为一分离编程虚拟接地SONOS型存储器。
10.根据权利要求8所述的制作双位元储存非挥发性存储器的方法，其中该导电层是为一金属层，且该双位元储存非挥发性存储器是为一分离编程虚拟接地MONOS型存储器。
11.根据权利要求8所述的制作双位元储存非挥发性存储器的方法，其中各该选择栅极结构另包含有一顶盖层，设于该导电层上方。
12.根据权利要求7所述的制作双位元储存非挥发性存储器的方法，其中该半导体基底表面另包含有一衬氧化层，设于该半导体基底上并覆盖各该选择栅极结构表面。
13.根据权利要求7所述的制作双位元储存非挥发性存储器的方法，其中该掺杂区是作为埋入式位线。
14.根据权利要求7所述的制作双位元储存非挥发性存储器的方法，其中该复合介电层是为一氧化硅-氮化硅-氧化硅介电层。
15.根据权利要求7所述的制作双位元储存非挥发性存储器的方法，其中该半导体基底中另包含有至少一掺杂阱，且该选择栅极结构均是设于该掺杂阱表面。
16.根据权利要求15所述的制作双位元储存非挥发性存储器的方法，其中该掺杂阱是为一P型掺杂阱，且各该第二导电型掺杂区皆是为一N型掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100784227A CN1322579C (zh) | 2004-09-10 | 2004-09-10 | 制作分离编程虚拟接地sonos型存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100784227A CN1322579C (zh) | 2004-09-10 | 2004-09-10 | 制作分离编程虚拟接地sonos型存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1747150A CN1747150A (zh) | 2006-03-15 |
| CN1322579C true CN1322579C (zh) | 2007-06-20 |
Family
ID=36166588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100784227A Active CN1322579C (zh) | 2004-09-10 | 2004-09-10 | 制作分离编程虚拟接地sonos型存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1322579C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101459139B (zh) * | 2007-12-10 | 2010-11-03 | 上海华虹Nec电子有限公司 | 电荷囚禁器件的制作工艺方法 |
| CN101958325B (zh) * | 2009-07-16 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | Sonos快闪存储器单元及其形成方法 |
| CN101958324B (zh) * | 2009-07-16 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | Sonos快闪存储器单元及其形成方法 |
| CN103681681B (zh) * | 2012-09-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 双位元闪存及其制造方法和操作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385089B2 (en) * | 1999-09-15 | 2002-05-07 | Taiwan Semiconductor Manufacturing Company | Split-gate flash cell for virtual ground architecture |
| US6566194B1 (en) * | 2001-10-01 | 2003-05-20 | Advanced Micro Devices, Inc. | Salicided gate for virtual ground arrays |
-
2004
- 2004-09-10 CN CNB2004100784227A patent/CN1322579C/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385089B2 (en) * | 1999-09-15 | 2002-05-07 | Taiwan Semiconductor Manufacturing Company | Split-gate flash cell for virtual ground architecture |
| US6566194B1 (en) * | 2001-10-01 | 2003-05-20 | Advanced Micro Devices, Inc. | Salicided gate for virtual ground arrays |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1747150A (zh) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7169668B2 (en) | Method of manufacturing a split-gate flash memory device | |
| CN100405582C (zh) | 电荷捕获存储器件及其制造方法 | |
| JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
| US6740927B1 (en) | Nonvolatile memory capable of storing multibits binary information and the method of forming the same | |
| JP2009290199A (ja) | ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子 | |
| KR20110058631A (ko) | 반도체 메모리 장치 | |
| US20020197798A1 (en) | Self-aligned floating gate flash cell system and method | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| US6046086A (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| US20090098721A1 (en) | Method of fabricating a flash memory | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US20070257304A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10192879B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN1866545B (zh) | 空气隧道浮栅存储单元及其制造方法 | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US20090179256A1 (en) | Memory having separated charge trap spacers and method of forming the same | |
| WO2007008477A2 (en) | Method for programming a memory device | |
| US8592889B1 (en) | Memory structure | |
| US20080080249A1 (en) | Non-volatile memory, fabricating method and operating method thereof | |
| CN1322579C (zh) | 制作分离编程虚拟接地sonos型存储器的方法 | |
| JP4443108B2 (ja) | 半導体素子の製造方法及びその素子 | |
| US7244652B2 (en) | Method of forming a split programming virtual ground SONOS memory | |
| US20060039200A1 (en) | Non-volatile memory cell, fabrication method and operating method thereof | |
| WO2016157393A1 (ja) | 半導体装置およびその製造方法 | |
| JP2009194221A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |