CN100409275C - 具有薄膜晶体管的平板显示器 - Google Patents

具有薄膜晶体管的平板显示器 Download PDF

Info

Publication number
CN100409275C
CN100409275C CNB2003101240574A CN200310124057A CN100409275C CN 100409275 C CN100409275 C CN 100409275C CN B2003101240574 A CNB2003101240574 A CN B2003101240574A CN 200310124057 A CN200310124057 A CN 200310124057A CN 100409275 C CN100409275 C CN 100409275C
Authority
CN
China
Prior art keywords
channel region
angle
grain boundary
current flow
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101240574A
Other languages
English (en)
Other versions
CN1542707A (zh
Inventor
具在本
朴志容
金慧东
李乙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1542707A publication Critical patent/CN1542707A/zh
Application granted granted Critical
Publication of CN100409275C publication Critical patent/CN100409275C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种平板显示器，它降低了驱动薄膜晶体管(TFT)的开态电流，保持了开关TFT的高开关性质，用驱动TFT保持了均匀的亮度，以及在相同的电压被施加到开关TFT和驱动TFT而不改变有源层的尺寸的情况下保持了发光器件的寿命。此平板显示器具有发光器件、包括具有用来将数据信号传送到发光器件的至少一个沟道区的半导体有源层的开关薄膜晶体管、以及包括具有用来驱动发光器件致使预定的电流根据数据信号而流过发光器件的至少一个沟道区的半导体有源层的驱动薄膜晶体管，开关TFT和驱动TFT的沟道区具有不同的电流流动方向。

Description

具有薄膜晶体管的平板显示器
技术领域
本发明涉及到包括薄膜晶体管(TFT)的有源矩阵型平板显示器，更确切地说是涉及到包括TFT的平板显示器，此TFT具有多晶硅作为有源层以及具有不同方向的开关TFT和驱动TFT的有源层沟道区。
背景技术
本申请要求2002年5月1日在韩国知识产权局提交的韩国专利申请No.2003-27990的优先权，其整个内容在此处被列为参考。
诸如液晶显示器件、有机电致发光显示器件、或无机电致发光显示器件之类的平板显示器件中的薄膜晶体管(TFT)，被用作开关器件来控制象素的工作，并被用作驱动器件来驱动象素。
TFT包括具有掺有高浓度杂质的漏区和源区以及形成在漏区与源区之间的沟道区的半导体有源层、形成在半导体有源层上的栅绝缘层、以及形成在位于有源层沟道区上部上的栅绝缘层上的栅电极。根据硅的晶化状态，半导体有源层可以被分类为非晶硅或多晶硅。
采用非晶硅的TFT的优点在于能够在低温下进行淀积，但其缺点在于TFT的电学性质和可靠性变坏。而且难以制造较大的显示器件。于是，新近开始采用多晶硅。多晶硅具有约为几十到几百cm2/Vs的较高迁移率以及低的高频工作性质和泄漏电流值。于是，多晶硅适合用于高分辨率的较大尺寸平板显示器。
如上所述，TFT被用作平板显示器中象素的开关器件或驱动器件。具有有源驱动方法的有源矩阵型有机电致发光显示器件，在每个子象素中包括至少2个TFT。
有机电致发光器件在阳极电极与阴极电极之间具有由有机材料组成的发光层。在有机电致发光器件中，当正电压和负电压被分别施加到各电极时，从阳极电极注入的空穴通过空穴输运层被移动到发光层，且电子通过电子输运层从阴极电极被注入到发光层中。空穴和电子在发光层上被组合，从而产生激子。激子从激发态被改变到基态，且因此，发光层中的发光体分子就辐射以形成图象。在全色电致发光显示器的情况下，辐射红色(R)、绿色(G)、蓝色(B)的象素被排列作为电致发光器件以实现全色。
在有源矩阵型有机电致发光显示器件中，要求具有高分辨率的平板，但用高功能多晶硅制作的上述TFT在此情况下引起一些问题。
亦即，在诸如有机电致发光显示器件之类的有源矩阵型平板显示器件中，开关TFT和驱动TFT由多晶硅制成。于是，开关TFT和驱动TFT具有相同的电流迁移率。因此，开关TFT的开关性质和驱动TFT的低电流驱动性质无法同时满足。亦即，当高分辨率显示器件的驱动TFT和开关TFT用具有较大电流迁移率的多晶硅制造时，能够得到开关TFT的高的开关性质，但由于通过驱动TFT流向电致发光(EL)器件的电流量较大而使亮度变得太大。于是，器件单位面积的电流密度增大，EL器件的寿命则缩短。
另一方面，当显示器件的开关TFT和驱动TFT用电流迁移率低的非晶硅制造时，TFT应该以驱动TFT使用小电流而开关TFT使用大电流的方式被制造。
为了解决上述问题，提供了用来限制流过驱动TFT的电流的各种方法，例如借助于降低驱动TFT的长度对宽度的比率(W/L)来增大沟道区的电阻的方法以及借助于在驱动TFT的源/漏区上形成轻掺杂区域来增大电阻的方法。
然而，在借助于增大长度来降低W/L的方法中，沟道区的长度增大了，于是在沟道区上形成条形并减小了准分子激光退火(ELA)方法的晶化工艺中的光圈面积。借助于减小宽度来降低W/L的方法受到光刻工艺设计规则的限制，且难以确保TFT的可靠性。
而且，借助于形成轻掺杂区域来增大电阻的方法要求额外的掺杂工艺。
在美国专利No.6337232中，公开了一种借助于减小沟道区厚度来提高TFT性质的方法。
在日本专利公开No.2001-109399中，公开了用来降低驱动TFT的长度对宽度的比率的方法。
发明内容
本发明提供了一种平板显示器，其中，驱动薄膜晶体管(TFT)的开态电流被降低，同时施加在其上的驱动电压保持恒定，无须改变TFT有源层的尺寸。
本发明分别提供了能够保持开关TFT的高开关性质，由驱动TFT满足均匀亮度，以及保持发光器件的使用寿命的平板显示器。
根据本发明的一种情况，提供了一种平板显示器件，它包含发光器件、包括具有用来将数据信号传送到发光器件的至少一个沟道区的半导体有源层的开关TFT、以及包括具有至少一个用来驱动发光器件致使预定的电流根据数据信号流过发光器件的沟道区的半导体有源层的驱动TFT，开关TFT的沟道区和驱动TFT的沟道区具有不同的电流流动方向。
在本发明的各种实施方案中，各个沟道区中的电流流动方向可以被形成为使开关TFT和驱动TFT沟道区上的电流迁移率彼此不同。
在本发明的各种实施方案中，各个沟道区中的电流流动方向可以被形成为使开关TFT沟道区中的电流迁移率大于驱动TFT沟道区的电流迁移率。
在本发明的各种实施方案中，可以用多晶硅来形成有源层。
在本发明的各种实施方案中，多晶硅可以具有各向异性的晶粒。
在本发明的各种实施方案中，多晶硅的晶粒沿一定方向可以具有至少1.5倍大于晶粒宽度的长度。
在本发明的各种实施方案中，开关TFT和驱动TFT的沟道区可以具有其长度方向与各个沟道区中电流流动方向成不同角度的多晶硅晶粒。
在本发明的各种实施方案中，沟道区中电流流动的方向可以被被形成为使驱动TFT沟道区中多晶硅晶粒的长度方向与电流流动方向形成的角度大于开关TFT沟道区上形成沟道区的多晶硅晶粒的长度方向与电流流动方向形成的角度。
在本发明的各种实施方案中，多晶硅可以包括基本上平行的主要晶粒边界以及基本上垂直延伸在各个主要晶粒边界之间且其间的间距短于各个主要晶粒边界之间的间距的各向异性晶粒的次要晶粒边界。
在本发明的各种实施方案中，多晶硅的主要晶粒边界与开关TFT和驱动TFT沟道区中的电流流动方向所形成的角度，可以彼此不同。
在本发明的各种实施方案中，形成沟道区的多晶硅的主要晶粒边界与开关TFT沟道区上的电流流入方向所形成的角度，可以大于形成沟道区的多晶硅的主要晶粒边界与驱动TFT沟道区中的电流流动方向所形成的角度。
在本发明的各种实施方案中，主要晶粒边界与开关TFT沟道区中的电流流动方向所形成的角度，可以约为90度。
在本发明的各种实施方案中，形成驱动TFT沟道区的多晶硅的主要晶粒边界与沟道区中的电流流动方向所形成的角度，可以约为0度。
在本发明的各种实施方案中，形成开关TFT沟道区的多晶硅的各向异性晶粒的次要晶粒边界与此沟道区中的电流流动方向所形成的角度，可以约为-45-45度。
在本发明的各种实施方案中，各向异性晶粒的次要晶粒边界与驱动TFT沟道区中的电流流动方向所形成的角度，可以约为45-135度。
根据本发明的另一种情况，提供了一种平板显示器件，它包含发光器件、用多晶硅形成且包括具有用来将数据信号传送到发光器件的沟道区的半导体层的开关TFT、以及用多晶硅形成且包括具有用来驱动发光器件致使预定的电流量在发光器件上流动的沟道区的半导体层的驱动TFT。开关TFT和驱动TFT具有由形成沟道区的多晶硅晶粒的长度方向与各个沟道区中电流流动方向形成的不同的角度。
在本发明的各种实施方案中，开关TFT沟道区的多晶硅晶粒的长度方向的角度可以大于驱动TFT的沟道区的长度方向的角度。
在本发明的各种实施方案中，多晶硅可以包括各向异性的晶粒。
在本发明的各种实施方案中，多晶硅的晶粒可以具有至少1.5倍大于晶粒宽度的长度，此长度基本上垂直于宽度。
在本发明的各种实施方案中，形成沟道区的多晶硅的长度方向与驱动TFT沟道区中电流流动方向所形成的角度，可以大于形成沟道区的多晶硅的长度方向与开关TFT沟道区中电流流动方向所形成的角度。
在本发明的各种实施方案中，多晶硅可以包括基本上平行的主要晶粒边界以及基本上垂直延伸在各个主要晶粒边界之间且其间的间距短于各个主要晶粒边界之间的间距的各向异性晶粒的次要晶粒边界。
在本发明的各种实施方案中，多晶硅的主要晶粒边界与开关TFT和驱动TFT沟道区中的电流流动方向所形成的角度，可以彼此不同。
在本发明的各种实施方案中，形成沟道区的多晶硅的主要晶粒边界与开关TFT沟道区的电流流入方向所形成的角度，可以大于形成沟道区的多晶硅的主要晶粒边界与驱动TFT沟道区的电流流入方向所形成的角度。
在本发明的各种实施方案中，主要晶粒边界与开关TFT沟道区上的电流流动方向所形成的角度，可以约为90度。
在本发明的各种实施方案中，形成驱动TFT沟道区的多晶硅的主要晶粒边界与沟道区中的电流流动方向所形成的角度，可以约为0度。
在本发明的各种实施方案中，形成开关TFT沟道区的各向异性晶粒的次要晶粒边界与此沟道区中的电流流动方向所形成的角度，可以约为-45-45度。
在本发明的各种实施方案中，各向异性晶粒的次要晶粒边界与驱动TFT沟道区中的电流流动方向所形成的角度，可以约为45-135度。
附图说明
借助于参照附图细致平衡其详细描述的示例性实施方案，本发明的特点将变得更为明显：
图1是根据本发明示例性实施方案的有源矩阵型电致发光显示器中薄膜晶体管(TFT)上的有源层结构的平面图。
图2是形成TFT有源层的多晶硅薄膜的各向异性晶化结构的平面图。
图3是主要晶粒边界与沟道区上电流方向的角度与沟道区的电流迁移率之间的关系图。
图4是主要晶粒边界与沟道区上电流方向的角度与沟道区上的电流迁移率分散之间的关系图。
图5是主要晶粒边界与沟道区上电流方向的角度与Vth分散的关系图。
图6是平面图，示出了根据图2的多晶硅薄膜的各向异性晶化结构，有源层的方向被形成为彼此不同。
图7是图1的一个子象素的局部放大图。
图8是图7中单元象素的等效电路图。
图9是沿图7中I-I线的剖面图。
图10是沿图7中II-II线的剖面图。
具体实施方式
图1是根据本发明一个实施方案的有源矩阵型有机电致发光显示器中薄膜晶体管(TFT)的有源层结构的平面图。如图1所示，红色(R)、绿色(G)、蓝色(B)子象素沿纵向(亦即上下方向)被重复排列在有机电致发光显示器的象素中。但象素的排列不局限于上述结构，且各个颜色的子象素能够被排列成诸如镶嵌图形或网格型图形之类的各种图形来构成象素。而且，单色平板显示器能够被用来代替图1所示的全色平板显示器。
在有机电致发光显示器中，多个栅线51沿横向(左右方向)被排列，而多个数据线52沿纵向被排列。而且，用来馈送驱动电压(Vdd)的驱动线53沿纵向被排列。栅线51、数据线52、以及驱动线53被排列成环绕一个子象素。
在上述构造中，R、G、B象素的各个子象素包括诸如开关TFT和驱动TFT的至少二个TFT。开关TFT根据栅线51的信号，将数据信号传送到发光器件，以便控制发光器件的工作，而驱动TFT对发光器件进行驱动，致使预定的电流根据数据信号而在发光器件上流动。TFT的数目和TFT的安排，例如开关TFT和驱动TFT的安排，可以根据显示器件的性质和显示器件的驱动方法而被改变。
开关TFT 10和驱动TFT 20分别包括第一有源层11和第二有源层21。各个半导体有源层以及有源层11和21包括稍后要描述的沟道区(未示出)。沟道区是沿电流流动方向位于第一有源层11和第二有源层21的中央位置上的一些区域。
如图1所示，在形成R、G、B象素的子象素中，包括在开关TFT 10中的第一有源层11和包括在驱动TFT 20中的第二有源层21，能够被形成为各具有不同的厚度。第一有源层11和第二有源层21能够被形成为通用于R、G、B象素，但借助于区分形成驱动TFT 20的第二有源层21的晶化结构，能够保持白色平衡，虽然图中未示出。
根据本发明的一个示例性实施方案，可以用多晶硅薄膜来形成第一有源层11和第二有源层21。由多晶硅薄膜形成的第一有源层11和第二有源层21沿不同于其它方向的方向被排列。此处，第一有源层11和第二有源层21的沟道区沿不同的方向被形成就足够了。但通常，由于TFT设计中的复杂性，整个有源层沿不同的方向被形成。因此，TFT有源层的沟道区方向被示为有源层的方向，且在本发明的各种示例性实施方案中，第一有源层11和第二有源层21沿不同方向被形成。上述情况对稍后要描述的所有实施方案都有效。
根据本发明，开关TFT和驱动TFT的有源层中的沟道区沿彼此不同的方向被形成，因此，从驱动TFT传送到发光器件的电流被减小，而不改变有源层的尺寸，从而实现了高分辨率。
如上所述，在有机电致发光显示器中，即使在小尺寸的情况下，也提高了开关TFT的开态电流，并降低了驱动TFT的开态电流，致使能够实现高分辨率。在本发明中，利用区分各TFT的有源层的方向能够实现控制开态电流。亦即，借助于控制TFT有源层沟道区的方向，增大了开关TFT的开态电流，并降低了驱动TFT的开态电流。
于是，能够根据各个有源层沟道区的电流迁移率，来选择开关TFT的有源层和驱动TFT的有源层的方向。当有源层沟道区中的电流迁移率大时，开态电流也大，而当沟道区中的电流迁移率小时，开态电流也小。结果，如上所述，为了借助于降低驱动TFT的开态电流而实现高分辨率，驱动TFT有源层的方向以及开关TFT有源层的方向应该被控制成使驱动TFT有源层沟道区上的电流迁移率低于开关TFT有源层沟道区中的电流迁移率。
根据形成有源层的多晶硅薄膜中晶化结构，能够改变电流迁移率之间的差别。亦即，借助于根据多晶硅薄膜的晶化结构而将TFT的有源层形成为沿多晶硅的不同方向，能够得到不同的电流迁移率。
图2是形成TFT的有源层的多晶硅薄膜的各向异性晶化结构图。借助于用相继横向凝固(SLS)方法对非晶硅薄膜进行晶化，来形成具有图2所示各向异性晶化结构的多晶硅薄膜。但各向异性晶化结构不局限于用SLS方法形成的结构。只要多晶硅薄膜的晶化结构是各向异性的，则任何晶化方法都能够被应用于本发明。通常采用激光晶化方法。
SLS方法利用了大多数硅晶粒在液相硅区与固相硅区之间的界面处向基本上垂直的方向生长的事实。借助于用掩模透射激光束，部分非晶硅被熔化，晶粒从熔化的硅部分与未被熔化的硅部分之间的界面向着熔化的硅部分生长。
如图2所示，在SLS方法中形成的晶化结构包括以预定间距彼此分隔开的多个主要晶粒边界以及沿大致垂直方向从主要晶粒边界61延伸在各个主要晶粒边界61之间的各向异性晶粒的次要晶粒边界62。用掩模熔化和生长的各向异性晶粒的各个次要晶粒边界62，在主要晶粒边界61处彼此会合。各个主要晶粒边界61之间的间距大于各向异性晶粒的各个次要晶粒边界62之间的间距。因此，硅薄膜具有形成在各个主要晶粒边界61之间的各向异性晶粒的次要晶粒边界62。此外，通常具有上述晶粒边界的晶粒被形成为沿多晶硅的长度延伸，其中晶粒的长度大于晶粒的宽度，致使沿某个方向的边长于上述边的垂直边。长边例如可为短边的1.5倍或更多。
具有各向异性晶粒的主要和次要晶粒边界61和62的硅薄膜60，具有各向异性的晶化结构，且TFT性质可以具有各向异性性质，此各向异性性质基于用此硅薄膜60形成的有源层的TFT沟道区的方向。亦即，沟道区的电流迁移率能够基于在具有上述晶化结构的硅薄膜60上形成有源层沟道区的方向而被改变。
图3曲线表示基于主要晶粒边界61与沟道区中电流流动方向形成的角度的沟道区中的电流迁移率。
在图3中，P型表示其中P型杂质被加入到源区和漏区的器件中测得的TFT的电流迁移率，而N型表示其中N型杂质被加入到源区和漏区的器件中测得的TFT的电流迁移率。如图3所示，随着有源层沟道区中电流流动方向与主要晶粒边界61之间的角度增大，TFT沟道区中的电流迁移率也增大。于是，随着电流流动方向与有源层沟道区中主要晶粒边界61所形成的角度从0度增大到90度，电流迁移率增大。
上述关系能够用载流子运动的电阻分量来描述。在电流流动方向与沟道区上主要晶粒边界61之间的角度约为0度的情况下，电流流动方向基本上垂直于各向异性晶粒的次要晶粒边界62的方向。此外，当载流子运动时，载流子的运动方向基本上垂直于各向异性晶粒的次要晶粒边界62。因此，载流子运动的电阻分量被增大，电流迁移率从而被减小。
相反，在电流流动方向与有源层沟道区上主要晶粒边界61之间的角度约为90度的情况下，电流流动方向基本上平行于各向异性晶粒的多个次要晶粒边界62。因此，当载流子运动时，各向异性晶粒的次要晶粒边界62基本上平行于载流子的运动方向。因此，载流子运动的电阻分量被减小，电流迁移率从而被增大。
更确切地说，用作载流子运动方向的电阻的晶粒边界的数量引起了电流迁移率的差别。电流迁移率的差别引起了开态电流的差别。亦即，当电流迁移率小时，开态电流被减小，而当电流迁移率较大时，开态电流增大。
随着电流流动方向与沟道区上各向异性晶粒的次要晶粒边界方向之间的角度减小，电流迁移率增大，因此，开态电流增大。相似的是，随着电流流动方向与沟道区上各向异性晶粒的次要晶粒边界方向之间的角度增大，电流迁移率减小，因此，开态电流减小。同样，随着电流流动方向与有源层沟道区上主要晶粒边界方向之间的角度增大，电流迁移率增大，因此，开态电流增大。此外，随着电流流动方向与沟道区上主要晶粒边界方向之间的角度减小，电流迁移率减小，因此，开态电流也减小。
于是，如图2所示，由形成沟道区的各向异性晶粒的次要晶粒边界的长度方向与要求较小开态电流数值的驱动TFT沟道区的电流流动方向所形成的角度，通常大于由形成沟道区的多晶硅晶粒的长度方向与要求大的开态电流数值的开关TFT沟道区的电流流动方向形成的角度。
由于各向异性晶粒的次要晶粒边界可以沿稍许倾斜的方向形成，故由各向异性晶粒的次要晶粒边界与开关TFT沟道区中的电流流动方向形成的角度可以约为-45度～45度。但主要晶粒边界与开关TFT沟道区中电流流动方向的角度通常约为90度。
此外，在驱动TFT中，各向异性晶粒的次要晶粒边界与沟道区中的电流流动方向的角度约为-45度～45度。但主要晶粒边界与驱动TFT沟道区中电流流动方向的角度通常约为0度。
另一方面，电流流动方向的长度通常大于TFT有源层的宽度。在沿电流流动方向细长形成的有源层被形成在图2所示的硅薄膜上的情况下，包括在情况A(其中电流流动方向基本上平行于主要晶粒边界61的情况)的沟道区中的主要晶粒边界61的数目可以少于情况B(其中电流流动方向基本上垂直于主要晶粒边界61的情况)的沟道区中的主要晶粒边界61的数目。如图4所示，包括在沟道区中的主要晶粒边界的数目影响到TFT性质的离散。
图4是电流迁移率平均值和当沟道区中主要晶粒边界与电流流动方向的角度为0度和90度时其中掺有P型杂质的有源层上和其中掺有N型杂质的有源层上的分散曲线。如图4所示，在主要晶粒边界与沟道区中电流流动方向的角度为90度的情况下，电流迁移率高，但由于更多的主要晶粒边界被包括在沟道区中，故电流迁移率的分散也高。相反，在主要晶粒边界与沟道区中电流流动方向的角度为0度的情况下，电流迁移率低，但由于更少的主要晶粒边界被包括在沟道区中，故电流迁移率的分散也低。亦即，其中主要晶粒边界与沟道区中电流流动方向的角度为0度。器件的性质比主要晶粒边界与沟道区中电流流动方向的角度为90度时更为均匀。于是，小的分散更适合于通常要求均匀性质的驱动TFT。
图5曲线示出了当主要晶粒边界与沟道区中电流流动方向的角度为0度和90度时，其上掺有P型杂质的有源层和其上掺有N型杂质的有源层的阈值电压Vth数值的平均值和分散之间的关系。如图5所示，在P型和N型中，当主要晶粒边界与沟道区中电流流动方向的角度为90度时，Vth数值的平均绝对值较小。但当角度为0度时，P型和N型二者的分散较小。因此，当主要晶粒边界与沟道区中电流流动方向的角度为0度时，能够得到影响图象均匀性的Vth分散和电流迁移率分散的均匀性质。
另一方面，由于意味着电流正比于数值(Vg-Vth)2的开通电压效应，主要晶粒边界与电流流动方向的角度为0度时的开态电流数值比主要晶粒边界与电流流动方向的角度为90度时的开态电流数值小得多。
如上所述，当主要晶粒边界与沟道区中电流流动方向的角度为0度时，电流迁移率较小，Vth数值较大，使电流迁移率分散均匀，且Vth数值的分散比沟道区中电流流动方向与主要晶粒边界方向之间的角度为90度时的更均匀。于是，当主要晶粒边界与沟道区中电流流动方向的角度为0度度时，适合于要求较小开态电流数值和均匀性质的驱动TFT的沟道区。此外，当以主要晶粒边界与电流流动的角度不是0度而是例如大约90度的方式来设计开关TFT的沟道区时，能够同时满足优异的均匀亮度和低的开态电流性质。
图6是形成在图2所示硅薄膜上的第一有源层11和第二有源层21，致使有源层11和21各具有不同于第二晶粒边界62的方向的电流流动方向。
如图6所示，开关TFT的第一有源层11被排列成使其沟道区(C1)中的电流流动方向平行于基本上垂直于主要晶粒边界61的各向异性晶粒的次要晶粒边界62。此外，驱动TFT的第二有源层21被排列成使其沟道区(C2)中的电流流动方向基本上垂直于各向异性晶粒的次要晶粒边界62，亦即平行于主要晶粒边界61。图1所示的有机电致发光器件以上述方法被制作。在图6中，各向异性晶粒的次要晶粒边界62沿纵向(图中的上下方向)被形成，且主要晶粒边界61沿横向(图中的左右方向)被形成，虽然这些没有被直接示于图1中。因此，子象素的开关TFT 10的第一有源层11被排列成基本上垂直于主要晶粒边界，且驱动TFT 20的第二有源层21被排列成基本上平行于主要晶粒边界，从而减小了驱动TFT的开态电流，借助于降低均匀性而实现了显示器的高分辨率，并在相同的驱动条件下改善了发光器件的寿命性质。
上面的描述是对单一晶化方法的，亦即非晶硅薄膜被晶化成多晶硅薄膜，且开关TFT和驱动TFT的有源层被图形化在晶化的硅薄膜上，致使开关TFT和驱动TFT的沟道区中的电流流动方向不同。但本发明不局限于上述方法，而是能够借助于区分晶粒边界的方向而不改变开关TFT和驱动TFT有源层中的电流流动方向来实现。
具有开关TFT和驱动TFT的有机电致发光器件的各个子象素，具有图7-10所示的结构。
图7是图1所示象素中一个子象素的局部放大平面图，而图8是图7所示子象素的等效电路图。参照图8，根据本发明一个实施方案的有源矩阵型有机电致发光显示器包含诸如用于开关的开关TFT 10和用于驱动的驱动TFT的二个TFT、一个电容器30、以及一个电致发光(EL)器件40。但TFT的数目和电容器的数目不局限于所示的数目，且根据所需的器件设计，能够排列更多或更少的TFT和电容器。
利用施加到栅线51的扫描信号，开关TFT 10进行工作，以便将施加的数据信号传送到数据线52。驱动TFT 20根据通过开关TFT 10传送的数据信号，亦即栅与源之间的电压差(Vgs)，来决定流到EL器件40的电流。电容器30以一帧为单位储存通过开关TFT 10传送的数据信号。
制作了具有图7、9、10所示结构的有机电致发光显示器件来实现上述电路。如图7、9、10所示，缓冲层2被形成在玻璃制成的绝缘衬底1上，且开关TFT 10、驱动TFT 20、电容器30、以及EL器件40被排列在缓冲层2上。
如图7和9所示，开关TFT 10包括连接到栅线51的用来施加TFT开通/关断信号的栅电极13、形成在栅电极13上且连接到数据线52用来将数据信号施加到第一有源层的源电极14、以及连接开关TFT 10与电容器30以便将电源施加到电容器30的漏电极15。栅绝缘层3被排列在第一有源层11和栅电极13之间。
如图7和9所示，用于充电的电容器30被置于开关TFT 10与驱动TFT 20之间，用来以一帧单位储存对驱动TFT 20进行驱动所需的驱动电压，并可以包括连接到开关TFT 10的漏电极15的第一电极31、形成在第一电极31上部来重叠第一电极31并连接到通过其施加电源的驱动线53的第二电极32、以及形成在第一电极31与第二电极32之间用作介电物质的层间介质层4。电容器30的结构不局限于上述结构，例如，TFT的硅薄膜和栅电极的导电层可以被用作第一和第二电极，而栅绝缘层可以被用作介质层。
如图7和10所示，驱动TFT 20包括连接到电容器30的第一电极31用来馈送TFT开通/关断信号的栅电极23、形成在栅电极23上部上且连接到驱动线53用来将公共参考电压馈送到第二有源层21的源电极24、以及连接驱动TFT 20与EL器件40用来将驱动电压施加到EL器件40的漏电极25。栅绝缘层3被排列在第二有源层21与栅电极23之间。此处，根据子象素的颜色，第二有源层21的沟道区具被排列成相对于晶粒边界平行、垂直、或倾斜。
借助于根据电流的流动而发射红色、绿色、以及蓝色的光，EL器件40显示预定的图象信息。如图7和10所示，EL器件40包括连接到驱动TFT 20的漏电极25用来从漏电极25接收正电源的阳极电极41、排列成覆盖几乎所有或整个象素的用来馈送负电源的阴极电极43、以及排列在阳极电极41与阴极电极43之间的用来发光的有机发光层42。参考号5表示由二氧化硅制成的绝缘钝化层，而参考号6表示由丙烯酸或聚酰亚胺制成的绝缘整平层。
根据本发明示例性实施方案的有机电致发光显示器的上述层状结构不局限于此，本发明能够被应用于不同于上述的任何结构。
根据本发明实施方案的具有上述结构的有机电致发光显示器可以如下制造。
如图9和10所示，缓冲层2被形成在由例如玻璃材料制成的绝缘衬底1上。可以用二氧化硅来形成缓冲层2，并可以用等离子体增强化学气相淀积(PECVD)方法、常压化学气相淀积(APCVD)方法、低压化学气相淀积(LPCVD)方法、或电子回旋共振(ECR)方法，来淀积缓冲层2。而且，缓冲层2能够被淀积成厚度约为3000
Figure C20031012405700171
非晶硅薄膜被淀积在缓冲层2的上部上，厚度约为500
Figure C20031012405700172
可以用各种方式将非晶硅薄膜晶化成多晶硅薄膜。此处，被晶化的多晶硅薄膜最好具有图2所示的沿长度方向延伸的各向异性晶化结构。在本发明的示例性实施方案中，SLS方法被用来获得此各向异性晶化结构，但只要能够得到各向异性晶化结构，则能够使用任何类型的晶化方法。
在形成具有各向异性晶化结构的多晶硅薄膜之后，开关TFT 10的第一有源层11和驱动TFT 20的第二有源层21被图形化，以便各具有图1所示的不同的电流流动方向。
在执行有源层的图形化工艺之后，用例如PECVD、APCVD、LPCVD、或ECR方法，栅绝缘层被淀积在图形化层上，并用MoW或Al/Cu形成导电层，再对导电层进行图形化，从而形成栅电极。可以按各种顺序和方法来对有源层、栅绝缘层、以及栅电极进行图形化。
在对有源层、栅绝缘层、以及栅电极进行图形化之后，在源区和漏区上进行N型或P型杂质掺杂。
如图9和10所示，在完成此掺杂工艺之后，形成层间介质层4，源电极14和24以及漏电极15和25通过接触孔被连接到有源层11和21，并形成钝化层5。这些层可以根据器件的设计而采用各种结构。
另一方面，可以按各种方式来形成连接到驱动TFT 20的EL器件40，例如，可以用氧化铟锡(ITO)将连接到驱动TFT 20的漏电极25的阳极电极41形成和图形化在钝化层5上，且整平层6可以被形成在阳极电极41上。
此外，在借助于对整平层6进行图形化而暴露阳极电极41之后，在其上形成有机层42。此处，有机层42可以采用低分子有机层或高分子有机层。在采用低分子有机层的情况下，借助于层叠在单个结构或组合结构中，可以形成空穴注入层、空穴输运层、有机发光层、电子输运层、以及电子注入层。而且，能够采用诸如酞花菁铜(CuPc)、N，N-二(萘-1-基)-N，N’-二苯基-联苯胺(NPB)、以及三-8-羟基喹啉铝(Alq3)之类的各种有机材料。例如在真空蒸发方法中来形成低分子有机层。
高分子有机层可以包括空穴输运层和发光层。此处，在丝网印刷方法中或在喷墨印刷方法中，用聚(3，4-二羟基噻吩乙烯)(PEDOT)来形成空穴输运层，用诸如聚苯基乙烯(PPV)基材料或聚芴基材料之类的高分子有机材料来形成发光层。
在形成有机层之后，阴极电极43可以用Al/Ca整个地淀积或图形化。在有机电致发光显示器件是正面发光型的情况下，阴极电极43可以被形成为透明电极。此外，阳极电极41和阴极电极43可以被形成在相反的位置处。阴极电极43的的上部被玻璃或金属帽密封。
在上述各描述中，本发明被应用于有机电致发光显示器件，但本发明的范围不局限于此。根据本发明的TFT能够被应用于诸如液晶显示器(LCD)和无机电致发光显示器件之类的任何显示器件。
根据本发明，能够减小从驱动TFT传送到发光器件的电流而无须改变TFT中的有源层尺寸或驱动电压，因而能够得到适合于实现高分辨率的结构。能够得到具有优异开关性质的开关TFT，同时，利用多晶硅的性质，能够得到能实现高分辨率的驱动TFT。此外，借助于排列TFT，能够得到均匀的亮度，并能够防止寿命退化。而且，由于不需要增大驱动TFT沿电流流动方向的长度，故光圈面积不被减小，且由于不需要减小驱动TFT的宽度，故能够改善TFT的可靠性。
虽然参照其示例性实施方案已经具体描述了本发明，但本技术领域的一般熟练人员可以理解的是，其中可以作出各种形式和细节的改变而不偏离下列权利要求所定义的本发明的构思与范围。

Claims (20)

1. 一种平板显示器，它包含：
发光器件；
开关薄膜晶体管，它包括具有至少一个用来将数据信号传送到发光器件的沟道区的半导体有源层；以及
驱动薄膜晶体管，它包括具有至少一个用来驱动发光器件致使预定的电流根据数据信号而流过发光器件的沟道区的半导体有源层，
其中，相对于任何晶粒边界的方向，开关薄膜晶体管的沟道区沿第一方向定位，而驱动薄膜晶体管的沟道区沿第二方向定位，且
其中，相对于任何晶粒边界，开关薄膜晶体管的沟道区中的电流流动方向不同于驱动薄膜晶体管沟道中的电流流动方向，
其中，用多晶硅来形成有源层，多晶硅具有各向异性晶粒，此硅晶粒包括沿与开关薄膜晶体管沟道区中电流流动方向成第一角度和与驱动薄膜晶体管沟道区中电流流动方向成第二角度的方向定位的较长的晶粒边界，第二角度不同于第一角度，使得开关薄膜晶体管沟道区中的电流迁移率大于驱动薄膜晶体管沟道区中的电流迁移率。
2. 如权利要求1所述的平板显示器，其中，多晶硅的晶粒具有第一长度，此第一长度至少是沿基本上垂直于第一长度方向的方向延伸的第二长度的1.5倍。
3. 如权利要求1所述的平板显示器，其中，开关薄膜晶体管沟道区中的电流流动方向被形成为使第二角度大于第一角度。
4. 如权利要求1所述的平板显示器，其中，多晶硅包括基本上彼此平行排列的主要晶粒边界以及沿基本上垂直于主要晶粒边界的方向延伸在主要晶粒边界之间的各向异性晶粒的次要晶粒边界，其中，各向异性晶粒的相邻次要晶粒边界之间的平均间距短于相邻主要晶粒边界之间的平均间距。
5. 如权利要求4所述的平板显示器，其中，开关薄膜晶体管沟道区中的电流流动方向与主要晶粒边界沿其定位的方向形成第一角度，且驱动薄膜晶体管沟道区中的电流流动方向与主要晶粒边界沿其定位的方向形成第二角度。
6. 如权利要求5所述的平板显示器，其中，第一角度大于第二角度。
7. 如权利要求4所述的平板显示器，其中，开关薄膜晶体管沟道区的多晶硅中的各向异性晶粒的次要晶粒边界与开关薄膜晶体管沟道区中的电流流动方向所形成的角度，为-45度至45度。
8. 如权利要求4所述的平板显示器，其中，主要晶粒边界与开关薄膜晶体管沟道区中的电流流动方向所形成的角度，为90度。
9. 如权利要求4所述的平板显示器，其中，各向异性晶粒的次要晶粒边界与驱动薄膜晶体管沟道区中的电流流动方向所形成的角度，为45至135度。
10. 如权利要求4所述的平板显示器，其中，形成驱动薄膜晶体管沟道区的多晶硅的主要晶粒边界与沟道区中的电流流动方向所形成的角度，为0度。
11. 一种平板显示器，它包含：
发光器件；
开关薄膜晶体管，它由多晶硅形成，且包括具有用来将数据信号传送到发光器件的沟道区的半导体有源层；以及
驱动薄膜晶体管，它由多晶硅形成，且包括具有用来驱动发光器件致使预定的电流量流过发光器件的沟道区的半导体有源层，
其中，所述多晶硅含有各向异性晶粒且所述各向异性晶粒具有一个长度方向和一个宽度方向，开关薄膜晶体管的沟道区在多晶硅晶粒的长度方向与电流流动方向之间具有第一角度，而驱动薄膜晶体管的沟道区在多晶硅晶粒的长度方向与电流流动方向之间具有第二角度，
其中，硅晶粒包括沿与开关薄膜晶体管沟道区中电流流动方向成第一角度和与驱动薄膜晶体管沟道区中电流流动方向成第二角度的方向定位的较长的晶粒边界，第二角度不同于第一角度，使得开关薄膜晶体管沟道区中的电流迁移率大于驱动薄膜晶体管沟道区中的电流迁移率。
12. 如权利要求11所述的平板显示器，其中，多晶硅的晶粒的长度至少比晶粒的宽度大1.5倍。
13. 如权利要求11所述的平板显示器，其中，第二角度大于第一角度。
14. 如权利要求11所述的平板显示器，其中，多晶硅包括基本上平行的主要晶粒边界以及基本上垂直延伸在主要晶粒边界之间的各向异性晶粒的次要晶粒边界，且各向异性晶粒的次要晶粒边界之间的平均间距短于主要晶粒边界之间的平均间距。
15. 如权利要求14所述的平板显示器，其中，在多晶硅的主要晶粒边界与开关薄膜晶体管沟道区中的电流流动方向之间形成第一角度，并在多晶硅的主要晶粒边界与驱动薄膜晶体管的沟道区中的电流流动方向之间形成第二角度。
16. 如权利要求14所述的平板显示器，其中，第一角度大于第二角度。
17. 如权利要求14所述的平板显示器，其中，开关薄膜晶体管沟道区中的多晶硅的各向异性晶粒的次要晶粒边界与沟道区中的电流流动方向所形成的角度，为-45度至45度。
18. 如权利要求14所述的平板显示器，其中，第一角度为90度。
19. 如权利要求14所述的平板显示器，其中，各向异性晶粒的次要晶粒边界与驱动薄膜晶体管沟道区中的电流流动方向所形成的角度，为45至135度。
20. 如权利要求14所述的平板显示器，其中，第二角度为0度。
CNB2003101240574A 2003-05-01 2003-12-31 具有薄膜晶体管的平板显示器 Expired - Lifetime CN100409275C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030027990A KR100544117B1 (ko) 2003-05-01 2003-05-01 박막 트랜지스터를 구비한 평판표시장치
KR27990/2003 2003-05-01
KR27990/03 2003-05-01

Publications (2)

Publication Number Publication Date
CN1542707A CN1542707A (zh) 2004-11-03
CN100409275C true CN100409275C (zh) 2008-08-06

Family

ID=33308377

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101240574A Expired - Lifetime CN100409275C (zh) 2003-05-01 2003-12-31 具有薄膜晶体管的平板显示器

Country Status (3)

Country Link
US (1) US7187005B2 (zh)
KR (1) KR100544117B1 (zh)
CN (1) CN100409275C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258173B (en) * 2004-10-08 2006-07-11 Ind Tech Res Inst Polysilicon thin-film ion sensitive FET device and fabrication method thereof
JP4751061B2 (ja) * 2004-12-21 2011-08-17 東芝モバイルディスプレイ株式会社 液晶表示装置
US20070096646A1 (en) * 2005-10-28 2007-05-03 Van Nice Harold L Electroluminescent displays
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
WO2009057665A1 (ja) * 2007-10-31 2009-05-07 Sumitomo Chemical Company, Limited 薄膜能動素子群、薄膜能動素子アレイ、有機発光装置、表示装置および薄膜能動素子群の製造方法
KR20100036624A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치
KR101443153B1 (ko) * 2011-07-12 2014-09-19 엘지디스플레이 주식회사 유기전계 발광소자
JP6378383B1 (ja) * 2017-03-07 2018-08-22 株式会社東芝 半導体素子およびその製造方法
CN110233166A (zh) * 2019-05-21 2019-09-13 武汉华星光电技术有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024084A1 (en) * 2000-02-25 2001-09-27 Kazuo Kajiwara Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display
CN1396629A (zh) * 2001-07-11 2003-02-12 Lg.飞利浦Lcd有限公司 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP4497596B2 (ja) * 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP2001109399A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024084A1 (en) * 2000-02-25 2001-09-27 Kazuo Kajiwara Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display
CN1396629A (zh) * 2001-07-11 2003-02-12 Lg.飞利浦Lcd有限公司 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法

Also Published As

Publication number Publication date
US7187005B2 (en) 2007-03-06
US20040217353A1 (en) 2004-11-04
KR20040094056A (ko) 2004-11-09
KR100544117B1 (ko) 2006-01-23
CN1542707A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
CN100517423C (zh) 具有薄膜晶体管的平板显示器
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
EP3514832B1 (en) Electroluminescence display device
CN1658726B (zh) 有机电致发光显示装置及其制造方法
CN100547799C (zh) 薄膜晶体管阵列板
CN100419816C (zh) 具有薄膜晶体管的平板显示器
JP2003108032A (ja) アクティブマトリクス型表示装置
US7417251B2 (en) Active matrix organic EL display device and manufacturing method thereof
US6864639B2 (en) Display and method for manufacturing the same
EP1455396B1 (en) Flat panel display with thin film transistor (TFT)
CN100409275C (zh) 具有薄膜晶体管的平板显示器
US7173368B2 (en) Flat panel display with thin film transistor (TFT)
CN1783501B (zh) 平板显示器
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
CN101212851A (zh) 有机发光装置及其制造方法
KR100501314B1 (ko) 평판 표시 장치
CN101308866A (zh) 具有改进的白平衡的平板显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120928

Address after: Gyeonggi Do Korea Suwon

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080806

CX01 Expiry of patent term