CN100401509C - 引线框和半导体器件 - Google Patents

引线框和半导体器件 Download PDF

Info

Publication number
CN100401509C
CN100401509C CNB2006100733205A CN200610073320A CN100401509C CN 100401509 C CN100401509 C CN 100401509C CN B2006100733205 A CNB2006100733205 A CN B2006100733205A CN 200610073320 A CN200610073320 A CN 200610073320A CN 100401509 C CN100401509 C CN 100401509C
Authority
CN
China
Prior art keywords
chip carrier
chip
interarea
center line
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100733205A
Other languages
English (en)
Other versions
CN1848421A (zh
Inventor
乾忠久
佐藤元昭
福田敏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1848421A publication Critical patent/CN1848421A/zh
Application granted granted Critical
Publication of CN100401509C publication Critical patent/CN100401509C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明揭示一种引线框和半导体器件，即使存在对密封成型区(10)的主面中心线(L0)偏置的芯片座(2)，也能通过将芯片座连接部(6)配置成偏向与偏置的芯片座(2)的偏移对称的方向，在各工序中减小Z轴方向的芯片座上下变动量，从而防止封装件的翘曲、空隙、未填充、连线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳。

Description

引线框和半导体器件
技术领域
本发明涉及在1个封装件并排装载形成包含半导体元件的半导体集成电路的2块半导体芯片的多芯片封装件(下文称为MCP)用的引线框和使用该引线框的半导体器件。
背景技术
半导体集成电路的高密度化、高功能化不断进展，从装载1块半导体芯片的封装件变成装载多块半导体芯片的MCP已付诸实用。MCP除能实现高密度安装外，还能组合不同类型扩散工序的半导体芯片的性能，具有缩短开发时间和降低成本的优点。
下面，用图8、图9说明已有的引线框。
图8是示出已有引线框的平面图；图9A和图9B是示出已有引线框的剖视图，是示出使用图8的引线框的半导体器件的芯片座上下变动的A-B剖视图。
图中的Za、Zb是对芯片座2的装载面垂直的Z轴方向的上下变动量。图中的Za’、Zb’是反作用造成的芯片座2在Z轴方向的上下变动量。
如图8所示，所取的配置具有2块分别装载半导体芯片的大小不同的芯片座1和2、将芯片座的外周包围成方形的边框3、从边框3的内侧四角支撑芯片座的悬吊引线4a、4b、5a和5b、使芯片座之间连接的芯片座连接部6、以包围芯片座外周的方式配置成辐射状的多条内引线7、分别连接多条内引线7并且末端连接到引线框3的内侧的外引线8、以及在边框3的内侧将芯片座1、2和芯片座连接部6、以及内引线7包围成方形的系条(タィバ一)9，并且至少1块芯片座和芯片座连接部形成对密封成型区10的主面中心线L0偏置。
芯片座形成对密封成型区10的主面中心线L0偏置是为了尽量确保能用金属线将装载的半导体芯片上形成的多个接线盘与各内引线相连的区域，并尽量缩短连接线的长度。
然而，已有的方形扁平封装件(下文称为QFP)的MPC(下文称为QFP-MPC)用引线框中，各悬吊引线的形状和长度不同，不能均衡支撑芯片座。即使做成对密封成型区的主面中心线偏置的芯片座和芯片座连接部的主面中心线一致的配置，也不能均衡支撑芯片座。
如图9A和图9B所示，已有QFP-MCP用引线框那样的不均衡芯片座配置中，产生芯片座支撑力偏移，各组装工序中的Z轴方向的芯片座上下变动量Za(反作用的变动量Za’)和Zb(反作用的Zb’)大。
在这种由前工序累积的Z轴方向的芯片座上下变动量的影响下，进行密封工序时存在封装件的翘曲、空隙、未填充、连接线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳的问题。
作为半导体器件产品技术的动向，1990年代前半期前，以QFP的树脂厚度2.0mm～3.0mm左右为主流的器件进行小型、薄型化，从1990年代后半期开始，将1.0mm(TQPF，安装高度小于或等于1.2mm)～1.4mm(LQPF，安装高度小于或等于1.7mm)产品化，当时成为主流。进入2000年代，对树脂厚度0.7mm～0.8mm(WQFP，安装高度小于或等于1.0mm)的QFP进行开发并加以产品化。这样，若QFP的树脂厚度变薄，则Z轴方向芯片座上下变动量引起的密封成型欠佳显著的问题越发明显存在。
本发明为了解决这种不均衡芯片座配置造成的QPF-MCP的问题，其目的在于提供一种防止密封成型欠佳的组装性良好的引线框。
发明内容
为了达到上述目的，本发明第一方面的引线框，用于装载2块半导体芯片的多芯片封装件，其中，具有边框、装载所述各半导体芯片的大小不同的2块芯片座、将所述各芯片座支撑在所述边框上的悬吊引线、使所述芯片座之间连接的芯片座连接部、以及支撑在所述边框上并通过金属线连接所述各半导体芯片上形成的端子的引线，所述芯片座和所述芯片座连接部的配置为：所述芯片座中的一芯片座的主面中心线对通过2块所述芯片座的密封成型区的主面中心线偏移一定距离，所述芯片座中的另一芯片座的主面中心线与所述密封成型区的主面中心线一致，而且所述芯片座连接部的主面中心线以所述成型区的主面中心线为基准，位于所述一芯片座的主面中心线的相反侧。
又，其中所述另一芯片座的面积大于所述一芯片座的面积。
又，其中，支撑对所述密封成型区的主面中心线偏置的芯片座的悬吊引线在芯片座附近具有弯曲部，支撑配置成主面中心线与所述密封成型区的主面中心线一致的芯片座的悬吊引线是直线。
又，其中，支撑对所述密封成型区的主面中心线偏置的芯片座的悬吊引线在芯片座附近具有弯曲部，在所述弯曲部与芯片座支撑部之间而且在芯片座附近设置比悬吊引线宽的展宽部；所述芯片座偏移的相反方向的悬吊引线的展宽部的长度大于另一悬吊引线的展宽部的长度。
本发明第二方面的引线框，用于装载2块半导体芯片的多芯片封装件，其中，具有边框、装载所述各半导体芯片的大小不同的2块芯片座、将所述各芯片座支撑在所述边框上的悬吊引线、使所述芯片座之间连接的芯片座连接部、以及支撑在所述边框上并通过金属线连接所述各半导体芯片上形成的端子的引线，所述芯片座和所述芯片座连接部的配置为：所述芯片座中的一芯片座的主面中心线对通过2块所述芯片座的密封成型区的主面中心线偏移一定距离，而且所述密封成型区的主面中心线、所述芯片座中另一芯片座的主面中心线、以及所述芯片座连接部的主面中心线一致，所述芯片座连接部的宽度和长度小于2块所述芯片座的宽度和长度并形成两侧都内缩的形状。
本发明的半导体器件，使用上述引线框；所述引线框的所述大小不同的2块芯片座中靠近树脂注入口侧的芯片座相对于所述密封成型区的主面中心线偏向树脂注入口。
又，其中，最长的金属线，比对所述密封成型区的主面中心线偏置的芯片座的配置更处在密封树脂流动的下行区。
又，其中，半导体器件的树脂厚度为1.4mm至0.7mm。
又，其中，所述大小不同的2块芯片座中靠近树脂注入口侧的芯片座在Z轴方向上下变动的倾斜从靠近树脂注入口侧向远方倾斜，其变动量在0.10mm以内。
附图说明
图1是实施例1的引线框的平面图。
图2是使用实施例1的引线框的半导体器件的剖视图。
图3是实施例2的引线框的平面图。
图4是实施例3的引线框的平面图。
图5是实施例4的引线框的平面图。
图6是实施例5的引线框的平面图。
图7A是使用实施例6的引线框的半导体器件的主面内部结构图。
图7B是说明靠近树脂注入口的芯片座的Z轴方向上下变动量的图。
图8是示出已有引线框的平面图。
图9A是示出已有引线框的剖视图。
图9B是示出已有引线框的剖视图。
具体实施方式
下面，参照附图具体说明本发明实施例的半导体电路器件。
实施例1
下面，参照附图说明使用本发明的引线框的半导体器件的实施例。
(引线框)
图1示出实施例1的引线框的平面图。
图中的L0是密封成型区的主面中心线，L1是芯片座1的宽度方向的中心线，L2是芯片座2的宽度方向的中心线，并且L1与L0一致。图2是使用实施例1的引线框的半导体器件的剖视图，示出使用图1的引线框的半导体器件的A-B截面。
图中的Z是芯片座2的Z轴方向的上下变动量。
如图1所示，构成的配置具有：2块分别装载半导体芯片的大小不同的芯片座1和2、将芯片座1、2的外周包围成方形的边框3、从边框3的内侧四角支撑芯片座1的悬吊引线4a和4b、支撑芯片座2所悬吊引线5a和5b、使芯片座1与芯片座2之间相连的芯片座连接部6、以包围芯片座外周的方式配置成辐射状的多条内引线7、分别连接多条内引线7并且末端连接到引线框3的内侧的外引线8、以及栅状连接外引线8并且在边框3的内侧将芯片座1、芯片座2、芯片座连接部6、以及内引线7包围成方形的系条9，其中芯片座2对密封成型区10的主面中心线L0偏置，而且芯片座连接部6相对于芯片座2的主面中心线L2偏向与芯片座2的偏移对称的方向。即，芯片座2的主面中心线L2相对于密封成型区10的主面中心线L0向箭头号的方向偏移，芯片座连接部6的主面中心线L3相对于芯片座2的主面中心线L2向其相反方向偏移。
如图2所示，由于芯片键合(ダィスボンド)工序、连接线键合(ヮィャボンド)工序和密封工序中机械冲击、振动、压力、荷重等，芯片座2在Z轴方向产生上下变动作用。其中，密封工序的树脂注入影响大，因为芯片座2和半导体芯片的上下树脂流动不均衡，偏离芯片座2的支点的A-B剖视图的A侧直接受到芯片座上下变动量Z和Z’的应力。然而，通过在与芯片座2的偏移对称的方向形成芯片座连接部6，使应力均衡，用芯片座连接部使B侧充分固定，把芯片座2和半导体芯片的反作用的变动量Za’和Zb’(参考图9A、图9B)有效地抑制为Z’(这里，Z’＜Za’，Z＜Zb’)，从而也能将A侧的芯片座上下变动量抑制为Z。
因此，即使存在对密封成型区的主面中心线偏置的芯片座，通过将芯片座连接部配置成偏向与偏置的芯片座的偏移相反的方向，也能用芯片座连接部使偏置的芯片座充分固定，在各工序中减小Z轴方向的芯片座上下变动量，从而能防止封装件的翘曲、空隙、未填充、连接线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳。
实施例2
图3示出实施例2的引线框的平面图。
图中的X1是芯片座1的宽度(图纸上的横向尺寸)，Y1是芯片座1的长度(图纸上的纵向尺寸)，图中的X2是芯片座2的宽度(图纸上的横向尺寸)，Y2是芯片座2的长度(图纸上的纵向尺寸)，图中的L0是密封成型区的主面中心线，图中的L1是芯片座1的主面中心线，图中的L2是芯片座2的主面中心线，并且L1与L0一致。
如图3所示，芯片座2对密封成型10的主面中心线L0偏置，并将芯片座连接部6配置成相对于芯片座2的主面中心线L2偏向与芯片座2的偏移相反的方向，而且构成芯片座1的面积(X1与Y1的积)大于芯片座2的面积(X2与Y2的积)。各工序中，Z轴方向的芯片座上下变动量对面积大的芯片座而言，具有支配性的趋势。通过构成芯片座1的面积大于芯片座2的面积，各组装工序中的Z轴方向芯片座上下变动量受对密封成型区的主面中心线无偏移的芯片座1支配，能使组装工序中的Z轴方向的芯片座上下变动量稳定且减小。
因此，即使存在对密封成型区的主面中心线偏置的芯片座，通过相对于偏置的芯片座加大无偏移的芯片座的面积，在各工序中减小Z轴方向的芯片座上下变动量，从而能防止封装件的翘曲、空隙、未填充、连接线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳。
实施例3
图4示出实施例3的引线框的平面图。
图中的X1是芯片座1的宽度(图纸上的横向尺寸)，Y1是芯片座1的长度(图纸上的纵向尺寸)，图中的X2是芯片座2的宽度(图纸上的横向尺寸)，Y2是芯片座2的长度(图纸上的纵向尺寸)，图中的X3是芯片座连接部6的宽度(图纸上的横向尺寸)，Y3是芯片座连接部6的长度，(图纸上的纵向尺寸)，图中的L0是密封成型区的主面中心线，图中的L1是芯片座1的主面中心线，图中的L2是芯片座2的主面中心线，图中的L3是芯片座连接部6的主面中心线，并且L3和L1和L0一致。
如图4所示，芯片座2对密封成型10的主面中心线L0偏置，并配置成偏向与芯片座2的偏移相反的方向，而且构成芯片座连接部6的宽度X3小于芯片座1的宽度X1和芯片座2的宽度X2，形成两侧内缩的形状，又使芯片座1的主面中心线L1与芯片座连接部6的主面中心线L3一致。
通过形成芯片座连接部6的两侧内缩的形状，在芯片键合时芯片座1和芯片座2装载的各半导体芯片容易对位，能减小X、Y轴方向的位置偏差。而且，密封工序时，阻碍树脂上下流动的部位减少，能防止树脂填充不足。又能在电路板上安装半导体器件时的回熔焊接中，分散热造成的内部应力，防止界面剥离。由于芯片座1的主面中心线L1和芯片座连接部6的主面中心线L3和密封成型区的主面中心线L0一致，芯片座1能稳定且均衡地支撑芯片座连接部6，能使组装工序中的Z轴方向的芯片座上下变动量稳定且减小。
因此，通过使芯片座连接部的宽度小于各芯片座的宽度，并且无偏移的芯片座的主面中心线和芯片座连接部的主面中心线和密封成型区的主面中心线一致，无偏移的芯片座能稳定且均衡地支撑芯片座连接部，在各工序中减小Z轴方向的芯片座上下变动量，从而能防止封装件的翘曲、空隙、未填充、连接线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳，同时还能改善电路板的安装性。
实施例4
图5示出实施例4的引线框的平面图。
如图5所示，芯片座2对密封成型10的主面中心线L0偏置，并将芯片座连接部6配置成相对于芯片座2的主面中心线L2偏向与芯片座2的偏移相反的方向，而且构成支撑芯片座2的2条悬吊引线5a、5b在芯片座2附近具有弯曲部11a、11b，支撑芯片座1的2条悬吊引线4a、4b是直线。
由于悬吊引线5a、5b在芯片座2附近具有弯曲部11a、11b，悬吊引线5a、5b近似于长度相同，而且包含弯曲部11a、11b的芯片座2的重心靠近密封成型区的主面中心线，支撑成对主面中心均衡，支撑力稳定。因此，在注入密封树脂时，能将芯片座2和半导体芯片的上下树脂流动不均衡造成的应力稳定地抑制成均衡。另一方面，通过使悬吊引线4a、4b为直线，提高悬吊引线的刚性，能稳定地保持芯片座1的Z轴方向的位置。而且，通过稳定地支撑芯片座1，能以联动的方式稳定保持芯片座2。
因此，通过将非偏置的芯片座的悬吊引线取为直线，不设弯曲部，在各工序中减小Z轴方向的芯片座上下变动量，从而能防止封装件的翘曲、空隙、未填充、连接线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳。
实施例5
图6示出实施例5的引线框的平面图。
图中的Wa是悬吊引线展宽部12a的长度(图纸上的横向尺寸)，图中的Wb是悬吊引线展宽部12b的长度尺寸(图纸上的横向尺寸)。
如图6所示，芯片座2对密封成型10的主面中心线L0偏置，并将芯片座连接部6配置成相对于芯片座2的主面中心线L2偏向与芯片座2的偏移相反的方向。而且，其结构为：支撑芯片座2的2条悬吊引线5a、5b在芯片座附近具有弯曲部11a、11b，在弯曲部与芯片座支撑部之间且在芯片座附近具有比悬吊引线5a、5b宽的展宽部12a、12b，并且与芯片座2的偏移对称的方向的悬吊引线展宽部12b的长度Wb大于另一悬吊引线展宽部12a的长度Wa。
悬吊引线展宽部强化芯片座2的支撑力，同时还利用悬吊引线展宽部的长度调整芯片座2的偏移，使支撑力能均衡。因此，通过具有偏置芯片座调整芯片座偏移的悬吊引线展宽部，在各工序中减小Z轴方向的芯片座上下变动量，从而能防止封装件的翘曲、空隙、未填充、连接线折断、半导体芯片暴露、芯片座暴露等密封成型欠佳。
(半导体器件)
实施例6
图7A是使用实施例6的引线框的半导体器件的主面内部结构图，图7B是说明靠近树脂注入口的芯片座的Z轴方向上下变动量的图。
如图7A所示，构成芯片座2对密封成型10的主面中心线L0偏置，并配置成偏向与芯片座2的偏移相反的方向，而且芯片座2偏靠树脂注入口15，最长的金属线16配置成比芯片座2的配置更处在树脂流动的下行区。
连接线的流量依赖于连接线长度，同时也因树脂流动性而依赖于密封成型区内的配置。通过将最长金属线16配置成比芯片座2的配置更处在树脂流动的下行区，配置在上行侧的芯片座2和芯片座2上装载的半导体芯片14成为屏障，缓解作用在最长金属线16的树脂流动造成的应力，能对最长金属线16减小因密封工序中树脂流动的影响而产生的连接线流量。
在进行半导体器件的丝焊时，用金属线将半导体芯片14的电极座(未示出)与引线框的内引线7电连接(丝焊)。这里，金属线16以金(Au)纯度为大于或等于99.99％、直径处在15μm～30μm范围为主，用丝焊机超声波、热压接方法进行键合。连接线长度因情况而尺寸多种，但一般将长度超过4mm～5mm的称为长线。金属线16的直径细，则成本低，但对连接线流不利。
因此，芯片座偏靠树脂注入口，并将最长的金属线配置成比偏置的芯片座更处在密封树脂流动的下行区，从而能缓解对最长金属线作用的树脂流动造成的应力，可防止脱线、连接线短路、断线等密封成型欠佳。
发明要解决的课题的部分中已阐述，QFP的树脂厚度越小，Z轴方向的芯片座上下变动量引起的密封成型欠佳越显著。例如，在LQPF的情况下，将树脂厚度设计成1.4mm。这时，将半导体芯片14的厚度设计成0.1mm～0.2mm，芯片座1、2的厚度取为0.15mm。而且，金属线16离开半导体芯片的高度(环路高度)为0.05mm～0.2mm。在悬吊引线形成级差(下文称为降差)，使它们的总高0.55mm(半导体芯片厚度0.2mm+芯片座厚度0.15mm+环路高度0.2mm)纳入LQFP的树脂厚度1.4mm。按芯片座1、2和半导体芯片14的大小等设计降差值，但以半导体芯片成为大致厚度方向的中心为基准进行设计。相对于LQFP的树脂厚度1.4mm未取得半导体芯片厚度0.2mm+芯片座厚度0.15mm+环路高度0.2mm的总高0.55mm时，Z轴方向的芯片座上下变动量大于或等于0.85mm之半(即0.425mm)，完全欠佳。实际上，大于或等于其25％(即0.1mm)的变动就在密封成型时的树脂流中产生变化，产生金属线16因树脂的流动而局部变形的连接线流，相邻的金属线16相碰而短路，或芯片座1、2下面的树脂流局部流动不畅，发生空隙(在树脂内部形成气泡、气孔)和外观欠佳。
这里，半导体器件的树脂密封方法将半导体器件14装载在芯片座2，将用金属线16电连接半导体芯片14和内引线7的前端部的状态的引线框装载到密封金属模(未示出)。在半导体器件的树脂成型区10利用密封金属膜的热将热硬化性密封树脂(环氧树脂)加热到150℃～200℃，熔化成液状后，从树脂注入口15(浇口)注入到树脂成型区10。
图7B示出测量靠近树脂注入口的芯片座的Z轴方向上下变动量的结果。
测量部位将图7A的偏靠树脂注入口15的芯片座2的树脂注入口15侧作为“A”，将芯片座2的远离树脂注入口15侧作为“B”，测量A-B截面的芯片座2的Z轴方向上下变动量。半导体器件的树脂厚度取为1.4mm，LQFP、半导体器件的树脂模外形尺寸为14mm×14mm，并将测量常数取为n＝16。本实施例中，芯片座2的树脂注入口15侧“A”从设计值变动+0.01mm～0.03mm，远离树脂注入口15侧“B”变动-0.02mm～0.04mm。然而，处在芯片座上下变动量引起的密封成型欠佳显著的±0.1mm以内。
本实施例中，以半导体器件的树脂厚度为1.4mm、LQFP和半导体器件的树脂模外形尺寸为14mm×14mm进行实施，但即使QFP的树脂厚度为1.0mm(TQFP，安装高度小于或等于1.2mm)～1.4mm(LQFP，安装高度小于或等于1.7mm)，进而为0.7mm～0.8mm(WQFP，安装高度小于或等于1.0mm)，也能实施。
本实施例中，说明了使用实施例1说明的引线框的半导体器件，但也能用实施例2、实施例3、实施例4或实施例5中任一个说明的引线框。

Claims (9)

1.一种引线框，用于装载2块半导体芯片的多芯片封装件，其特征在于，
具有
边框、
装载所述各半导体芯片的大小不同的2块芯片座、
将所述各芯片座支撑在所述边框上的悬吊引线、
使所述芯片座之间连接的芯片座连接部、以及
支撑在所述边框上并通过金属线连接所述各半导体芯片上形成的端子的引线，
所述芯片座和所述芯片座连接部的配置为：所述芯片座中的一芯片座的主面中心线对通过2块所述芯片座的密封成型区的主面中心线偏移一定距离，所述芯片座中的另一芯片座的主面中心线与所述密封成型区的主面中心线一致，而且所述芯片座连接部的主面中心线以所述成型区的主面中心线为基准，位于所述一芯片座的主面中心线的相反侧。
2.如权利要求1中所述的引线框，其特征在于，
所述另一芯片座的面积大于所述一芯片座的面积。
3.如权利要求1中所述的引线框，其特征在于，
支撑对所述密封成型区的主面中心线偏置的芯片座的悬吊引线在芯片座附近具有弯曲部，支撑配置成主面中心线与所述密封成型区的主面中心线一致的芯片座的悬吊引线是直线。
4.如权利要求3中所述的引线框，其特征在于，
支撑对所述密封成型区的主面中心线偏置的芯片座的悬吊引线在芯片座附近具有弯曲部，在所述弯曲部与芯片座支撑部之间而且在芯片座附近具有比悬吊引线宽的展宽部；所述芯片座偏移的相反方向的悬吊引线的展宽部的长度大于另一悬吊引线的展宽部的长度。
5.一种引线框，用于装载2块半导体芯片的多芯片封装件，其特征在于，
具有
边框、
装载所述各半导体芯片的大小不同的2块芯片座、
将所述各芯片座支撑在所述边框上的悬吊引线、
使所述芯片座之间连接的芯片座连接部、以及
支撑在所述边框上并通过金属线连接所述各半导体芯片上形成的端子的引线，
所述芯片座和所述芯片座连接部的配置为：所述芯片座中的一芯片座的主面中心线对通过2块所述芯片座的密封成型区的主面中心线偏移一定距离，而且所述密封成型区的主面中心线、所述芯片座中另一芯片座的主面中心线、以及所述芯片座连接部的主面中心线一致，
所述芯片座连接部的宽度和长度小于2块所述芯片座的宽度和长度并形成两侧都内缩的形状。
6.一种半导体器件，其特征在于，
使用权利要求1中所述的引线框；
所述引线框的所述大小不同的2块芯片座中靠近树脂注入口侧的芯片座，相对于所述密封成型区的主面中心线偏向树脂注入口。
7.如权利要求6中所述的半导体器件，其特征在于，
最长的金属线，比对所述密封成型区的主面中心线偏置的芯片座的配置更处在密封树脂流动的下行区。
8.如权利要求6中所述的半导体器件，其特征在于，
半导体器件的树脂厚度为1.4mm至0.7mm。
9.如权利要求6中所述的半导体器件，其特征在于，
所述大小不同的2块芯片座中靠近树脂注入口侧的芯片座在Z轴方向上下变动的倾斜，从靠近树脂注入口侧向远方倾斜，其变动量在0.10mm以内。
CNB2006100733205A 2005-04-04 2006-04-04 引线框和半导体器件 Expired - Fee Related CN100401509C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2005106968 2005-04-04
JP2005106968 2005-04-04
JP2006047599 2006-02-24
JP2006047599A JP4744320B2 (ja) 2005-04-04 2006-02-24 リードフレーム

Publications (2)

Publication Number Publication Date
CN1848421A CN1848421A (zh) 2006-10-18
CN100401509C true CN100401509C (zh) 2008-07-09

Family

ID=37069334

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100733205A Expired - Fee Related CN100401509C (zh) 2005-04-04 2006-04-04 引线框和半导体器件

Country Status (3)

Country Link
US (1) US7190055B2 (zh)
JP (1) JP4744320B2 (zh)
CN (1) CN100401509C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5257096B2 (ja) * 2009-01-23 2013-08-07 サンケン電気株式会社 半導体装置
JP6316086B2 (ja) * 2014-05-09 2018-04-25 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法
JP2018107416A (ja) 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528868B1 (en) * 1998-02-21 2003-03-04 Robert Bosch Gmbh Lead frame device and method for producing the same
CN1577897A (zh) * 2003-07-28 2005-02-09 罗姆股份有限公司 半导体组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334357A (ja) * 1989-06-29 1991-02-14 Ibiden Co Ltd 半導体搭載装置
JPH0793400B2 (ja) 1990-03-06 1995-10-09 株式会社東芝 半導体装置
JPH04186758A (ja) * 1990-11-20 1992-07-03 Matsushita Electron Corp リードフレームとそれを用いた電子回路装置
JP3316450B2 (ja) * 1998-06-11 2002-08-19 三洋電機株式会社 半導体装置
JP4471600B2 (ja) * 2003-08-20 2010-06-02 三洋電機株式会社 回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528868B1 (en) * 1998-02-21 2003-03-04 Robert Bosch Gmbh Lead frame device and method for producing the same
CN1577897A (zh) * 2003-07-28 2005-02-09 罗姆股份有限公司 半导体组件

Also Published As

Publication number Publication date
JP4744320B2 (ja) 2011-08-10
CN1848421A (zh) 2006-10-18
US7190055B2 (en) 2007-03-13
US20060220190A1 (en) 2006-10-05
JP2006313876A (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
JP3892139B2 (ja) 半導体装置
US8466540B2 (en) Semiconductor device and manufacturing method therefor
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JPH09153586A (ja) 半導体装置、その製造方法、及びリードフレーム
CN101540289A (zh) 半导体集成电路封装及封装半导体集成电路的方法
CN100401509C (zh) 引线框和半导体器件
US6552437B1 (en) Semiconductor device and method of manufacture thereof
KR100195513B1 (ko) 반도체 칩 패키지
CN101901772A (zh) 电子设备的制造方法和电子设备
US7982460B2 (en) Magnetic sensor module
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
CN209526084U (zh) 一种改进型sot223框架
CN207320091U (zh) 半导体封装结构
CN109935566A (zh) 改进型sot223框架
CN107706158A (zh) 半导体封装结构及制造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
US6794745B1 (en) Lead on chip type semiconductor package
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP2007042709A (ja) 樹脂封止金型及び樹脂封止型電子部品
KR0156328B1 (ko) 절곡된 타이 바를 갖는 반도체 패키지용 리드 프레임
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
CN204706558U (zh) 一种半导体封装结构及其导线架
JPS6354222B2 (zh)
KR19990008823A (ko) 곡선 형상의 굴곡 부위를 갖는 리드 프레임
US20010050420A1 (en) Leadframe having joined internal lead

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20180404

CF01 Termination of patent right due to non-payment of annual fee