CN100383944C - 引线接合装置 - Google Patents

引线接合装置 Download PDF

Info

Publication number
CN100383944C
CN100383944C CNB2005101200646A CN200510120064A CN100383944C CN 100383944 C CN100383944 C CN 100383944C CN B2005101200646 A CNB2005101200646 A CN B2005101200646A CN 200510120064 A CN200510120064 A CN 200510120064A CN 100383944 C CN100383944 C CN 100383944C
Authority
CN
China
Prior art keywords
wire
lead
projection
access failure
wave shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101200646A
Other languages
English (en)
Other versions
CN1790652A (zh
Inventor
石井志信
林崎好胜
铃木喜伸
齐藤正干
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaijo Corp
Original Assignee
Kaijo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaijo Corp filed Critical Kaijo Corp
Publication of CN1790652A publication Critical patent/CN1790652A/zh
Application granted granted Critical
Publication of CN100383944C publication Critical patent/CN100383944C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种对静电容较低的设备也能够进行未接通检测的引线接合装置。本发明的相关引线接合装置的特征在于，在这种通过引线将半导体芯片的电极与引线框的引脚连接起来，或将半导体芯片的焊盘与凸块接合起来的引线接合装置中，具有：将DC脉冲加载给引线或凸块的加载机构；检测机构，其检测出通过加载上述DC脉冲所得到的来自上述引线或凸块的响应波形；以及判断机构，其通过将上述响应波形，与通过给接合未接通的引线或凸块加载DC脉冲所得到的来自上述引线或凸块的未接通响应波形进行比较，判断引线或凸块是否正常接合连接。

Description

引线接合装置
技术领域
本发明涉及一种引线接合(wire bonding)装置，特别是一种即使对静电容较低的设备，也能够检测出未接通的引线接合装置。
背景技术
引线接合装置，使用金线、铝等构成的引线(wire)，将成为第1接合点的半导体芯片上的电极，与成为第2接合点的引脚(lead)连接起来。
通过搭载在能够在二维方向上移动的XY平台上的接合头的线性马达，或与马达轴相连接的凸轮等，将接合臂上下摇动，从安装在该接合臂上的超声波喇叭的前端部的毛细管(キヤピラリ，capillary)中送出引线，通过在该引线的前端与放电电极之间加载高电压，来产生放电。通过该放电能量，让引线的前端溶解，在引线的前端形成球。之后，通过接合臂的摇动所产生的机械加压力，将毛细管的前端部所保持的球，压在作为第1接合点的半导体芯片的电极上，兼用超声波以及加热机构进行热压接，对第1接合点连接引线。
图6(a)至图6(d)是说明通过上述引线接合装置所进行的引线接合的工序的图。
如图6(a)以及(b)所示，在毛细管2的前端所送出的引线1的前端与放电电极4之间，以一定的时间产生放电，将引线1的前端溶解，形成球20，让毛细管2的前端所保持的毛细管2，位于成为第1接合点15的半导体芯片13的电极12的正上方。
接下来，如图6(c)所示，让毛细管2下降，将球20压向电极12并进行加压，同时，对毛细管2的前端，经上述接合臂的超声波喇叭施加超声波振动。通过这样，在电极上连接引线1。
接下来，如图6(d)所示，让毛细管2沿着给定的环路(loop)控制器上升，向成为第2接合点16的引脚14方向移动。
接下来，让毛细管2下降，将引线1压向引脚14并进行加压，同时，对毛细管2的前端，经超声波喇叭施加超声波振动，将引线1接合在引脚14上。之后，让毛细管2上升，在预先设定的毛细管2的上升位置上，合上切线钳3，切断引脚14上的引线，完成一次接合作业。
以往的引线接合装置，在将球20压碎在半导体芯片13的电极12上，进行了接合的状态下，通过未接通检测装置来判断接合是否可靠实现，也即引线是否处于未接通状态。该未接通检测装置，通过以下顺序进行未接通检测。
图7为表示以往的未接通检测方法的流程图。
在接合前，一并设定检测区间·开始位置、检测阈值(ST1、ST2)。另外，检测区间、开始位置、检测阈值无法对每一条引线分别设置。
接下来，进行通过引线连接半导体芯片的电极与引脚的引线接合(ST3)。之后，进行引线是否可靠地接合在半导体芯片的电极上的未接通检测(ST4)。此时，在判断引线未接通的情况下，进行停止引线接合装置等的出错处理。另外，在判断引线被可靠接合的情况下，进行接下来的引线接合，同样也进行未接通检测(ST3，ST4)。如果进行了所有的引线接合，便结束引线接合作业(ST5)。
接下来，对实施上述未接通检测方法的未接通检测装置进行说明。
图8为表示以往的引线接合装置的DC专用未接通检测装置的框图。DC专用未接通检测装置，是用来进行具有DC特性的半导体芯片专用的未接通检测的装置。
DC专用未接通检测装置，具有DC用未接通检测基板44以及接合CPU基板18。接合CPU基板18备有I/O端口32。DC用未接通检测基板44，备有I/O端口33、CPU30、A/D转换器35、放大器(AMP)37、直流发生器45以及电阻46。
输出部38与图6中所示的引线接合装置的引线1相连接。另外，接地电位(GND)39，经输出部38与置载有半导体芯片13的接合平台相连接。
在使用DC专用未接通检测装置进行未接通检测的情况下，在引线接合时，从直流发生器45经电阻46、输出部38、引线1给半导体芯片13的电极12加载电压。之后，从半导体芯片13的电极12经引线1将检测信号输入给放大器37，从放大器37所输出的输出信号，被A/D转换器35进行AD转换，输入给CPU30。该CPU30中，如果所检测出的信号位于阈值内，则判断已经正常接合，如果检测信号位于阈值外，则判断为异常接合(也即未接通)。之后，正常接合或是未接通的信号，经I/O端口33、32，输入给接合CPU基板18，进行未接通检测。
图9为表示以往的引线接合装置的AC专用未接通检测装置的具体构成的电路图(参照专利文献1)。AC专用未接通检测装置，是进行具有AC特性的半导体芯片专用的未接通检测的装置。
从引线卷轴21所抽出的引线1，从能够进行引线1的保持、释放的切线钳3的保持面之间通过，穿插在位于切线钳3的正下方的毛细管2中。在作为引线卷轴21的引线的端部的卷轴引线端22，与载置作为框架的引线框(lead frame)11的基准电位点的接合平台17之间，连接有交流电桥电路5。
该交流电桥电路5备有交流产生器5a，上述交流产生器5a，内置有以给定的频率进行振荡的正弦波振荡电路。交流电桥电路5，通过交流发生器5a、接收来自交流发生器5a的输出信号的可变电阻器R1与电容器C1所构成的第1串联电路5c1、接收来自交流发生器5的交流信号的固定电阻R2、以及包括从线轴引线端22到作为基准电位点的接合平台17之间的电路的第2串联电路5c2，构成闭合回路。
另外，上述可变电阻R1与电容器C1之间的第1连接点X，与差动放大器6的一方输入端相连接，上述固定电阻R2与上述线轴引线端22之间的第2接点Y，与上述差动放大器6的另一方输入端相连接。
上述固定电阻R2与线轴引线端22之间，为了避免外来噪声的影响，而连接有同轴电缆5b。因此，产生了在同轴电缆5b的芯线与外层之间所产生的同轴电缆5b的静电容C2，静电容C2等价地连接在固定电阻R2与接合平台17之间。
差动放大器6，由运算放大器A1、运算放大器A2、电阻R3、电阻R4、电阻R5构成。该差动放大器6，是检测出从上述第1接点X、第2接点Y向两个输入端所供给的信号输入的差成分并输出的装置，上述差动放大器6的输出端，与电容器C以及变压器7的一次侧输入端子串联。
变压器7的二次侧输出端子，与绝对值变换器8相连接，绝对值变换器8，是将变压器7所输出的正极性以及负极性的交流电压，变换成正极性的绝对值电压的装置。另外，绝对值变换器8的输出端与第1电平辨别器9相连接，第1电平辨别器9的输出，被输入给接合判断器26，检测未接通状态。
另外，与交流电桥电路5的第2接点Y相连接的差动放大器6的运算放大器A1的输出端子中，与低通滤波器23相连接。低通滤波器23的输出，被输入给第2电平辨别器24。第2电平辨别器24，将低通滤波器23的输出信号，与先前所设定的基准信号电平进行比较，如果低通滤波器23的输出信号为基准信号电平以上，则输出逻辑值“0”的信号给逻辑加法器25，如果低通滤波器23的输出信号为基准信号电平以下，则输出逻辑值“1”的信号给逻辑加法器25。
接合检测切换器27，在第1接合(芯片接合)时，输出逻辑值“1”的信号，在第2接合(引脚接合(lead bonding))时，将逻辑值“0”的信号输出给逻辑加法器25。逻辑加法器25，进行接合检测切换器27的输出信号与第2电平辨别器24的输出之间的逻辑相加(AND运算)，在第1接合(芯片接合)时，将逻辑值“1”或“0”输出给接合判断器26，在第2接合(引脚接合)时，通常将逻辑值“0”输出给接合判断器26。
接合判断器26，在作为第1接合点的半导体芯片13上的电极12或作为第2接合点的引线框11的引脚14中进行了接合连接时，在未接通检测时刻，也即在根据来自接合装置的指令在未接通检测模式时进行检测的状态下，读取来自逻辑加法器25的输出信号，设定为进行未接通检测。
但是，上述以往的引线接合装置中的未接通检测装置中，通过在DC专用未接通检测装置以及AC专用未接通检测装置的任一个中，判断对AC或DC的输出电压的检测电压的差，也能够判断是正常接通还是不正常接通。该方式中，在DC专用未接通检测与AC专用未接通检测的同时，将检测电压的波形变为恒定状态之后的电压值，作为检测电压。因此，如果作为检测对象物的半导体芯片以及引线框没有一定以上的大静电容(例如100PF程度)，便很难产生用来判断输出电压与检测电压之间是正常接通还是未接通所必需的差。换而言之，对于只有数PF至数十PF这种极低的静电容的检测对象，无法通过以前的未接通检测装置进行未接通检测。另外，检测对象物也在向着低静电容化的方向发展。
专利文献1：特开2000-260808号公报(4～5页，图1)
发明内容
本发明以上述问题为鉴，目的在于提供一种即使对静电容较低的设备，也能够进行未接通检测的引线接合装置。
为了解决上述问题，本发明的相关引线接合装置，是通过引线将半导体芯片的电极与引线框的引脚连接起来的引线接合装置，或将半导体芯片的焊盘(pad)与凸块(bump)接合起来的引线接合装置，其特征在于，具有：加载机构，其将DC脉冲加载给引线或凸块；检测机构，其检测出通过加载所述DC脉冲所得到的来自所述引线或凸块的响应波形；以及判断机构，其通过将所述响应波形，与通过给接合未接通的引线或凸块加载DC脉冲所得到的来自所述引线或凸块的未接通响应波形进行比较，判断引线或凸块是否被正常接合连接，所述加载机构，按照将DC脉冲，经电阻加载给引线或凸块，同时，经可变电阻加载给电容器那样构成，所述检测机构，检测出来自所述引线或凸块的响应波形，同时还检测出来自所述电容器的响应波形，所述可变电阻，按照让从所述引线侧或所述凸块侧的电容中去掉检测对象物的电容之后的电容，与所述电阻之积，几乎等于所述电容器的电容与所述可变电阻之积那样进行调整。
根据上述引线接合装置，由于具有加载DC脉冲的加载机构，将加载DC脉冲所得到的响应波形与未接通响应波形进行比较，因此与AC正弦波形相比，能够检测出阶跃响应特性。其结果是，即使对于静电容较低的设备，也能够检测出接通与未接通的差，进行未接通检测。
另外，本发明的相关引线接合装置中，最好让上述检测机构，具有对上述响应波形进行成形或加工的电路。
另外，本发明的相关引线接合装置中，可以让上述成形或加工电路，具有通过微分处理由差动放大器进行放大，对该差动放大之后的波形进一步进行滤波处理，变换成方波或三角波的电路。
另外，本发明的相关引线接合装置中，可以让上述判断机构，通过将上述未接通响应波形被A/D变换后的值与阈值系数的乘积所得到的阈值，与上述响应波形被A/D变换后的值进行比较，来进行判断。
本发明的相关引线接合装置，是通过引线将半导体芯片的电极与引线框的引脚连接起来的引线接合装置，或将半导体芯片的焊盘与凸块接合起来的引线接合装置，其特征在于，具有：加载机构，其将DC脉冲加载给引线或凸块；检测机构，其检测出通过加载所述DC脉冲所得到的来自所述引线或凸块的响应波形；以及判断机构，其判断引线或凸块是否正常被接合连接；所述加载机构，按照将DC脉冲，经电阻加载给引线或凸块，同时，经可变电阻加载给电容器那样构成，所述检测机构，检测出来自所述引线或凸块的响应波形，同时还检测出来自所述电容器的响应波形，所述可变电阻，按照让从所述引线侧或所述凸块侧的电容中去掉检测对象物的电容之后的电容，与所述电阻之积，几乎等于所述电容器的电容与所述可变电阻之积那样进行调整，所述判断机构，在所述引线或凸块与半导体芯片的电极相接触之前，通过所述加载机构将DC脉冲加载给所述引线或凸块，由所述检测机构检测出来自所述引线或凸块的未接通响应波形，在所述引线或凸块与半导体芯片的电极相接触时，由所述加载机构将DC脉冲加载给所述引线或凸块，由所述检测机构检测出来自所述引线或凸块的正常接通响应波形，根据所述未接通响应波形被A/D变换后的值与所述正常接通响应波形被A/D变换后的值来计算出阈值系数，在将所述引线或凸块接合到半导体芯片的电极中之后，通过所述加载机构给所述引线或凸块加载DC脉冲，由所述检测机构检测出来自所述引线或凸块的响应波形，通过将该响应波形被A/D变换后的值，与通过所述未接通响应波形被A/D变换后的值与所述阈值系数的乘积所得到阈值进行比较，来进行判断。
通过上述引线接合装置，即使对静电容较低的设备也能够进行检测出接通与未接通的未接通检测，并且能够通过软件控制来自动设定阈值系数与阈值。
发明效果
通过以上所说明的本发明，能够提供一种即使对静电容低的设备，也能够进行未接通检测的引线接合装置。
附图说明
图1为模式地表示基于本发明的实施方式的未接通检测装置的框图。
图2为详细地表示图1中所示的检测电路的图。
图3为概要地表示图1中所示的低电容检测电路部与引线接合装置之间的布线的连接关系以及正常接通波形与未接通(断开)波形的示意图。
图4(A)为表示对最初的1芯片进行未接通检测的流程的流程图，(B)为表示对第2个芯片以后的芯片进行未接通检测的流程的流程图。
图5为表示通过图1中所示的未接通检测装置进行未接通检测时，从给引线加载了输出电压E之后经过了时间T的检测电压Vc的变化的图。
图6(a)至(d)是说明通过引线接合装置进行引线接合的工序的图。
图7为表示以往的未接通检测方法的流程图。
图8为表示以往的引线接合装置的DC专用未接通检测装置的框图。
图9为表示以往的引线接合装置的AC专用未接通检测装置的具体构成的电路图。
图中：1-引线，2-毛细管，3-切线钳，4-放电电极，5-交流电桥电路，5a-交流发生器，5b-同轴电缆，5c1-第1串联电路，5c2-第2串联电路，X-第1接点，Y-第2接点，6-差动放大器，7-变压器，8-绝对值变换器，9-第1电平辨别器，10-未接通检测基板，11-引线框，12-半导体芯片的电极，13-半导体芯片，14-引脚，15-第1接合点，16-第2接合点，17-接合平台，18-接合CPU基板，19-接合头控制基板，20-球，21-引线线轴，22-线轴引线端，23-低通滤波器，24-第2电平辨别器，25-逻辑加法器，26-接合判断器，27-接合检测切换器，28-脉冲输出部，29-CPU控制部，30-CPU，31-电流限制电路，32、33-数据通信部，34-存储器，35-A/D转换，36-D/A转换，37-放大器(AMP)，38-输出部，39-接地电位(GND)，40-低电容检测电路部，41-检测电路，42-波形成形·加工电路，43-半导体芯片，44-DC用未接通检测基板，45-直流发生器，46-电阻，47-DC脉冲，48-正常接通波形，49-未接通(断开)波形。
具体实施方式
下面对照附图对本发明的实施方式进行说明。
图1为模式地表示本发明的实施方式的未接通检测装置的框图。图2为详细地表示图1中所示的检测电路的图。图3为概要地表示图1中所示低电容检测电路部与引线接合装置之间的布线的连接关系以及正常接通波形与未接通(断开)波形的图。
另外，图3中，模式地显示了引线正常接合连接(接通)在半导体芯片上的情况，与引线未接通(断开)在半导体芯片上的情况这两方，还显示了在将DC脉冲电压阶跃状加载给半导体芯片的情况下所检测出的波形为正常波形48的情况，以及为未接通(断开)波形49的情况双方。另外，对于和以往的引线接合装置相同构造以及功能的部分，仅对要部进行说明，省略其详细的说明。
本实施方式的未接通检测装置，是利用基于DC脉冲方式的阶跃响应的装置，是能够对每-条引线设置检测区间·开始位置等参数设定项目的装置。另外，对于混合有AC/DC特性的设备，也能够进行未接通检测。
如图1所示，未接通检测装置，具有未接通检测基板10、低电容检测电路部40以及接合头控制基板19。接合头控制基板19备有CPU控制部29以及数据通信部32，该CPU控制部29与触摸屏(图中未显示)相连接。能够从触摸屏输入检测区间·开始位置、检测电平(阈值)等每一条引线的参数。另外，CPU控制部29与数据通信部32相连接。
未接通检测基板10具有数据通信部33、CPU控制部30、存储器34、比较电路(图中未显示)、A/D转换35、D/A转换36以及脉冲输出部28。另外，低电容检测电路部40，具有电流限制电路31、检测电路41以及波形成形·加工电路42。
数据通信部33的输入侧与CPU控制部30相连接，数据通信部33的输出端与数据通信部32相连接。另外，CPU控制部30与比较电路相连接。CPU控制部30分别与存储器34、A/D转换35以及D/A转换36相连接，D/A转换36与脉冲输出部28相连接。脉冲输出部28与电流限制电路31相连接，电流限制电路31经引线(图3的参照符号1)与半导体芯片(CHIP)43相连接。另外，A/D转换35与波形成形·加工电路42相连接，波形成形·加工电路42与检测电路41相连接。检测电路41，经引线(图3的参照符号1)与半导体芯片(CHIP)43相连接。
如图2所示，检测电路具有电阻R1、可变电阻VR1、平衡用电容器C1以及电阻R2。另外，检测电路经引线1与毛细管电容部W/F、切线钳电容部W/C以及放电单元电容部EFO连接。另外，在将引线1接合连接在半导体芯片43的焊盘上时，检测电路经引线1与半导体芯片43相连接。
也即，在引线与半导体芯片43之间处于断开状态的情况下，电流限制电路31，经可变电阻VR1、平衡用电容器C1以及电阻R2与端子TP1相连接，经电阻R1、毛细管电容部W/F、切线钳电容部W/C以及放电单元电容部EFO以及电阻R2与端子TP2相连接。另外，在处于引线接合连接在半导体芯片43的焊盘上的状态的情况下，电流限制电路31，经可变电阻VR1、平衡用电容器C1以及电阻R2与端子TP1相连接，经电阻R1、半导体芯片43、毛细管电容部W/F、切线钳电容部W/C以及放电单元电容部EFO以及电阻R2与端子TP2相连接。也即，断开状态与引线连接在半导体芯片43上的状态下的检测电路的不同，仅仅在于电流限制电路31与端子TP2之间是否连接有半导体芯片43。本实施方式的未接通检测装置，通过利用上述不同，检测出是正常接通还是未接通。
上述平衡用电容器C1，具有与毛细管、切线钳、放电单元以及布线各个的电容的和(W/F电容+W/C电容+EFO电容+布线电容)几乎相等的电容值。这样，调整VR1的电阻值，让VR1×C1＝R1×(W/F电容+W/C电容+EFO电容+布线电容)。也即，构成让电流限制电路31与端子TP1之间(VR1×C1)，与电流限制电路3 1与端子TP2之间(R1×(W/F电容+W/C电容+EFO电容+布线电容))相一致的平衡。
如图3所示，低电容检测电路部40的输出以及检测分别与引线(金线)1相连接。另外，接地电位(GND)，与载置有半导体芯片43的接合平台相连接。
接下来，对照图1至图5，对通过上述未接通检测装置进行未接通检测的方法进行说明。
图4(A)为表示通过图1中所示的未接通检测装置，对最初的1芯片自动设定阈值，并进行未接通检测的流程的流程图。图4(B)为通过图1中所示的未接通检测装置对第2个芯片以后的芯片进行未接通检测的流程的流程图。
图5为通过图1中所示的未接通检测装置进行未接通检测时，从给引线加载了输出电压E之后经过了时间T的检测电压Vc的变化的示意图。参考符号49表示未接通(断开)波形，参考符号48表示正常波形。参考符号47表示阶跃状加载的DC脉冲电压的波形。
首先，在进行连接半导体芯片与引脚之间的接合之前，从触摸屏输入对与半导体芯片43相连接的每一条引线的检测区间·开始位置、DC脉冲等参数设定项目。通过这样，向接合头控制基板19的CPU控制部29输入参数设定项目。
接下来，通过软件控制，将上述参数设定项目，从接合头控制基板19的CPU控制部29，通过数据通信部32、33通知给未接通检测基板10的CPU控制部30，并保存到存储器34中。
接下来，如图4(A)所示，读入引线断开波形(ST11)。具体地说，将图3中所示的引线(金线)1的前端融化从而形成球，保持在毛细管2的前端，在毛细管2位于作为第1接合点的半导体芯片43的电极正上方时，或毛细管2下降了之后，将如图5所示的电压E的DC脉冲47，从电流限制电路3 1阶跃状加载给引线。也即，如图2所示，DC脉冲47，经可变电阻VR1，加载给平衡用电容器C1，来自该电容器C1的响应，经电阻R2在端子TP1中被检测出来。与此同时，DC脉冲47，经电阻R1加载给毛细管电容部W/F、切线钳电容部W/C以及放电单元电容部EFO，来自这些电容部的响应，经电阻R2在端子TP2中被检测出来。这种情况下，由于引线1处于没有和半导体芯片43相连接的断开状态，因此在端子TP2中所检测出的阶跃响应波形变为图5中所示的曲线49。另外，所加载的DC脉冲47，能够在1KHz～20KHz之间变动。
接下来，通过波形成形·加工电路42对通过检测电路41所检测出的上述引线断开波形49进行成形以及加工。也即，通过对上述引线断开波形49进行HPF(微分处理)并由差动放大器进行放大，对该差动放大之后的波形进一步进行滤波处理(例如去噪)，变换成方波(例如峰值保持或抽样保持)或三角波(例如积分处理)。该变换之后的引线断开波形在A/D转换35中进行A/D转换。该A/D转换之后的值由CPU控制部30读入。之后，将像这样成形·加工并读入的引线断开波形，储存在存储器34中，从存储器34设定在比较电路中。
另外，按照使电流限制电路31与端子TP1之间的(VR1×C1)，与电流限制电路31与端子TP2之间的(R1×(W/F电容+W/C电容+EFO电容+布线电容))相一致的方式，调整可变电阻VR1并取得平衡。
这里，从端子TP1所检测出的检测电压Vc1与检测时间T1之间的关系，通过式(1)来表示，从端子TP2所检测出的检测电压Vc1与检测时间T2之间的关系，通过式(2)来表示。
T1＝-VR1×C1×Ln{1-(Vc1/E)}          …(1)
T2＝-R1×C(W/C+W/F+EFO+布线)×Ln{1-(Vc1/E)}  …(2)
另外，在断开状态的情况下，由于在检测电路41中获得平衡，因此T1＝T2。与此相对，在引线与半导体芯片43的电极相连接的正常接通状态的情况下，只有半导体芯片的那一部分平衡破坏，因此T1≠T2。另外，如图3所示，在正常接通波形48的情况下，由于T1≠T2，因此与未接通波形49相比，波形较大，但在未接通(断开)波形49的情况下，由于T1＝T2，因此与正常接通波形48相比，波形较小。
接下来，进行1引线接合，读入正常接通波形(ST12)。也即，让毛细管2下降，将球压向电极并进行加压，同时经接合臂的超声波喇叭，对毛细管2的前端施加超声波振动，通过这样，在电极中连接引线1时，从电流限制电路31将图5中所示的电压E的DC脉冲47阶跃状加载给引线，从端子TP2检测出正常接通波形。也即，如图2所示，DC脉冲47，经电阻R1加载给半导体芯片43的电极、毛细管电容部W/F、切线钳电容部W/C以及放电单元电容部EFO，来自这些电容部的响应在端子TP2中经电阻R2被检测出来。这种情况下，由于处于引线1与半导体芯片43相连接的接通状态，因此，在端子TP2中所检测出的阶跃响应波形变为如图5所示的曲线48。另外，从端子TP1检测出与未接通(断开)的波形相同的波形。
接下来，通过波形成形·加工电路42对通过检测电路41所检测出的上述正常接通波形48进行成形以及加工。也即，对上述正常接通波形48实施HPF(微分处理)并通过差动放大器进行放大，对该差动放大之后的波形进一步进行滤波处理(例如去噪)，变换成方波(例如峰值保持或抽样保持)或三角波(例如积分处理)。该变换之后的正常接通波形，在A/D转换35中进行A/D转换。该A/D转换之后的值，由CPU控制部30读取。之后，将像这样成形·加工并读入的正常接通波形，储存在存储器34中，从存储器34设定在比较电路中。
接下来，在比较电路中，根据未接通(断开)波形49与正常接通波形48，计算出阈值系数，并保存在存储器34中(ST13)。
接下来，让毛细管2沿着给定的环路控制器上升，在向成为第2接合点的引脚方向移动时，从电流限制电路31将图5中所示的电压E的DC脉冲47，阶跃状加载给引线，从端子TP2检测出阶跃响应波形。另外，从端子TP1检测出与未接通(断开)的波形相同的波形。
接下来，通过波形成形·加工电路42对通过检测电路41所检测出的上述阶跃响应波形以及未接通(断开)波形分别进行成形以及加工。也即，对上述阶跃响应波形以及未接通(断开)波形分别实施HPF(微分处理)并通过差动放大器进行放大，对该差动放大之后的波形进一步进行滤波处理(例如去噪)，变换成方波(例如峰值保持或抽样保持)或三角波(例如积分处理)。该变换之后的阶跃响应波形以及未接通(断开)波形，分别在A/D转换35中进行A/D转换。该A/D转换之后的值，由CPU控制部30读取。之后，将像这样成形·加工并读入的阶跃响应波形以及未接通(断开)波形，分别储存在存储器34中，从存储器34设定在比较电路中。
接下来，在比较电路中，根据未接通(断开)波形与上述阈值系数系数导出阈值，将该阈值与该上述阶跃响应波形进行比较。在阈值与阶跃响应波形相同的情况下，判断为未接通，在相同以外的情况下，判断为正常接通(ST14)。像这样进行在引线接合时的未接通检测。另外，上述处理通过软件控制来进行。
在未接通状态(引线断开状态)与正常接通状态(正常接合状态)下，由于只在半导体芯片43的静电容部分的阶跃响应波形中产生差别，因此，正常响应波形48与未接通(断开)波形49之间产生了如图5所示的差。该差根据上述式(2)可以得知，由于与半导体芯片的静电容成比例，因此即使在检测对象物(半导体芯片)的静电容非常下的情况下，也能够进行检测。通过检测出该差，能够判断引线的正常接通、未接通。通过HPF、滤波处理、向方波或三角波的变换来将该差放大，通过这样让正常接通、未接通的判断变得容易。
上述的接通/未接通的结果，经数据通信部33、32通知给接合头控制基板19的CPU控制部29。在通知引线未接通的情况下，进行停止引线接合装置等的出错处理。另外，在通知引线正常接通(被可靠接合)的情况下，进行下一个接合。
在判断引线可靠地接合的情况下，通过软件控制来进行关于下一个引线接合的参数设定项目的设定，在引线接合时进行未接通检测(ST12～ST14)。重复1芯片的引线数次，进行了第1芯片的所有引线接合之后，结束引线接合作业(ST15)。
之后，对第2芯片以后的芯片进行引线接合以及未接通检测。对于第2芯片之后的芯片，由于使用最初的1芯片中所设定的阈值系数，因此省略了设定阈值的步骤。以下参照图4(B)对第2芯片以后的芯片的未接通检测进行说明。
如图4(B)所示，读取引线断开波形(ST21)。该ST21的具体方法，与前述的ST11相同，因此省略详细说明。
接下来，通过波形成形·加工电路42对检测电路41所检测出的上述引线断开波形进行成形以及加工，将该成形以及加工之后的引线断开波形在A/D转换35中进行A/D转换。该A/D转换之后的值由CPU控制部30读入。之后，将像这样成形·加工并读入的引线断开波形，存储在存储器34中，从存储器34设定在比较电路中。另外，调整可变电阻VR1取得平衡。这些处理也与第1芯片的情况下相同。
接下来，在半导体芯片的电极中连接引线之后，让毛细管2沿着给定的环路控制器上升，在向成为第2接合点的引脚方向移动时，从电流限制电路31将图5中所示的电压E的DC脉冲47，阶跃状加载给引线，从端子TP2检测出阶跃响应波形(ST22)。另外，从端子TP1检测出与未接通(断开)的波形相同的波形。
接下来，通过波形成形·加工电路42对检测电路41所检测出的上述阶跃响应波形以及未接通(断开)波形分别进行成形以及加工，该成形以及加工之后的阶跃响应波形以及未接通(断开)波形，分别在A/D转换35中进行A/D转换。该A/D转换之后的值，由CPU控制部30读取。之后，将像这样成形·加工并读入的阶跃响应波形以及未接通(断开)波形，分别储存在存储器34中，从存储器34设定在比较电路中。
接下来，在比较电路中，根据未接通(断开)波形与上述阈值系数导出阈值，将该阈值与该上述阶跃响应波形进行比较。在阈值与阶跃响应波形相同的情况下，判断为未接通，在相同以外的情况下，判断为正常接通(ST24)。像这样进行在引线接合时的未接通检测。另外，上述处理通过软件控制来进行。
上述接通/未接通的结果，经数据通信部33、32通知给接合头控制基板19的CPU控制部29。在通知引线未接通的情况下，进行停止引线接合装置等的出错处理。另外，在通知引线正常接通(被可靠地接合)的情况下，进行下一个接合。
在判断引线可靠地接合的情况下，通过软件控制来进行关于下一个引线接合的参数设定项目的设定，在引线接合时进行未接通检测(ST22、ST24)。重复给定的引线数次，进行了所有引线接合之后，结束引线接合作业(ST25)。
上述引线接合以及未接通检测，对作为图6中所示的第1接合点15的半导体芯片的电极的引线接合进行了说明，但对作为图6中所示的第2接合点16的引脚的引线接合，也能够利用上述未接通检测方法，进行未接通检测。另外，在引线1的前端融化形成为球形，在将该球作为凸块连接在半导体芯片的电极或焊盘上的情况下，也能够进行与上述未接通检测方法几乎相同的未接通检测。
根据上述实施方式，图2中所示的检测电路41，具有电阻R1、可变电阻VR1、平衡用电容器C1以及电阻R2，另外，检测电路41经引线1与毛细管电容部W/F、切线钳电容部W/C以及放电单元电容部EFO相连接。从端子TP1所检测出的检测电压Vc1与检测时间T1之间的关系，通过上述式(1)来表示，从端子TP2所检测出的检测电压Vc1与与检测时间T2之间的关系，通过上述式(2)来表示。在断开状态的情况下，在检测电路41中取得平衡，因此T1＝T2，与此相对，在引线与半导体芯片43的电极相连接的正常接通状态的情况下，只有半导体芯片的那一部分平衡被破坏，因此T1≠T2。因此在未接通状态(引线断开状态)与正常接通状态(正常接合状态)下，只在半导体芯片43的静电容部分的阶跃响应波形中产生差别，该差根据上述式(2)可以得知，由于和半导体芯片的静电容成比例，因此即使在检测对象物(半导体芯片)的静电容非常下的情况下，也能够进行检测。因此对具有以往的未接通检测装置中无法检测出的极低的静电容的检测对象物，也能够检测出未接通。
另外，本实施方式中，由于加载DC脉冲47，因此与AC正弦波形相比，能够检测出阶跃响应特性，其结果是，能够容易地检测出断开与接通的差别。另外，通过将加载了DC脉冲时的阶跃响应波形，实施HPF处理(微分处理)，只取出上升的变化，则能够更加容易地检测出未接通与正常接通。
另外，本发明并不仅限于上述实施方式，在不脱离本发明的要点的范围内，还可以进行各种变更并实施。例如，本实施方式中，对每一条引线设置检测区间·开始位置等参数设定项目，但也可以对所有的引线统一设定参数设定项目，并实施本发明。
另外，本实施方式中，在将毛细管2向作为第2接合点的引脚方向移动时，从端子TP2检测出阶跃响应波形的步骤只进行1次，也即，只进行1次将DC脉冲47加载给引线，并进行该响应波形的检测，但也可以在1引线接合中给引线加载多次DC脉冲47，检测出多个响应波形。这种情况下，既可以将多个响应波形分别与阈值进行比较并判断，也可以将多个响应波形的平均波形与阈值进行比较并判断，另外，还可以将多个响应波形的最大值的平均值或最小值的平均值或双方与阈值进行比较并判断。
另外，上述实施方式中，使用图4(A)中所示的流程图自动设置阈值，但也可以不利用图4(A)中所示的流程图，由操作者将预先准备的阈值输入给未接通检测装置之后，使用图4(B)中所示的流程图，进行未接通检测。
作为上述预先准备好的阈值，例如通过具有图1以及图2中所示的未接通检测装置的引线接合装置，预先测定第1接合点、第2接合点或接合凸块各个的每一条引线的正常接通波形与未接通(断开)波形，将(正常接通波形+未接通波形)/2作为阈值计算出来。另外，也可以多次进行正常接通波形与未接通波形的测定，这种情况下，优选将多个测定值中的平均值作为阈值。
另外，上述实施方式中，采用低电容检测电路部40与未接通检测基板10分离的构造，但也可以将低电容检测电路部40设置在未接通检测基板内的结构。

Claims (5)

1.一种引线接合装置，是通过引线将半导体芯片的电极与引线框的引脚连接起来的引线接合装置，或将半导体芯片的焊盘与凸块接合起来的引线接合装置，其特征在于，具有：
加载机构，其将DC脉冲加载给引线或凸块；
检测机构，其检测出通过加载所述DC脉冲所得到的来自所述引线或凸块的响应波形；以及
判断机构，其通过将所述响应波形，与通过给接合未接通的引线或凸块加载DC脉冲所得到的来自所述引线或凸块的未接通响应波形进行比较，判断引线或凸块是否被正常接合连接，
所述加载机构，按照将DC脉冲，经电阻加载给引线或凸块，同时，经可变电阻加载给电容器那样构成，
所述检测机构，检测出来自所述引线或凸块的响应波形，同时还检测出来自所述电容器的响应波形，
所述可变电阻，按照让从所述引线侧或所述凸块侧的电容中去掉检测对象物的电容之后的电容，与所述电阻之积，几乎等于所述电容器的电容与所述可变电阻之积那样进行调整。
2.如权利要求1所述的引线接合装置，其特征在于：
所述检测机构，具有对所述响应波形进行成形或加工的电路。
3.如权利要求2所述的引线接合装置，其特征在于：
所述成形或加工电路，具有通过微分处理由差动放大器进行放大，对该差动放大之后的波形进一步进行滤波处理，变换成方波或三角波的电路。
4.如权利要求1所述的引线接合装置，其特征在于：
所述判断机构，通过将所述未接通响应波形被A/D变换后的值与阈值系数的乘积所得到的阈值，与所述响应波形被A/D变换后的值进行比较，来进行判断。
5.一种引线接合装置，是通过引线将半导体芯片的电极与引线框的引脚连接起来的引线接合装置，或将半导体芯片的焊盘与凸块接合起来的引线接合装置，其特征在于，具有：
加载机构，其将DC脉冲加载给引线或凸块；
检测机构，其检测出来自所述引线或凸块的响应波形；以及
判断机构，其判断引线或凸块是否正常被接合连接，
所述加载机构，按照将DC脉冲，经电阻加载给引线或凸块，同时，经可变电阻加载给电容器那样构成，
所述检测机构，检测出来自所述引线或凸块的响应波形，同时还检测出来自所述电容器的响应波形，
所述可变电阻，按照让从所述引线侧或所述凸块侧的电容中去掉检测对象物的电容之后的电容，与所述电阻之积，几乎等于所述电容器的电容与所述可变电阻之积那样进行调整，
所述判断机构，在所述引线或凸块与半导体芯片的电极相接触之前，通过所述加载机构将DC脉冲加载给所述引线或凸块，由所述检测机构检测出来自所述引线或凸块的未接通响应波形，在所述引线或凸块与半导体芯片的电极相接触时，由所述加载机构将DC脉冲加载给所述引线或凸块，由所述检测机构检测出来自所述引线或凸块的正常接通响应波形，根据所述未接通响应波形被A/D变换后的值与所述正常接通响应波形被A/D变换后的值来计算出阈值系数，在将所述引线或凸块接合到半导体芯片的电极上之后，通过所述加载机构给所述引线或凸块加载DC脉冲，由所述检测机构检测出来自所述引线或凸块的响应波形，通过将该响应波形被A/D变换后的值，与通过所述未接通响应波形被A/D变换后的值与所述阈值系数的乘积所得到的阈值进行比较，来进行判断。
CNB2005101200646A 2004-11-05 2005-11-03 引线接合装置 Active CN100383944C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004322195A JP3786281B2 (ja) 2004-11-05 2004-11-05 ワイヤボンディング装置
JP2004322195 2004-11-05

Publications (2)

Publication Number Publication Date
CN1790652A CN1790652A (zh) 2006-06-21
CN100383944C true CN100383944C (zh) 2008-04-23

Family

ID=36635833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101200646A Active CN100383944C (zh) 2004-11-05 2005-11-03 引线接合装置

Country Status (6)

Country Link
JP (1) JP3786281B2 (zh)
KR (1) KR100725125B1 (zh)
CN (1) CN100383944C (zh)
MY (1) MY139635A (zh)
SG (1) SG122023A1 (zh)
TW (1) TWI298915B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279781B (zh) * 2010-06-08 2013-12-25 联想(北京)有限公司 一种检测计算机芯片稳定性的方法、检测装置和计算机
SG11201503764YA (en) * 2012-11-16 2015-06-29 Shinkawa Kk Wire-bonding apparatus and method of wire bonding
TWI562252B (en) * 2014-02-17 2016-12-11 Shinkawa Kk Detecting discharging device, wire bonding device and detecting discharging method
TWI567839B (zh) * 2014-08-27 2017-01-21 矽品精密工業股份有限公司 打線構造及銲線形成方法
US10217810B2 (en) * 2015-12-07 2019-02-26 Microchip Technology Incorporated Capacitor formed on heavily doped substrate
TWI639202B (zh) * 2016-03-25 2018-10-21 日商新川股份有限公司 打線裝置、打線裝置用電路及半導體裝置之製造方法
CN117153714B (zh) * 2023-10-31 2024-04-02 宁波尚进自动化科技有限公司 焊接键合的检测方法、系统、设备及其介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213556A (en) * 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
JPH09213752A (ja) * 1996-01-31 1997-08-15 Kaijo Corp ワイヤボンディング装置における不着検出回路
CN1206223A (zh) * 1997-07-22 1999-01-27 松下电器产业株式会社 凸起接合方法及凸起接合装置
JP2003347369A (ja) * 2002-05-30 2003-12-05 Shinkawa Ltd ワイヤボンディング装置におけるワイヤ不着検出方法及び検出装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282549A (ja) * 1988-09-19 1990-03-23 Hitachi Ltd ボンディング検査方法
JP3537083B2 (ja) * 1999-03-12 2004-06-14 株式会社カイジョー ワイヤボンディング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213556A (en) * 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
JPH09213752A (ja) * 1996-01-31 1997-08-15 Kaijo Corp ワイヤボンディング装置における不着検出回路
CN1206223A (zh) * 1997-07-22 1999-01-27 松下电器产业株式会社 凸起接合方法及凸起接合装置
JP2003347369A (ja) * 2002-05-30 2003-12-05 Shinkawa Ltd ワイヤボンディング装置におけるワイヤ不着検出方法及び検出装置

Also Published As

Publication number Publication date
JP3786281B2 (ja) 2006-06-14
TWI298915B (en) 2008-07-11
SG122023A1 (en) 2006-05-26
TW200629445A (en) 2006-08-16
MY139635A (en) 2009-10-30
KR20060052453A (ko) 2006-05-19
CN1790652A (zh) 2006-06-21
KR100725125B1 (ko) 2007-06-04
JP2006135066A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
CN100383944C (zh) 引线接合装置
CN106158680B (zh) 一种芯片封装结构检测系统
US9899348B2 (en) Wire bonding apparatus and method of manufacturing semiconductor device
TW480199B (en) Piezoelectric sensor for measuring bonding parameters
WO2011010409A1 (ja) 試験装置、付加回路および試験用ボード
CN104753023B (zh) 一种剩余电流保护装置
KR100730046B1 (ko) 본딩 장치
CN111025050A (zh) 一种汽车电磁阀的电流响应时间测试装置及测试方法
US6145107A (en) Method for early failure recognition in power semiconductor modules
CN109975687B (zh) 一种基于ic键合引线的质量检测装置及方法
US7370785B2 (en) Wire bonding method and apparatus
JP5236221B2 (ja) ワイヤボンディング装置
JP4098274B2 (ja) ワイヤボンディング装置
CN108267663A (zh) 检测装置
CN2575932Y (zh) 电路板焊接状况监测装置
JP4056505B2 (ja) ワイヤボンディング装置
CN220671539U (zh) 一种静电卡盘电性能检测系统
CN105629161B (zh) 半导体电路测试装置侦测热切换的方法
CN212459962U (zh) 一种时间继电器集成测试系统
CN215005734U (zh) 一种半导体指纹传感器lga颗粒测试装置
CN209387679U (zh) 一种智能压电式加速度传感器
CN217931945U (zh) 探针卡平整度检测装置和检测系统
JPH08264586A (ja) 半導体デバイスの状態判定方法及び状態判定装置
JP7122740B2 (ja) 接続状態判定装置及び接続状態判定方法
JP3537083B2 (ja) ワイヤボンディング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant