CN100369224C - 内置软硬件系统的芯片及其制作方法 - Google Patents

内置软硬件系统的芯片及其制作方法 Download PDF

Info

Publication number
CN100369224C
CN100369224C CNB2005100208871A CN200510020887A CN100369224C CN 100369224 C CN100369224 C CN 100369224C CN B2005100208871 A CNB2005100208871 A CN B2005100208871A CN 200510020887 A CN200510020887 A CN 200510020887A CN 100369224 C CN100369224 C CN 100369224C
Authority
CN
China
Prior art keywords
chip
nude film
software
built
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
CNB2005100208871A
Other languages
English (en)
Other versions
CN1688019A (zh
Inventor
董涛
尤肖虎
夏月光
曹兵
丁睿
董雪
薛萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dong Tao
Xue Ping
Zhou Xuening
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35306060&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100369224(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Individual filed Critical Individual
Priority to CNB2005100208871A priority Critical patent/CN100369224C/zh
Publication of CN1688019A publication Critical patent/CN1688019A/zh
Application granted granted Critical
Publication of CN100369224C publication Critical patent/CN100369224C/zh
Ceased legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明一种内置软硬件系统的芯片的制作方法包括如下步骤：1)根据片上系统裸片、存储单元裸片、功能单元裸片连接关系设计基板；2)将片上系统裸片、存储单元裸片、功能单元裸片绑定在基板上；3)封装。4)在芯片内置入底层驱动系统程序(即BIOS，全称为：Basic Input Output System)和操作系统程序(即OS，全称为：Operating System)，使应用开发商只需要进行应用程序的设计和调试，省去了1)熟悉芯片内部结构；2)买芯片开发工具；3)设计原理图；4)设计PCB系统；5)买软件开发工具；6)开发底层驱动系统；7)开发操作系统软件；使芯片内即具有应用系统各部软硬件，减少了开发步骤，降低了开发的门槛，提高了应用开发效率。

Description

内置软硬件系统的芯片及其制作方法
【技术领域】
本发明涉及集成电路、系统集成的研发、生产领域。
【背景技术】
随着市场产品的高集成度发展，电子产品功能的集成度也越来越高，电子产品向片上系统(即SOC，全称为System On Chip)芯片发展；内置的功能模块越来越多，从而对应用开发者提出了更高的要求，应用开发者现有的开发流程如下：1)熟悉芯片内部结构；2)买芯片开发工具；3)设计原理图；4)设计PCB系统；5)买软件开发工具；6)开发底层驱动系统(即BIOS，全称为：Basic Input Output System)；7)开发操作系统软件(即OS，全称为：Operating System)；8)设计及调试应用软件。然而，该种开发流程存在如下缺点：1)开发门槛极高，使应用开发者在短期内可能进行应用开发异常困难，而且数年后，又会被新的片上系统芯片淘汰，使片上系统芯片开发商无法大量销售；2)同时各不同开发商均在做重复开发，形成严重的技术开发资源浪费。
另外，由于专业的限制，芯片、系统PCB(印刷电路板)设计、底层驱动系统程序、操作系统程序及应用程序的技术由不同的专业公司掌握，从而不能有效的实现各系统之间的集成，进而也更进一步造成了系统的重复开发，降低了开发效率，使开发门槛增高。
【发明内容】
本发明的目的在于提供一种能实现高度应用系统集成、提高应用开发效率的集成电路芯片及其生产方法。
本发明的目的是这样实现的：该内置软硬件系统的芯片的制作方法包括如下进程：1)将片上系统裸片或芯片、存储单元裸片或芯片、功能单元裸片或芯片绑定或焊接在基板上；2)在存储单元裸片或芯片上置入或固化底层驱动系统程序及操作系统程序；3)封装而形成内置软硬件系统的芯片。
所述的进程1)包括：1a)根据片上系统裸片的引脚、存储单元裸片的引脚及功能单元裸片的引脚之间的连接关系，在基板上设置引脚连线，使各引脚连线对应上述裸片中的引脚；1b)将片上系统裸片、存储单元裸片及功能单元裸片的各引脚与对应的引脚连线的端点通过绑定焊接连线连接。
所述的功能单元裸片选自：显示驱动单元裸片、传感器单元裸片、外设及数据接口转换单元裸片、数字信号处理器裸片、移动通信模块单元裸片、无线网络模块单元裸片、全球定位系统单元裸片及识别模块单元裸片。
所述的引脚连线的端点与对应的裸片的引脚相邻。
所述的绑定方法包括平面绑定和立体绑定方法。
平面绑定时，将片上系统裸片、存储单元裸片及功能单元裸片平铺在基板上。
立体绑定时，将片上系统裸片、存储单元裸片及功能单元裸片层叠在基板上，且在相邻层的裸片之间设置隔离垫。
所述的存储单元裸片选自：闪存裸片、随机存取存储器裸片，存储单元芯片选自：闪存芯片、随机存取存储器芯片，闪存裸片选自：与非型闪存裸片、异或型闪存裸片，闪存芯片选自：与非型闪存芯片、异或型闪存芯片。
所述的进程2)中，在闪存裸片或芯片中置入或固化底层驱动系统程序和操作系统程序。
一种内置软硬件系统的芯片包括基板及绑定或焊接在基板上的片上系统裸片或芯片、存储单元裸片或芯片及功能单元裸片或芯片，该片上系统裸片或芯片、存储单元裸片或芯片、功能单元裸片或芯片一体封装在基板上，且该存储单元裸片或芯片置入或固化有底层驱动系统程序和操作系统程序。
与现有技术相比，本发明具有如下优点：片上系统的生产商将片上系统裸片、存储单元裸片、功能单元裸片绑定在基板上，实现了各部分之间的集成，并通过将底层驱动系统程序和操作系统程序写入存储单元裸片，而使片上系统芯片的应用开发商进行应用程序开发时只需要进行应用程序的设计和调试，省去了繁琐的开发步骤，提高了开发效率，降低了开发的门槛、避免了不同应用开发商的重复开发及节省了人力资源。
【附图说明】
图1是本发明的原理框图。
图2是本发明的平面绑定方法的原理框图。
图3是本发明的立体绑定方法的原理框图。
图4是本发明的裸片绑定在基板上的结构示意图。
图5是本发明的焊接连线的分布示意图。
图6是本发明的一种流程框图。
【具体实施方式】
请参阅图1至图6，本发明一种内置软硬件系统的芯片的制作方法包括如下进程：1)根据片上系统裸片(裸片又称Die，其指划片后尚未封装的晶圆)的引脚、存储单元裸片的引脚及功能单元裸片的引脚之间的连接关系，在基板1上设计各引脚连线；2)将片上系统裸片、存储单元裸片及功能单元裸片绑定(绑定又称Bonding)在基板1上；3)在存储单元裸片上写入底层驱动系统(又称BIOS)程序及操作系统(又称OS)程序；4)将上述各裸片一体封装在基板上而形成本发明内置软硬件系统的芯片。片上系统裸片包括微处理器及外设接口(如USB、GPIO、IDE、UART、PCMCIA、AUDIO、VIDEO、Ethernet接口)。
基板原理如现有的印刷电路板(PCB Print Circuit Board)，其采用光刻工艺制作。存储单元裸片包括闪存(又称Flash)裸片和随机存取存储器(又称RAM)裸片。功能单元裸片为芯片生产商根据开发商的特定功能需求而设计，该功能单元裸片如现有的显示驱动单元裸片、传感器单元裸片、外设及数据接口转换单元、数字信号处理器(DSP)裸片、移动通信模块单元裸片、无线网络模块单元裸片、全球定位系统(GPS)单元裸片、识别模块单元裸片(如头像或指纹识别)等。
该集成电路芯片生产时，可以采用平面绑定和立体绑定的方法，该平面绑定和立体绑定也可交叉组合使用。请参阅图2及图4，对于平面绑定的方法，片上系统裸片、随机存取存储器裸片、闪存裸片、功能单元裸片平铺在基板1上。该平面绑定方法的工作原理如下：根据片上系统裸片、随机存取存储器裸片、闪存裸片、功能单元裸片各引脚(又称PAD)之间的连接关系提出逻辑关系对应文件(又称netlist)，根据该对应关系在基板1内设置引脚连线2，即各引脚连线2均对应上述裸片中的引脚4，通过焊接连线3将各裸片的引脚4的端点与对应引脚连线2的端点连接起来，从而将各裸片绑定在基板1上，最后将裸片封装而形成一片内置软硬件系统的芯片。
基板1内的引脚连线2用以连接片上系统裸片、闪存裸片及功能单元裸片的对应引脚。图3中仅显示众多引脚连线中的一条，该引脚连线2具有两个端点A、B，且各个端点A、B分别邻近对应的片上系统裸片的引脚的端点A1和闪存裸片的引脚的端点B1，并通过焊接连线3将各引脚连线2的端点A、B和对应的裸片引脚的端点A1、B1连接起来。由于引脚连线2的端点A、B与对应裸片的引脚的端点A1、B1相邻，所以焊接连线3以及基板内引脚连线2的长度非常短，同时封装固定后不可移动，从而减少了信号的传输时间、提高了集成电路芯片的可靠性、减低了功耗及降低了成本。该焊接连线3一般为黄金或白金材料制作。该基板1一般为双面板，也可以为多层板，通过多层板的设置，可走线的层数越多，容线数量越大。请参阅图5，如果裸片的引脚之间的间距较小，焊接连线3可呈放射状分布。
请参阅图3，为了实现更高容量的系统封装，也可以采用立体绑定的方法。在该种绑定方法下，片上系统裸片、随机存取存储器裸片、闪存裸片、功能单元裸片是层叠设置在基板1上。该立体绑定的方法包括如下进程：1)将片上系统裸片、随机存取存储器裸片、闪存裸片、功能单元裸片层叠在基板上，在相邻层的裸片之间设置隔离垫；2)将各裸片的引脚与基板1内对应引脚连线2的端点之间通过焊接连线3连接起来；3)检查焊接处，并挑出不合格品进行修复；4)注入硅胶或其他填充体；5)置于烘烤装置中并按设定的时间和温度曲线加温；6)进行第二次检测，并挑出不合格品；5)在闪存裸片或随机存取存储器裸片中注入底层驱动系统程序和操作系统程序。层叠数量根据需要及加工设备情况而定，从二层至数十层不等。
本发明中，当注入的底层驱动系统程序和操作系统程序不需变化时，则在生产集成电路芯片时增加只读存储器(ROM)，将底层驱动系统程序和操作系统程序固化于ROM中，然后重做光罩生产；当底层驱动系统程序和操作系统程序有可能再变化时，则增加闪存存储器(Flash)，重做光罩生产，再将底层驱动系统程序和操作系统程序写入闪存裸片。
本发明中，闪存裸片包括存储程序的与非型闪存(即NAND型Flash)裸片和存储数据的异或型闪存(即NOR型Flash)裸片。常规应用异或型闪存(即NOR型Flash)储存程序，与非型闪存(即NAND型Flash)储存数据，异或型闪存(即NOR型Flash)生产工艺复杂价格较高。，本发明还可使用如下方法可进一步降低成本，过程如下：选用最小容量的异或型闪存(即NOR型Flash)仅内置启动程序(Boot)，1)通过片上系统的微处理器(即CPU)识别并找出NAND型Flash【其他大容量程序置入与非型闪存(即NAND型Flash)】；2)在启动程序中标明何段地址内容为程序；3)将NAND型Flash中的数据、软件程序全部转入RAM中；4)片上系统中的微处理器找出软件程序的起始地址而开始运行程序。
本发明除了可将上述各裸片(即片上系统裸片、存储单元裸片和功能单元裸片)绑定在基板上，还可将片上系统芯片(片上系统裸片封装后即形成片上系统芯片)、存储单元芯片和功能单元芯片焊接在基板上再封装成一个整体的芯片，并将底层驱动系统程序和操作系统程序固化或置入于存储单元芯片中，从而形成本发明内置软硬件系统的芯片。另外，上述将芯片焊接在基板上的方法和将裸片绑定在基板上的方法可交叉组合使用，如在同一个本发明内置软硬件系统的芯片中，可以既有绑定在基板上的裸片，又有焊接在基板上的芯片。
如果片上系统芯片或存储单元芯片或功能单元芯片的尺寸过大，可通过切割、磨削该芯片的方法来减小芯片的表面积及厚度。
本发明还可将应用功能子程序固化或置入该存储单元裸片或芯片内，应用功能子程序用以方便应用开发商直接调用而扩展本发明芯片的功能，该应用功能子程序如计算器程序、英汉字典程序、游戏程序、VCD及DVD播放程序等。
本发明中，该内置软硬件系统的芯片包括基板及绑定在基板上的片上系统裸片、存储单元裸片及功能单元裸片，该片上系统裸片、存储单元裸片及功能单元裸片一体封装在基板上，且该存储单元裸片置入或固化有底层驱动系统程序和操作系统程序。当然，对于存储单元芯片、片上系统芯片及功能单元芯片，则可直接将各芯片焊接在基板上再封装成一个整体的芯片。另外，该集成电路芯片上还可留有应用软件程序加载接口，用户完成应用软件程序开发后可将应用软件程序也置于芯片内，从而实现了集成电路的有机统一。

Claims (10)

1.一种内置软硬件系统的芯片的制作方法，其特征在于：包括如下进程：1)将片上系统裸片或芯片、存储单元裸片或芯片、功能单元裸片或芯片绑定或焊接在基板上；2)在存储单元裸片或芯片上置入或固化底层驱动系统程序及操作系统程序；3)封装而形成内置软硬件系统的芯片。
2.如权利要求1所述的一种内置软硬件系统的芯片的制作方法，其特征在于：所述的进程1)包括：1a)根据片上系统裸片的引脚、存储单元裸片的引脚及功能单元裸片的引脚之间的连接关系，在基板上设置引脚连线，使各引脚连线对应上述裸片中的引脚；1b)将片上系统裸片、存储单元裸片及功能单元裸片的各引脚与对应的引脚连线的端点通过绑定焊接连线连接。
3.如权利要求2所述的一种内置软硬件系统的芯片的制作方法，其特征在于：所述的功能单元裸片选自：显示驱动单元裸片、传感器单元裸片、外设及数据接口转换单元裸片、数字信号处理器裸片、移动通信模块单元裸片、无线网络模块单元裸片、全球定位系统单元裸片、识别模块单元裸片。
4.如权利要求2所述的一种内置软硬件系统的芯片的制作方法，其特征在于：所述的引脚连线的端点与对应的裸片的引脚相邻。
5.如权利要求2所述的一种内置软硬件系统的芯片的制作方法，其特征在于：所述的绑定方法包括平面绑定和立体绑定方法。
6.如权利要求5所述的一种内置软硬件系统的芯片的制作方法，其特征在于：平面绑定时，将片上系统裸片、存储单元裸片及功能单元裸片平铺在基板上。
7.如权利要求5所述的一种内置软硬件系统的芯片的制作方法，其特征在于：立体绑定时，将片上系统裸片、存储单元裸片及功能单元裸片层叠在基板上，且在相邻层的裸片之间设置隔离垫。
8.如权利要求1-7中任意一项所述的一种内置软硬件系统的芯片的制作方法，其特征在于：所述的存储单元裸片选自：闪存裸片、随机存取存储器裸片，存储单元芯片选自：闪存芯片、随机存取存储器芯片，闪存裸片选自：与非型闪存裸片、异或型闪存裸片，闪存芯片选自：与非型闪存芯片、异或型闪存芯片。
9.如权利要求8中所述的一种内置软硬件系统的芯片的制作方法，其特征在于：所述的进程2)中，在闪存裸片或芯片中置入或固化底层驱动系统程序和操作系统程序。
10.一种内置软硬件系统的芯片，其特征在于：它包括基板及绑定或焊接在基板上的片上系统裸片或芯片、存储单元裸片或芯片及功能单元裸片或芯片，该片上系统裸片或芯片、存储单元裸片或芯片、功能单元裸片或芯片一体封装在基板上，且该存储单元裸片或芯片置入或固化有底层驱动系统程序和操作系统程序。
CNB2005100208871A 2005-05-08 2005-05-08 内置软硬件系统的芯片及其制作方法 Ceased CN100369224C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100208871A CN100369224C (zh) 2005-05-08 2005-05-08 内置软硬件系统的芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100208871A CN100369224C (zh) 2005-05-08 2005-05-08 内置软硬件系统的芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN1688019A CN1688019A (zh) 2005-10-26
CN100369224C true CN100369224C (zh) 2008-02-13

Family

ID=35306060

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100208871A Ceased CN100369224C (zh) 2005-05-08 2005-05-08 内置软硬件系统的芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN100369224C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430648B (zh) * 2008-12-24 2014-04-23 北京中星微电子有限公司 一种固化、加载镜像的方法及装置
US8615616B2 (en) * 2010-10-28 2013-12-24 Marvell World Trade Ltd. Programming target devices via traces that traverse a structurally compromised region of a printed circuit board (pcb)
CN103219333B (zh) * 2013-04-09 2015-11-25 北京兆易创新科技股份有限公司 增强型Flash芯片、封装方法和指令执行方法
CN103246553B (zh) * 2013-04-09 2016-12-28 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
CN103247612B (zh) * 2013-04-09 2015-09-23 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
CN103236428B (zh) * 2013-04-09 2015-11-25 北京兆易创新科技股份有限公司 一种含有RPMC的增强型Flash芯片及其封装方法
CN103219334B (zh) * 2013-04-27 2015-11-25 北京兆易创新科技股份有限公司 一种闪存封装芯片
CN104735919B (zh) * 2015-01-26 2019-01-25 珠海欧比特控制工程股份有限公司 一种信号处理模块及其制作方法
CN108694364B (zh) * 2017-04-12 2021-10-19 清华大学 一种指纹采集装置及其制备方法
CN115050716A (zh) * 2022-05-05 2022-09-13 上海沛塬电子有限公司 一种高频高功率密度模块电源及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288453A (ja) * 1995-04-17 1996-11-01 Matsushita Electron Corp 半導体装置
JPH0964269A (ja) * 1995-08-24 1997-03-07 Nec Corp マルチチップモジュール
GB2308905A (en) * 1996-01-08 1997-07-09 John Robert Miller Protected system processor
US5856937A (en) * 1996-11-22 1999-01-05 Ma Laboratories, Inc. Processor module with dual-bank SRAM cache having shared capacitors and R-C elements integrated into the module substrate
JPH1126732A (ja) * 1997-06-30 1999-01-29 Emiile Denshi Kaihatsushiya:Kk 集積回路
JPH11345939A (ja) * 1998-05-29 1999-12-14 Sanyo Electric Co Ltd 半導体集積回路装置及び半導体集積回路装置の開発方法
US6038663A (en) * 1995-11-29 2000-03-14 Zf Microsystems, Inc. IBM PC compatible multi-chip module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288453A (ja) * 1995-04-17 1996-11-01 Matsushita Electron Corp 半導体装置
JPH0964269A (ja) * 1995-08-24 1997-03-07 Nec Corp マルチチップモジュール
US6038663A (en) * 1995-11-29 2000-03-14 Zf Microsystems, Inc. IBM PC compatible multi-chip module
GB2308905A (en) * 1996-01-08 1997-07-09 John Robert Miller Protected system processor
US5856937A (en) * 1996-11-22 1999-01-05 Ma Laboratories, Inc. Processor module with dual-bank SRAM cache having shared capacitors and R-C elements integrated into the module substrate
JPH1126732A (ja) * 1997-06-30 1999-01-29 Emiile Denshi Kaihatsushiya:Kk 集積回路
JPH11345939A (ja) * 1998-05-29 1999-12-14 Sanyo Electric Co Ltd 半導体集積回路装置及び半導体集積回路装置の開発方法

Also Published As

Publication number Publication date
CN1688019A (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
CN100369224C (zh) 内置软硬件系统的芯片及其制作方法
US7856546B2 (en) Configurable processor module accelerator using a programmable logic device
TWI828121B (zh) 多晶片封裝
KR100430984B1 (ko) 반도체장치
US6900074B2 (en) Method of manufacturing a semiconductor device having plural semiconductor chips, wherein electrodes of the semiconductor chips are electrically connected together via wiring substrates of the semiconductor chips
US20100049900A1 (en) Memory card and non-volatile memory controller thereof
CN101097905A (zh) 半导体器件及其制造方法
CN102376670B (zh) 半导体封装件
US9196538B2 (en) Semiconductor package and method of fabricating the same
US8199510B2 (en) Multi-layer SoC module structure
JP2008034690A (ja) 半導体集積回路装置
US20090057914A1 (en) Multiple chip semiconductor device
CN103324589A (zh) Sd卡控制系统
JP2014500607A (ja) 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法
US20080126658A1 (en) Inlayed flash memory module
CN110112107A (zh) 扇出晶片级封装中的模制衬底封装
TWI355055B (en) Carrier structure of a system-on-chip (soc) with a
JP2003068864A (ja) 半導体集積回路装置
CN103247611B (zh) 一种增强型flash芯片和一种芯片封装方法
JP3942198B2 (ja) 半導体集積回路装置
CN101488116B (zh) 通用串行总线装置
JPH06224300A (ja) 半導体集積回路の設計方法および評価用半導体集積回路
JP4025372B2 (ja) 半導体装置
JP5311078B2 (ja) 半導体集積回路装置およびその製造方法
US20090278247A1 (en) Bonding pad sharing method applied to multi-chip module and apparatus thereof

Legal Events

Date Code Title Description
ASS Succession or assignment of patent right

Owner name: DONG TAO ZHENG ZHOU KAIDA ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: DONG TAO

Effective date: 20050826

C06 Publication
C41 Transfer of patent application or patent right or utility model
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20050826

Address after: Guangdong city of Shenzhen province Luohu District longan road Hongqun building 13-402

Applicant after: Xue Ping

Co-applicant after: Dong Tao

Co-applicant after: Zhengzhou Kaida Electronics Co., Ltd.

Address before: Guangdong city of Shenzhen province Luohu District longan road Hongqun building 13-402

Applicant before: Xue Ping

Co-applicant before: Dong Tao

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070601

Address after: 518001 Guangdong city of Shenzhen province Luohu District longan road Hongqun building 13-402

Applicant after: Xue Ping

Co-applicant after: Dong Tao

Co-applicant after: Zhou Xuening

Address before: 518001 Guangdong city of Shenzhen province Luohu District longan road Hongqun building 13-402

Applicant before: Xue Ping

Co-applicant before: Dong Tao

Co-applicant before: Zhengzhou Kaida Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C35 Partial or whole invalidation of patent or utility model
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20101222

Decision number of declaring invalidation: 15825

Granted publication date: 20080213

Decision date of declaring invalidation: 20101224

Decision number of declaring invalidation: 15853

Granted publication date: 20080213