CN104735919B - 一种信号处理模块及其制作方法 - Google Patents
一种信号处理模块及其制作方法 Download PDFInfo
- Publication number
- CN104735919B CN104735919B CN201510039619.8A CN201510039619A CN104735919B CN 104735919 B CN104735919 B CN 104735919B CN 201510039619 A CN201510039619 A CN 201510039619A CN 104735919 B CN104735919 B CN 104735919B
- Authority
- CN
- China
- Prior art keywords
- signal processing
- processing module
- bare chip
- pcb
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明实施例提供一种信号处理模块的制作方法包括:选择各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片;制作高硬度PCB基板;将所述各功能裸芯片和电子元器件邦定在所述高硬度PCB基板上,形成PCB电路;集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块。相应的还提供一种利用此方法制作出的信号处理模块,该信号处理模块占用空间区域小,稳定性高。
Description
技术领域
本申请涉及电子电路技术中的信号处理技术领域,具体涉及一种信号处理模块及其制作方法。
背景技术
现有技术中,大部分信号处理电路采用分立元器件搭建完成,即在同一平面硬质板上完成所需功能电路的实现。这样在使用中多少会遇到:电路所占空间区域大,不符合小型化要求;同一功能电路通用性不强,不便移植使用;易受外界干扰稳定性不强;电路应用环境(商业级、工业级、军用级、宇航级)对元器件选型有不同的要求,会出现难以选到合适的集成芯片完成电路搭建。
发明内容
有鉴于此,本发明实施例的主要目的在于提供一种信号处理模块的制作方法,利用此方法制作出的信号处理模块占用空间区域小,稳定性高。
本发明实施例是这样实现的,一种信号处理模块的制作方法,包括:
选择各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片;制作高硬度PCB基板;将所述各功能裸芯片和电子元器件邦定在所述高硬度PCB基板上,形成PCB电路;集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块。
进一步地,所述方法还进一步包括:使用精密切割机按照模块设计尺寸要求将聚合成型的毛坯切割成型。
进一步地,所述方法还进一步包括:对表面进行金属化处理,所述金属采用镀镍或者镀金的方式。
进一步地,所述方法还进一步包括:根据叠层间的连接要求,设计并完成激光雕,激光雕刻机按照激光雕刻图准确无误的刻绘出表面线路互连,实现信号处理模块各层线路间的互连。
进一步地,所述方法还进一步包括:对所述信号处理模块进行激光打标、功能测试、环境测试、三防保护和成品检验。
进一步地,所述集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块进一步包括一叠装工艺,所述叠装工艺将引线框架、垫高板、PCB电路采用垂直叠装的方式叠装在一起。
进一步地,在叠装工艺之后利用环氧树脂灌封并压膜成型。
进一步地,所述各功能裸芯片包括:译码裸芯片、差分运放裸芯片、采样电路裸芯片、模拟开关裸芯片。
根据本发明实施例的另外一方面,本发明实施例还提供一种信号处理模块,包括:各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片;高硬度PCB基板,包括PCB功能板和底板;所述各功能裸芯片和电子元器件邦定及焊接在所述高硬度PCB基板上,形成PCB电路;
引线框架连接在所述底板上;所述引线框架、PCB功能板和底板自下而上的采用垂直叠装的方式叠装在一起,叠装缝隙通过环氧树脂灌封。
进一步地,所述引线框架还包括一管脚,用于与外部电路相连。
根据上述技术方案,本发明实施例具有如下效果:采用叠层型立体封装技术,选用裸芯片直接邦定在基板(PCB硬质板)上完成电路功能,然后集成引线框架通过在三维立体空间内进行堆叠,经过灌胶、切割、表面金属化、激光雕刻等工艺,最终形成CQFP220封装形式具备体积小、稳定可靠、通用性强便移植的模块。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1示出了本申请提供的一种信号处理模块的制作方法一种实施例的流程图;
图2示出了本申请提供的一种信号处理模块的制作方法另一实施例的流程图;
图3示出了本申请提供的信号处理模块内部结构图;
图4示出了本申请提供的信号处理模块内部电路图;
图5示出了本申请提供信号处理模块封装结构尺寸图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1所示,一种信号处理模块的制作方法,包括:
S101,选择各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各个功能裸芯片;
S102,制作高硬度PCB基板;
S103,将所述各功能裸芯片和电子元器件邦定在所述高硬度PCB基板上,形成PCB电路;
S104,一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块。
总体来说,本方案采用叠层型立体封装技术,选用裸芯片直接邦定在基板(PCB硬质板)上完成电路功能,然后集成引线框架通过在三维立体空间内进行堆叠,经过灌胶、切割、表面金属化、激光雕刻等工艺,最终形成CQFP220封装形式具备体积小、稳定可靠、通用性强便移植的模块。
信号处理电路部分采用裸芯片,这样能直接减少电路部分占用的基板PCB的面积,同时裸芯片能满足在不同环境,如商业级、工业级、军用级、宇航级下的应用要求。采用立体封装技术,在三维空间内进行堆叠、灌封、切割、表面金属化、连线雕刻等工艺技术,最终形成一个信号处理模块。
下面根据图2进一步地对上述进行说明:
1)准备工作:将叠装需要的材料:元器件、引线框架、引线桥、垫高板、叠层PCB板、环氧树脂等材料准备好。把电子元器件按照BOM材料表电装到各层的叠层PCB板上面,以备测试和叠装。
2)单板电装:将电子元器件、PGA针、引线桥按照设计图装配到PCB板上。
3)单板功能和环境测试:利用测试系统对单板(叠层板)进行功能和环境测试。
4)各叠层板联调测试:在模块叠装前,把模块内所有叠层进行联调,确保能实现完整的系统功能。
5)叠装成型:叠装工艺将引线框架、PCB、垫高板、叠层PCB板等采用垂直叠装的方式叠装在一起。叠装的关键技术主要是每层芯片叠装后的一致性和高度的控制,最有效的方法是使用工装夹具来保证。
6)灌装成型:待模块叠装后,再经过环氧树脂灌封、压膜成型。
7)切割成型:使用精密树脂切割机按照模块设计尺寸要求将聚合成型的毛坯切割成型,使产品符合尺寸要求。关键技术是切割精度的控制,使用精密树脂切割机和工装夹具保证。
8)表面金属化处理:表面金属化工艺采用镀镍和镀金的方式来实现,多镀层厚度确保导电性。
9)表面互连:根据叠层间的连接要求(激光蚀刻图),设计并完成激光雕。激光雕刻机按照激光雕刻图准确无误的刻绘出表面线路互连,实现模块各层线路间的互连。
10)激光打标:使用激光打标机在模块表面刻上标示,字体清晰即可。通过设定激光机的最佳功率、移动位置、时间等参数来保证标识的准确度与清晰度。
11)模块功能测试:在常温下对模块进行功能测试,确保激光蚀刻的正确性。
12)环境测试:在高低温下对模块进行功能和性能考核。
13)三防保护:出厂前,对模块表面进行三防处理。以减小其被环境湿度的影响。
14)成品检验:成品检验包括常温功能和目检,进行出厂前的最后一次检验。
15)包装入库:对合格的模块进行防静电真空包装,并入库保存。
上述各功能裸芯片及电子元器件组成信号处理电路,如图4所示,功能裸芯片主要包括:译码裸芯片、差分运放裸芯片、采样电路裸芯片、模拟开关裸芯片,各自完成相应的功能。
根据本发明实施例的另外一方面,如图3所示,本发明实施例还提供一种信号处理模块,采用上述制作方法制作,该信号处理模块包括:各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片;高硬度PCB基板,高硬度PCB基板包括PCB功能板2和底板3;所述各功能裸芯片和电子元器件邦定在所述高硬度PCB基板上,形成PCB电路;引线框架连接在所述PCB电路上;所述引线框架、PCB功能板2和底板3自下而上的采用垂直叠装的方式叠装在一起,叠装缝隙通过环氧树脂1灌封。引线框架具有与外部连接的管脚4。在底板3上焊接的为引线框架。垫高板结构中间是空区是灌封时采用的,灌封成型后切模后就切掉了。
如图5所示,信号处理SIP模块本体外形尺寸为:长40mm×宽40mm×高5.4mm。
信号处理SIP模块信号组成:64路差分输入,8路地址信号、2路校准信号、2路增益调整、1路保持输出、1路校正输入、1路系统输出,以及电源和地信号。模块主要特点如下:64路模拟差分信号输入;8路地址译码,可译码选择不同输入通道;可调增益;采样保持、系统误差校正;1路模拟输出;QFP220-0.635封装形式。
下表为该芯片的信号具体说明:
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (9)
1.一种信号处理模块的制作方法,其特征在于,包括:
选择各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各个功能裸芯片;
制作PCB基板;所述PCB基板包括PCB功能板和底板;
将所述各功能裸芯片和电子元器件绑定在所述PCB基板上,形成PCB电路;
集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块;
所述集成一引线框架连接在所述PCB电路上并进行灌封形成信号处理模块进一步包括一叠装工艺,所述引线框架、垫高板、PCB功能板和底板自下而上的采用垂直叠装的方式叠装在一起,叠装缝隙通过环氧树脂灌封;所述引线框架具有与外部连接的管脚;在所述底板上焊接的为所述引线框架。
2.根据权利要求1所述的信号处理模块的制作方法,其特征在于,所述方法还进一步包括:使用精密切割机按照模块设计尺寸要求将聚合成型的毛坯切割成型。
3.根据权利要求2所述的信号处理模块的制作方法,其特征在于,所述方法还进一步包括:对表面进行金属化处理,所述金属采用镀镍或者镀金的方式。
4.根据权利要求3所述的信号处理模块的制作方法,其特征在于,所述方法还进一步包括:根据叠层间的连接要求,设计并完成激光雕,激光雕刻机按照激光雕刻图准确无误的刻绘出表面线路互连,实现信号处理模块各层线路间的互连。
5.根据权利要求4所述的信号处理模块的制作方法,其特征在于,所述方法还进一步包括:对所述信号处理模块进行激光打标、功能测试、环境测试、三防保护和成品检验。
6.根据权利要求1所述的信号处理模块的制作方法,其特征在于,在叠装工艺之后利用环氧树脂灌封并压膜成型。
7.根据权利要求1~5任一所述的信号处理模块的制作方法,其特征在于,所述各功能裸芯片包括:译码裸芯片、差分运放裸芯片、采样电路芯片、模拟开关裸芯片。
8.一种信号处理模块,其特征在于,包括:
各功能裸芯片和电子元器件,所述各功能裸芯片包括构成信号处理模块电路中的各功能裸芯片;
PCB基板,包括PCB功能板和底板;
所述各功能裸芯片和电子元器件绑定及焊接在所述PCB基板上,形成PCB电路;
引线框架连接在所述底板上;所述引线框架具有与外部连接的管脚;
所述引线框架、垫高板、PCB功能板和底板自下而上的采用垂直叠装的方式叠装在一起,叠装缝隙通过环氧树脂灌封。
9.根据权利要求8所述的信号处理模块,其特征在于,所述引线框架还包括一管脚,用于与外部电路相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039619.8A CN104735919B (zh) | 2015-01-26 | 2015-01-26 | 一种信号处理模块及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039619.8A CN104735919B (zh) | 2015-01-26 | 2015-01-26 | 一种信号处理模块及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104735919A CN104735919A (zh) | 2015-06-24 |
CN104735919B true CN104735919B (zh) | 2019-01-25 |
Family
ID=53459219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510039619.8A Active CN104735919B (zh) | 2015-01-26 | 2015-01-26 | 一种信号处理模块及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104735919B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109164271B (zh) * | 2018-09-04 | 2024-02-13 | 南京英格玛仪器技术有限公司 | 一种集成型风速传感器及制造方法 |
CN112993525B (zh) * | 2021-02-03 | 2024-03-19 | 维沃移动通信有限公司 | 显示装置及电子设备 |
CN113613387A (zh) * | 2021-07-27 | 2021-11-05 | 西安微电子技术研究所 | 一种通讯接口电路模块及制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2065124A1 (en) * | 1992-04-03 | 1993-10-04 | Takatoshi Takikawa | Semiconductor device |
CN1688019A (zh) * | 2005-05-08 | 2005-10-26 | 薛萍 | 内置软硬件系统的芯片及其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060012020A1 (en) * | 2004-07-14 | 2006-01-19 | Gilleo Kenneth B | Wafer-level assembly method for semiconductor devices |
CN101047136A (zh) * | 2006-03-27 | 2007-10-03 | 深圳市易方数码科技有限公司 | 一种移动存储设备的制造方法 |
CN102157498B (zh) * | 2010-12-15 | 2013-04-17 | 安徽华东光电技术研究所 | 一种混合集成电路模块及其制作方法 |
-
2015
- 2015-01-26 CN CN201510039619.8A patent/CN104735919B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2065124A1 (en) * | 1992-04-03 | 1993-10-04 | Takatoshi Takikawa | Semiconductor device |
CN1688019A (zh) * | 2005-05-08 | 2005-10-26 | 薛萍 | 内置软硬件系统的芯片及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104735919A (zh) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104735919B (zh) | 一种信号处理模块及其制作方法 | |
CN206400202U (zh) | 光学模块 | |
US7453079B2 (en) | Surface mount type photo-interrupter and method for manufacturing the same | |
CN108028228A (zh) | 具有内嵌迹线互连的层叠中介层和封装 | |
CN102365001A (zh) | 一种在同一块板上多种表面处理的制造方法 | |
US10544035B2 (en) | Sensor component having two sensor functions | |
CN107295747A (zh) | 器件载体及制造器件载体的方法 | |
CN203741034U (zh) | 用于mems集成器件的封装体及电子装置 | |
CN103579171B (zh) | 半导体封装件及其制造方法 | |
CN106017352B (zh) | 一种蜂窝芯面形的测量方法 | |
CN104959598A (zh) | 一种基于受力特征分解填充的激光烧结快速制造方法 | |
CN105158417B (zh) | 一种系统级封装器件的结构分析方法 | |
US20080168413A1 (en) | Method for Analyzing Component Mounting Board | |
KR20150042043A (ko) | 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법 | |
TW200934321A (en) | Panelizing method for printed circuit board manufacturing | |
CN100511244C (zh) | 零部件安装基板用分析方法 | |
CN105657953A (zh) | 具有尺寸安定性的多层印刷电路板 | |
CN104538462A (zh) | 光电传感器封装结构及其方法 | |
CN104380848A (zh) | 部件内置基板 | |
CN101351876B (zh) | 用于集成电路封装的具有最大化可用面积的条带及其位置识别方法 | |
CN101811872B (zh) | 一种加工生瓷片的对位台 | |
Kościelski et al. | Materials and soldering challenges in lead-free package-on-package (PoP) technology | |
KR101650895B1 (ko) | 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정 | |
CN102975294B (zh) | 陶瓷封装外壳冲孔精度监控系统 | |
CN202019339U (zh) | 具温度补偿功能的rtc模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 519080 Eubit Science Park, No. 1 Baisha Road, East Bank of Tangjia, Zhuhai City, Guangdong Province Patentee after: ZHUHAI ORBITA AEROSPACE TECHNOLOGY Co.,Ltd. Address before: 519080 Eubit Science Park, No. 1 Baisha Road, East Bank of Tangjia, Zhuhai City, Guangdong Province Patentee before: ZHUHAI ORBITA CONTROL ENGINEERING Co.,Ltd. |