CN100369078C - Pwm信号生成电路及显示驱动器 - Google Patents

Abstract

本发明披露了一种低功耗、小规模电路的PWM信号生成电路及显示驱动器。第一灰阶时钟脉冲生成电路(200)将存储在各个定时寄存器(110)的值与第一计数值进行比较，并向选择器(600)输出第一灰阶时钟脉冲；运算电路(500)对第一计数值进行运算，并输出第二运算值；第二灰阶时钟脉冲生成电路(300)将各个定时寄存器(110)存储的值与第二计数值进行比较，并向选择器(600)输出第二灰阶时钟脉冲；灰阶计数器(700)根据每一个水平扫描期间从选择器(600)所选择输出的第一或第二灰阶时钟脉冲GCP2，更新灰阶计数值GCT；灰阶重合检测电路(30)在输入到灰阶重合检测电路(30)的灰阶数据和灰阶计数值GCT的关系满足规定关系时，使PWM信号的电压电平变化。

Description

PWM信号生成电路及显示驱动器

技术领域

本发明涉及一种PWM信号生成电路及显示驱动器。

背景技术

在表现显示面板中间灰阶的电路中，人们所熟知的有PWM(脉宽调制)电路(参照专利文献1)。PWM可以在每一帧通过以与所需的灰阶值对应的脉冲幅度进行电压驱动而进行灰阶的显示。

但是，如果希望通过PWM实现多灰阶时，需要使其以更高频率生成灰阶时钟脉冲信号(GCP信号)以作为设定脉冲幅度调制信号变化点用的基准，这样存在导致功耗增大的问题。

近年，便携电话等小型仪器的高品质图像显示面板的需求正在不断提高。用于驱动组装在诸如小型仪器上的显示面板的电路，需要解决缩小电路规模、实现低功耗、能对应各种显示面板的适应性等问题。

专利文献：日本专利特开2003-150121号公报

发明内容

鉴于上述技术缺陷，本发明的目的在于提供一种可以灵活地用于显示面板的灰阶设定的，电路规模小、功耗低的PWM信号生成电路及显示驱动器。

本发明提供一种PWM信号生成电路，包括：存储用于生成PWM信号的灰阶时钟脉冲的脉冲变化时序的变化定时存储电路、第一灰阶时钟脉冲生成电路、第二灰阶时钟脉冲生成电路、选择器、计时器、运算电路、灰阶计数器、以及灰阶重合检测电路。所述变化定时存储电路包括N个(N为大于等于2的整数)定时寄存器，所述N个定时寄存器的各自存储m位(m为大于等于2的整数)的规定变化时序；所述计时器与时钟同步在递增方向或递减方向的任一方向上更新第一计数值并输出；所述第一灰阶时钟脉冲生成电路在每次判定存储在所述N个定时寄存器的各定时寄存器中的所述变化时序值与第一计数值为重合时，生成灰阶脉冲，将依次生成的所述灰阶脉冲作为第一灰阶时钟脉冲输出到所述选择器；所述运算电路对上述第一计数值进行运算处理，输出在与上述一方向不同的另一方向上更新的第二计数值；所述第二灰阶时钟脉冲生成电路在每次判定所述N个定时寄存器各自存储的所述变化时序值与第二计数值重合时，生成灰阶脉冲，将依次生成的所述灰阶脉冲作为第二灰阶时钟脉冲输出到所述选择器；所述选择器在每一水平扫描期间，将从所述第一或第二灰阶时钟脉冲生成电路输出的所述第一或第二灰阶时钟脉冲的任意一个交替作为所述灰阶时钟脉冲，输出至所述灰阶计数器；所述灰阶计数器根据从所述选择器输出的所述灰阶时钟脉冲，在递增方向或递减方向的任一方向上更新灰阶计数值；所述灰阶重合检测电路对被输入到灰阶重合检测电路的灰阶数据和所述灰阶计数值进行重合检测，当判断为重合时，使所述PWM信号的电压电平发生变化。由此，可以降低功耗，缩小电路规模。

而且，根据本发明，所述变化定时存储电路包括第一减法电路，所述第一减法电路可以从所述变化时序值减去第一调整用数据，并将其结果输入到所述计时器。

此外，在本发明中，所述第一调整用数据的值也可以为1。

同时，本发明所涉及的运算电路也可以与分辨率存储电路连接。所述分辨率存储电路存储决定灰阶时钟脉冲的变化时序的设定精度。由此，可以灵活对应于各种显示面板。

此外，根据本发明的所述运算电路也可以包括加法电路和第二减法电路。所述加法电路将从所述计时器输出的所述第一计数值与第二调整用数据进行加法运算，并将其加算结果输出到所述第二减法电路；所述第二减法电路从所述分辨率值中减去所述加法电路的输出值，并将其减算结果作为第二计数值输出到所述第二灰阶时钟脉冲生成电路。由此，第二灰阶时钟脉冲生成电路可以输出第二灰阶时钟脉冲。

此外，根据本发明的所述第二调整用数据的值可以是1。

此外，根据本发明的所述分辨率也可以是2^m。

还有，在本发明中，所述第一灰阶时钟脉冲生成电路包括N个第一时序重合检测电路，所述第二灰阶时钟脉冲生成电路包括N个第二时序重合检测电路，所述变化定时存储电路的所述N个定时寄存器也可以连接于所述N个第一时序重合检测电路以及N个第二时序重合检测电路。由此，可以减小电路的大小。

而且，根据本发明，所述第一灰阶时钟脉冲生成电路可以包括第一“或”电路。所述第一“或”电路将所述N个第一时序重合检测电路中的(N-1)个第一时序重合检测电路的输出进行逻辑和运算，并将其运算结果输出到所述选择器。

而且，根据本发明，所述选择器也可以设定成不将所述N个第一时序重合检测电路中的一个第一时序重合检测电路的输出输出给所述灰阶计数器，而是输出到所述灰阶重合检测电路的输出端的数据线驱动电路。

此外，在本发明中，也可以将0值存入与所述至少一个第一时序重合检测电路连接的所述定时寄存器中。由此，通过选择器将第一灰阶时钟脉冲输出到灰阶计数器时，可以自由设定灰阶数据为0值时的PWM信号电压电平的变化时刻。

同时，根据本发明，所述第二灰阶时钟脉冲生成电路也可以包括第二“或”电路。所述第二“或”电路将所述N个第二时序重合检测电路中的(N-1)个第二时序重合检测电路的输出进行逻辑和运算，并将运算结果输出到所述选择器。

此外，根据本发明的所述选择器也可以将所述N个第二时序重合检测电路中的一个第二时序重合检测电路的输出不输出给所述灰阶计数器，而是输出到灰阶重合检测电路的输出端的所述数据线驱动电路。

还有，在本发明中，也可以将所述变化时序值中的更接近于2^m的值存入与所述至少一个第二时序重合检测电路连接的所述定时寄存器。由此，通过选择器将第二灰阶时钟脉冲输出到灰阶计数器时，可以自由设定灰阶数据为N值时的PWM信号电压电平的变化时序。

此外，根据本发明的所述灰阶重合检测电路是将所述灰阶计数值作为n位第一数字信号而接受，将所述灰阶数据作为n位第二数字信号而接受，将所述n位第一数字信号和所述n位第二数字信号进行比较，从而检测出所述第一数字信号和第二数字信号已变为规定的关系的状态的重合检测电路；包括：第一导电型的第一至第n的晶体管，将所述第一数字信号的各位信号输入到其各晶体管的栅极电极、而且被串行连接；串行连接的第一导电型的第n+1至第2n的晶体管，将所述第二数字信号的各位信号输入到其各晶体管的栅极电极、将其各晶体管的源极端子及漏极端子连接到所述第一至第n的各晶体管的源极端子及漏极端子；第一预充电电路，连接到连接所述第一、第n+1晶体管的漏极端子的第一节点上，当预充电信号变为有效状态时，将所述第一节点预充电到第一电源电位；连接电路，其连接到连接所述第n、第2n晶体管的漏极端子的第二节点上，当所述预充电信号变为非有效状态时，进行所述第二节点和第二电源电位之间的连接；保持电路，用于保持第一节点电位；至少一个第二预充电电路，其连接到连接第K、第K+n(K为1＜K＜n的自然数)晶体管的源极端子的中间节点，当所述预充电信号变为有效时，将所述中间节点预充电到第一电源电位。也可以是，将至少一个所述第二预充电电路连接到变为具有所谓K为2≤K≤n-2的关系的中间节点。由此，可以进行灰阶数据与灰阶计数值的重合检测。

此外，根据本发明的显示驱动器包括所述任一PWM信号生成电路以及驱动多条数据线的数据线驱动电路。该数据线驱动电路接受所述PWM信号，可以根据所述PWM信号，控制数据线的灰阶。

而且，根据本发明的显示驱动器包括显示数据存储电路，用于存储至少一个画面大小的显示数据。该灰阶重合检测电路对包括在存储于显示数据存储电路的显示数据中的所述灰阶数据与所述灰阶计数值进行重合检测，当判断为重合时，可以向所述数据线驱动电路输出所述PWM信号。由此，数据线驱动电路可以根据对应于显示数据的灰阶，驱动数据线。

而且，根据本发明的显示驱动器包括第三“或”电路，向所述数据线驱动电路输出锁存脉冲。所述选择器在每一水平扫描期间交替选择第一及第二灰阶时钟脉冲生成电路，当选择所述第一灰阶时钟脉冲生成电路，将至少一个所述第一时序重合检测电路的输出不向所述灰阶计数器输出，而是输出到所述第三“或”电路，将其他所述第一时序重合检测电路的输出向所述灰阶计数器及所述第三“或”电路输出；如果选择所述第二灰阶时钟脉冲生成电路，将至少一个所述第二时序重合检测电路的输出不向所述灰阶计数器输出，而是输出到所述第三“或”电路，将其他所述第二时序重合检测电路的输出向所述灰阶计数器及所述第三“或”电路输出；所述第三“或”电路可以将输入值进行逻辑和运算，并将其运算结果作为所述锁存脉冲向所述数据线驱动电路输出。由此，可以自由设定灰阶数据为0值时的PWM信号的电压电平的变化时序。

附图说明

图1为采用了根据本实施例的PWM信号生成电路的电光学装置的框图；

图2为表示根据本实施例的PWM信号生成电路的局部框图；

图3为根据本实施例的变化定时存储电路100内的定时寄存器示意图；

图4为根据本实施例的第一灰阶时钟脉冲生成电路的框图；

图5为根据本实施例的第二灰阶时钟脉冲生成电路的框图；

图6为表示根据本实施例的计数值、翻转计数值、灰阶时钟脉冲的关系的时序波方图；

图7为根据本实施例的一个水平扫描期间的灰阶时钟脉冲示意图；

图8为表示根据本实施例的第一灰阶时钟脉冲生成电路的锁存脉冲和灰阶的关系的波方图；

图9为表示根据本实施例的第二灰阶时钟脉冲生成电路的锁存脉冲和灰阶的关系的波方图；

图10为表示根据本实施例的数据线驱动信号的每个水平扫描期间的变化的波方图；

图11为根据本实施例的灰阶重合检测电路的电路图；

图12为根据本实施例的比较例图。

符号说明

1电光学装置、2PWM信号生成电路、10显示面板、20数据线驱动电路、30灰阶诶重合检测电路、40显示数据存储电路、100变化定时存储电路、110定时寄存器、120第一减法电路、200第一灰阶时钟脉冲生成电路、210第一时序重合检测电路、300第二灰阶时钟脉冲生成电路、310第二时序重合检测电路、400计时器、500运算电路、510加法电路、520第二减法电路、600选择器、700灰阶计数器、800分辨率存储电路、OR3“或”电路(第三“或”电路)、OR1“或”电路(第一“或”电路)、OR1“或”电路(第二“或”电路)

具体实施方式

下面，关于本发明的一实施方式，参照图示进行说明。另外，以下说明的实施方式并不是对权利要求范围所述的本发明内容的不当限定。而且，在以下所说明的构成，不必全部作为本发明的必要构成要件加以采用。

电光学装置及PWM信号生成电路

图1表示应用根据本实施方式的PWM(脉冲幅度调制)信号生成电路2的电光学装置1的框图。电光学装置1包括显示面板10、数据线驱动电路20、灰阶重合检测电路30、显示数据存储电路40、变化定时存储电路100、第一灰阶时钟脉冲生成电路200、第二灰阶时钟脉冲生成电路300、计时器400、运算电路500、选择器600、灰阶计数器700及“或”电路OR3(第三“或”电路)。还有，显示驱动器3包括PWM信号生成电路2、数据线驱动电路20及显示数据存储电路40，但是，也可以采用不包括显示数据存储电路40的结构。

变化定时存储电路100包括N个定时寄存器110。各定时寄存器110可以存储m位信息。第一灰阶时钟脉冲生成电路200包括N个第一时序重合检测电路210。第二灰阶时钟脉冲生成电路300包括N个第二时序重合检测电路310。N个第一时序重合检测电路210及N个第二时序重合检测电路310与N个定时寄存器110连接。在下面的图示中，相同符号的部分表示同样的意义。

第一灰阶时钟脉冲生成电路200内的各个第一时序重合检测电路210接受计时器400输出的计数值CT(广义为第一计数值)，将其计数值CT和存储在定时寄存器110的值(变化时序值)进行比较。当计数值CT和存储在定时寄存器110的值(变化时序值)重合时，第一灰阶时钟脉冲生成电路200生成灰阶脉冲。计时器400依次更新计数值CT，并将更新后的计数值CT输入到第一灰阶时钟脉冲生成电路200及运算电路500。

即，每当第一灰阶时钟脉冲生成电路200将依次更新计数值CT及存储在N个定时寄存器110的各定时寄存器的值(变化时序值)通过第一时序重合检测电路210进行重合检测时，生成灰阶脉冲。在由第一灰阶时钟脉冲生成电路200生成的N个灰阶脉冲中，(N-1)个灰阶脉冲作为第一灰阶时钟脉冲GCP1通过输出线GQ1-2向选择器600输出。剩余的一个灰阶脉冲GP1-1不包括在第一灰阶时钟脉冲GCP1中，而是通过其他系统(通过输出线GQ1-1)向选择器600输出。

运算电路500从计时器400接受计数值CT，对其计数值CT进行运算处理，并将其结果作为翻转计数值ICT(广义为第二计数值)输出到第二灰阶时钟脉冲生成电路300。还有，与依次更新的计数值CT对应，通过运算电路500依次更新翻转计数值ICT，向第二灰阶时钟脉冲生成电路300输出。

第二灰阶时钟脉冲生成电路300内的各个第二时序重合检测电路310接受从运算电路500输出的计数值ICT，将其翻转计数值ICT和存储在定时寄存器110的值(变化时序值)进行比较。当翻转计数值ICT与存储在定时寄存器110中的值重合时，第二灰阶时钟脉冲生成电路300生成灰阶脉冲。

即，每当第二灰阶时钟脉冲生成电路300将依次更新计翻转计数值ICT及存储在N个定时寄存器110的各定时寄存器的值通过第二时序重合检测电路310进行重合检测时，生成灰阶脉冲。通过第二灰阶时钟脉冲生成电路300生成的N个灰阶脉冲中，(N-1)个灰阶脉冲作为第二灰阶时钟脉冲GCP2通过输出线GQ2-2向选择器600输出。剩余的一个灰阶脉冲GP2-1不包括在第一灰阶时钟脉冲GCP1中，而是通过其他系统(通过输出线GQ2-1)向选择器600输出。

选择器600，例如，在每一个水平扫描期间交替选择来自于第一灰阶时钟脉冲生成电路200的输出和来自于第二灰阶时钟脉冲生成电路300的输出，将从所选择的灰阶时钟脉冲生成电路输出的第一或第二灰阶时钟脉冲GCP1、GCP2作为灰阶时钟脉冲(GCP：Gray-Scale-Clock-Pulse)GCP 3向灰阶计数器700及“或”电路OR3输出。还有，选择器600将从所选择的灰阶时钟脉冲生成电路输出的灰阶脉冲GP1-1或灰阶脉冲GP2-1输出到“或”电路OR3。“或”电路OR3将输入的脉冲进行逻辑和运算，并作为锁存脉冲PL输出到数据线驱动电路20。

灰阶计数器700，在每次输入的灰阶时钟脉冲GCP 3的电压变化时，例如按照递增方向(也可以递减方向)更新灰阶计数值GCT，并向灰阶重合检测电路30依次输出更新后的灰阶计数值GCT。

灰阶重合检测电路30对包含在存储于显示数据存储电路的显示数据中的灰阶数据和从灰阶计数器700输出的灰阶计数值GCT进行比较。当被比较的双方的值满足指定的关系时，灰阶重合检测电路30使输出到数据线驱动电路20的PWM信号的电压电产生变化。关于指定的关系，将在后面叙述。

数据线驱动电路20接受来自于灰阶重合检测电路30的PWM信号，根据来自于“或”电路OR3的锁存脉冲PL驱动显示面板10。

下面，为了说明本实施方式，特以其一与N＝16的16灰阶对应的PWM信号生成电路为例，进行说明。

PWM信号生成电路

图2表示本实施方式所涉及的PWM信号生成电路的局部框图。图2的电路还包括向运算电路500输出分辨率值的分辨率存储电路800。按规定的单位时间分割一个水平扫描期间时得到的分割数，相当于分辨率值。灰阶时钟脉冲的电压变化时刻受分辨率值影响。即，如果希望更高精度地设定PWM信号的变化时序时，可以将分辨率设定得高一些。变化定时存储电路100包括16个(广义为N个)定时存储器110，还包括第一减法电路120。初始设定时，在变化定时存储电路100的输入IN1中，输入用于确定灰阶时钟脉冲GCP3的变化时序(PWM信号的变化时间)的八位(广义为m位)数据。

第一减法电路120将输入到变化定时存储电路100的m位数据进行减法运算，并向定时寄存器110输出。具体地讲，第一减法电路120进行从所输入的数据值减1的值(广义为第一调整用数据)的减法运算，并将其减法运算结果输出到定时寄存器110。由于向变化定时存储电路100依次输入分别与16个定时寄存器110对应的8位数据，所以，依次输入的m位数据分别被减法运算处理，并向各个定时寄存器110输出。

16个定时寄存器110的各定时寄存器连接到第一灰阶时钟脉冲生成电路200及第二灰阶时钟脉冲生成电路300上。

第一灰阶时钟脉冲生成电路200将存储在各定时寄存器110的8位数据值和依次被更新的计数值CT进行比较，双方每重合一次就生成灰阶脉冲。

运算电路500包括加法电路510、第二减法电路520。加法电路510从计时器400接受计数值CT，并对其计数值CT进行加法运算后输出到第二减法运算电路520。具体地讲，加法电路510对所输入的计数值CT加上1，进行数值(广义为第二调整用数据)的加法运算，并将其加法运算结果输入到第二减法运算电路520。

第二减法运算电路从作为分辨率存储电路800输出值的分辨率减去加法电路510的输出值，并将其减法运算结果作为翻转计数值ICT输出到第二灰阶时钟脉冲生成电路300。例如，在显示16灰阶的情况下，将一个水平扫描期间进行256阶分割时的分辨率为255。此时，如果计数值CT为1，翻转计数值ICT则为255-(1+1)＝253。每更新一次计数值CT，通过运算电路500依次更新翻转计数值ICT。

第二灰阶时钟脉冲生成电路300将存储在各个定时寄存器110的8位数据和依次更新的翻转计数值ICT进行比较，双方每重合一次，即生成灰阶脉冲。

图3表示根据本实施方式的变化定时存储电路100内的16个定时寄存器110。符号REG01～REG16分别表示定时寄存器110。通过输入IN2向各定时寄存器REG01～REG16输入8位数据。各选择线S1～S16以1对1的方式连接到各定时寄存器REG01～REG16。例如，如果向定时寄存器REG01写入数据时，选择线S1被激活，8位数据被写入定时寄存器REG01。

初始设定时，向各定时寄存器REG01～REG16写入8位数据。即，在各定时寄存器REG01～REG16内写入决定灰阶时钟脉冲GCP3的变化时刻(PWM信号的变化定时)。各定时寄存器REG01～REG16的输出被输出到各输出线Q1～Q16。

图4表示根据本实施方式的第一灰阶时钟脉冲生成电路200的框图。输出存储在各个定时寄存器110的数据的各个输出线Q1～Q16连接到各个第一时序重合检测电路210-1～210-16。例如，输出线Q1连接到第一时序重合检测电路210-1。还有，通过输入IN3将来自于计时器400的计数值CT输入到各个第一时序重合检测电路210-1～210-16。各个第一时序重合检测电路210-1～210-16将各输出线Q1～Q16的输出值和计数值CT进行比较，当双方重合时，以灰阶脉冲输出脉冲。即，依次更新的计数值CT与存储在各个定时寄存器110的任一个8位数据每重合一次，就输出灰阶脉冲。

通过各第一时序重合检测电路210-1～210-16中的各个第一时序重合检测电路210-2～210-16输出的灰阶脉冲，被输出到“或”电路OR1(广义为第一“或”电路)。还有，被第一时序重合检测电路210-1输出的灰阶脉冲GP1-1，通过其他系统(通过输出线GQ1-1)输出到选择器600。

“或”电路OR1将所输入的灰阶脉冲作为第一灰阶时钟脉冲GCP1由输出线GQ1-2输出到选择器600。

图5表示根据本实施方式的第二灰阶时钟脉冲生成电路300的框图。输出存储在各个定时寄存器110的数据的各个输出线Q1～Q16分别与第二时序重合检测电路310-1～310-16连接。例如，输出线Q1连接到第二时序重合检测电路310-1。还有，通过输入IN4将来自于运算电路500的翻转计数值ICT输入到各个第二时序重合检测电路310-1～310-16。各个第二时序重合检测电路310-1～310-16将各输出线Q1～Q16的输出值和翻转计数值ICT进行比较，当双方重合时，输出灰阶脉冲。即，依次更新的翻转计数值ICT与存储在各个定时寄存器110中的任一个8位数据每次重合，都输出灰阶脉冲。

在各个第二时序重合检测电路310-1～310-16中，将通过各个第二时序重合检测电路310-1～310-16输出的灰阶脉冲输出到“或”电路OR2(广义为第二“或”电路)。而由第二时序重合检测电路310-16输出的灰阶脉冲GP2-1，则由其他系统(通过输出线GQ2-1)输出到选择器600。

“或”电路OR2将所输入的灰阶脉冲作为第二灰阶时钟脉冲GCP2通过输出线GQ2-2输出到选择器600。

选择器600在每一个水平扫描期间交替选择来自于第一灰阶时钟脉冲生成电路200的输出和来自于第二灰阶时钟脉冲生成电路300的输出。例如，当选择来自于第一灰阶时钟脉冲生成电路200的输出时，选择器600将来自于图4“或”电路OR1的第一灰阶时钟脉冲GCP1输出到图2所示的灰阶计数器700及图2的“或”电路OR3。还有，当选择来自于第一灰阶时钟脉冲生成电路200的输出时，选择器600将来自于第一时序重合检测电路210-1的输出脉冲(灰阶脉冲GP1-1)输出到图2的“或”电路OR3。同样，当选择来自于第二灰阶时钟脉冲生成电路300时，选择器600将来自于图5的“或”电路OR2的第二灰阶时钟脉冲GCP2输出到灰阶计数器700及“或”电路OR3。将图5的第二时序重合检测电路310-16的输出脉冲(灰阶脉冲GP2-1)输出到“或”电路OR3。

即，灰阶计数器700以第一或第二灰阶时钟脉冲GCP1、GCP2的任一个为对像，对脉冲的上升进行计数。在本实施方式中，虽然是在脉冲的上升时刻更新计数值，但是，也可以在脉冲的下降时刻更新计数值。

接下来，对于根据本实施方式的计数值CT、翻转计数值ICT、灰阶时钟脉冲GCP1、GCP2及灰阶计数值GCT的关系进行说明。

图6表示本实施方式所涉及的计数值CT、翻转计数值ICT、灰阶时钟脉冲(GCP1-1、GCP1-2、GCP2-1、GCP2-2)的关系的时序波形图。灰阶时钟脉冲GCP1-1是灰阶时钟脉冲GCP1中的从第一时序重合检测电路210-2输出的脉冲；灰阶时钟脉冲GCP1-2是灰阶时钟脉冲GCP1中的从第一时序重合检测电路210-3输出的脉冲。同样，灰阶时钟脉冲GCP2-1是灰阶时钟脉冲GCP2中的从第二时序重合检测电路310-2输出的脉冲；灰阶时钟脉冲GCP2-2是从第二时序重合检测电路310-3输出的脉冲。为了用图6进行说明，将计数值CT设定成在一个水平扫描期间内产生0～1F的32个阶段的变化。但并不限于此。在本实施方式中，为了表示0～31的32个阶段，分辨率存储电路800将1F(16位制)作为分辨率值存储。时钟信号CLK是用于输出计数值CT的同步信号。与时钟信号CLK同步，依次更新计数值CT。

例如，向连接于第一时序重合检测电路210-2的图3的定时寄存器REG02写入1。此时，如由图6的A1所示，当计数值CT为1时，第一时序重合检测电路210-2对计数值CT和定时寄存器REG02的值进行判定，其结果，输出由A2所表示的灰阶脉冲P1。

同样，例如，向图3的定时寄存器REG03写入2。所以，如A3所示，当计数值CT为2时，输出由A4所表示的灰阶脉冲P2。

根据图6，当计数值CT为0时，翻转计数值ICT如A5所示为1E(如果是十进制，为30)。这是将通过运算电路500对0的计数值CT进行运算处理的结果作为翻转计数值ICT，向第二灰阶时钟脉冲生成电路300输出1E。首先，将0计数值CT从图2的计时器400输出到运算电路500的加法电路510。加法电路510在0计数值CT上加1，将加法运算结果(0+1)输出到第二减法运算电路520。第二减法运算电路520从分辨率存储电路800接受分辨率值(例如1F)，从辨率值(例如1F)减去来自于加法电路510的输出值(1)其运算结果(1F-1＝1E)作为翻转计数值ICT输出到第二灰阶时钟脉冲生成电路300。即，计数值CT为0时的翻转计数值ICT为1E。同样，当计数值CT为1时，翻转计数值ICT则为(1F-2＝1D)。

即，如果计数值CT在递增方向上更新，翻转计数值ICT则在与计数值CT的更新方向相反的、递减方向上更新。在本实施方式中，计数值CT在递增方向上更新，但是，也可以在递减方向上更新。

例如，将1存储在定时寄存器REG02，所以，被更新翻转计数值ICT如同由A6所示为1时，第二时序重合检测电路310-2输出由A7所示的脉冲MP1。还有，例如，将2存储在定时寄存器REG03，所以，被更新翻转计数值ICT如同由A8所示为2时，第二时序重合检测电路310-3输出由A9所示的脉冲MP2。

图7表示本实施方式所涉及的一个水平扫描期间的灰阶时钟脉冲图。B1所表示的灰阶脉冲P0为通过图4的第一时序重合检测电路210-1输出的脉冲。例如，如果将0写入图3所示的定时寄存器REG01，当计数值CT如由B2所示为0时，第一时序重合检测电路210-1判定定时寄存器REG01的值和计数值CT的值重合，然后输出由B1所示的灰阶脉冲P0。此时，如前所述，灰阶脉冲P0作为灰阶脉冲GP1-1，通过第一灰阶时钟脉冲GCP1以外的系统(通过输出线GQ1-1)，输出到选择器600。各灰阶脉冲P1～P15作为第一灰阶时钟脉冲GCP1向选择器600输出。

由B4所示的脉冲MP15是由图5所示的第二时序重合检测电路310-16输出的脉冲。例如，如果1C写入图3的定时寄存器REG016，当翻转计数值ICT如由B3所示为1C时，第二时序重合检测电路310-16判定定时寄存器REG16的值和翻转计数值ICT的值重合，然后输出由B4所示的脉冲MP15。此时，如前所述，脉冲MP15作为灰阶脉冲GP2-1，通过所谓第二灰阶时钟脉冲GCP2以外的系统(通过输出线GQ2-1)输出到选择器600。各脉冲MP1～MP14作为第二灰阶时钟脉冲GCP2输出到选择器600。

图8表示本实施方式所涉及的第一灰阶时钟脉冲生成电路的锁存脉冲LP和灰阶的关系的波方图。数据线驱动信号DS1-0为与灰阶值0对应的数据线驱动信号。同样，数据线驱动信号DS1-1～DS1-15分别为与灰阶值1至15对应的数据线驱动信号。通过数据线驱动信号的电压电平变化时序表示灰阶。如果改变从图1的灰阶重合检测电路30输出的PWM信号的电压电平，与锁存脉冲LP的上升同步，数据线驱动信号的电压电平将改变。

如果向灰阶计数器700输入灰阶脉冲P1，灰阶计数器700将灰阶计数值GCT从0更新为1。将依次更新的灰阶计数值GCT更新到与灰阶脉冲P15对应的15。为了表示16个灰阶，需要准备16个PWM信号的电压电平的变化点，所以，灰阶脉冲P0与灰阶脉冲P1～P15共同作为锁存脉冲LP而被输出。而且，通过使灰阶脉冲P0包括在锁存脉冲LP中，也可以任意设定与灰阶值0对应的PWM信号的电压电平的变化时序。

图9表示本实施方式所涉及的第二灰阶时钟脉冲生成电路300的锁存脉冲LP和灰阶的关系的波方图。如上所述，数据线驱动信号DS2-0～DS2-15分别为与灰阶值0～灰阶值15对应的数据线驱动信号。与图8的说明具有同样的道理，将脉冲MP0～MP15作为锁存脉冲LP而被输出。而且，通过使脉冲MP15包括在锁存脉冲LP中，也可以任意设定与灰阶值15对应的PWM信号的电压电平的变化时序。

例如，如果将灰阶值13作为灰阶数据存储在显示数据存储电路40，灰阶重合检测电路30将从灰阶计数器700依次更新并输出的灰阶计数值GCT和灰阶数据(灰阶值13)进行比较。当灰阶计数值GCT为13时，灰阶重合检测电路30使PWM信号的电压电平变化。数据线驱动电路20接受PWM信号电压电平的变化，与锁存脉冲LP同步，如同数据线驱动信号DS1-13或DS2-13，使数据线驱动信号的电压电平变化。

如果比较图7的灰阶脉冲P0和图7的脉冲MP0的各个上升时刻，双方的上升时刻具有以一个水平扫描期间的中间为轴的线对称关系。关于灰阶脉冲P1和灰阶脉冲MP1也是同样。此外，图8的数据线驱动信号DS1-0和图9的数据线驱动信号DS2-0与灰阶值0对应。即，由于图7的灰阶脉冲P0和图7的脉冲MP0的各个上升时刻以水平扫描期间的中间为轴呈线对称，所以，关于数据线驱动信号DS1-0和DS2-0，数据线驱动信号电压电平的高电平的期间是相同的。同样，数据线驱动信号DS1-1～DS1-15的对应的灰阶值分别与数据线驱动信号DS2-2～DS2-15的对应的灰阶值相同。下面说明将两种电压变化时刻互相对称的数据线驱动信号被同一灰阶值所使用的理由。

图10表示根据本实施方式的数据线驱动信号的每一个水平扫描期间的变化的波方图。在水平扫描期间1H中，数据线驱动信号DSM的电压电平从高电平变化到低电平。图1的选择器600交替选择输出第一灰阶时钟脉冲GCP1和第二灰阶时钟脉冲GCP2，所以，在水平扫描期间2H中，数据线驱动信号DSM的电压电平从低电平变化到高电平；在水平扫描期间3H中，数据线驱动信号DSM的电压电平从高电平变化到低电平。此时，在水平扫描期间2H和水平扫描期间3H的边界，数据线驱动信号DSM的电压电平不变，所以，可以节省电压电平的转换次数。从而可以降低功耗。

灰阶重合检测电路

图11为根据本实施方式的灰阶重合检测电路30的电路图。在本实施方式中，作为一个实施例，设(n＝6、K＝3)，构成灰阶重合检测电路30。

例如，每一个水平扫描期间，预充电信号PRE从高电平暂时变为低电平，之后上升到高电平。由此，晶体管TR13、TR15导通，节点ND1及中间节点MD被预充电。当将节点ND1被预充电时，保持电路31保持高电平的电压，使PWM信号PWMS为高电平。

向晶体管TR1～TR6的各个栅电极输入第一数字信号的每一位信号CA0～CA5。在本实施方式中，将从灰阶计数器700依次更新的灰阶计数值GCT作为第一数字信号而被输入。以下，将灰阶计数值GCT的各位信号分别称之为数字信号CA0～CA5。向晶体管TR7～TR12的各个栅电极输入第二数字信号的每一位信号DI0～DI5。在本实施方式中，将包括在显示数据存储电路40存储的显示数据的灰阶数据的各位进行翻转，并作为第二数字信号而被输入。以下，将灰阶数据的各位的翻转信号分别称之为数字信号DI0～DI5。

如果灰阶数据是“8”＝(000100)，则数字信号DI0～DI5为(111011)。因此，将数字信号DI3输入到栅电极的晶体管TR10断开，晶体管TR7～TE9、TR11、TR12导通。在这种状态下，如果数字信号CA0～CA5成为(000100)，晶体管TR4导通，从节点ND1至节点ND2的路线电导通。而且，晶体管TR14导通。

由此，节点ND2成为低电平(VSS)，PWM信号PWMS下降到低电平。因此，灰阶重合检测电路30可以将与灰阶数据“8”对应的PWM信号向数据线驱动电路20输出。

如上所述，灰阶重合检测电路30通过检测第一数字信号CA0～CA5和第二数字信号DI0～DI5达到指定关系的状态，进行灰阶数据和灰阶计数值GCT的重合检测。所谓达到指定关系的状态，例如，第一数字信号的各位和第二数字信号各位为互补状态。即，互补关系是指，各位的一方的值为“1”时，另一方的值为“0”；一方的值为“0”时，另一方的值为“1”。例如，如果数字信号CA0～CA5为(100000)，当信号DI0～DI5为(011111)时，灰阶重合检测电路30检测出二者为互补关系。而且，例如，如果数字信号CA0～CA5为(110000)，当信号DI0～DI5为(001111)时，灰阶重合检测电路30检测出二者为互补关系。

与比较例的对比

图12表示本实施方式所涉及的比较例。将决定PWM信号电压电平的变化时序的信息通过输入IN5写入定时寄存器101。运算电路501对决定由IN5输入的PWM信号电压电平的变化时序的信息进行运算处理，并输出到定时寄存器102。运算电路501将一个水平扫描期间的中间位置作为中心轴，对于由IN5输入的信息进行运算处理。所述运算处理是指，由输入到定时寄存器101的信息决定变化的时序和由输入到定时寄存器102的信息决定变化的时序变为线对称。

计时器401，例如，在递增方向更新计数值CT，并向各个重合检测电路201、301输出。重合检测电路201比较计数值CT和存储在定时寄存器101的值，当双方重合时，向选择器601输出灰阶脉冲。同样，重合检测电路301比较计数值CT和存储在定时寄存器102的值，当双方重合时，向选择器601输出灰阶脉冲。每一个水平扫描期间，选择器601交替选择从各个重合检测电路201、301输出的灰阶脉冲，并作为灰阶时钟脉冲GCP输出。

在表示16灰阶时，例如，比较例必须向各个定时寄存器101、102设置16个寄存器。即，将共计32个寄存器进行组合。但是，在本实施方式中，在表示同样的16灰阶时，设置比较例一半的16个寄存器。可以将寄存器的数量控制在半数范围内，能够缩小电路面积就可以发挥降低功耗和提高画面品质的双重的最大效果。

在本实施方式中，作为一个实施例，叙述了与16灰阶对应的PWM信号生成电路。但并不限于此。如果需要与64灰阶对应的PWM信号生成电路时，例如设N＝64，也可以进行设计。

随着近年显示面板的高品质化，需要一种可以显示高灰阶的显示驱动器。所以，如果用PWM方式提高灰阶数，则该部分的寄存器的数量将增大。但是，本实施方式的寄存器数量仅为比较例的二分之一，所以，可以容易地匹配于小型仪器，满足降低功耗的要求。

此外，作为其他实施方式，还可以构成与16灰阶和64灰阶对应的PWM信号生成电路。在这种情况下，将16灰阶用变化定时存储电路100、第一灰阶时钟脉冲生成电路200及第二灰阶时钟脉冲生成电路300和64灰阶用变化定时存储电路100、第一灰阶时钟脉冲生成电路200及第二灰阶时钟脉冲生成电路300进行组合就可以。如果将计时器400的计数值CT的范围设定为大于等于64，计时器400可以同时用于16灰阶和64灰阶。

另外，本发明不限于通过上述实施方式说明的内容，可以进行各种变方。例如，对于在说明书或图示的描述中作为广义的或同义的用语所引用的用语，即使在说明书或图示的其他描述中，也可以替换为广义的、同义的用语。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (18)

1.一种PWM信号生成电路，其特征在于，包括：

变化定时存储电路，存储用于生成PWM信号的灰阶时钟脉冲的脉冲变化时序、第一灰阶时钟脉冲生成电路、第二灰阶时钟脉冲生成电路、选择器、计时器、运算电路、灰阶计数器，以及灰阶重合检测电路；

所述变化定时存储电路包括N个定时寄存器，其中，N为大于等于2的整数；

所述N个定时寄存器，分别存储m位的规定变化时序值，其中，m为大于等于2的整数；

所述计时器，与时钟同步，在递增方向或递减方向的任一方向上更新并输出第一计数值；

所述第一灰阶时钟脉冲生成电路，在每次判定所述N个定时寄存器中各自存储的所述变化时序值和所述第一计数值重合时，生成灰阶脉冲，将依次生成的所述灰阶脉冲作为第一灰阶时钟脉冲输出到选择器；

所述运算电路对所述第一计数值进行运算处理，输出在所述一个方向不同的另一方向上更新的第二计数值；

所述第二灰阶时钟脉冲生成电路，每次判定在所述N个定时寄存器中各自存储的所述变化时序值和所述第二计数值为重合时，生成灰阶脉冲，将依次生成的所述灰阶脉冲作为第二灰阶时钟脉冲输出到选择器；

所述选择器，在每一个水平扫描期间，将从所述第一或第二灰阶时钟脉冲生成电路输出的所述第一或第二灰阶时钟脉冲的任意一个交替作为所述灰阶时钟脉冲，输出到所述灰阶计数器；

所述灰阶计数器，根据从所述选择器输出的所述灰阶时钟脉冲，在递增方向和递减方向的任一方向上更新灰阶计数值；

所述灰阶重合检测电路，对被输入到所述灰阶重合检测电路的灰阶数据和所述灰阶计数值进行重合检测，当能够判断为重合时，使所述PWM信号的电压电平变化。

2.根据权利要求1所述的PWM信号生成电路，其特征在于：

所述变化定时存储电路包括第一减法电路；

所述第一减法电路从所述变化时序值减去第一调整用数据，并将其结果输出到所述定时寄存器。

3.根据权利要求2所述的PWM信号生成电路，其特征在于：所述第一调整用数据的值为1。

4.根据权利要求1所述的PWM信号生成电路，其特征在于：所述运算电路与分辨率存储电路连接，所述分辨率存储电路用于存储决定灰阶时钟脉冲的变化时序的设定精度的分辨率值。

5.根据权利要求4所述的PWM信号生成电路，其特征在于：所述运算电路包括加法电路和第二减法电路；

所述加法电路，在从所述计时器输出的所述第一计数值上加上第二调整用数据，并将其加法运算结果输出到所述第二减法电路；

所述第二减法电路，从所述分辨率值减去所述加法电路的输出值，将其运算结果作为所述第二计数值输出到所述第二灰阶时钟脉冲生成电路。

6.根据权利要求5所述的PWM信号生成电路，其特征在于所述第二调整用数据的值为1。

7.根据权利要求4所述的PWM信号生成电路，其特征在于分辨率值为2^m。

8.根据权利要求1所述的PWM信号生成电路，其特征在于：

所述第一灰阶时钟脉冲生成电路包括N个第一时序重合检测电路；

所述第二灰阶时钟脉冲生成电路包括N个第二时序重合检测电路；

所述变化定时存储电路的所述N个定时寄存器连接于所述N个第一时序重合检测电路及所述N个第二时序重合检测电路。

9.根据权利要求8所述的PWM信号生成电路，其特征在于：

所述第一灰阶时钟脉冲生成电路包括第一“或”电路；

所述第一“或”电路，将所述N个第一时序重合检测电路中(N-1)个第一时序重合检测电路的输出进行逻辑和运算，并将其运算结果输出到所述选择器。

10.根据权利要求9所述的PWM信号生成电路，其特征在于：

所述选择器，将所述N个第一时序重合检测电路中一个第一时序重合检测电路的输出不向所述灰阶计数器输出，而是输出到所述灰阶重合检测电路的输出目的地的数据线驱动电路。

11.根据权利要求10所述的PWM信号生成电路，其特征在于，在连接于所述至少一个第一时序重合检测电路的所述定时寄存器中存入0值。

12.根据权利要求8所述的PWM信号生成电路，其特征在于：

所述第二灰阶时钟脉冲生成电路包括第二“或”电路；

所述第二“或”电路，将所述N个第二时序重合检测电路中(N-1)个第二时序重合检测电路的输出进行逻辑和运算，并将其运算结果输出到所述选择器。

13.根据权利要求12所述的PWM信号生成电路，其特征在于：

所述选择器，将所述N个第二时序重合检测电路中的一个第二时序重合检测电路的输出不向所述灰阶计数器输出，而是输出到所述灰阶重合检测电路的输出目的地的数据线驱动电路。

14.根据权利要求13所述的PWM信号生成电路，其特征在于，将所述变化时序值中最接近于2^m的值存储到与所述至少一个第二时序重合检测电路连接的所述定时寄存器中。

15.根据权利要求1所述的PWM信号生成电路，其特征在于：

所述灰阶重合检测电路，是将所述灰阶计数值作为n位第一数字信号而接受，将所述灰阶数据作为n位第二数字信号而接受，将所述n位第一数字信号和所述n位第二数字信号进行比较，从而检测出所述第一数字信号和所述第二数字信号已变为规定的关系的状态的重合检测电路；包括：

串行连接的第一导电型的第一至第n晶体管，向各晶体管的栅极电极输入所述第一数字信号的各位信号；

串行连接的第一导电型的第n+1至第2n的晶体管，各晶体管的源极端子及漏极端子与所述第一至第n的各晶体管的源极端子及漏极端子连接，用于向各晶体管的栅极电极输入所述第二数字信号的各位信号；

第一预充电电路，被连接到连接所述第一及第n+1晶体管的漏极端子的第一节点上，当预充电信号变为有效状态时，将所述第一节点预充电到第一电源电位；

连接电路，被连接到连接所述第n、第2n晶体管的漏极端子的第二节点上，当所述预充电信号变为无效时，进行所述第二节点和第二电源电位之间的连接；

保持电路，用于保持第一节点电位；

至少一个第二预充电电路，被连接到连接第K、第K+n晶体管的源极端子的中间节点上，当所述预充电信号变为有效状态时，将所述中间节点预充电到第一电源电位，其中，K为1＜K＜n的自然数；

至少一个的所述第二预充电电路与形成具有K为2≤K≤n-2的关系的中间节点连接。

16.一种显示驱动器，其特征在于：

包括权利要求1至15任一项所述的PWM信号生成电路、及驱动多条数据线的数据线驱动电路；

所述数据线驱动电路接收所述PWM信号，并根据所述PWM信号，控制数据线的灰阶。

17.根据权利要求16所述的显示驱动器，其特征在于：

包括显示数据存储电路，用于存储至少一个画面大小的显示数据；

所述灰阶重合检测电路，对包括在由所述显示数据存储电路存储的显示数据中的所述灰阶数据与所述灰阶计数值进行重合检测，当判断为重合时，将所述PWM信号输出到所述数据线驱动电路。

18.根据权利要求17所述的显示驱动器，其特征在于：

包括向所述数据线驱动电路输出锁存脉冲的第三“或”电路；

所述选择器在每一水平扫描期间交替选择第一及第二灰阶时钟脉冲生成电路；

在所述第一灰阶时钟脉冲生成电路被选中时，至少一个所述第一时序重合检测电路的输出不输出给所述灰阶计数器，而是输出到所述第三“或”电路，将其他所述第一时序重合检测电路的输出输出到所述灰阶计数器及所述第三“或”电路；

在所述第二灰阶时钟脉冲生成电路被选中时，至少一个所述第二时序重合检测电路的输出不输出给所述灰阶计数器，而是输出到所述第三“或”电路，将其他所述第二时序重合检测电路的输出输出到所述灰阶计数器及所述第三“或”电路；

所述第三“或”电路对输入值进行逻辑和运算，并将其运算结果作为所述锁存脉冲输出到所述数据线驱动电路。

Images