CN100365817C - 非挥发性存储器阵列结构 - Google Patents

Abstract

本发明揭示一种低源极片阻抗的非挥发性存储器阵列结构。本发明主要是使用一埋入式传导区域来作为一非挥发性存储器阵列结构的源极线。上述的埋入式传导区域具有与现有技术的源极线不同的几何形状。所以，上述的埋入式传导区域可以具有比现有技术的源极区域更低的源极片阻抗，进而可以改变上述非挥发性存储器阵列结构的可靠度与操作效能。

Description

非挥发性存储器阵列结构

(1)技术领域

本发明有关一种存储器阵列结构，特别是有关一种具有低源极片阻抗的非挥发性存储器阵列结构。

(2)背景技术

非挥发性存储器阵列结构是一种已经在集成电路中被广泛应用的半导体结构。长久以来，如何提升一非挥发性存储器阵列结构的可靠度与操作性能一直是人们所研究的重点之一。

图1A是一种现有技术中的非挥发性存储器阵列结构之上视图。由图1A可以看出，所述的非挥发性存储器阵列结构包含多组浅沟渠隔离110，多组第二多晶硅层120，与多组接触窗130。所述的第二多晶硅层可以是所述非挥发性存储器阵列结构的字线(word line)。所述的非挥发性存储器阵列结构还包含一组源极线。所述的源极线位于图1A中的A-A’方向上。

图1B是图1A沿着A-A’方向的截面图。参照图1B，在底材100中具有多组浅沟渠隔离110。在底材100的表面与所述浅沟渠隔离110下方具有一层源极线140。从图1B可以发现，有部分源极线140因为浅沟渠隔离的存在而出现凹入，进而形成高阶(在底材表面上)与低阶(在浅沟渠隔离下方)的形状。所述源极线140凹入的部份将会造成源极片电阻的升高。

图1C是图1A沿着B-B’方向的截面图。如图1C所示，在底材100中除了所述的浅沟渠隔离110与源极线140的外，还包含多组漏极(drain)区域150。在底材100的上方包含多组第一多晶硅层160，与多组分别位于所述第一多晶硅层160上的第二多晶硅层120。所述的第一多晶硅层160与第二多晶硅层120可以形成所述非挥发性存储器阵列结构的栅极结构。

图1D是图1A沿着C-C’方向的截面图。从图1D可以明显的看出，所述非挥发性存储器阵列结构有部分的源极线140会因为浅沟渠隔离110的存在而凹入。在使用所述非挥发性存储器阵列结构的时候，所述的凹入部分将会升高源极片电阻，进而降低所述非挥发性存储器阵列结构的操作效能与可靠度。

因此，如何提供一种低源极片阻抗的非挥发性存储器阵列结构以提升非挥发性存储器阵列结构的可靠度及其操作效能是一项很重要的课题。

(3)发明内容

鉴于所述的发明背景，本发明的主要目的在于提供一种非挥发性存储器阵列结构，其中所述的非挥发性存储器阵列结构具有一埋入式源极区域，所述埋入式源极区域具有与现有技术的源极区域不同的几何形状，藉此可以降低在所述非挥发性存储器阵列结构中的源极片阻抗。

本发明的再一目的为提供一种非挥发性存储器阵列结构，藉由改善所述非挥发性存储器阵列结构的埋入式源极区域的几何形状，使得根据本发明的非挥发性存储器阵列结构可以比现有技术的非挥发性存储器阵列结构展现出更高的可靠度(reliability)与操作性能(operating performance)。

本发明的又一目的为提供一种非挥发性存储器阵列结构，藉由减少埋入式源极区域因为所述非挥发性存储器阵列结构的隔离区域而凹入的部分，来降低根据本发明的非挥发性存储器阵列结构的片阻抗。

本发明的又一目的为提供一种非挥发性存储器阵列结构。在所述非挥发性存储器阵列结构的埋入式传导区域中没有隔离元件，以减少埋入式源极区域因为所述非挥发性存储器阵列结构的隔离区域而发生凹入的部分。

根据以上所述的目的，本发明提供了一种低源极片阻抗的非挥发性存储器阵列结构。所述的非挥发性存储器阵列结构包含一底材，多组隔离元件位于所述底材中，至少一埋入式传导区域位于两隔离元件之间，与多组栅极结构位于所述底材上。所述的隔离元件可以是一浅沟渠隔离。所述的埋入式传导区域可以是所述非挥发性存储器阵列结构的源极线(source line)。由于在所述埋入式传导区域中没有隔离元件，所以，所述非挥发性存储器阵列结构在制作工艺上可以比在源极区域中具有隔离元件的现有技术的非挥发性存储器阵列结构更简单。此外，由于在所述埋入式传导区域中没有隔离元件，使得根据本发明的非挥发性存储器阵列结构的源极片阻抗可以比现有技术的非挥发性存储器阵列结构的源极片阻抗更低。所以，根据本发明的非挥发性存储器阵列结构可以展现出比现有技术的非挥发性存储器阵列结构更高的可靠度。

(4)附图说明

本发明的所述目的与优点，将以下列的实施例以及图示，做详细说明如下，其中：

图1A是一根据现有技术的非挥发性存储器阵列结构之上视图；

图1B是图1A中沿着A-A’的截面图；

图1C是图1A中沿着B-B’的截面图；

图1D是图1A中沿着C-C’的截面图；

图2A是一根据本发明的非挥发性存储器阵列结构之上视图；

图2B是图2A中沿着A-A’的截面图；

图2C是图2A中沿着B-B’的截面图；及

图2D是图2A中沿着C-C’的截面图。

(5)具体实施方式

本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其他的实施例施行，且本发明的范围不受其限定，而以后附的权利要求所限定的范围为准。

另外，在本说明书中，半导体元件的不同部分并没有依照尺寸绘图。某些尺度与其他相关尺度相比已经被夸张，以提供更清楚的描述和本发明的理解。

本发明的一较佳实施例为一种低源极片阻抗的非挥发性存储器阵列结构。所述低源极片阻抗的非挥发性存储器阵列结构包含一底材，与一埋入式传导区域(buried conductive region)。所述底材包含多组位于底材中的隔离元件。所述的隔离元件可以是一浅沟渠隔离(shallow trench isolation)。所述的埋入式传导区域可以是一埋入式源极线(buried source line)。所述的埋入式传导区域位于所述的隔离元件之间，且所述埋入式传导区域的方向与所述隔离元件的方向互相垂直。所述的埋入式传导区域位于所述底材的表面，使得所述埋入式传导区域并不位于所述隔离元件的下方。

所述的非挥发性存储器阵列结构还包含多组栅极结构位于所述的底材上。所述的栅极结构包含一第一多晶硅层位于所述底材上，与一第二多晶硅层位于所述第一多晶硅层上。所述的第二多晶硅层可以是所述非挥发性存储器阵列结构的字线。所述的非挥发性存储器阵列结构还包含多组接触窗(contact)，作为所述非挥发性存储器阵列结构与其他半导体元件之间的连接。

所述的埋入式源极区域可以藉由离子注入(ion implantation)，或是其他的技术来形成。所述的埋入式源极区域可以是一个与所述第二多晶硅层平行的带状区域。所述的埋入式源极区域与现有技术中的非挥发性存储器阵列结构的源极区域的不同之处是，现有技术的源极区域有部分是形成于隔离区域(例如浅沟渠隔离)的下方，而在本实施例的埋入式源极区域中则没有隔离元件。如上文中所述，在现有技术中，在源极区域因为有隔离元件的存在，造成源极区域在几何形状上发生高阶(high-step)或低阶(low-step)的形状。所述的高阶或低阶的形状会提高现有技术的非挥发性存储器阵列结构的源极片阻抗(source line sheet resistance)，进而降低非挥发性存储器阵列结构的可靠度。

然而，在本实施例中，由于在源极区域中没有隔离元件的存在，所以，根据本实施例的源极区域不会出现类似所述现有技术的源极区域中的高阶或低阶形状，及因为所述的高阶或低阶形状所引起的各个问题。举例来说，根据本实施例的埋入式源极区域可以是一层平坦的，位于底材表面，且其深度差(所述埋入源极区域的最高处与最低处之间的高度差)不大于所述非挥发性存储器阵列结构中诸如浅沟渠隔离的类的隔离元件在所述底材中的深度。因此，根据本实施例的埋入式源极区域的源极片阻抗值可以比现有技术中的源极区域的源极片阻抗值更低。也就是说，根据本实施例的非挥发性存储器阵列结构可以展现出比现有技术中的非挥发性存储器阵列结构更高的可靠度。

本发明的另一较佳实施例为一种低源极片阻抗的非挥发性存储器阵列结构。图2A是一种根据本实施例的非挥发性存储器阵列结构的上视图。参照图2A，所述的非挥发性存储器阵列结构具有多组隔离元件210在一半导体底材中，与多组栅极结构位于所述的半导体底材之上。所述的隔离元件210可以是一浅沟渠隔离。所述的栅极结构至少包含一第一多晶硅层(未显示于图2A中)与一第二多晶硅层220。其中，所述的第二多晶硅层220可以是所述非挥发性存储器阵列结构的字线(word line)。所述的非挥发性存储器阵列结构还包含多组接触窗(contact)230。

所述的非挥发性存储器阵列结构还包含多组埋入式传导区域，位于图2A中的A-A’方向上。所述的埋入式传导区域可以是一埋入式源极区域。所述的埋入式源极区域可以平行于所述非挥发性存储器阵列结构的字线。所述的埋入式源极区域可以垂直于所述的隔离元件210。图2B是图2A在A-A’方向的截面图。从图2B可以看出，埋入式源极区域240形成于半导体底材200上。所述的埋入式源极区域240可以藉由离子注入(ion implantation)，或是其他常见的技术来形成。

所述埋入式源极区域240的表面最大深度差小于所述隔离元件210的深度。换言之，如图2B所示，因为在埋入式源极区域240中并没有浅沟渠隔离210的存在，所以，根据本实施例的埋入式源极区域240不会随着浅沟渠隔离的形状而发生凹入底材的高阶或低阶的形状，如图1B所示的现象。因此，相较于现有技术中的源极结构，所述埋入式源极区域240不仅可以可以避免造成源极的高片阻抗(high sheet resistance)，进而可以提升根据本实施例的非挥发性存储器阵列结构的可靠性。

图2C是在图2A中沿着B-B’方向的截面图。由图2C可以发现，在半导体底材200中具有多组在上文中所提及的埋入式源极区域240，与多组漏极区域250。所述的非挥发性存储器阵列结构还包含多组第一多晶硅层260位于所述半导体底材200上，与多组第二多晶硅层220分别位于所述第一多晶硅层260上。所述的第一多晶硅层260与第二多晶硅层220可以形成所述非挥发性存储器阵列结构的栅极结构。

图2D是在图2A中沿着C-C’方向的截面图。由图2D可以看出，在半导体底材200中具有多组隔离元件210。所述的埋入式源极区域240是位于隔离元件210之间，且埋入式源极区域240的深度差(所述埋入源极区域的最高处与最低处之间的高度差)小于隔离元件210的深度。所述埋入式源极区域240位于半导体底材200的表面，使得所述埋入式源极区域240并不位于所述隔离元件210的下方。此外，在C-C’方向的截面图中仍然可看出第二多晶硅层220位于所述的隔离元件210之上。

比较图2D与图1D可以更明显的看出根据本实施例的非挥发性存储器阵列结构与现有技术中的非挥发性存储器阵列结构之间的差异性。在现有技术的非挥发性存储器阵列结构中，源极区域会由于浅沟渠隔离的存在而形成上文中的高阶或低阶的形状。所以，在现有技术的非挥发性存储器阵列结构中的源极片阻抗将会因为在栅极结构之间的源极区域随着浅沟渠隔离而形成的高阶或低阶形状而升高，进而造成非挥发性存储器阵列结构的可靠度与操作效能下降。

反观在本实施例中，因为在源极区域中没有隔离元件，所以，源极区域在几何形状上不会发生所述的高阶或低阶的形状。换言之，根据本实施例的源极区域可以是形成于半导体底材表面，且深度差变化不大于所述隔离元件的深度的一层传导区域。因此，在本实施例中，非挥发性存储器阵列结构的源极片阻抗值可以比现有技术的非挥发性存储器阵列结构的源极片阻抗值更低。也就是说，根据本实施例的非挥发性存储器阵列结构可以呈现出比现有技术的非挥发性存储器阵列结构更高的可靠度与操作效能。此外，因为在本实施例的源极区域中没有隔离元件的存在，所以，在形成根据本实施例的非挥发性存储器阵列结构方面也可以比形成现有技术中的非挥发性存储器阵列结构的制作工艺更简单。

综合以上所述，本发明揭示了一种低源极片阻抗的非挥发性存储器阵列结构。所述非挥发性存储器阵列结构包含一底材，多组隔离元件，多组栅极结构，与至少一埋入式传导区域位于所述的隔离元件之间。所述的隔离元件可以是一浅沟渠隔离。所述的埋入式传导区域可以是所述非挥发性存储器阵列结构的源极线。由于在所述埋入式传导区域中没有隔离元件，所以，所述的埋入式传导区域不会发生现有技术中的高阶或低阶的几何形状。因此，所述埋入式传导区域的片阻抗可以比现有技术的源极区域的片阻抗更低。换言之，根据本发明的非挥发性存储器阵列结构可以展现出比现有技术的非挥发性存储器阵列结构更高的可靠度与操作性能。

以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或等效替换，均应包含在下述的权利要求所限定的范围内。

Claims (5)

1.一种非挥发性存储器阵列结构，包含：

一底材；

多组隔离元件，是位于该底材中；

多组栅极结构，是位于该底材上；

一埋入式源极区域位于该隔离元件之间，与该隔离元件垂直，且该埋入式源极区域为一掺杂区域，位于该底材表层，其中该埋入式源极区域没有隔离元件，该埋入式源极区域不位于该些隔离元件上方或下方；及

多组漏极区域，位于该底材表层，每一该漏极区域与该埋入式源极区域之间的该底材上有一该栅极结构。

2.如权利要求1所述的非挥发性存储器阵列结构，其特征在于，该埋入式源极区域的深度小于该隔离元件的深度。

3.如权利要求1所述的非挥发性存储器阵列结构，其特征在于，该栅极结构包含一第一多晶硅层于该底材上，及一第二多晶硅层位于该第一多晶硅层上。

4.如权利要求1所述的非挥发性存储器阵列结构，其特征在于，还包含多组接触窗，每一该接触窗位于该底材之一该漏极区域上。

5.如权利要求1所述的非挥发性存储器阵列结构，其特征在于，每一该隔离元件为一浅沟渠隔离。

Images