CN100364106C - 信息处理结构体 - Google Patents

信息处理结构体 Download PDF

Info

Publication number
CN100364106C
CN100364106C CNB2004100685217A CN200410068521A CN100364106C CN 100364106 C CN100364106 C CN 100364106C CN B2004100685217 A CNB2004100685217 A CN B2004100685217A CN 200410068521 A CN200410068521 A CN 200410068521A CN 100364106 C CN100364106 C CN 100364106C
Authority
CN
China
Prior art keywords
quantum dot
information
electrode
quantum
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100685217A
Other languages
English (en)
Other versions
CN1604336A (zh
Inventor
森江隆
岩田穆
永田真
山中登志夫
松浦知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN1604336A publication Critical patent/CN1604336A/zh
Application granted granted Critical
Publication of CN100364106C publication Critical patent/CN100364106C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明是通过单电子动作可以得到高速稳定的动作的基于单电子电路的信息处理结构体，该信息处理结构体在微细的MOSFET(11)的栅极电极(12)的正上方，形成纳米级大小的多个量子点(13)，在量子点与栅极电极之间构成电子能够直接穿过的能量势垒，利用在量子点与栅极电极之间移动的电子的总数来表示信息，构成为设置成电源的一个电源电极，使之与量子点接触，在量子点与电源电极(14)之间构成电子能够直接穿过的能量势垒，设置2个信息电极(15)，使之与量子点接触，量子点与信息电极进行电容耦合，电子根据由信息电极决定的电位，利用库仑阻断现象通过量子点，在电源电极与栅极电极之间移动。

Description

信息处理结构体
本申请是申请号为01801126.8、申请日为2001年3月27日的原案申请的分案申请，该原案的国际申请号为PCT/JP01/02469，最早优先权日为2000年4月28日。
技术领域
本发明涉及例如利用10nm至0.3nm左右的纳米级电子结构体进行信息处理的信息处理结构体，特别是涉及利用单电子动作检测图形的相似性的信息处理结构体。
背景技术
近年来，在半导体装置的制造中，伴随着半导体的微细加工技术的进步，已经能够制造例如10nm以下的所谓纳米级的结构体。如果利用这样的微细加工技术制做静电电容极小的结构体，则能够观测到该结构体内的一个电子的静电能量增长，其它的电子不能够进入该结构体内这样的所谓库仑阻断现象，同时，通过电子相互的库仑排斥力，能够控制各个电子的动作。
从而，通过把电子能够直接穿过的能量势垒(以下称为隧道结)与电子不能够直接穿过的势垒的结(以下称为电容结)组合起来，制做由电子能够存在的微小导电体或者微小半导体构成的微小区域(以下称为量子点)，进而通过把这样的量子点组合起来，能够构成电子结构体。上述量子点众所周知，例如能够通过基于甲硅烷的减压CVD的硅量子点的自组织化形成方法而形成(参照Ma t.Res.So c.Symp.Proc.452(1997)243，“通过低压化学气相淀积自组装生成硅量子点(Self-Assembling Formation of Silicon Quantum Dots by LowPressure Chemical Vapor Deposition)”)。
由这样的电子结构体得到的电子器件通过一个电子的移动能够进行器件动作。这样的电子结构体被称为所谓的单电子器件，现在已经提出了利用单电子器件的各种单电子电路。例如，作为单电子器件，能够构成与CMOSFET类似的互补型晶体管，还已经提出了使用这种互补型晶体管的单电子逻辑电路(参照1992年，J.R.Tucker“基于库仑阻断现象的互补数字逻辑(Complementary Digital Logic Based onthe Coulomb Blockade)”，J.Appl.Phys.，vol.72，No.9，pp.439 9-4413)。
但是，这样的单电子逻辑电路以往只是提出了把隧道结与电容器组合起来的电路图水平的电路结构，还几乎没有进行作为实际电路的实现形态，即作为结构体的方案。
另外，关于存储器，提出了把以往浮置栅极结构微细化的「量子点浮置栅极存储器结构」，进而进行了尝试，但是，还没有进行用于实现逻辑的信息处理的电路实现形态，即作为结构体的方案。
作为重要的信息处理之一，有检测2个图形的相似性的处理。这是可以在联想存储器或矢量量化、运动预测等图形识别或者数据压缩等大范围的信息处理中利用的基本处理。
在这样的处理中，有作为表示数字图形相似性的指标的「汉明距离」。这是用数字图形相互之间不同的比特数定义的，比特数越小，则汉明距离越小，2个图形的相似性越高，可以说2个图形相似了。这里，该汉明距离例如可以通过对于数字图形的各个比特计算“异”(XOR)、把成为1的加以综合来进行计算。
如图14(A)所示，把由2个隧道结1以及2构成的单电子晶体管(以下称为SET)与电容器Co(例如500aF)组合的电路示出基于上述库仑阻断现象的非单调特性(参照应用物理第66卷第2号(1997)P.100)，由此，在2个隧道结1以及2的中点，即，SET的孤立节点3上分别经过电容器输入了电压Va、Vb时，根据Va、Vb的H电平或者L电平的组合，示出图14(B)所示的输出电压Vco的时间特性。利用这样的特性，提出了通过1个SET与电容器Co的组合，实现XNOR(异非)门的单电子逻辑电路(1998年T.YAMANAKA等“利用单电子器件的随机相关存储器及其在数字模式关联上的应用(AStochasticAssociative Memory Using Single-Electron Devices and ItsApplicationto Digit Pattern Association)”，in Ext.Abs.ofInt.Conf.on Solid State Devices and Materials，pp.190-191，Hiroshima，Sept.1998)。
图15所示的单电子逻辑电路是在电源Vdd与电容器Co之间并联连接2个上述SET，Va、Vb的翻转电压也同时输入的所谓互补型结构。准备与数字图形的比特数相等个数的该单电子逻辑电路，在通过把它们与共同的电容器(Co)连接而构成的数字图形的比特比较器(参照图16)中，把Va作为要进行比较的数字图形的比特电压，把Vb作为要进行比较的数字图形的比特电压，由此，在比特一致(Va＝Vb)的SET对中，电子从电容器Co向电源Vdd移动，如在图15(B)中所示，通过电容器电位Vco上升，一致的比特数越多则电容器电位Vco越迅速地上升。从而，通过调查电位上升的过渡变化，能够了解相对的汉明距离的大小。现在已经提出了基于这样结构的数字图形的比特比较器。
另外，由于用单电子器件构成的电路概率地进行动作，因此通过反过来积极地利用该概率，已知能够实现在现有的CMOS电路中难以实现的智能处理(参照上述1998年山中等，以及1998年，M.Saen等
“利用单电子器件的随机相关存储器(A Stochastic AssociativeMemory Using Single-Electronic Devices)”IEICE Trans.Electron.，vol.E81-C，No.1，pp30-35，1998)。
但是，这样的单电子逻辑电路并没有提出实际上制做什么样的结构体。
另外，由于随着时间的经过，电容器Co的电位Vco不依赖于汉明距离而成为一定，因此存在着在稳定状态下不能够测定汉明距离这样的问题。
另外，使用现存的CMOS逻辑电路的结构格式制做单电子逻辑电路，则原理上存在以下致命的问题。
即，第1，由于在单电子电路的动作中作为基本的隧道现象是概率性的，因此为了使动作确定需要比较长的时间，动作速度缓慢。从而，在使用CMOS逻辑电路的结构格式的单电子逻辑电路中，与现有的CMOS电路相比较动作速度缓慢，没有优越性。
第2，如果一个电子的静电能量不充分大于热能，则不能够得到稳定的单电子动作，因此为了在室温下使单电子逻辑电路动作，需要实现极小的电容，例如，为了使在室温下1010个门以上的超大规模电路在长达10年左右的长时间内没有错误地进行动作，必须实现10-20F级的电容(S.Shimano，K.Masu，and K.Tsubouchi，“基于Eb/Eo-比特错误率特性的单电子晶体管电路的可靠性(Reliability of SingleElectro Transistor Circuit Based on  Eb/No-Bit Error RateCharacteristics)”JPN.J.Appl.Phys.，vol.38，pp.403-405，1999)。
从而，为了实现这样的小电容，需要原子级以下的结构体，这在实际上是不能够实现的。
第3，在点的周围不可避免地存在的杂质或者电荷陷入界面能级中，由此，存在着由该被陷入的电荷在点中感应出电荷的所谓「偏置电荷」或者「基底电荷」，为此存在着不能够实现理想的单电子动作这样的问题。
鉴于以上各点，本发明的目的在于提供在室温下，通过单电子动作，能够得到高速稳定动作的基于单电子电路的信息处理结构体。
发明内容
如果依据本发明第1结构，则信息处理结构体是在微细的MOSFET的栅极电极的正上方，形成由纳米级大小的多个微小导电体或者微小半导体构成的量子点，同时，在各个量子点与栅极电极之间，构成由电子或者空穴构成的电荷载体能够直接穿过的能量势垒，利用在各个量子点与栅极电极之间移动的电荷载体的总数来表示信息，通过以下方法来达到上述目的：设置成为电源的1个电源电极，使之与各个量子点接触，并且在各个量子点与电源电极之间构成电荷载体能够直接穿过的能量势垒，同时，设置输入信息的至少2个信息电极，使之同样与各个量子点接触，并且各个量子点与各个信息电极以电荷载体不能够移动的电容结耦合，电荷载体根据由信息电极决定的电位，利用库仑阻断现象通过各个量子点，在电源电极与栅极电极之间移动。另外，如果依据本发明第2结构，则信息处理结构体是在微细的MOSFTP的栅极电极的正上方，形成由纳米级大小的多个微小导电体或者微小半导体构成的第1量子点，同时，在各个第1量子点与栅极电极之间构成由电子或者空穴构成的电荷载体能够直接穿过的能量势垒，利用在各个第1量子点与栅极电极之间移动的电荷载体的总数来表示信息，通过以下方法来达到上述的目的：设置与各个第1量子点接触而与栅极电极不接触的至少由3个第2量子点构成的量子点列，同时，设置与该量子点列的两个端部接触，输入信息的信息电极，在各个第1量子点与上述量子点列之间以及在量子点列与信息电极之间，以电荷载体不能够移动的电容结耦合，根据由信息电极决定的电位，改变量子点列中的电荷载体的位置分布，由此控制第1量子点与栅极电极之间电荷载体的移动。
本发明的信息处理结构体最好是第1量子点由多个量子点列构成。
本发明的信息处理结构体最好是信息电极至少由一个第3量子点构成，利用存储在第3量子点中的电荷载体的个数来表示信息。
本发明的信息处理结构体最好设置第2电源电极，使之与信息电极接触，在该信息电极与第2电源电极之间构成电荷载体能够直接穿过的能量势垒，电荷载体利用加入在该能量势垒上的电压或者光能在信息电极与第2电源电极之间移动。
另外，如果依据本发明的第3结构，则通过具有以下特征的信息处理结构体来达到上述的目的：该信息处理结构体的特征在于排列由多个微小导电体或者微小半导体构成的量子点，在量子点排列的量子点之间形成电荷载体能够直接穿过的能量势垒，与量子点排列两端的量子点接触形成信息电极，信息电极与量子点排列两端的量子点以电荷载体不能够移动的电容结耦合，与位于量子点排列中心的量子点接触形成电源电极，在位于电源电极与量子点排列中心的量子点之间以电荷载体不能够移动的电容结耦合，在电源电极上加入电压、使得量子点排列的电位分布以位于量子点排列中心的量子点为中心而形成波谷，设置在位于量子点排列中心的量子点上的电荷载体根据两端的信息电极的电压、利用热波动向两端的信息电极的某一方移动或者不移动。
如果依据上述第1结构，利用由形成在MOSFET的栅极电极上的各个量子点和信息电极、电源电极构成的单电子电路进行并行信息处理，通过把处理结果作为MOSFET的漏极电流取出，能够由MOSFET综合各个单电子电路的处理结果，进行宏信息处理。从而，能够在一个MOSFET上进行多比特图形的相似性计算。
这种情况下，由于各个单电子电路的功耗极低，同时，显示出极高的集成性，因此能够进行超并行动作，作为电路总体可以得到高速的处理速度。
另外，通过多个量子点的并行动作，不是进行严密的动作，而是进行概率的动作，因此即使在室温下也能够充分进行动作。
进而，通过多个量子点的并行动作，利用冗余结构以及多数逻辑，作为电路总体能够尽可能抑制偏置电荷的影响。
这种情况下，由于电源电极以及信息电极可对多个量子点共同提供同一的输入信号，因此，由于与量子点的大小相比即使较大都行，故能够利用以往的光刻布线来构成。
另外，如果依据上述第2结构，则与第1结构同样进行动作，同时，相似性(汉明距离)作为稳定状态的电荷载体的个数，能够更明确地定量。
如果依据上述第3结构，则能够谋求提高动作温度，即使在室温下也能够充分动作。
设置第2电源电极，使之与信息电极接触，在该信息电极与第2电源电极之间构成电荷载体能够直接穿过的能量势垒，电荷载体利用加入到该能量势垒的电压或者光能在信息电极与第2电源电极之间移动时，借助上述电压或者光能的辅助，通过由信息电极放置、保存电荷载体，对于信息电极能够容易地输入信息。
附图说明
通过以下详细的说明以及示出本发明实施例的附图将能够更充分地理解本发明。另外，附图中所示的实施例并不是限定本发明，而是为了使说明以及理解容易。
图1示出本发明的信息处理结构体第1实施形态的结构，  (A)是概略斜视图，  (B)是剖面图。
图2示出包含图1的信息处理结构体的1对量子点的单电子电路的等效电路。
图3示出本发明的信息处理结构体第2实施形态的结构，  (A)是概略斜视图，  (B)是剖面图。
图4是示出图3的信息处理结构体中字长与电容器所需容量之的关系的曲线图。
图5是示出图3的信息处理结构体结构的等效电路。
图6是示出图3的信息处理结构体的动作原理的概略图。
图7示出图3的信息处理结构体的变形例的结构，  (A)是概略斜视图，  (B)是剖面图。
图8是示出图7的信息处理结构体结构的等效电路。
图9是示出本发明的信息处理结构体第3实施形态的等效电路。
图10是图示地示出图9的信息处理结构体的概略图。
图11是示出图9的信息处理结构体的工作原理的概略图。
图12是示出图9的信息处理结构体中的势垒的曲线图。
图13是示出图9的信息处理结构体的动作模拟的曲线图。
图14示出单电子晶体管的结构，(A)是电路图，(B)是示出动作的曲线图。
图15示出单电子晶体管对的逻辑电路的结构，(A)是电路图，(B)是示出动作的曲线图。
图16是示出把多个图15的单电子晶体管对组合起来的单电子逻辑电路的概略图。
具体实施方式
下面，参照附图详细地说明本发明的信息处理结构体中的最佳的第1实施形态。
图1以及图2示出本发明的信息处理结构体的第1实施形态。
图1中，信息处理结构体10由形成在MOSFET11的栅极电极12的正上方的10nm至0.3nm大小的多个量子点13；从上方与各个量子点13接触那样形成在量子点13上的电源电极14；以及对于各个量子点13分别从两侧接触那样形成的信息电极15构成。
各个量子点13沿着栅极电极12排成一列，例如是通过自组织化形成法形成的微小导电体或者微小半导体，相当于SET的孤立节点。
进而，各个量子点13对于栅极电极12构成隧道结。另外，MOSFET11的栅极电容相当于上述的电容器Co。
上述电源电极14在图示的情况下，形成片形使得从上方与所有的量子点13接触，对于各个量子点13构成隧道结。进而，对上述电源电极14供给电源电压Vdd。
上述信息电极15由位于各个量子点13一侧的接受输入图形的第1信息电极15a(Va)和位于另一侧的接受参考图形的第2信息电极15b(Vi)构成，每一个都通过电容结对于量子点13进行耦合。
这种情况下，信息电极15例如通过基于光刻的布线图形构成，但也可以通过存储电荷的量子点构成。
进而，由于同一的输入信号也可以共同地输入到多个量子点13，因此与量子点13的大小相比较，信息电极15的布线图形粗，或者其量子点大。
这样，一对量子点13与两对信息电极15a、15b一起构成SET对，构成图2所示的等效电路。成为与图15所示的单电子逻辑电路相同的结构。
本发明的信息处理结构体10如以上那样构成，在各个SET对中，在一对信息电极15a、15b上接受要进行比较的两个数字图形的各比特的输入电压Va、Vi，在另一对信息电极15a、15b上接受Va、Vi的翻转电压，由此，与图15的单电子逻辑电路相同地进行信息处理，其结果电容器Co的电位Vco上升，进而作为MOSFET的漏极电流取出。
由此，与图15所示的单电子逻辑电路相同，要进行比较的两个数字图形的相似性越大，则汉明距离越小，电容器Co的电位上升越快，因此根据其上升速度的比较能够相对地决定汉明距离。
这种情况下，由于各个SET对的功耗极低，同时显示出极高的集成性，因此通过进行超并行动作，作为电路总体可以得到高速的处理速度。
进而，通过多个量子点13的并行动作，利用冗余结构以及多数逻辑，作为电路总体能够尽可能抑制偏置电荷的影响。
这里，电源电极14例如可利用以往的光刻布线来构成，因此能够更简单地以低成本形成并行结构或者冗余结构。
进而，在信息电极15由量子点构成的情况下，由于信息电极15可以保持电子，因此能够使信息存储在信息电极15自身中，从而不需要对于信息电极15设置存储信息的装置。
其次，说明本发明的信息处理结构体的第2实施形态。
图3至图6示出本发明的信息处理结构体的第2实施形态。图3中，信息处理结构体20由形成在MOSFET11的栅极电极12正上方的多个量子点13；由从上方与各个量子点13接触那样形成在量子点13上的3个第2量子点21a组成的量子点列21；从上方与该量子点列21接触那样形成在量子点列21上的电源电极14；以及对于各个量子点列21两端的第2量子点21a分别从两侧接触那样形成的作为信息电极的量子点22构成。
另外，在与图1所示的信息处理结构体10中构成要素相同的构成要素上标注相同的符号，省略其说明。
上述量子点列21中，在各个第2量子点21a之间构成隧道结，同时，在两端的第2量子点21a与信息电极22之间，而且在第2量子点21a与电源电极14之间，构成电容结。
信息电极22分别设置在量子点列21的两端，同时分别由量子点构成。
这里，图4是根据蒙特卡罗模拟法，把量子点的寄生电容也作为参数，计算该单电子逻辑电路为了进行动作所需要的上述电容器Co的容量范围的图。如图4所示，由于在10-15F级下也能够进行动作，因此作为MOSFET11，能够利用栅极长度10nm级的微细MOSFET。
在这样构成的信息处理结构体20中，一个量子点13与一组量子点列21、一对信息电极22一起，构成图5所示的等效电路。
而且，如图6所示，在上述量子点列21的第2量子点21a(图示的情况下，是中央的量子点21a)上放置电子eM。这可以通过在电源电极14上加入高电压，例如利用福勒·诺德海姆·隧道现象，把电子提供给该量子点21a进行。
另外，在量子点列21的外侧，还可以设置电容耦合的第2电源电极(未图示)，在该第2电源电极上加入高电压，同样利用福勒·诺德海姆·隧道现象，把电子提供到该量子点21a。这种情况下，还可以在该部分上照射光，通过光能的辅助，使电子穿过。
如果这样做，则不需要单独配置用于放置电子的布线图形，而且能够直接使图像数据等的数字图形存储在量子点中。
这里，在两端的信息电极22的电位相等时，由于作用在电子eM上的库仑力对称，因此如图6(B)所示，电子eM在中央的量子点21a稳定。
与此相反，在两个信息电极22的电位不相等时，如图6(C)所示，电子eM脱离中央的量子点21a，移动并稳定在某一个端部的量子点21a(图示的情况是左端的量子点21a)。
由此，根据电子eM是否位于中央的量子点21a，能够判断2个信息电极22的数据是否相等。即，量子点列21成为作为判断点列实现异逻辑。
这样，在量子点列21中，通过电子eM根据2个信息电极22的电位而移动，能够利用位于量子点13的电子eR检测该电子eM。
即，如图5所示，在电子eM位于量子点列21的中央的第2量子点21a时，量子点13的电子eM利用库仑排斥力穿过电容器Co。由此，信息处理结构体20实现比特比较器，即异逻辑(XOR)，与图1的信息处理结构体10的情况相同，通过共用电容器Co、把多个比特比较器连接，在电容器Co中存储对应于汉明距离的个数的电子，能够将其作为MOSFET的漏极电流取出。这种情况下，汉明距离通过电容器Co的稳定状态作为电子的个数来检测，因此能够表示正确的汉明距离。
另外，经过电容结对电子eM存在的量子点13加入偏置电压，通过适当地调整该偏置电压使移动了的电子返回到电容器Co，来进行初始化。
在图3所示的信息处理结构体20中，与量子点列21的中央的第2量子点21a相对，设置量子点13，而也可以如图7所示，对于量子点列21两端的第2量子点21a，设置2个量子点13使得分别相对，在中央的第2量子点21a放置电子eM。这种情况下，2个量子点13与一组量子点列21一对信息电极22一起构成图8所示的等效电路。
如果依据这样的结构，则同样在量子点列21中，通过电子eM根据2个信息电极22的电位而移动，能够利用放置在量子点13的电子eR检测该电子eM。
即，如图8所示，在电子eM不位于量子点列21的中央的第2量子点21a的情况下，任何一方的量子点13的电子eR利用位于与其相对的第2量子点21a的电子eM之间的库仑排斥力穿过电容器Co。由此，通过信息处理结构体20实现比特比较器即实现异非(XNOR)，同样，通过共用电容器Co、连接多个比特比较器，在电容器Co中存储对应于汉明距离的个数的电子，可将其作为MOSFET的漏极电流取出。
其次，说明本发明的信息处理结构体的第3实施形态。
图9至图13示出本发明信息处理结构体的最佳的第3实施形态。
图9中，信息处理结构体30与图3所示的信息处理结构体20相比较，结构上的不同点在于把构成量子点列21的第2量子点21a例如增加到11个，同时，利用由3个量子点31a组成的量子点列31来构成量子点13，进而，量子点列21的中央的第2量子点21a通过电容结(C3)接地。如果通过量子点、量子点间的距离以及量子点与电极间的距离模式地示出该结构，则信息处理结构体30成为图10所示的结构。
如果依据这样结构的信息处理结构体30，则通过适当地设定信息电极22的电位，如图11(A)所示，在量子点列21总体中构成势垒，使得在中央部分电势稍低，在两端电势为最低。
从而，在双方的信息电极22的电位相等时，根据这样的势垒，位于中央的电子滞留在中央而不能够移动。当然，如果温度上升并且经过长时间，通过热能的辅助，即通过热波动，位于中央的电子能够越过两侧的势垒移动到两端的量子点21a。
与此不同，在双方的信息电极22的电位不同时，如图11(B)所示，由于量子点列21的一侧(图示的情况是右侧)的端部附近的势垒最低，并且一直到该处势垒都在降低，因此位于中央的电子可以向右端的量子点21a移动。图12示出对电子存在的量子点的位置与系统总体的能量的关系进行模拟的结果。
这样，在室温附近某个时间范围内观察时，在信息电极22、22的电位相同时，电子位于量子点列的中央的量子点，在信息电极的电位不同时，电子位于量子点列的某一个端部的量子点。
从而，与图3所示的信息处理结构体20的情况相同，通过共用电容器Co，连接多个图9的结构，在作为MOSFET的栅极电容的电容器Co中存储对应于汉明距离的个数的电子，能够把其作为MOSFET的漏极电流取出。
这种情况下，信息处理结构体30通过由多个量子点21a构成量子点列21，能够利用热波动进行概率性的动作，由此，即使在室温下也能够充分地进行动作。
例如，如果把电容器Co的容量取为100aF，隧道电阻取为5MΩ，在10-6秒左右的时间范围内进行观测，则如图13的模拟结果所示那样，在室温(300K)下，能够进行大致正常的XOR动作。
另外，这种情况下由于信息处理结构体30进行概率性的动作，因此虽然没有成为严密的XOR动作，但是通过求适当时间中的平均电位，能够提高动作精度，同时通过积极地利用概率性的动作，还能够进行在现有的CMOS电路中不能够实现的智能处理。
在上述的实施形态中，说明了根据信息电极的电位而移动的电荷载体是电子的情况，但是并不限定于此，作为电荷载体显然也可以是空穴。
另外，本发明对于例示的实施例进行了说明，而在不脱离本发明的宗旨以及范围的情况下，可以进行实施例中的各种变更、省略和添加。从而，本发明并不是限定于上述的实施例，而必须理解为包括根据在权利要求的范围内所述的要素规定的范围及其均等范围。产业上的可用性
如从以上的说明所理解的那样，本发明的信息处理结构体利用包含在MOSFET的栅极电极上形成的10nm至0.3nm级大小的量子点的单电子电路进行并行信息处理，通过把其处理结果作为MOSFET的漏极电流取出，能够利用MOSFET综合各个单电子电路的处理结果进行宏信息处理。从而，能够在一个MOSFET上进行多比特图形的相似性计算。
在第1实施形态中说明的本发明的信息处理结构体能够以简单的结构比较图形的相似性。在第2实施形态中说明的本发明的信息处理结构体与第1实施形态相比较虽然稍稍复杂，但是具有能够把相似性(汉明距离)作为稳定状态的电子的个数明确地定量化的优点。另外，在第3实施形态中说明的本发明的信息处理结构体能够谋求提高动作温度，在室温下也能进行动作。
如以上那样，如果依据本发明，则由于功耗极低、同时显示出极高的集成性，因此通过进行超并行动作可以得到高速的处理速度。进而，根据由多个量子点进行的并行动作，利用冗余结构以及多数逻辑，作为电路总体能够尽可能抑制偏置电荷的影响。从而，本发明的信息处理结构体能够应用在利用图形的相似性进行信息处理的装置或者基于神经网络的智能处理机·学习机，以及联想处理装置等中。
这样，如果依据本发明，则提供在室温下通过单电子动作可以得到高速稳定的动作的基于极其出色的单电子电路的信息处理结构体。

Claims (1)

1.一种确定要进行比较的两个数字图形之间汉明距离的信息处理结构体，其具有一个MOSFET和在该MOSFET的栅极电极的正上方形成的第一组的多个量子点，每个量子点由10nm至0.3nm的微小导电体或者10nm至0.3nm的微小半导体构成，其中，在所述第一组的每个量子点和所述栅极电极之间形成由电子或者空穴构成的电荷载体能够直接穿过的能量势垒；在所述第一组的量子点和所述栅极电极之间移动的这种电荷载体的总数用于表示所述汉明距离的信息，
所述信息处理结构的特征在于其包括：
第二组的量子点构成的多个量子点列，每个量子点列具有所述第二组的至少3个或3个以上的量子点，所述这些量子点布置在相关联的所述第一组的量子点附近，而与所述栅极电极不接触，所述第二组的每个量子点由10nm至0.3nm的微小导电体或者10nm至0.3nm的微小半导体构成；以及
多对信息电极，每对中的所述信息电极分别布置在所述第二组的形成于每个所述量子点列的相对端处的那些量子点附近，其上施加的电位表示信息数据，该信息数据就要进行比较的所述两个数字图形的每个比特而言为电压，其中，在每个所述量子点列中所述第一组的量子点和所述第二组的量子点之间、以及每个这种量子点列中的所述第二组的所述量子点和相应的每对所述信息电极中的每个信息电极之间均设有电容耦合，以防止每个所述电荷载体在它们之间移动；以及，响应于在相应信息电极对中信息电极处确定的相对电位，每个这种量子点列中所述第二组的所述量子点中的电子分布变化使可移动或不可移动的所述电荷载体受所述第一组的所述量子点和所述栅极电极之间的库仑排斥力限制，移动受所述第一组的所述量子点和所述栅极电极之间的库仑排斥力限制的所述电荷载体导致所述MOSFET的栅电容的电位增加，这进而作为所述MOSFET的漏极电流取出，所述汉明距离表示为稳定状态下所述栅电容上来自所述漏极电流的电子数。
CNB2004100685217A 2000-04-28 2001-03-27 信息处理结构体 Expired - Fee Related CN100364106C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000131633A JP4873335B2 (ja) 2000-04-28 2000-04-28 情報処理構造体
JP131633/2000 2000-04-28
JP131633/00 2000-04-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB018011268A Division CN1197167C (zh) 2000-04-28 2001-03-27 信息处理结构体

Publications (2)

Publication Number Publication Date
CN1604336A CN1604336A (zh) 2005-04-06
CN100364106C true CN100364106C (zh) 2008-01-23

Family

ID=18640498

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB018011268A Expired - Fee Related CN1197167C (zh) 2000-04-28 2001-03-27 信息处理结构体
CNB2004100685217A Expired - Fee Related CN100364106C (zh) 2000-04-28 2001-03-27 信息处理结构体
CNB2004100685221A Expired - Fee Related CN100373631C (zh) 2000-04-28 2001-03-27 信息处理结构体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB018011268A Expired - Fee Related CN1197167C (zh) 2000-04-28 2001-03-27 信息处理结构体

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100685221A Expired - Fee Related CN100373631C (zh) 2000-04-28 2001-03-27 信息处理结构体

Country Status (7)

Country Link
US (1) US6661022B2 (zh)
EP (1) EP1198008A4 (zh)
JP (1) JP4873335B2 (zh)
KR (1) KR100524102B1 (zh)
CN (3) CN1197167C (zh)
TW (1) TW508821B (zh)
WO (1) WO2001084634A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020091114A1 (en) 2000-10-04 2002-07-11 Odile Piot-Grosjean Combination of a CB1 receptor antagonist and of sibutramine, the pharmaceutical compositions comprising them and their use in the treatment of obesity
JP3545743B2 (ja) * 2001-12-13 2004-07-21 株式会社東芝 特徴抽出システム及び半導体集積回路装置
JP3974429B2 (ja) * 2002-02-28 2007-09-12 株式会社東芝 乱数発生素子
WO2004010582A1 (ja) * 2002-07-22 2004-01-29 Matsushita Electric Industrial Co., Ltd. 確率的演算素子、その駆動方法及びこれを用いた認識処理装置
US6992899B2 (en) * 2003-03-21 2006-01-31 Intel Corporation Power delivery apparatus, systems, and methods
WO2005020139A1 (en) * 2003-08-20 2005-03-03 Qucor Pty Ltd Buried quantum device
JP4146395B2 (ja) * 2004-06-09 2008-09-10 株式会社東芝 記憶装置
US7397277B2 (en) * 2005-10-17 2008-07-08 Northern Lights Semiconductor Corp. Magnetic transistor circuit with the EXOR function
US7601946B2 (en) * 2006-09-12 2009-10-13 Ravenbrick, Llc Electromagnetic sensor incorporating quantum confinement structures
CN100468748C (zh) * 2006-11-01 2009-03-11 中国科学院半导体研究所 一种具有侧栅结构的硅基单电子记忆存储器及其制作方法
ES2634506T3 (es) 2007-01-24 2017-09-28 Ravenbrick, Llc Filtro óptico de conversión descendente conmutado térmicamente
US8363307B2 (en) 2007-02-28 2013-01-29 Ravenbrick, Llc Multicolor light emitting device incorporating tunable quantum confinement devices
US7936500B2 (en) * 2007-03-02 2011-05-03 Ravenbrick Llc Wavelength-specific optical switch
JP2008288346A (ja) 2007-05-16 2008-11-27 Hiroshima Univ 半導体素子
KR101265393B1 (ko) 2007-07-11 2013-05-20 라벤브릭 엘엘씨 열적 절환식 반사형 광학 셔터
AU2008302125B2 (en) 2007-09-19 2012-01-12 Ravenbrick, Llc Low-emissivity window films and coatings incoporating nanoscale wire grids
US8169685B2 (en) 2007-12-20 2012-05-01 Ravenbrick, Llc Thermally switched absorptive window shutter
KR101302802B1 (ko) 2008-04-23 2013-09-02 라벤브릭 엘엘씨 반사성 및 열반사성 표면의 광택 조절
KR101619292B1 (ko) 2008-06-17 2016-05-10 내셔날 리서치 카운실 오브 캐나다 원자 양자점
US9116302B2 (en) 2008-06-19 2015-08-25 Ravenbrick Llc Optical metapolarizer device
CA2737041C (en) 2008-08-20 2013-10-15 Ravenbrick, Llc Methods for fabricating thermochromic filters
TW201032340A (en) * 2009-02-26 2010-09-01 Nat Applied Res Laboratories A silicon quantum dot near-infrared phototransistor detector
EP2417481B1 (en) 2009-04-10 2016-11-16 Ravenbrick, LLC Thermally switched optical filter incorporating a guest-host architecture
WO2011053853A2 (en) * 2009-10-30 2011-05-05 Ravenbrick Llc Thermochromic filters and stopband filters for use with same
JP5734993B2 (ja) 2009-11-17 2015-06-17 レイブンブリック，エルエルシー 屈折性光学構造を組み込んだ温度応答切換型光学フィルタ
CN103038701B (zh) 2010-03-29 2017-01-18 雷文布里克有限责任公司 聚合物稳定的热致液晶装置
KR101526041B1 (ko) 2010-06-01 2015-06-04 라벤브릭 엘엘씨 다기능 건축 부품
JP5934195B2 (ja) * 2010-06-11 2016-06-15 ティ−タッチ・インターナショナル・ソシエテ・ア・レスポンサビリテ・リミテＴ−Ｔｏｕｃｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓ．ａ．ｒ．ｌ． 情報を取得するための容量性情報担体を備えるシステム
WO2012038434A1 (de) * 2010-09-20 2012-03-29 Printechnologics Gmbh Informationsträger und system zur erfassung von informationen
US20140150860A1 (en) * 2011-05-16 2014-06-05 The Board Of Trustees Of The University Of Illinoi Electronic device from dissipative quantum dots
CA2847185A1 (en) 2011-09-01 2013-03-07 Ravenbrick, Llc Thermotropic optical shutter incorporating coatable polarizers
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US9601630B2 (en) 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
KR102162267B1 (ko) 2013-03-09 2020-10-06 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 논리 연산 소자
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
EP3446342B1 (en) * 2016-04-22 2020-03-25 Oxford University Innovation Limited Coupled quantum dot memristor
JP6985993B2 (ja) * 2018-07-13 2021-12-22 株式会社日立製作所 電子回路およびそれを用いたニューラルネットワークの学習方法
JP2021082130A (ja) * 2019-11-21 2021-05-27 株式会社日立製作所 電子回路、ニューラルネットワーク及びニューラルネットワークの学習方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256547A (ja) * 1997-03-17 1998-09-25 Toshiba Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0441156B1 (en) * 1990-01-23 1996-01-03 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Electron-wave coupled semiconductor switching device
US5677637A (en) * 1992-03-25 1997-10-14 Hitachi, Ltd. Logic device using single electron coulomb blockade techniques
JPH0786615A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 半導体量子ドット装置
US5951711A (en) * 1993-12-30 1999-09-14 Texas Instruments Incorporated Method and device for determining hamming distance between two multi-bit digital words
US5838021A (en) * 1995-12-26 1998-11-17 Ancona; Mario G. Single electron digital circuits
JPH10173181A (ja) * 1996-12-12 1998-06-26 Sony Corp 電子素子
JP3769120B2 (ja) * 1998-05-08 2006-04-19 株式会社東芝 半導体素子
JP3743745B2 (ja) * 1998-08-31 2006-02-08 株式会社東芝 半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256547A (ja) * 1997-03-17 1998-09-25 Toshiba Corp 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Coulomb blockadeelectrometerbasedonsinglecooperpairtunneling. A.B.ZORIN,YU.A.PASHKIN,etal.Applied Superconductivity,Vol.6 No.2006-7-9. 1998 *
Observation of Coulomb-blockadeinafield-effecttransistorwithsilicon nanocrystal floatinggateatroomtemperature. H.Qin,X.Gu, etal.Solid State Communications,No.111. 1999 *

Also Published As

Publication number Publication date
CN1604336A (zh) 2005-04-06
CN1366712A (zh) 2002-08-28
EP1198008A4 (en) 2003-10-01
CN100373631C (zh) 2008-03-05
JP4873335B2 (ja) 2012-02-08
TW508821B (en) 2002-11-01
CN1197167C (zh) 2005-04-13
KR100524102B1 (ko) 2005-10-26
US6661022B2 (en) 2003-12-09
US20020134996A1 (en) 2002-09-26
KR20020025886A (ko) 2002-04-04
CN1604337A (zh) 2005-04-06
EP1198008A1 (en) 2002-04-17
WO2001084634A1 (fr) 2001-11-08
JP2001313386A (ja) 2001-11-09

Similar Documents

Publication Publication Date Title
CN100364106C (zh) 信息处理结构体
US5677637A (en) Logic device using single electron coulomb blockade techniques
US20080149992A1 (en) Storage device with multi-level structure
JP2008288346A (ja) 半導体素子
US5844834A (en) Single-electron memory cell configuration
CN114424346A (zh) 具有用于更长距离的单电子移动的带装置的构件
JP3512185B2 (ja) メモリデバイス
Yu et al. Nonvolatile capacitive synapse: device candidates for charge domain compute-in-memory
US7706171B2 (en) Storage device
KR102419681B1 (ko) 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
US6307422B1 (en) Circuit configuration having single-electron components, a method for its operation and use of the method for addition of binary numbers
US6320447B1 (en) Circuit configuration with single-electron components, and operating method
Khitun et al. Multi-functional edge driven nano-scale cellular automata based on semiconductor tunneling nano-structure with a self-assembled quantum dot layer
JP4602912B2 (ja) ゲインセル・メモリ回路及びその駆動方法
Khalafalla et al. Identifying single-electron charging islands in a two-dimensional network of nanocrystalline silicon grains using Coulomb oscillation fingerprints
US20240069869A1 (en) Multiply-accumulate operation device and neural network
Morie et al. Quantum-dot structures measuring Hamming distance for associative memories
KR0184629B1 (ko) 메모리 셀
Karmakar Three‐state dynamic random‐access memory (DRAM)
JP2586795B2 (ja) 単一電子帯電効果を利用した記憶回路とその製造方法
JP5493219B2 (ja) 半導体素子、論理ゲート、ビットコンパレータ及び確率的連想処理回路
CN117878102A (zh) 用于非二值逻辑的铁电纳米颗粒电容器及操作方法
Goser et al. Single-Electron Transistor (SET)
Takahashi et al. Si nanodot device fabricated by thermal oxidation and their applications
JPH07162044A (ja) 単一電子トンネル素子及びそれを使用した回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20110327