CN100353657C - 差动电流输出装置 - Google Patents

差动电流输出装置 Download PDF

Info

Publication number
CN100353657C
CN100353657C CNB2004100369934A CN200410036993A CN100353657C CN 100353657 C CN100353657 C CN 100353657C CN B2004100369934 A CNB2004100369934 A CN B2004100369934A CN 200410036993 A CN200410036993 A CN 200410036993A CN 100353657 C CN100353657 C CN 100353657C
Authority
CN
China
Prior art keywords
current
transistor
output
circuit
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100369934A
Other languages
English (en)
Other versions
CN1571263A (zh
Inventor
大谷宪司
藤井教夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1571263A publication Critical patent/CN1571263A/zh
Application granted granted Critical
Publication of CN100353657C publication Critical patent/CN100353657C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • H03F3/45094Folded cascode stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/456A scaled replica of a transistor being present in an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45134Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45646Indexing scheme relating to differential amplifiers the LC comprising an extra current source
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45651Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种差动电流输出装置,该装置尽量减少电容器的使用从而减小芯片面积,同时能使输出电流随差动输入电压的变化平缓变化,并且即使电流放大率等晶体管特性随温度发生变化,输出电流特性也基本不受影响稳定运行。从输入到输出的整个电路由差动电路和给定镜像比的电流镜像电路构成,输出电流特性稳定。利用切换电路分离上下的输出晶体管电路,能防止贯通上下输出晶体管电路的电流,即贯通电流的流动。

Description

差动电流输出装置
技术领域
本发明涉及一种用于向负载供给与差动输入电压对应的输出电流的差动电流输出装置
背景技术
电动机等的负载由根据差动输入电压的极性及大小形成的输出电流驱动。这样的电动机有例如风扇驱动用的单相电动机、HDD等的音圈电动机(VCM)、或者VTR、CD-ROM、DVD等的驱动用DC电动机。
在该电动机的驱动中,有些是通过将输入电压与基准值比较,来接通或断开电动机驱动电路的输出晶体管。在该驱动电路中,输出电流的零交点(极性变化点)的前后电流值要发生急剧变化,会发出很大的噪音。在该驱动电路中,为防止同时接通流出侧输出晶体管及流入侧输出晶体管,而流过大电流、所谓贯通电流,必须设计延迟电路。
为避免电流值的急剧变化,使输出电流在零交点前后平缓变化,使用运算放大器及输出电流控制的功率放大器电路等驱动电路(例如,参照非专利文献1)。
在现有的采用运算放大器的驱动电路中,电路的构成复杂,并且需要相位补偿用等的电容器。该驱动电路中通常装入IC芯片。需要很大面积的IC芯片才能形成相位补偿用等的电容器,IC芯片变得很大。这是成本增加的主要原因。
非专利文献1:铃木雅臣著「修订本晶体管电路的设计」、第13版、CQ出版株式会社、1998年7月1日、P.315、图27。
发明内容
本发明的目的在于提供一种简化电路结构并尽量减少电容器的使用从而减小芯片面积,同时输出电流能随差动输出电压的变化平缓变化的差动电流输出装置。
本发明的目的还在于提供一种即使电流放大率等晶体管特性随温度而发生变化,输出电流的特性基本不受影响能稳定工作的差动电流输出装置。
本发明之一的差动电流输出装置,包括:差动输入电路10,其包含流动第1恒定电流I0的第1恒定电流源Q17、将输入的输入电压Vin差动放大而分配第1恒定电流I0进行动作的第1差动放大用晶体管Q15以及第2差动放大用晶体管Q16、产生与上述在第1差动放大用晶体管Q15中流动的第1电流I1成比例的第1镜像源电压i的第1电流镜像源晶体管Q11、产生与在上述第2差动放大用晶体管Q16中流动的第2电流I2成比例的第2镜像源电压ii的第2电流镜像源晶体管Q13;
电流减法运算电路20,其包含接收上述第1镜像源电压i流动上述第1电流I1的第1给定镜像比倍、即m倍的第1镜像电流m·I1的第1镜像前端晶体管Q22、接收上述第2镜像源电压ii流动上述第2电流I2的第1给定镜像比倍、即m倍的第2镜像电流m·I2的第2镜像前端晶体管Q21,输出与上述第1镜像电流m·I1与第2镜像电流m·I2之间的差电流m·I1-m·I2对应的电流;
切换电路30,其根据上述差电流m·I1-m·I2的极性,切换与上述差电流m·I1-m·I2的大小对应的电流输出指令信号的供给对象;
电流输出电路40,其包含供给上述电流输出指令信号而动作的第3镜像源晶体管、和流动与在该第3镜像源晶体管中流动的电流对应的第2给定镜像比倍、即n倍的输出电流的第3镜像前端晶体管,具有多个输出晶体管电路40-1~40-4,向负载70供给与上述电流指令信号的极性及大小对应的正方向或负方向的输出电流Iout。
本发明之二的差动电流输出装置,是在本发明之一所述的差动电流输出装置中,具有用于控制上述第1恒定电流源Q17的电流值I0的电流值设定电路60。
本发明之三的差动电流输出装置,是在本发明之一所述的差动电流输出装置中,上述电流减法运算电路20,将流动上述第1镜像电流m·I1的上述第1镜像前端晶体管Q22和流动第2恒定电流m·I0/2的第2恒定电流源串联连接Q24,从该连接点输出与上述差电流m·I1-m·I2对应的第1差电流,
将流动上述第2镜像电流m·I2的上述第2镜像前端晶体管Q21和流动第2恒定电流m·I0/2的第3恒定电流源Q23串联连接,从该连接点输出与上述第1差电流m·I1-m·I2反极性的第2差电流m·I2-m·I1。
本发明之四的差动电流输出装置,是在本发明之三所述的差动电流输出装置中,具有用于同时、同比率控制上述第1恒定电流源Q17、上述第2恒定电流源Q24及上述第3恒定电流源Q23的各电流值的电流值设定电路60。
本发明之五的差动电流输出装置,是在本发明之一所述的差动电流输出装置中,上述电流减法运算电路20A,将流动上述第1镜像电流m·I1的上述第1镜像前端晶体管Q21a、和流动与上述第2镜像源电压ii对应的上述第2电流I2的第1给定镜像比倍、即m倍的电流m·I2的第1减法用晶体管Q24a串联连接,从该连接点输出与上述差电流m·I1-m·I2对应的第1差电流,
将流动上述第2镜像电流m·I2的上述第2镜像前端晶体管Q26a、和流动与上述第1镜像源电压i对应的上述第1电流I1的第1给定镜像比倍、即m倍的电流m·I1的第2减法用晶体管Q29a串联连接,从该连接点输出与上述第1差电流m·I1-m·I2反极性的第2差电流m·I2-m·I1。
本发明之六的差动电流输出装置,是在本发明之一到之五中任一项所述的差动电流输出装置中,上述切换电路30,具有:上述差电流m·I1-m·I2为负极性时分别输出根据该差电流进行控制的电流输出指令信号的第1切换用晶体管电路Q32及第2切换用晶体管电路Q33、上述差电流m·I1-m·I2为正极性时分别输出根据该差电流进行控制的电流输出指令信号的第3切换用晶体管电路Q31及第4切换用晶体管电路Q34;
上述电流输出电路40,具有:用于流动与来自上述第1切换用晶体管电路Q32的电流输出指令信号vii对应的输出电流的第1输出晶体管电路40-1、用于流动与来自上述第2切换用晶体管电路Q33的电流输出指令信号vii对应的输出电流的第2输出晶体管电路40-2、用于流动与来自上述第3切换用晶体管电路Q31的电流输出指令信号vi对应的输出电流的第3输出晶体管电路40-3、用于流动与来自上述第4切换用晶体管电路Q34的电流输出指令信号ix对应的输出电流的第4输出晶体管电路40-4,形成让上述第1输出晶体管电路40-1的输出电流向外部负载流出,让上述第2输出晶体管电路40-2的输出电流从外部负载流入的第1负载电流路径,同时形成让上述第3输出晶体管电路40-3的输出电流向上述外部负载流出,让上述第4输出晶体管电路40-4的输出电流从上述外部负载流入,与上述第1负载电流路径相反方向的第2负载电流路径。
本发明之七的差动电流输出装置,是在本发明之六所述的差动电流输出装置中,上述第1~第4输出晶体管电路40-1~40-4具有由来自上述切换电路30的各个电流输出指令信号控制的镜像源晶体管和流动第2给定镜像比倍、即n倍电流的镜像前端晶体管。
本发明之八的差动电流输出装置,是在本发明之六所述的差动电流输出装置中,上述第1及第3输出晶体管电路40-1、40-3具有由来自上述切换电路30的各个电流输出指令信号vii、vi控制的镜像源晶体管和流动第2给定镜像比倍、即n倍电流的镜像前端晶体管;
上述第2及第4输出晶体管电路40-2、40-4具有由来自上述切换电路30的各个电流输出指令信号viii、ix控制的镜像源晶体管和流动第3给定镜像比倍、即n×α倍电流的镜像前端晶体管,其中α是1以外的任意系数。
本发明之九的差动电流输出装置,是在本发明之六所述的差动电流输出装置中,上述第1~第4输出晶体管电路40-1~40-4具有由来自上述切换电路30的各个电流输出指令信号控制的第4给定镜像比q的电流镜像电路、和由该第4给定镜像比q的电流镜像电路的输出侧电流控制的第5给定镜像比p的电流镜像电路。
本发明之十的差动电流输出装置,包括:差动输入电路,其包含根据差动输入的输入电压而输出第1镜像源电压的第1电流镜像源晶体管、和输出第2镜像源电压的第2电流镜像源晶体管;电流减法运算电路,其输出与接收上述第1镜像源电压后而从第1镜像前端晶体管产生的第1镜像电流、和接收上述第2镜像源电压后而从第2镜像前端晶体管产生的第2镜像电流之间的差电流对应的电流;切换电路,其根据上述差电流的极性,切换与上述差电流的大小对应的电流输出指令信号的供给对象;电流输出电路,其具有多个输出晶体管电路,向负载供给与上述电流指令信号的极性及大小对应的正方向或负方向的输出电流,上述多个输出晶体管电路包含供给上述电流输出指令信号而动作的第3镜像源晶体管、和与在该第3镜像源晶体管中流动的电流对应的第3镜像前端晶体管。
附图说明:
图1表示有关本发明第1实施方式的差动电流输出装置的构成图。
图2表示图1的差动电流输出装置的动作的说明图。
图3表示在有关本发明第2实施方式的差动电流输出装置中,减法运算电路的另一构成图。
图4表示在有关本发明第3实施方式的差动电流输出装置中,电流输出电路的另一构成图。
图5表示在有关本发明第4实施方式的差动电流输出装置中,电流输出电路的另一构成图。
图中:10-差动输入电路,20、20A-电流减法运算,30-切换电路,40、40A、40B-电流输出电路,40-1~40-4-输出晶体管电路,60-电流值设定电路,70-负载,
m、n、p、q-电流镜像比,Vin-输入电压,Iout-负载电流(差动输出电流)。
具体实施方式
下面,参照附图说明本发明的差动电流输出装置的实施方式。图1是本发明第1实施方式中差动电流输出装置的构成图、图2是图1中差动电流输出装置的动作的说明图。
在图1中,输入电压Vin被输入到差动输入电路10。NPN型双极晶体管(以下称作NPN晶体管)Q17和电阻R15串联连接,形成第1恒定电流源。该第1恒定电流源依据电流值设定信号iii流出第1恒定电流I0。在该第1恒定电流源上,共同连接第1差动放大用NPN晶体管Q15的发射极和第2差动放大用NPN晶体管Q16的发射极。在这些晶体管Q15、Q16的两个基极之间施加输入电压Vin。这些晶体管Q15、Q16差动放大输入电压Vin,分配第1恒定电流I0。这样,在NPN晶体管Q15中流动第1电流I1、在NPN晶体管Q16中流动第2电流I2。
NPN晶体管Q15的集电极和电源Vcc之间,作为第1镜像源晶体管的PNP型双极晶体管(以下称作PNP晶体管)Q11和电阻R11串联连接。设置其发射极和PNP晶体管Q11的基极连接、其基极和PNP晶体管Q11的集电极连接并且其集电极接地的PNP晶体管Q12、和在PNP晶体管Q11的基极和电源Vcc之间连接的电阻R12。
这样,第1电流I1在PNP晶体管Q11和电阻R11构成的串联电路中流动。并且,在PNP晶体管Q11的基极上产生与第1电流I1成比例的第1镜像源电压i。以下,电压如没有特别说明是指与接地电位之间的电压。
NPN晶体管Q16的集电极和电源Vcc之间,作为第2镜像源晶体管的PNP型双极晶体管Q13和电阻R13串联。设置其发射极和PNP晶体管Q13的基极连接、其基极和PNP晶体管Q13的集电极连接并且其集电极接地的PNP晶体管Q14、和在PNP晶体管Q13的基极和电源Vcc之间连接的电阻R14。这样,第2电流I2在PNP晶体管Q13和电阻R13构成的串联电路中流动。并且,在PNP晶体管Q13的基极上产生与第2电流I2成比例的第2镜像源电压ii。
在电流减法运算电路20中,电阻R22、作为第1镜像前端晶体管接收第1镜像源电压i流动第1电流I1的第1给定镜像比m倍的第1镜像电流m·I1的PNP晶体管Q22、作为第2恒定电流源流动第2恒定电流m·I0/2的NPN晶体管Q24、电阻R24串联连接。从PNP晶体管Q22和NPN晶体管Q24的连接点输出对应第1差电流m·I1-m·I2的电流v。第1给定镜像比m可以设定为任意值。
此外,电阻R21、作为第2镜像前端晶体管接收第2镜像源电压ii流动第2电流I2的第1给定镜像比m倍的第2镜像电流m·I2的PNP晶体管Q21、作为第3恒定电流源流动第2恒定电流m·I0/2的NPN晶体管Q23、电阻R23串联连接。从PNP晶体管Q21和NPN晶体管Q23的连接点输出与第1差电流反极性的对应第2差电流m·I2-m·I1的电流iv。
NPN晶体管Q23及NPN晶体管Q24具有NPN晶体管Q17的m/2倍的电流比。通过让向NPN晶体管Q23、NPN晶体管Q24及NPN晶体管Q17基极供给的电压iii依据电流值设定电路60而变化,从而能同时、同比率分别控制恒定电流I0、m·I0/2。
该电流值设定电路60由:在电源电压Vcc与地之间连接的可变恒定电流源I61、NPN晶体管Q61、其发射极与NPN晶体管Q61的基极连接,其基极与NPN晶体管Q61的集电极连接,其集电极与电源电压Vcc连接的NPN晶体管Q62所构成。NPN晶体管Q61的基极与NPN晶体管Q23、NPN晶体管Q24及NPN晶体管Q17的各基极连接。根据改变可变恒定电流源I61电流值来控制NPN晶体管Q61的基极电压。通过控制成为电流镜像构成的NPN晶体管Q23、NPN晶体管Q24及NPN晶体管Q17的基极电压iii、从而控制各恒定电流。
切换电路30包括:作为第1切换晶体管的NPN晶体管Q32、作为第2切换晶体管的PNP晶体管Q33、作为第3切换晶体管的NPN晶体管Q31、作为第4切换晶体管的PNP晶体管Q34、让分压点成为给定分压电压而对电源电压Vcc进行分压的分压电阻R31、R32。该分压电压与当第1差电流m·I1-m·I2(及第2差电流m·I2-m·I1)为零时的电流减法运算电路20的输出端电压相等即可。
第1~第4切换晶体管Q32、Q33、Q31、Q34的基极连接在分压点。向第1及第4切换晶体管Q32、Q34的发射极供给与第1差电流m·I1-m·I2对应的电流v。并且,向第2及第3切换晶体管Q33、Q31的发射极供给与第2差电流m·I2-m·I1对应的电流iv。
第1~第4切换晶体管Q32、Q33、Q31、Q34分别输出与电流v、电流iv的极性和大小对应的第1~第4电流输出指令信号(即电流值)vi~ix。
电流输出电路40包括:用于流动与来自第1切换用NPN晶体管Q32的电流输出指令信号vii对应的输出电流的第1输出晶体管电路40-1、用于流动与来自第2切换用PNP晶体管Q33的电流输出指令信号viii对应的输出电流的第2输出晶体管电路40-2、用于流动与来自第3切换用MPN晶体管Q31的电流输出指令信号vi对应的输出电流的第3输出晶体管电路40-3、和用于流动与来自第4切换用PNP晶体管Q34的电流输出指令信号ix对应的输出电流的第4输出晶体管电路40-4。
第1输出晶体管电路40-1中,NPN晶体管Q32的集电极和电源电压Vdd之间连接了作为第3镜像源晶体管的PNP晶体管Q44。设置了其发射极与PNP晶体管Q44的基极连接、其基极与PNP晶体管Q44的集电极连接、其集电极接地的PNP晶体管Q45、和在PNP晶体管Q44的基极和电源电压Vdd之间连接的电阻R42。
这样,电流输出指令信号vii经由PNP晶体管Q44流动。并且,在PNP晶体管Q44的基极上产生与电流输出指令信号vii成比例的第3镜像源电压。接收该第3镜像源电压,在作为第3镜像前端晶体管的PNP晶体管Q46中,电流输出指令信号vii的第2给定镜像比n倍的第3镜像电流n·vii作为负载电流(差动输出电流)Iout流出到负载70。第2给定镜像比n可以设定为任意值。通常把n设定为大于或等于1。
第2输出晶体管电路40-2中,在PNP晶体管Q33的集电极和地之间连接了作为第3镜像源晶体管的NPN晶体管Q51。设置其发射极与NPN晶体管Q51的基极连接、其基极与NPN晶体管Q51的集电极连接、其集电极与电源电压Vdd连接的NPN晶体管Q52、和在NPN晶体管Q51的基极和地之间连接的电阻R51。
电流输出指令信号viii经由NPN晶体管Q51流动。并且,在NPN晶体管Q51的基极上产生与电流输出指令信号viii成比例的第3镜像源电压。接收该第3镜像源电压、在作为第3镜像前端晶体管的NPN晶体管Q53中,电流输出指令信号viii的第2给定镜像比n倍的第3镜像电流n·viii作为负载电流Iout从负载70流入。
第3输出晶体管电路40-3,由各PNP晶体管Q41、Q42、Q43、电阻R41构成,与第1输出晶体管电路40-1的结构相同。PNP晶体管Q43中,电流输出指令信号vi的第2给定镜像比n倍的第3镜像电流n·vi作为负载电流Iout流出到负载70。
第4输出晶体管电路40-4,由各NPN晶体管Q54、Q55、Q56、电阻R52构成,与第2输出晶体管电路40-2的结构相同。在NPN晶体管Q56中,电流输出指令信号ix的第2给定镜像比n倍的第3镜像电流n·ix作为负载电流Iout从负载70流入。
这样,形成第1输出晶体管电路40-1的输出电流n·vii流出到负载70、第2输出晶体管电路40-2的输出电流n·viii从负载70流入的第1负载电流路径。并且,形成第3输出晶体管电路40-3的输出电流n·vi流出到负载70、第4输出晶体管电路40-4的输出电流n·ix从负载70流入的相反方向的第2负载电流路径。
参照图2说明图1中差动电流输出装置的动作。
根据电流值设定电路60设定第1恒定电流I0的给定值。此时,第2恒定电流根据m/2倍的电流比,变为m·I0/2。
输入电压Vin在图2的时间t1为零时,第1电流I1和第2电流I2相等、第1镜像电流m·I1与第2镜像电流m·I2同时为m·I0/2。因此,由于差电流iv、v是零,电流输出指令信号vi~ix全部为零,没有负载电流Iout流动。
输入电压Vin在图2的期间T1时,当差动输入电路10的(+)输入端子为正,(-)输入端子为负时,根据输入电压Vin的大小,第1电流I1变大、第2电流I2变小。第1电流I1、第2电流I2根据第1镜像比m正确变换。既第1镜像电流m·I1、第2镜像电流m·I2成为m·I1>m·I2。此时的差电流v是m·I1-m·I0/2,所以根据(m·I1-m·I2)/2流出。并且差电流iv是m·I2-m·I0/2,根据(m·I2-m·I1)/2流入。既大小相等、方向相反。
差电流iv控制第3切换晶体管Q31的导通,电流输出指令信号vi由第3输出晶体管电路40-3供给。另一方面,差电流v控制第4切换晶体管Q34的导通,电流输出指令信号ix由第4输出晶体管电路40-4供给。
这样,来自第3输出晶体管电路40-3的PNP晶体管Q43的电流n·vi作为正极性的负载电流Iout流出到负载70。来自第4输出晶体管电路40-4的NPN晶体管Q56的电流n·ix作为负载电流Iout从负载70流入。这些流出、流入的电流值相等。
输入电压Vin在图2的期间T2时,当差动输入电路10的(-)输入端子为正,(+)输入端子为负时,根据输入电压Vin的大小,第2电流I2变大、第1电流I1变小。此时,第1镜像电流m·I1、第2镜像电流m·I2变为m·I1<m·I2。因为差电流v是m·I1-m·I0/2,所以根据(m·I1-m·I2)/2流入。并且因为差电流iv是m·I2-m·I0/2,根据(m·I2-m·I1)/2流出。既大小相等、方向相反。
差电流v控制第1切换晶体管Q32的导通,电流输出指令信号vii由第1输出晶体管电路40-1供给。另一方面,差电流iv控制第2切换晶体管Q33的导通,电流输出指令信号viii由第2输出晶体管电路40-2供给。
这样,输出晶体管电路40-1的PNP晶体管Q46中的电流n·vii作为负极性的负载电流Iout流出到负载70。并且,输出晶体管电路40-2的NPN晶体管Q53的电流n·viii作为负载电流Iout从负载70流入。这些流出、流入电流值相等。图2中举例说明了负载电流Iout在给定电流值饱和时的情况,当然,也可以是不饱和时的电流值。
在这样的切换电路30中,根据差电流v及差电流iv的方向,切换成被作为流出方的第1切换晶体管Q32及作为流入方的第2切换晶体管Q33导通控制、或被作为流出方的第3切换晶体管Q31及作为流入方的第4切换晶体管Q34导通控制。即,上下分离被自动切换控制。
以下,说明当从图2的期间TI移动到期间T2时,输入电压Vin从正变为零再变为负时的动作情况(例如,图2的时间t2)。
在期间TI时,差电流iv控制第3切换晶体管Q31的导通,电流输出指令信号vi由第3输出晶体管电路40-3供给。同时,差电流v控制第4切换晶体管Q34的导通,电流输出指令信号ix由第4输出晶体管电路40-4供给。
差电流iv及差电流v通过差动输入电路10及电流减法运算电路20的作用,正确分配输入电压Vin的极性及大小。随着输入电压Vin从正变为0、差电流iv及差电流v的极性和大小也发生变化。当输入电压Vin变为0时差电流iv及差电流v也变为0。
到期间T2后,随着输入电压Vin从0变为负方向、差电流iv及差电流v与之前在期间TI时相比,极性变为相反、大小发生变化。
对应差电流v及差电流iv的方向及大小、切换电路30的上下分离被自动切换控制。依据切换控制的结果、从输出晶体管回路40-1~40-4流出或流入的电流被平缓地控制。即、对应输入电压Vin的负载电流Iout差动供给、负载电流Iout变为零的前后输出电流的波形能变得平缓。由于设计了切换电路30切换流出电流和流入电流,所以不会在电流输出电流40上·下(流出侧、流入侧)的输出晶体管中同时流动电流,从而能够防止大电流(贯通电流)对输出晶体管的破坏。
对于输入电压Vin的负载电流Iout的大小、即作为差动电流输出装置的放大率,可以通过变动电流值设定电路60的可变恒定电流源I61的电流值任意改变。即通过同时、同比率控制差动输入电路10及电流减法运算电路20的恒定电流m·I0/2,能容易进行调整。
图3表示本发明的差动电流输出装置的第2实施方式、减法运算电路的另一构成例的图。
在图3中,电流减法运算电路20A由电阻R22a、作为第1镜像前端晶体管接收第1镜像源电压i,流动第1电流I1的第1给定镜像比m倍的第1镜像电流m·I1的PNP晶体管Q21a、作为第1减法用晶体管流动第2电流I2的第1给定镜像比m倍的第2镜像电流m·I2的NPN晶体管Q24a串联连接。
为得到NPN晶体管Q24a的第2镜像电流m·I2,需要如下构成电路。即,设置:电阻R21a;接收第2镜像源电压ii流动第2电流I2的第1给定镜像比m倍的第2镜像电流m·I2的PNP晶体管Q20a;使PNP晶体管Q20a的电流m·I2凭借电流镜像构成流入到NPN晶体管Q24a的由NPN晶体管Q22a、NPN晶体管Q23a构成的电流镜像用晶体管电路。
这样,从PNP晶体管Q21a和NPN晶体管Q24a的连接点输出第1差电流m·I1-m·I2的电流v。
差动电流输出装置20A由电阻R24a、作为第2镜像前端晶体管接收第2镜像源电压ii流动第2电流I2的第1给定镜像比m倍的第2镜像电流m·I2的NPN晶体管Q26a、作为第2减法用晶体管流动第1电流I1的第1给定镜像比m倍的第1镜像电流m·I1的NPN晶体管Q29a串联连接。
为得到NPN晶体管Q29a的第1镜像电流m·I1,需要如下构成电路。即,设置:电阻R23a;接收第1镜像源电压i流动第1电流I1的第1给定镜像比m倍的第1镜像电流m·I1的PNP晶体管Q25a;使PNP晶体管Q25a的电流m·I1凭借电流镜像构成流入到NPN晶体管Q29a的由NPN晶体管Q27a、NPN晶体管Q28a构成的电流镜像用晶体管电路。
这样,从PNP晶体管Q26a和NPN晶体管Q29a的连接点输出第2差电流m·I2-m·I1的电流iv。
图3的电流减法运算电路20A与图1的电流减法运算电路20作用相同。电流减法运算电路20A中,第1差电流m·I1-m·I2的电流v及第2差电流m·I2-m·I1的电流iv是由第1镜像源电压i、第2镜像源电压ii根据同一结构的晶体管电路形成。因此,在电流减法运算电路20A中,能排除图1的第2恒定电流中可能存在的误差,得到更加准确的第1差电流和第2差电流。
图4表示本发明的差动电流输出装置的第3实施方式、电流输出电路的另一构成例的图。
在图4中,电流输出电路40A的第1~第4输出晶体管电路40-1~40-4的电路结构与图1的电流输出电路40相同。但是,不同点是流动作为流入侧的第2输出晶体管电路40-2的输出电流的NPN晶体管Q53a及流动作为流入侧的第4输出晶体管电路40-4的输出电流NPN晶体管Q56a的电流镜像比是n×α。一般来说,此系数α可以是1以外的任意系数。
假定此系数α比1大,是1.5时的情况。例如在第1负载电流路径中,使第1输出晶体管电路40-1的输出电流n·vii流出到负载70、使第2输出晶体管电路40-2的输出电流n·α·vii从外部负载70流入。在此第1负载电流路径中,负载电流Iout变为较小的输出电流n·vii。
另一方面,在第2输出晶体管电路40-2中,为流动更大的输出电流n·α·viii,NPN晶体管Q53a被导通控制。此导通度比第1输出晶体管电路40-1的PNP晶体管Q46a的导通度高。其结果,NPN晶体管Q53a的集电极电压只是导通电阻的电压降低,变得极低。当电压降得很低时,可以视作接地电位。
依据第3输出晶体管电路40-3和第4输出晶体管电路40-4形成的第2负载电流路径的负载电流也同样如此,即,NPN晶体管Q56a的集电极电压只是导通电阻的电压降低,变得极低。
其结果,施加到负载70的负载电压成为接地电位基准。例如,即使第1输出晶体管电路40-1和第2输出晶体管电路40-2的阻抗平衡被破坏,以接地电位为基准的电压施加到负载70,能得到稳定的输出电压波形。另外,即使第3输出晶体管电路40-3和第4输出晶体管电路40-4的阻抗平衡被破坏,也同样能得到稳定的输出电压波形。
此系数α也可以比1小。此时,以电源电压Vdd为基准的电压施加到负载70。也能得到稳定的输出电压波形。此系数α在实际的电路中,根据电路结构等的点,可以适当设定为1.1<α<1.5(或者其倒数)。
图5表示在有关本发明第4实施方式的差动电流输出装置中,电流输出电路的另一构成例的图。
在图5的电流输出电路40B中,第1~第4输出晶体管电路40-1~40-4设置了由来自切换电路30的电流输出指令信号vi、vii、viii、ix分别控制的第4给定镜像比q的电流镜像电路、由第4给定镜像比q的电流镜像电路的输出侧电流控制的第5给定镜像比p的电流镜像电路。即,图1的电流输出电路40的电流镜像比n根据第4给定镜像比q与第5给定镜像比p的积(n=q×p)得到。
从第1输出晶体管电路40-1来看,在电源电压Vdd和电流输出指令信号vii之间,连接了作为第3镜像源晶体管的PNP晶体管Q45b。设置其发射极与PNP晶体管Q45b的基极连接、其基极与PNP晶体管Q45b的集电极连接、其集电极接地的PNP晶体管Q46b、和在PNP晶体管Q45b的基极和电源电压Vcc之间连接的电阻R42b。
这样,电流输出指令信号vii经由PNP晶体管Q45b流动。并且,在PNP晶体管Q45b的基极上产生与电流输出指令信号vii成比例的第3镜像源电压。在接收第3镜像源电压、作为第3镜像前端晶体管的PNP晶体管Q47b中,流动电流输出指令信号vii的第4给定镜像比q倍的第3镜像电流q·vii。第3镜像电流q·vii在由NPN晶体管Q48b和作为输出晶体管的第5给定镜像比p的NPN晶体管Q49b构成的晶体管电路中流动。电流vii·q·p作为负载电流Iout流出到负载70。其它的第2~4输出晶体管电路40-2~40-4也与此相同。
可以根据q×p=n选择镜像比q及镜像比p,在图1中,当镜像比n有必要变大时,可以减少使用的晶体管的个数或减小每个晶体管面积。从而能减小全部芯片的面积。例如,当n=100时,使q=10、p=10,得到相同的电流镜像比。
以上的各实施方式中,作为晶体管、虽然对使用双极晶体管的使用情况进行了说明,用MOSFET等的场效应型晶体管也能同样构成。
根据本发明,不使用运算放大器、减少了电容器的使用,所以能简化电路、减少芯片面积。
因为输出电流能正确地随输入电压变化,平缓地进行输出电流的零交点的切换,所以能抑制噪音。
使用切换电路分离上下的输出晶体管电路,因此不会有贯通上下输出晶体管电路的电流(即贯通电流)流动,能防止对输出晶体管电路的破坏、减少损失。
通过控制差动输入电路的共用发射极电流值(即,恒定电流值),能控制输出晶体管电路的电流值,所以能容易调整输出电流的大小。
从输入到输出的整个电路由差动电路和给定镜像比的电流镜像电路构成,因此,即使晶体管的电流放大率hfe等特性发生变化,也基本上不影响输出电流特性。

Claims (10)

1、一种差动电流输出装置,其特征在于,包括:
差动输入电路,其包含流动第1恒定电流的第1恒定电流源、将输入的输入电压差动放大而分配所述第1恒定电流进行动作的第1差动放大用晶体管以及第2差动放大用晶体管、产生与在所述第1差动放大用晶体管中流动的第1电流成比例的第1镜像源电压的第1电流镜像源晶体管、产生与在所述第2差动放大用晶体管中流动的第2电流成比例的第2镜像源电压的第2电流镜像源晶体管;
电流减法运算电路,其包含接收所述第1镜像源电压后让所述第1电流的第1给定镜像比倍、即m倍的第1镜像电流流动的第1镜像前端晶体管、和接收所述第2镜像源电压后让所述第2电流的第1给定镜像比倍、即m倍的第2镜像电流流动的第2镜像前端晶体管,输出对应于所述第1镜像电流与所述第2镜像电流之间的差电流的电流;
切换电路,其根据所述差电流的极性,切换与所述差电流的大小对应的电流输出指令信号的供给对象;
电流输出电路,其具有多个输出晶体管电路,向负载供给与所述电流指令信号的极性及大小对应的正方向或负方向的输出电流,所述多个输出晶体管电路分别包含供给所述电流输出指令信号而动作的第3镜像源晶体管、和流动与在该第3镜像源晶体管中流动的电流对应的第2给定镜像比倍、即n倍的输出电流的第3镜像前端晶体管。
2、根据权利要求1所述的差动电流输出装置,其特征在于,具有用于控制所述第1恒定电流源的电流值的电流值设定电路。
3、根据权利要求1所述的差动电流输出装置,其特征在于,所述电流减法运算电路,将流动所述第1镜像电流的所述第1镜像前端晶体管和流动第2恒定电流的第2恒定电流源串联连接,从该连接点输出与所述差电流对应的第1差电流,
将流动所述第2镜像电流的所述第2镜像前端晶体管和流动第2恒定电流的第3恒定电流源串联连接,从该连接点输出与所述第1差电流反极性的第2差电流。
4、根据权利要求3所述的差动电流输出装置,其特征在于,具有用于同时、同比率控制所述第1恒定电流源、所述第2恒定电流源及所述第3恒定电流源的各电流值的电流值设定电路。
5、根据权利要求1所述的差动电流输出装置,其特征在于,所述电流减法运算电路,将流动所述第1镜像电流的所述第1镜像前端晶体管、和流动与所述第2镜像源电压对应的所述第2电流的第1给定镜像比倍、即m倍的电流的第1减法用晶体管串联连接,从该连接点输出与所述差电流对应的第1差电流,
将流动所述第2镜像电流的所述第2镜像前端晶体管、和流动与所述第1镜像源电压对应的所述第1电流的第1给定镜像比倍、即m倍的电流的第2减法用晶体管串联连接,从该连接点输出与所述第1差电流反极性的第2差电流。
6、根据权利要求1~5中任一项所述的差动电流输出装置,其特征在于,
所述切换电路,具有:所述差电流为负极性时分别输出根据该差电流进行控制的电流输出指令信号的第1切换用晶体管电路及第2切换用晶体管电路、所述差电流为正极性时分别输出根据该差电流进行控制的电流输出指令信号的第3切换用晶体管电路及第4切换用晶体管电路;
所述电流输出电路,具有:用于流动与来自所述第1切换用晶体管电路的电流输出指令信号对应的输出电流的第1输出晶体管电路、用于流动与来自所述第2切换用晶体管电路的电流输出指令信号对应的输出电流的第2输出晶体管电路、用于流动与来自所述第3切换用晶体管电路的电流输出指令信号对应的输出电流的第3输出晶体管电路、用于流动与来自所述第4切换用晶体管电路的电流输出指令信号对应的输出电流的第4输出晶体管电路,形成让所述第1输出晶体管电路的输出电流向外部负载流出,让所述第2输出晶体管电路的输出电流从所述外部负载流入的第1负载电流路径,同时形成让所述第3输出晶体管电路的输出电流向所述外部负载流出,让所述第4输出晶体管电路的输出电流从所述外部负载流入,并与所述第1负载电流路径相反方向的第2负载电流路径。
7、根据权利要求6所述的差动电流输出装置,其特征在于,所述第1~第4输出晶体管电路具有由来自所述切换电路的各个电流输出指令信号控制的镜像源晶体管和流动第2给定镜像比倍、即n倍电流的镜像前端晶体管。
8、根据权利要求6所述的差动电流输出装置,其特征在于,所述第1及第3输出晶体管电路具有由来自所述切换电路的各个电流输出指令信号控制的镜像源晶体管和流动第2给定镜像比倍、即n倍电流的镜像前端晶体管;
所述第2及第4输出晶体管电路具有由来自所述切换电路的各个电流输出指令信号控制的镜像源晶体管和流动第3给定镜像比倍、即n×α倍电流的镜像前端晶体管,其中α是1以外的任意系数。
9、根据权利要求6所述的差动电流输出装置,其特征在于,所述第1~第4输出晶体管电路具有由来自所述切换电路的各个电流输出指令信号控制的第4给定镜像比q的电流镜像电路、和由该第4给定镜像比q的电流镜像电路的输出侧电流控制的第5给定镜像比p的电流镜像电路。
10、一种差动电流输出装置,其特征在于,包括:
差动输入电路,其包含根据差动输入的输入电压而输出第1镜像源电压的第1电流镜像源晶体管、和输出第2镜像源电压的第2电流镜像源晶体管;
电流减法运算电路,其输出与接收所述第1镜像源电压后而从第1镜像前端晶体管产生的第1镜像电流、和接收所述第2镜像源电压后而从第2镜像前端晶体管产生的第2镜像电流之间的差电流对应的电流;
切换电路,其根据所述差电流的极性,切换与所述差电流的大小对应的电流输出指令信号的供给对象;
电流输出电路,其具有多个输出晶体管电路,向负载供给与所述电流指令信号的极性及大小对应的正方向或负方向的输出电流,所述多个输出晶体管电路包含供给所述电流输出指令信号而动作的第3镜像源晶体管、和与在该第3镜像源晶体管中流动的电流对应的第3镜像前端晶体管。
CNB2004100369934A 2003-04-25 2004-04-26 差动电流输出装置 Expired - Fee Related CN100353657C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003121152A JP3761089B2 (ja) 2003-04-25 2003-04-25 差動電流出力装置
JP2003121152 2003-04-25

Publications (2)

Publication Number Publication Date
CN1571263A CN1571263A (zh) 2005-01-26
CN100353657C true CN100353657C (zh) 2007-12-05

Family

ID=33410031

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100369934A Expired - Fee Related CN100353657C (zh) 2003-04-25 2004-04-26 差动电流输出装置

Country Status (5)

Country Link
US (2) US6977535B2 (zh)
JP (1) JP3761089B2 (zh)
KR (1) KR20040093031A (zh)
CN (1) CN100353657C (zh)
TW (1) TW200507434A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761089B2 (ja) * 2003-04-25 2006-03-29 ローム株式会社 差動電流出力装置
JP4710849B2 (ja) * 2007-02-27 2011-06-29 ソニー株式会社 増幅回路、受信機および受信機用ic
JP2009065485A (ja) * 2007-09-07 2009-03-26 Panasonic Corp スイッチング制御装置及びモータ駆動装置
JP2010258928A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体集積回路
CN103235622B (zh) * 2013-02-05 2015-03-25 天津大学 一种差动恒流源电路及其控制方法
RU2568385C1 (ru) * 2014-07-25 2015-11-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) k-ЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "МАКСИМУМ"
TWI610532B (zh) * 2017-03-13 2018-01-01 茂達電子股份有限公司 馬達驅動電路
JP7292339B2 (ja) * 2021-09-14 2023-06-16 ウィンボンド エレクトロニクス コーポレーション 温度補償回路およびこれを用いた半導体集積回路
US20240056043A1 (en) * 2022-08-12 2024-02-15 Qualcomm Incorporated Linear and bandwidth reconfigurable current buffer or amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514074A (ja) * 1991-07-01 1993-01-22 Sharp Corp 平衡型差動増幅回路
CN1189932A (zh) * 1996-03-05 1998-08-05 菲利浦电子有限公司 运算放大器
CN1334987A (zh) * 1998-12-18 2002-02-06 艾利森电话股份有限公司 电平移动电路
US6369743B2 (en) * 1999-12-28 2002-04-09 Sony Corporation Differential amplifier, comparator, and A/D converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249579B2 (ja) 1992-05-21 2002-01-21 ローム株式会社 モータ駆動回路
JP2726212B2 (ja) 1993-03-11 1998-03-11 ローム株式会社 モータ制御回路およびこれを用いたモータシステム
JP2645231B2 (ja) 1995-03-09 1997-08-25 ローム株式会社 モータ駆動装置
US5818269A (en) * 1997-04-01 1998-10-06 National Semiconductor Corporation Differential current mode driver
JP3761089B2 (ja) * 2003-04-25 2006-03-29 ローム株式会社 差動電流出力装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514074A (ja) * 1991-07-01 1993-01-22 Sharp Corp 平衡型差動増幅回路
CN1189932A (zh) * 1996-03-05 1998-08-05 菲利浦电子有限公司 运算放大器
CN1334987A (zh) * 1998-12-18 2002-02-06 艾利森电话股份有限公司 电平移动电路
US6369743B2 (en) * 1999-12-28 2002-04-09 Sony Corporation Differential amplifier, comparator, and A/D converter

Also Published As

Publication number Publication date
US20060006910A1 (en) 2006-01-12
JP2004328427A (ja) 2004-11-18
US20040227477A1 (en) 2004-11-18
TW200507434A (en) 2005-02-16
CN1571263A (zh) 2005-01-26
JP3761089B2 (ja) 2006-03-29
US7279942B2 (en) 2007-10-09
KR20040093031A (ko) 2004-11-04
US6977535B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
US9417646B2 (en) Power supply circuit
US20150362935A1 (en) Class AB inverting driver for PNP bipolar transistor LDO regulator
US10936001B2 (en) Voltage regulator and power supply
CN100353657C (zh) 差动电流输出装置
CN105391282B (zh) 用于驱动具有高阈值电压的晶体管的系统和方法
WO2016119658A1 (zh) 功率因数校正电路、乘法器及电压前馈电路
US9735678B2 (en) Voltage converters with asymmetric gate voltages
JPH07163177A (ja) モータ制御装置とモータ制御方法
US9761284B1 (en) Current starved voltage comparator and selector
CN103534946A (zh) 控制绝缘栅型开关元件的栅极的电位的半导体装置及电路
EP2650881B1 (en) Electronic device and method for low leakage switching
CN107453599B (zh) 多电压输出的正压电荷泵
US8981820B2 (en) Driver circuit
US10073476B2 (en) Miller compensation circuit, and corresponding regulator, system, and method
US9787100B2 (en) Multilevel power supply
CN110825153B (zh) 高psrr的低压差线性稳压器
JP2016095823A (ja) 電圧切換装置
US10205423B1 (en) Rail-to-rail source follower
US11994887B2 (en) Low dropout linear regulator with high power supply rejection ratio
JP2010193563A (ja) 半導体スイッチ回路
DE202015100689U1 (de) Antriebsschaltung für Motor zur Reduzierung des Schaltverlusts
US20130076334A1 (en) Selectable phase power supply system
US9350278B1 (en) Circuit technique to integrate voice coil motor support elements
JPS63103506A (ja) 能動フィルタ装置
JP2815434B2 (ja) 出力回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205

Termination date: 20130426