JP2010193563A - 半導体スイッチ回路 - Google Patents

Abstract

【課題】電圧駆動型半導体素子の特性にばらつきによりターンオフ時に大きなコレクタ電圧差が生じる場合であっても過大な電流を抑制し、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にすることである。
【解決手段】ゲート駆動回路１２は、直列接続された複数個の電圧駆動型半導体素子１１各々の電圧駆動型半導体素子のゲートにゲート抵抗１３を介してゲート信号を供給する。電圧均一化回路２２は、各々の電圧駆動型半導体素子のコレクタと各々のゲート駆動回路１２との接続線をリアクトル１６で互いに磁気結合させ、リアクトル１６にコンデンサ１７及び抵抗１８を直列接続して構成され、電圧均一化回路の一方は電圧駆動型半導体素子１１のコレクタに接続され、他方はゲート抵抗１３に接続される。
【選択図】 図１

Description

本発明は、直列接続された複数個の電圧駆動型半導体素子のターンオフ時の電圧分担を均一化する半導体スイッチ回路に関する。

例えば、電圧駆動型半導体素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）はゲートに電圧を印加することにより容易にスイッチングすることが可能であるので、電力変換器に幅広く用いられている。特に、産業用では連系電圧が低いため、ＩＧＢＴの１直列で変換器容量を確保できるケースが多い。

一方、電力用の電力変換器では連系電圧が高いため、ＩＧＢＴを直列接続しなければならないケースが多い。直列接続の場合は１直列とは異なり、ＩＧＢＴの特性のばらつきの影響で直列接続したＩＧＢＴの一部が破損することがある。これは、ＩＧＢＴを直列構成にするとターンオフ時に発生する電圧変化（ｄｖ／ｄｔ）やスイッチング時間のばらつきにより、ＩＧＢＴの電圧分担に差が生じてくるからである。

例えば、２直列のＩＧＢＴに４００Ｖの電圧を印加している場合、各ＩＧＢＴは２００Ｖずつ電圧を分担することが理想であるが、ＩＧＢＴの特性のばらつきの影響により過渡的にはどちらか一方が先にオフすると、そのＩＧＢＴに最大で４００Ｖの電圧が印加されてしまうことがある。

図２８は、２直列のＩＧＢＴ１１ａ、１１ｂを備えた従来の半導体スイッチ回路の回路図である。直列接続されたＩＧＢＴ１１ａ、１１ｂは、それぞれゲート駆動回路１２ａ、１２ｂからゲート抵抗１３ａ、１３ｂを介してゲート信号Ｉｇａ、Ｉｇｂが供給される。そして、ＩＧＢＴ１１ａ、１１ｂのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。

図２９は図２８に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図であり、図３０は図２９の期間Ｔ１部分の時間スパンを拡大した拡大図である。図２９及び図３０では、ＩＧＢＴ１１ａ、１１ｂの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｂより先にターンオフする場合を示している。

いま、時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ、１１ｂはターンオフし始める。ＩＧＢＴ１１ａ、１１ｂの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｂより先にターンオフするので、時点ｔ２では、ＩＧＢＴ１１ａが直流電源１４の電圧（例えば、４００Ｖ）を負担し、ＩＧＢＴ１１ｂは導通状態を保っており負担する電圧は０Ｖである。すなわち、ＩＧＢＴ１１ａのコレクタ電圧がHigh側に偏り、ＩＧＢＴ１１ｂのコレクタ電圧がLow側に偏ることになる。

従って、先にターンオフしたＩＧＢＴ１１ａのコレクタ電圧Ｖａが直流電源１４の電圧（例えば、４００Ｖ）となり、まだターンオフしていないＩＧＢＴ１１ｂのコレクタ電圧Ｖｂはほぼ０Ｖのままである。期間Ｔ１を経過した時点ｔ３になって、ＩＧＢＴ１１ｂもターンオフし始めるので、時点ｔ３以降においては、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが徐々に下がり、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂが徐々に上がり、最終的にはＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂが等しくなって均等に直流電源１４の電圧を１／２の２００Ｖずつ負担することになる。このように、最終的には２直列のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂは等しくなるが、ターンオフする過程では先にターンオフするＩＧＢＴ１１ａの負担が大きくなる。

この対策として、デバイスであるＩＧＢＴを冗長設計にすることも考えられるが、そうすると、装置が大型になってしまう欠点がある。また、コレクタとゲートとの間にコンデンサ及びコモンモードリアクトルを直列接続したバランス回路を接続し、ターンオフ時のＩＧＢＴの特性のばらつきによるコレクタ電圧のばらつきを抑制するようにしたものがある（例えば、特許文献１参照）。

特開２００６−４２５１２号公報

しかし、特許文献１のものでは、ＩＧＢＴの直列間の電圧差がある程度以上となると、バランス回路に短絡電流が流れＩＧＢＴを破壊する可能性がある。

図３１は特許文献１のものの回路図であり、ＩＧＢＴの直列間の電圧差により形成されるバランス回路に流れる電流Ｉｔを矢印で示している。バランス回路は、ＩＧＢＴ１１ａのコレクタとゲートとの間にコンデンサＣａ及びコモンモードリアクトルＴｒを直列接続し、また、ＩＧＢＴ１１ｂのコレクタとゲートとの間にコンデンサＣｂ及びコモンモードリアクトルＴｒを直列接続して形成される。このバランス回路に流れる電流Ｉｔは、バランス回路の線路の抵抗分をＲlineとすると、（１）式で示される。

Ｉｔ＝（Ｖａ−Ｖｂ）／Ｒline …（１）
すなわち、ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きいと、バランス回路の線路抵抗Ｒlineは微少であるため、電流Ｉｔが過大となる。

図３２は図３１に示した回路のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図である。時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ、１１ｂはターンオフし始める。ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂに差電圧が生じても、バランス回路により差電圧がなくなるように電流Ｉｔが流れる。ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きくなる時点ｔ２では、バランス回路の線路抵抗Ｒlineは微少であるため、電流Ｉｔが過大となり、大きなゲート電流Ｉｇが流れる。

つまり、ある程度、電圧の分担が均一になった後やＩＧＢＴ１１ａ、１１ｂの特性がかなり近い場合などには効果を発揮するが、ターンオフ時の過渡応答でのスイッチングのｄｖ／ｄｔの大きなばらつきがあると、過渡的には電圧分担に大きな差が生じてしまい、ターンオフ時の過渡応答中に非常に大きな短絡電流Ｉｔが流れる。大きな短絡電流Ｉｔが流れるとゲートに悪影響を及ぼすおそれがある。

本発明の目的は、電圧駆動型半導体素子の特性のばらつきによりターンオフ時に大きなコレクタ電圧差が生じる場合であっても過大な電流を抑制し、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできる半導体スイッチ回路を提供することである。

本発明の半導体スイッチ回路は、直列接続された複数個の電圧駆動型半導体素子と、各々の電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、１次巻線及び２次巻線を有し各々の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、リアクトルの１次巻線及び２次巻線にコンデンサ及び抵抗を直列接続して一方が電圧駆動型半導体素子のコレクタに接続され他方がゲート抵抗に接続される電圧均一化回路とを備える。

３個以上の電圧駆動型半導体素子が直列接続されている場合には、電圧均一化回路のリアクトルは、自己以外の他の電圧均一化回路のリアクトルの少なくともいずれか一つと磁気結合し、二つ以上と磁気結合したときは、それぞれ磁気結合したリアクトルの１次巻線または２次巻線を直列接続または並列接続する。そして、電圧均一化回路のリアクトルの１次巻線または２次巻線を直列接続または並列接続したときは、各々の電圧均一化回路が同一の等価回路となるように、リアクトルの巻数比、コンデンサの容量及び抵抗値を選定する。

本発明によれば、各々の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いに磁気結合させるリアクトルに、コンデンサ及び抵抗を直列接続して電圧均一化回路を形成し、その電圧均一化回路を電圧駆動型半導体素子のコレクタとゲート抵抗との間に接続するので、直列接続された電圧駆動型半導体素子の特性にばらつきがあり、ターンオフ時に大きなコレクタ電圧差が生じる場合であっても過大な電流を抑制して、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできる。従って、電圧駆動型半導体素子の利用率を向上させることができ、直列接続の電圧駆動型半導体素子間での動作責務がほぼ等しくなり、システムの寿命の延伸につながる。

また、３個以上の電圧駆動型半導体素子が直列接続されている場合には、電圧均一化回路のリアクトルは、自己以外の他の電圧均一化回路のリアクトルの少なくともいずれか一つと磁気結合するので、磁気結合の自由度が増し、磁気結合の仕方を種々選択できる。また、二つ以上と磁気結合したときは、それぞれ磁気結合したリアクトルを直列接続または並列接続とするので、さらに磁気結合の自由度が増し、磁気結合の仕方を種々選択できる。リアクトルを直列接続または並列接続としたときは、各々の電圧均一化回路が同一の等価回路となるように、電圧均一化回路のリアクトルの巻数比、コンデンサの容量及び抵抗値を選定するので、各々の電圧均一化回路の電圧が均一化される。従って、各々の電圧駆動型半導体素子のコレクタ電圧を均一化する際に各々の電圧均一化回路に流れる電流を小さくできる。

本発明の実施の形態に係わる半導体スイッチ回路の実施例１の回路図。 図１に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図 図１のＩＧＢＴ１１ａ、１１ｂのターンオフ直前の電圧均一化回路の状態を示す回路図。 図１のＩＧＢＴ１１ａ、１１ｂのターンオフ後にＩＧＢＴ１１ａのコレクタ電圧Ｖａが６０Ｖとなったときの電圧均一化回路の状態を示す回路図。 図１のＩＧＢＴ１１ａ、１１ｂのターンオフ後にＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂが５０Ｖで均一になったときの電圧均一化回路の状態を示す回路図。 ゲート電圧Ｖｇ及びＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの波形図。 ターンオフ時にコレクタ電圧がHigh側に偏る第１段の電圧均一化回路２２ａの各部の電圧波形図。 ターンオフ時にコレクタ電圧がLow側に偏る第２段の電圧均一化回路２２ｂの各部の電圧波形図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例２の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例３の回路図。 本発明の実施の形態の実施例３における半導体スイッチ回路の第２段のＩＧＢＴが短絡故障となった場合の回路図。 本発明の実施の形態の実施例３における電圧均一化回路がない従来の半導体スイッチ回路の第２段のＩＧＢＴが短絡故障となったときの各段のＩＧＢＴのコレクタ電圧の波形図。 図１２の期間Ｔ１部分の時間スパンを拡大した拡大図。 本発明の実施の形態の実施例３における半導体スイッチ回路の第２段のＩＧＢＴが短絡故障となったときの各段のＩＧＢＴのコレクタ電圧の波形図。 図１４の期間Ｔ１部分の時間スパンを拡大した拡大図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例４の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例５の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例６の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例７の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例８の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例９の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例１０の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例１１の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例１２の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例１３の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例１４の回路図。 本発明の実施の形態に係わる半導体スイッチ回路の実施例１５の回路図。 ２直列のＩＧＢＴ１１ａ、１１ｂを備えた従来の半導体スイッチ回路の回路図。 図２８に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図。 図２９の期間Ｔ１部分の時間スパンを拡大した拡大図。 特許文献１のものの回路図。 図３１に示した回路のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図。

以下本発明の実施の形態を説明する。

図１は本発明の実施の形態に係わる半導体スイッチ回路の実施例１の回路図である。図１では、直列接続された複数個の電圧駆動型半導体素子が２直列のＩＧＢＴ１１ａ、１１ｂである場合の半導体スイッチ回路を示している。

図１に示すように、直列接続されたＩＧＢＴ１１ａ、１１ｂは、それぞれゲート駆動回路１２ａ、１２ｂからゲート抵抗１３ａ、１３ｂを介してゲート信号Ｉｇａ、Ｉｇｂが供給される。そして、ＩＧＢＴ１１ａ、１１ｂのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。

各々のＩＧＢＴ１１ａ、１１ｂのコレクタとゲート駆動回路１２ａ、１２ｂとの接続線には互いに磁気結合させるコモンモードリアクトル（以下、単にリアクトルという）１６ａｂが設けられている。リアクトル１６ａｂは１次巻線２０と２次巻線２１とからなる磁気結合巻線を有している。第１段の電圧駆動型半導体素子であるＩＧＢＴ１１ａのコレクタとゲート駆動回路１２ａとの接続線には、リアクトル１６ａｂの磁気結合巻線のうちの１次巻線２０が接続され、第２段の電圧駆動型半導体素子であるＩＧＢＴ１１ｂのコレクタとゲート駆動回路１２ｂとの接続線には、リアクトル１６ａｂの磁気結合巻線のうちの２次巻線２１が接続され、リアクトル１６ａｂの１次巻線２０と２次巻線２１とは１対１の巻数比で互いに磁気結合されている。

そして、リアクトル１６ａｂの１次巻線２０にはコンデンサ１７ａ及び抵抗１８ａが直列接続されて第１段の電圧均一化回路２２ａが形成され、同様に、リアクトル１６ａｂの２次巻線２１にはコンデンサ１７ｂ及び抵抗１８ｂが直列接続されて第２段の電圧均一化回路２２ｂが形成されている。

コンデンサ１７ａ、１７ｂは同一容量のコンデンサであり、抵抗１８ａ、１８ｂは同一値の抵抗である。そして、ＩＧＢＴ１１ａの電圧均一化回路である第１段の電圧均一化回路２２ａは、一方がＩＧＢＴ１１ａのコレクタに接続され他方がゲート抵抗１３ａに接続され、同様に、ＩＧＢＴ１１ｂの電圧均一化回路である第２段の電圧均一化回路２２ｂは、一方がＩＧＢＴ１１ｂのコレクタに接続され他方がゲート抵抗１３ｂに接続されている。

すなわち、本発明の実施の形態の電圧均一化回路は、リアクトル１６ａｂ及びコンデンサ１７に加えて抵抗１８を設けた点、及び電圧均一化回路の２２の一方をＩＧＢＴ１１のコレクタに接続し、電圧均一化回路の２２の他方をゲート抵抗１３に接続した点を特徴としている。

抵抗１８を設けたのは、ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が抵抗１８に印加されるため、コレクタ電圧Ｖａ、Ｖｂの差電圧が大きくなった場合でも短絡電流Ｉｔを抑制することができるためである。また、電圧均一化回路の２２の他方をゲート抵抗１３に接続しゲート抵抗１３を介してゲートに接続するのは、ゲート抵抗１３を通さずに直接的にゲートに接続すると過大なゲート電流が一時的に流れることがあるので、それを防止するためである。

図２は、図１に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図であり、図２では、ターンオフ指令の直後の時間スパンを拡大した拡大図を示している。

図２においては、時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、また、ゲート電流Ｉｇもパルス状のマイナス電流が瞬間的に流れる。これにより、ＩＧＢＴ１１ａ、１１ｂはターンオフし始める。

そして、時点ｔ２にて、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが最高値（例えば２００Ｖ）になり、そのときのＩＧＢＴ１１ｂのコレクタ電圧Ｖｂは（例えば１７０Ｖ）であるが、時点ｔ２以降においては、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとが接近して時点ｔ３でほぼ等しくなる。

ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧が存在する時点ｔ１〜時点ｔ３の期間においては、その差電圧をなくすようにゲート電流Ｉｇが流れる。ゲート電流Ｉｇは電圧均一化回路を流れる電流Ｉｔに相当する。つまり、電圧均一化回路は、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧をなくすように電流Ｉｔを流すものである。この場合、抵抗１８ａ、１８ｂにより電流Ｉｔが過大になるのを抑制する。このように、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧は短時間の内に同電位となる。

次に、電圧均一化回路の動作について説明する。いま、ＩＧＢＴ１１ａ、１１ｂの特性にばらつきがあり、ＩＧＢＴ１１ａがＩＧＢＴ１１ｂより先にターンオフし、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが最高値（例えば６０Ｖ）になり、そのときのＩＧＢＴ１１ｂのコレクタ電圧Ｖｂはそれよりも低い電圧（例えば４０Ｖ）で、最終的にＩＧＢＴ１１ａのコレクタ電圧Ｖａ、Ｖｂが５０Ｖで均一になる場合について説明する。

図３はＩＧＢＴ１１ａ、１１ｂのターンオフ直前の電圧均一化回路の状態を示す回路図である。ＩＧＢＴ１１ａ、１１ｂがターンオン中（ターンオフ直前）はＩＧＢＴ１１ａ、１１ｂは導通状態であることから、ＩＧＢＴ１１ａのコレクタ電圧Ｖａ、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂは０である。また、その差電圧が０であることから電圧均一化回路を流れる電流Ｉｔは０である。

すなわち、第１段の電圧均一化回路２２ａにおいては、リアクトル１６ａｂの１次巻線２０の電圧ＬＶａｂ及び抵抗１８ａの電圧ＲＶａは０であり、ゲート電圧Ｖｇａ（例えば１５Ｖ）とコンデンサ電圧ＣＶａ（例えば１５Ｖ）とが等しく均衡を保っている。同様に、第２段の電圧均一化回路２２ｂにおいては、リアクトル１６ａｂの２次巻線２１の電圧ＬＶａｂ及び抵抗１８ｂの電圧ＲＶｂは０であり、ゲート電圧Ｖｇｂ（例えば１５Ｖ）とコンデンサ電圧ＣＶｂ（例えば１５Ｖ）とが等しく均衡を保っている。

図４はＩＧＢＴ１１ａ、１１ｂのターンオフ後にＩＧＢＴ１１ａのコレクタ電圧Ｖａが６０Ｖとなったときの電圧均一化回路の状態を示す回路図である。ＩＧＢＴ１１ａのコレクタ電圧Ｖａが６０Ｖとなったときは、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂは４０Ｖであり、その差電圧が２０Ｖであることから電圧均一化回路には、その差電流を０とするように電流が流れる。

すなわち、第１段の電圧均一化回路２２ａにおいては、ＩＧＢＴ１１ａのターンオフであることからゲート電圧Ｖｇａ（１５Ｖ）の極性が反転し、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが６０Ｖとなり、コンデンサ１７ａの電圧ＣＶａは１５Ｖである。この合計電圧（９０Ｖ）と均衡すべく、第１段の電圧均一化回路２２ａに、リアクトル１６ａｂの１次巻線２０の電圧ＬＶａｂと抵抗１８ａの電圧ＲＶａとの合計が９０Ｖとなるような電流が流れる。この場合、第１段の電圧均一化回路２２ａに流れる電流は、ＩＧＢＴ１１ａのターンオフを遅らせる方向に流れ、抵抗１８ａにより抑制される。これにより、リアクトル１６ａｂの１次巻線２０の電圧ＬＶａｂは例えば８０Ｖとなり、抵抗１８ａの電圧ＲＶａは例えば１０Ｖとなる。

一方、第２段の電圧均一化回路２２ｂにおいても同様に、ＩＧＢＴ１１ｂのターンオフであることからゲート電圧Ｖｇｂ（１５Ｖ）の極性が反転する。ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂは４０Ｖとなり、コンデンサ１７ａの電圧ＣＶｂは１５Ｖである。この合計電圧（７０Ｖ）と均衡すべく、第２段の電圧均一化回路２２ｂに、リアクトル１６ａｂの２次巻線２１の電圧ＬＶａｂと抵抗１８ａの電圧ＲＶａとの合計が７０Ｖとなるような電流が流れる。リアクトル１６ａｂは第１段の電圧均一化回路２２ａと磁気結合されているので、リアクトル１６ａｂの２次巻線２１の電圧ＬＶａｂは８０Ｖである。このことから、第２段の電圧均一化回路２２ｂには第１段の電圧均一化回路２２ａとは逆向きの電流（ＩＧＢＴ１１ｂのターンオフを早める方向の電流）が流れ、抵抗１８ｂの電圧ＲＶｂは逆極性の１０Ｖとなる。この場合も、第２段の電圧均一化回路２２ｂに流れる電流は、抵抗１８ｂにより抑制される。

次に、図５はＩＧＢＴ１１ａ、１１ｂのターンオフ後にＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂが５０Ｖで均一になったときの電圧均一化回路の状態を示す回路図である。ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの双方が５０Ｖとなったときは、その差電圧が０であることから電圧均一化回路２２ａ、２２ｂを流れる電流Ｉｔは０であり、抵抗１８ａ、１８ｂの電圧ＲＶａ、ＲＶｂは０である。また、ターンオフ状態であることからゲート電圧Ｖｇａ、Ｖｇｂ（１５Ｖ）の極性はターンオンのときから反転したままである。

第１段の電圧均一化回路２２ａにおいては、ゲート電圧Ｖｇａ（１５Ｖ）、ＩＧＢＴ１１ａのコレクタ電圧Ｖａ（５０Ｖ）、コンデンサ１７ａの電圧ＣＶａ（１５Ｖ）の合計電圧（８０Ｖ）がリアクトル電圧ＬＶａｂ（８０Ｖ）と均衡を保っている。同様に、第２段の電圧均一化回路２２ｂにおいては、ゲート電圧Ｖｇｂ（１５Ｖ）、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂ（５０Ｖ）、コンデンサ１７ｂの電圧ＣＶｂ（１５Ｖ）の合計電圧（８０Ｖ）がリアクトル電圧ＬＶａｂ（８０Ｖ）と均衡を保っている。

図６乃至図８は、ターンオフ時にコレクタ電圧がHigh側に偏る場合における図３乃至図５で説明した特性を有するＩＧＢＴ１１ａ、１１ｂの電圧均一化回路の各部の動作波形を示す波形図であり、図６はゲート電圧Ｖｇ及びＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの波形図、図７は第１段の電圧均一化回路２２ａの各部の電圧波形図、図８は第２段の電圧均一化回路２２ｂの各部の電圧波形図である。

図６において、時点ｔ１以前の電圧均一化回路の状態は図３に示す状態である。すなわち、ＩＧＢＴ１１ａ、１１ｂは導通状態であり、ＩＧＢＴ１１ａのコレクタ電圧Ｖａ、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂは０である。この状態で、時点ｔ１においてターンオフ指令があったとすると、ゲート電圧Ｖｇの極性が反転しマイナスとなり、ゲート電流Ｉｇもパルス状のマイナス電流が瞬間的に流れる。これにより、ＩＧＢＴ１１ａ、１１ｂはターンオフし始める。この場合、ＩＧＢＴ１１ａがＩＧＢＴ１１ｂより先にターンオフして、ＩＧＢＴ１１ａのコレクタ電圧ＶａがＩＧＢＴ１１ｂのコレクタ電圧Ｖｂより先に立ち上がる。

また、図７及び図８に示すように、リアクトルＬＶａｂは０からマイナス方向に下降し、第１段の電圧均一化回路２２ａの抵抗１８ａの電圧も０から徐々に下降する。そして、第２段の電圧均一化回路２２ｂの抵抗１８ｂの電圧は、第１段の電圧均一化回路２２ａの抵抗１８ａの電圧と極性が反転した電圧となる。

そして、時点ｔ２にて、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが最高値（６０Ｖ）になり、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂがそれよりも低い電圧（例えば４０Ｖ）となる。図６の時点ｔ２での電圧均一化回路の状態は図４に示す状態である。時点ｔ２においては、図７及び図８に示すように、ＩＧＢＴ１１ａ、１１ｂの電圧均一化回路の抵抗１８ａ、１８ｂの電圧（絶対値）は最高値となる。

時点ｔ２以降においては、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとが接近して時点ｔ３でほぼ等しくなる。これにより、ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂが５０Ｖで均一になる。図６の時点ｔ３での電圧均一化回路の状態は図５に示す状態である。時点ｔ３においては、図７及び図８に示すように、ＩＧＢＴ１１ａ、１１ｂの電圧均一化回路の抵抗１８ａ、１８ｂの電圧は０となる。このように、ＩＧＢＴ１１ａ、１１ｂの特性にばらつきによりターンオフ時に大きなコレクタ電圧差が生じる場合であっても過大な電流を抑制できている。

以上述べたように、本発明の実施の形態に係わる半導体スイッチ回路の実施例１によれば、ＩＧＢＴ１１ａ、１１ｂのコレクタとゲートとの間に、コンデンサ１７ａ、１７ｂ、リアクトル１６ａｂ、抵抗１８ａ、１８ｂを直列に接続して電圧均一化回路を形成し、直列接続されたＩＧＢＴ１１ａ、１１ｂの電圧分担に差が生じた場合、その差電圧に応じた電圧が電圧均一化回路の抵抗１８ａ、１８ｂに分圧され循環電流が抑制される。これにより、ＩＧＢＴ１１ａ、１１ｂの特性にばらつきがあったとしても、過渡的にも定常的にも直列接続されたＩＧＢＴ１１ａ、１１ｂの電圧分担を均一にすることができる。

図９は本発明の実施の形態に係わる半導体スイッチ回路の実施例２の回路図である。この実施例２は、図１に示した実施例１に対し、コンデンサ１７ａ、１７ｂに代えて、ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂを分圧する分圧回路１９ａ、１９ｂのコンデンサ１７ａ１、１７ｂ１としたものである。

図９に示すように、ＩＧＢＴ１１ａのコレクタ電圧Ｖａを分圧する分圧回路１９ａは、コンデンサ１７ａ１、１７ａ２を有し、一方はＩＧＢＴ１１ａのコレクタに接続され、他方はＩＧＢＴ１１ａのエミッタに接続されている。そして、分圧回路１９ａのコンデンサ１７ａ１、１７ａ２の接続点から電圧均一化回路のリアクトル１６ａｂに接続されている。同様に、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂを分圧する分圧回路１９ｂは、コンデンサ１７ｂ１、１７ｂ２を有し、一方はＩＧＢＴ１１ｂのコレクタに接続され、他方はＩＧＢＴ１１ｂのエミッタに接続されている。そして、分圧回路１９ｂのコンデンサ１７ｂ１、１７ｂ２の接続点から電圧均一化回路のリアクトル１６ａｂに接続されている。

このように、電圧均一化回路はＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂを分圧する分圧回路１９ａ、１９ｂを介してＩＧＢＴ１１ａ、１１ｂのコレクタに接続されるので、電圧均一化回路に入力されるコレクタ電圧を低減できる。従って、電圧均一化回路に流れる電流を調整することができる。

以上の説明では、電圧駆動型半導体素子であるＩＧＢＴ１１が２直列の場合について説明したが、３直列接続にも適用できる。

図１０は本発明の実施の形態に係わる半導体スイッチ回路の実施例３の回路図である。この実施例３は、図１に示した実施例１に対し、２直列のＩＧＢＴ１１ａ、１１ｂに代えて、３直列のＩＧＢＴ１１ａ、１１ｂ、１１ｃを備え、自己以外の他の電圧均一化回路のリアクトルのいずれか一つと磁気結合したリアクトルを有し、各々の電圧均一化回路２２ａ、２２ｂ、２２ｃのリアクトル１６ａｂ、１６ｂｃの電圧が等価回路で同じとなるようにしたものである。図１０では、第１のリアクトル１６ａｂの磁気結合巻線の巻数比を２対１とし、第２のリアクトル１６ｂｃの磁気結合巻線の巻数比を１対２とし、真ん中の第２段の電圧均一化回路２２ｂのリアクトル１６ａｂの２次巻線２１ｂとリアクトル１６ｂｃの１次巻線２０ｂとを直列接続したものを示している。図１と同一要素には同一符号を付し重複する説明は省略する。

直列接続された３個のＩＧＢＴ１１ａ、１１ｂ、１１ｃは、それぞれゲート駆動回路１２ａ、１２ｂ、１２ｃからゲート抵抗１３ａ、１３ｂ、１３ｃを介してゲート信号Ｉｇａ、Ｉｇｂ、Ｉｇｃが供給される。そして、ＩＧＢＴ１１ａ、１１ｂ、１１ｃのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。ＩＧＢＴ１１ａ、１１ｂのコレクタと各々のゲート駆動回路１２ａ、１２ｂとの接続線には互いに磁気結合させるコモンモードの第１のリアクトル１６ａｂが設けられ、ＩＧＢＴ１１ｂ、１１ｃのコレクタと各々のゲート駆動回路１２ｂ、１２ｃとの接続線には互いに磁気結合させるコモンモードの第２のリアクトル１６ｂｃが設けられている。

第１段の電圧均一化回路２２ａは第１のリアクトル１６ａｂの１次巻線２０ａにコンデンサ１７ａ及び抵抗１８ａが直列接続されて形成され、真ん中の第２段の電圧均一化回路２２ｂは、直列接続された第１のリアクトル１６ａｂの２次巻線２１ｂ及び第２のリアクトル１６ｂｃの１次巻線２０ｂにコンデンサ１７ｂ及び抵抗１８ｂが直列接続されて形成される。また、第３段の電圧均一化回路はリアクトル１６ｂｃの２次巻線２１ｃにコンデンサ１７ｃ及び抵抗１８ｃが直列接続されて形成される。

そして、第２段の電圧均一化回路２２ｂは、直列接続された第１のリアクトル１６ａｂの２次巻線２１ｂ及び第２のリアクトル１６ｂｃの１次巻線２０ｂにコンデンサ１７ｂ及び抵抗１８ｂが直列接続されて形成される。コンデンサ１７ａ、１７ｂ、１７ｃは同一容量のコンデンサであり、抵抗１８ａ、１８ｂ、１８ｃも同一値の抵抗である。

つまり、真ん中に位置する第２段の電圧均一化回路２２ｂでは、第１のリアクトル１６ａｂの２次巻線２１ｂと第２のリアクトル１６ｂｃの１次巻線２０ｂとが直列接続されることから、第１のリアクトル１６ａｂの巻数比（１次巻線２０ａ／２次巻線２１ｂ）が２対１となるように、第２のリアクトル１６ｂｃの巻数比（１次巻線２０ｂ／２次巻線２１ｃ）が１／２となるように選定される。これにより、各々の電圧均一化回路は同一の等価回路となる。

そして、第１段の電圧均一化回路２２ａは、一方がＩＧＢＴ１１ａのコレクタに接続され他方がゲート抵抗１３ａに接続され、第２段の電圧均一化回路２２ｂは、一方がＩＧＢＴ１１ｂのコレクタに接続され他方がゲート抵抗１３ｂに接続され、同様に、第３段の電圧均一化回路２２ｃは、一方がＩＧＢＴ１１ｃのコレクタに接続され他方がゲート抵抗１３ｂに接続される。

本発明の実施の形態の実施例３によれば、自己以外の他の電圧均一化回路のリアクトルの少なくともいずれか一つと磁気結合したリアクトルを有するので、直列接続されたＩＧＢＴ１１ａ、１１ｂ、１１ｃの特性にばらつきがあったとしても電圧分担を均一にすることができる。また、各電圧均一化回路のリアクトルのインダクタンスが同じとなるように、巻数比の異なるリアクトルを採用しているので、磁気結合した各電圧均一化回路のリアクトル電圧は同じとなり均一化が図れる。

ここで、図１１に示すように、実施例３の半導体スイッチ回路における第２段のＩＧＢＴ１１ｂが短絡故障Ｓとなった場合には、健全な第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとで直流電源１４の電圧を分担することになる。

図１２は、リアクトル２０とコンデンサ１７と抵抗１８とからなる電圧均一化回路２２がない従来の場合の各段のＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃの波形図であり、図１３は図１２の期間Ｔ１部分の時間スパンを拡大した拡大図である。図１２及び図１３では、ＩＧＢＴ１１ａ、１１ｂの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｃより先にターンオフした場合を示している。

いま、第２段のＩＧＢＴ１１ｂが短絡故障Ｓである状態で、時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ、１１ｃはターンオフし始めるが、ＩＧＢＴ１１ｂは短絡故障Ｓであるため導通状態のままであるので、コレクタ電圧Ｖｂは０Ｖで変化しない。

ＩＧＢＴ１１ａ、１１ｃの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｃより先にターンオフするので、時点ｔ２では、ＩＧＢＴ１１ａが直流電源１４の電圧（例えば、４００Ｖ）のほぼ全部を負担し、一方、遅れてターンオフするＩＧＢＴ１１ｃが負担する電圧はほぼ０Ｖに近い小さな値である。 従って、先にターンオフしたＩＧＢＴ１１ａのコレクタ電圧Ｖａがほぼ直流電源１４の電圧（例えば、４００Ｖ）となり、まだターンオフしていないＩＧＢＴ１１ｃのコレクタ電圧Ｖｃは０Ｖに近い小さな値である。期間Ｔ１を経過した時点ｔ２になって、ＩＧＢＴ１１ｃもターンオフし始めるので、時点ｔ２以降においては、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが徐々に下がり、ＩＧＢＴ１１ｃのコレクタ電圧Ｖｃが徐々に上がり、最終的にはＩＧＢＴ１１ａ、１１ｃのコレクタ電圧Ｖａ、Ｖｃがほぼ等しくなって均等に直流電源１４の電圧を１／２の２００Ｖずつ負担することになる。このように、最終的には２直列のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｃは等しくなるが、ターンオフする過程では先にターンオフするＩＧＢＴ１１ａの負担が大きくなる。

これに対し、実施例３のように、リアクトル２０とコンデンサ１７と抵抗１８とからなる電圧均一化回路２２を有している場合には、図１４及び図１５に示すように、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧が小さくなる。

図１４は、実施例３の場合、すなわち、リアクトル２０とコンデンサ１７と抵抗１８とからなる電圧均一化回路２２を有した場合の各段のＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃの波形図であり、図１５は図１４の期間Ｔ１部分の時間スパンを拡大した拡大図である。

第２段のＩＧＢＴ１１ｂが短絡故障Ｓである状態で、時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ、１１ｃはターンオフし始めるが、ＩＧＢＴ１１ｂは短絡故障Ｓであるため導通状態のままであるので、コレクタ電圧Ｖｂは０Ｖで変化しない。

ＩＧＢＴ１１ａ、１１ｃの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｃより先にターンオフするので、ＩＧＢＴ１１ａのコレクタ電圧ＶａがＩＧＢＴ１１ｃのコレクタ電圧Ｖｃよりやや高めとなるが、電圧均一化回路２２により、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧が速やかに０Ｖとなるので、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとは時点ｔ１と時点ｔ２との間に差電圧が小さくなる。

図１６は本発明の実施の形態に係わる半導体スイッチ回路の実施例４の回路図である。この実施例４は、図１０に示した実施例３に対し、自己以外の他のすべて電圧均一化回路のリアクトルと磁気結合したリアクトルを有し、各々の電圧均一化回路のリアクトルを直列接続したものである。図１０と同一要素には同一符号を付し重複する説明は省略する。

第１段の電圧均一化回路２２ａにはリアクトル１６ａｂ、１６ａｃが接続され、第２段の電圧均一化回路２２ｂにはリアクトル１６ａｂ、１６ｂｃが接続され、第３段の電圧均一化回路２２ｃにはリアクトル１６ｂｃ、１６ａｃが接続されている。

すなわち、ＩＧＢＴ１１ａ、１１ｂのコレクタと各々のゲート駆動回路１２ａ、１２ｂとの接続線には互いに磁気結合させるコモンモードの第１のリアクトル１６ａｂが設けられ、ＩＧＢＴ１１ｂ、１１ｃのコレクタと各々のゲート駆動回路１２ｂ、１２ｃとの接続線には互いに磁気結合させるコモンモードの第２のリアクトル１６ｂｃが設けられ、ＩＧＢＴ１１ａ、１１ｃのコレクタと各々のゲート駆動回路１２ａ、１２ｃとの接続線には互いに磁気結合させる第３のリアクトル１６ａｃが設けられている。これらのリアクトル１６ａｂ、１６ｂｃ、１６ａｃの磁気結合巻線の巻数比は１対１である。

第１段の電圧均一化回路２２ａは、直列接続された第１のリアクトル１６ａｂの１次巻線２０ａｂ及び第３のリアクトル１６ａｃの１次巻線２０ａｃにコンデンサ１７ａ及び抵抗１８ａが直列接続されて形成され、第２段の電圧均一化回路２２ｂは、直列接続された第１のリアクトル１６ａｂの２次巻線２１ｂ及び第２のリアクトル１６ｂｃの１次巻線２０ｂにコンデンサ１７ｂ及び抵抗１８ｂが直列接続されて形成される。同様に、第３段の電圧均一化回路２２ｃは、直列接続された第２のリアクトル１６ｂｃの２次巻線２１ｃａ及び第３のリアクトル１６ａｃの２次巻線２１ｃｂにコンデンサ１７ｃ及び抵抗１８ｃが直列接続される。コンデンサ１７ａ、１７ｂ、１７ｃは同一容量のコンデンサであり、抵抗１８ａ、１８ｂ、１８ｃも同一値の抵抗である。また、リアクトル１６ａｂ、１６ｂｃ、１６ａｃの巻数比は１対１であるので、各段の電圧均一化回路２２ａ、２２ｂ、２２ｃの等価回路は同じとなる。

このように、各々の電圧均一化回路２２ａ、２２ｂ、２２ｃは、自己以外の他のすべて電圧均一化回路のリアクトルと磁気結合したリアクトルを有し、これらのリアクトルを直列接続して、各々の電圧均一化回路の直列接続されたリアクトルの電圧が同じとなるように形成される。

本発明の実施の形態の実施例４によれば、自己以外の他のすべての電圧均一化回路のリアクトルと磁気結合したリアクトルを有するので、直列接続されたＩＧＢＴ１１ａ、１１ｂ、１１ｃの特性にばらつきがあったとしても、より電圧分担を均一にすることができる。また、磁気結合した各電圧均一化回路の直列接続されたリアクトル電圧は同じとなり均一化が図れる。また、リアクトル１６ａｂ、１６ｂｃ、１６ａｃは巻数比が１対１で同じあるので、磁気結合巻線の巻数比が１対１でない特殊なリアクトルを用意する必要がない。

図１７は本発明の実施の形態に係わる半導体スイッチ回路の実施例５の回路図である。この実施例５は、図１６に示した実施例４に対し、３直列のＩＧＢＴ１１ａ、１１ｂ、１１ｃに代えて、４直列のＩＧＢＴ１１ａ〜１１ｄを備え、自己以外の他のすべて電圧均一化回路のリアクトルと磁気結合したリアクトルを有し、各々の電圧均一化回路のリアクトルを並列接続したものである。図１６と同一要素には同一符号を付し重複する説明は省略する。

第１段の電圧均一化回路２２ａには第１のリアクトル１６ａｂ、１６ａｃ、１６ａｄが接続され、第２段の電圧均一化回路２２ｂには第１のリアクトル１６ａｂ、１６ｂｃ、１６ｂｄが接続され、第３段の電圧均一化回路２２ｃには第２のリアクトル１６ｂｃ、１６ａｃ、１６ｃｄが接続され、第４段の電圧均一化回路２２ｅにはリアクトル１６ｃｄ、１６ｂｄ、１６ａｄが接続されている。

第１段の電圧均一化回路２２ａは、並列接続された第１のリアクトル１６ａｂの１次巻線２０ａｂ、第２のリアクトル１６ａｃの１次巻線２０ａｃ、第３のリアクトル１６ａｄの１次巻線２０ａｄにコンデンサ１７ａ１、１７ａ２、１７ａ３がそれぞれ直列接続され、これらの並列回路に共通の抵抗１８が直列接続されて形成される。第２段の電圧均一化回路２２ｂ、第３段の電圧均一化回路２２ｃ、第４段の電圧均一化回路２２ｅについても、第１段の電圧均一化回路２２ａと同様に形成される。

以上の説明では、４直列のＩＧＢＴ１１ａ〜１１ｄを備えた場合について説明したが、ｎ直列のＩＧＢＴ１１ａ〜１１ｎを備えた場合にも同様に適用できる。ｎ直列のＩＧＢＴ１１ａ〜１１ｎの場合には、各々の電圧均一化回路２２ａ〜２２ｄは自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合するｎ−１個のリアクトルを有し、各々の電圧均一化回路２２ａ〜２２ｄの磁気結合巻線を並列接続とする。

本発明の実施の形態の実施例４によれば、各々の電圧均一化回路２２は、自己以外の他のすべて電圧均一化回路のリアクトルと磁気結合したリアクトルを並列接続して形成されるので、各段の電圧均一化回路２２のリアクトル電圧がより均一化され、直列接続されたＩＧＢＴ１１ａ〜１１ｅの特性にばらつきがあったとしても電圧分担を均一にすることができる。

図１８は本発明の実施の形態に係わる半導体スイッチ回路の実施例６の回路図である。この実施例６は、図１０に示した実施例３に対し、直列接続の第１のリアクトル１６ａｂの磁気結合巻線の巻数比を２対１とし、第２のリアクトル１６ｂｃの磁気結合巻線の巻数比を１対２とすることに代えて、第１のリアクトル１６ａｂ及び第２のリアクトル１６ｂｃの磁気結合巻線の巻数比は１対１として、真ん中の第２段電圧均一化回路２２ｂにおいてリアクトル１６ａｂ、１６ｂｃを並列接続し、各段の電圧均一化回路２２ａ、２２ｂ、２２ｃのリアクトルの巻線のインダクタンス、コンデンサの容量、抵抗値が等価回路で同じとなるようにしたものである。図１０と同一要素には同一符号を付し重複する説明は省略する。

第１段の電圧均一化回路２２ａは、第１のリアクトル１６ａｂの１次巻線２０ａにコンデンサ１７ａ及び抵抗１８ａが直列接続されて形成され、コンデンサ１７ａの容量が２Ｃで抵抗１８ａの値がＲである場合を示している。同様に、第３段の電圧均一化回路２２ｃは、第２のリアクトル１６ｂｃの２次巻線２１ｃにコンデンサ１７ｃ及び抵抗１８ｃが直列接続されて形成され、コンデンサ１７ｃの容量が２Ｃで抵抗１８ａの値がＲである場合を示している。

一方、真ん中の第２段の電圧均一化回路２２ｂには、第１のリアクトル１６ａｂの２次巻線２１ｂ及び第２のリアクトル１６ｂｃの１次巻線２０ｂが並列接続され、第１のリアクトル１６ａｂの２次巻線２１ｂにはコンデンサ１７ｂ１及び抵抗１８ｂ１が直列接続され、第２のリアクトル１６ｂｃの一次巻線２０ｂにはコンデンサ１７ｂ２及び抵抗１８ｂ２が直列接続されている。そして、コンデンサ１７ｂ１、１７ｂ２の容量は他の電圧均一化回路２２ａ、２２ｃのコンデンサ１７ａ、１７ｃの容量２Ｃの１／２のＣとし、抵抗１８ｂ１、１８ｂ２の値は他の電圧均一化回路の抵抗１８ａ、１８ｃの値Ｒの２倍の２Ｒとする。これにより、各段の電圧均一化回路２２ａ、２２ｂ、２２ｃのリアクトル１６ａｂ、１６ｂｃのインダクタンス、コンデンサの容量、抵抗値が等価回路で同じとなる。

本発明の実施の形態の実施例６によれば、第１のリアクトル１６ａｂと第２のリアクトル１６ｂｃとの巻数比は１対１として、真ん中の第２段電圧均一化回路２２ｂにおいて第１のリアクトル１６ａｂの２次巻線２１ｂ及び第２のリアクトル１６ｂｃの一次巻線２０ｂを並列接続し、各段の電圧均一化回路２２ａ、２２ｂ、２２ｃのリアクトル１６ａｂ、１６ｂｃの巻線のインダクタンス、コンデンサの容量、抵抗値が等価回路で同じとなるようにするので、磁気結合した各段の電圧均一化回路２２ａ、２２ｂ、２２ｃのリアクトル電圧は同じとなり均一化が図れ、直列接続されたＩＧＢＴ１１ａ、１１ｂ、１１ｃの特性にばらつきがあったとしても電圧分担を均一にすることができる。

図１９は本発明の実施の形態に係わる半導体スイッチ回路の実施例７の回路図である。この実施例７は、図１８に示した実施例６に対し、直列接続の電圧駆動型半導体素子の個数をｎ個にしたものである。直列接続のｎ個のＩＧＢＴ１１１〜ＩＧＢＴ１１ｎを用意し、ｎ−１個のリアクトル１６１２〜１６（ｎ−１）ｎを用意し、リアクトル１６１２〜１６（ｎ−１）ｎの巻数比は１対１として、最上段の第１段の電圧均一化回路２２１及び最下段の第ｎの電圧均一化回路以外の中間段の電圧均一化回路２２２〜２２（ｎ−１）においてはリアクトルを並列接続し、各々の電圧均一化回路２２１〜２２ｎのリアクトルの巻線のインダクタンス、コンデンサの容量、抵抗値が等価回路で同じとなるようにしたものである。なお、図１９では、ＩＧＢＴ１１１〜１１ｎのコレクタ電圧をＶ１〜Ｖｎで示し、ゲート信号をＩｇ１〜Ｉｇｎで示している。

最上段の第１段の電圧均一化回路２２１は第１のリアクトル１６１２の１次巻線２０１にコンデンサ１７１及び抵抗１８１が直列接続されて形成され、コンデンサ１７１の容量が２Ｃで抵抗１８１の値がＲである場合を示している。同様に、最下段のＩＧＢＴ１１ｎの電圧均一化回路はリアクトル１６（ｎ−１）ｎの２次巻線２１ｎにコンデンサ１７ｎ及び抵抗１８ｎが直列接続されて形成され、コンデンサ１７ｎの容量が２Ｃで抵抗１８ｎの値がＲである場合を示している。

中間段の電圧均一化回路２２２〜２２（ｎ−１）、例えば、２段目の第２段の電圧均一化回路２２２は、第１のリアクトル１６１２の２次巻線２１ｂにはコンデンサ１７２１及び抵抗１８２１が直列接続され、第２のリアクトル１６２３の１次巻線２０２にはコンデンサ１７２２及び抵抗１８２２が直列接続されたものが並列接続されている。そして、コンデンサ１７２１、１７２２の容量は、最上段の第１段の電圧均一化回路２２１や最下段の第ｎ段の電圧均一化回路２２ｎのコンデンサ１７１、１７ｎの容量２Ｃの１／２のＣとし、抵抗１８２１、１８２２の値は最上段の第１段の電圧均一化回路２２２や最下段の第ｎ段の電圧均一化回路２２ｎの抵抗１８１、１８ｎの値Ｒの２倍の２Ｒとする。これにより、各々の電圧均一化回路のリアクトルのインダクタンス、コンデンサの容量、抵抗値が等価回路で同じとなる。以下、３段目のＩＧＢＴ１１３〜（ｎ−１）段目のＩＧＢＴ１１（ｎ−１）の電圧均一化回路についても同様である。

本発明の実施の形態の実施例７によれば、最上段及び最下段のリアクトルの巻数比は１対１として、中間段の電圧均一化回路においてリアクトル、コンデンサ、抵抗を直列接続したものを並列接続し、各々の電圧均一化回路のリアクトルのインダクタンス、コンデンサの容量、抵抗値が等価回路で同じとなるようにするので、磁気結合した各段の電圧均一化回路のリアクトル電圧は同じとなり均一化が図れ、直列接続されたＩＧＢＴ１１ａ〜１１ｎの特性にばらつきがあったとしても電圧分担を均一にすることができる。

図２０は本発明の実施の形態に係わる半導体スイッチ回路の実施例８の回路図である。この実施例８は、図１０に示した実施例３に対し、３直列のＩＧＢＴ１１ａ、１１ｂ、１１ｃに代えて、４直列のＩＧＢＴ１１ａ〜１１ｄを備え、２段目の第２段の電圧均一化回路２２ｂは自己以外の他の電圧均一化回路のリアクトルのいずれか一つと磁気結合したリアクトルを有し、２段目の第２段の電圧均一化回路２２ｂのリアクトルの磁気結合巻線を直列接続し、各段の電圧均一化回路のリアクトルの電圧が等価回路で同じとなるようにしたものである。図２０では、第１のリアクトル１６ａｂの巻数比は３対１とし、第２のリアクトル１６ｂｃ及び第３のリアクトル１６ｂｄの巻数比を１対３とし、ＩＧＢＴ１１ａ〜１１ｄは環流ダイオードを有したものを示している。図１０と同一要素には同一符号を付し重複する説明は省略する。

直列接続された４個のＩＧＢＴ１１ａ〜１１ｄは、それぞれゲート駆動回路１２ａ〜１２ｄからゲート抵抗１３ａ〜１３ｄを介してゲート信号Ｉｇａ〜Ｉｇｄが供給される。そして、ＩＧＢＴ１１ａ〜１１ｄのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。ＩＧＢＴ１１ａ、１１ｂのコレクタと各々のゲート駆動回路１２ａ、１２ｂとの接続線には互いに磁気結合させるコモンモードの第１のリアクトル１６ａｂが設けられ、ＩＧＢＴ１１ｂ、１１ｃのコレクタと各々のゲート駆動回路１２ｂ、１２ｃとの接続線には互いに磁気結合させるコモンモードの第２のリアクトル１６ｂｃが設けられ、ＩＧＢＴ１１ｂ、１１ｄのコレクタと各々のゲート駆動回路１２ｂ、１２ｄとの接続線には互いに磁気結合させるコモンモードの第３のリアクトル１６ｂｄが設けられている。

第１段の電圧均一化回路２２ａは第１のリアクトル１６ａｂの１次巻線２０ａにコンデンサ１７ａ及び抵抗１８ａが直列接続されて形成され、２段目の第２段の電圧均一化回路２２ｂは、直列接続された第１のリアクトル１６ａｂの２次巻線２１ｂ、第２のリアクトル１６ｂｃの１次巻線２０ｂｃ、第３のリアクトル１６ｂｄの１次巻線２０ｂｄにコンデンサ１７ｂ及び抵抗１８ｂが直列接続されて形成される。さらに、第３段の電圧均一化回路２２ｃは第２のリアクトル１６ｂｃの２次巻線２１ｃにコンデンサ１７ｃ及び抵抗１８ｃが直列接続されて形成され、第４の電圧均一化回路は第３のリアクトル１６ｂｄの２次巻線２１ｄにコンデンサ１７ｄ及び抵抗１８ｄが直列接続されて形成される。コンデンサ１７ａ〜１７ｄは同一容量のコンデンサであり、抵抗１８ａ〜１８ｄも同一値の抵抗である。

つまり、２段目の第２段の電圧均一化回路２２ｂについては、第１のリアクトル１６ａｂの２次巻線２１ｂ、第２のリアクトル１６ｂｃの１次巻線２０ｂｃ、第３のリアクトル１６ｂｄの１次巻線２０ｂｄが直列接続されて構成される。そして、第１のリアクトル１６ａｂの磁気結合巻線の巻数比（１次巻線２０ａ／２次巻線２１ｂ）が３／１となるように、第２のリアクトル１６ｂｃの磁気結合巻線の巻数比（１次巻線２０ｂｃ／２次巻線２１ｃ）が１／３となるように、さらに、第３のリアクトル１６ｂｄの磁気結合巻線の巻数比（１次巻線２０ｂｄ／２次巻線２１ｄ）が１／３となるように選定される。これにより、各々の電圧均一化回路が同一の等価回路となる。

また、第１段の電圧均一化回路２２ａは、一方がＩＧＢＴ１１ａのコレクタに接続され他方がゲート抵抗１３ａに接続され、第２段の電圧均一化回路２２ｂは、一方がＩＧＢＴ１１ｂのコレクタに接続され他方がゲート抵抗１３ｂに接続され、第３段の電圧均一化回路２２ｃは、一方がＩＧＢＴ１１ｃのコレクタに接続され他方がゲート抵抗１３ｃに接続され、同様に、ＩＧＢＴ１１ｄの電圧均一化回路は、一方がＩＧＢＴ１１ｄのコレクタに接続され他方がゲート抵抗１３ｄに接続される。

本発明の実施の形態の実施例８によれば、第２段の電圧均一化回路２２ｂのリアクトルが自己以外の他のすべての電圧均一化回路のリアクトルと磁気結合するので、直列接続されたＩＧＢＴ１１ａ〜１１ｄは第２段の電圧均一化回路２２ｂのリアクトルを介して互いに磁気結合することになり、直列接続されたＩＧＢＴ１１ａ〜１１ｄの特性にばらつきがあったとしても電圧分担を均一にすることができる。また、各電圧均一化回路のリアクトルの電圧が同じとなるように、巻数比の異なるリアクトルを採用しているので、磁気結合した各電圧均一化回路のリアクトル電圧は同じとなり均一化が図れる。

図２１は本発明の実施の形態に係わる半導体スイッチ回路の実施例９の回路図である。この実施例９は、図２０に示した実施例８に対し、４直列のＩＧＢＴ１１ａ〜１１ｄに代えて、ｎ直列のＩＧＢＴ１１１〜１１ｎを備え、２段目の第２段の電圧均一化回路２２２は、自己以外の他の電圧均一化回路のリアクトルのいずれか一つと磁気結合したリアクトルを有し、２段目の第２段の電圧均一化回路２２２のリアクトルの磁気結合巻線を直列接続し、各段の電圧均一化回路のリアクトルの電圧が等価回路で同じとなるようにしたものである。なお、図２１では、ＩＧＢＴ１１１〜１１ｎのコレクタ電圧をＶ１〜Ｖｎで示し、ゲート信号をＩｇ１〜Ｉｇｎで示している。

直列接続されたｎ個のＩＧＢＴ１１１〜１１ｎは、それぞれゲート駆動回路１２１〜１２ｎからゲート抵抗１３１〜１３ｎを介してゲート信号Ｉｇ１〜Ｉｇｎが供給される。そして、ＩＧＢＴ１１１〜１１ｎのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。ＩＧＢＴ１１１、１１２のコレクタと各々のゲート駆動回路１２１、１２２との接続線には互いに磁気結合させるコモンモードの第１のリアクトル１６１２が設けられ、ＩＧＢＴ１１２、１１３のコレクタと各々のゲート駆動回路１２２、１２３との接続線には互いに磁気結合させるコモンモードの第２のリアクトル１６２３が設けられ、以下同様に、ＩＧＢＴ１１２、１１ｎのコレクタと各々のゲート駆動回路１２２、１２ｎとの接続線には互いに磁気結合させるコモンモードの第ｎ−１のリアクトル１６２ｎが設けられている。

第１段の電圧均一化回路２２１は第１のリアクトル１６１２の１次巻線２０１にコンデンサ１７１及び抵抗１８１が直列接続されて形成され、２段目の第２段の電圧均一化回路２２２は、直列接続された第１のリアクトル１６１２の２次巻線２１２及び第２のリアクトル１６２３の１次巻線２０２３〜第ｎ−１のリアクトル１６２ｎの１次巻線２０２ｎにコンデンサ１７２及び抵抗１８２が直列接続されて形成される。さらに、第ｉ段の電圧均一化回路２２ｉは第ｉ−１のリアクトル１６２ｉの２次巻線２１ｉにコンデンサ１７ｉ及び抵抗１８ｉが直列接続されて形成される。コンデンサ１７１〜１７ｎは同一容量のコンデンサであり、抵抗１８１〜１８ｎも同一値の抵抗である。

つまり、２段目の第２段の電圧均一化回路２２２については、第１のリアクトル１６１２の２次巻線２１２及び第２のリアクトル１６２３〜第ｎ−１のリアクトル１６２ｎの１次巻線２０２３〜第ｎ−１のリアクトル１６２ｎの１次巻線２０２ｎが直列接続されて構成される。そして、第１のリアクトル１６１２の磁気結合巻線の巻数比（１次巻線２０１／２次巻線２１２）がｎ−１／１となるように、第２のリアクトル１６２３〜第ｎ−１のリアクトル１６２ｎの磁気結合巻線の巻数比（１次巻線２０／２次巻線２１）が１／ｎ−１となるように選定される。これにより、各々の電圧均一化回路が同一の等価回路となる。

本発明の実施の形態の実施例９によれば、第２段の電圧均一化回路２２２のリアクトルが自己以外の他のすべての電圧均一化回路のリアクトルと磁気結合するので、直列接続されたＩＧＢＴ１１１〜１１ｎは第２段の電圧均一化回路２２２のリアクトルを介して互いに磁気結合することになり、直列接続されたＩＧＢＴ１１１〜１１ｎの特性にばらつきがあったとしても電圧分担を均一にすることができる。また、各電圧均一化回路のリアクトルの電圧が同じとなるように、巻数比の異なるリアクトルを採用しているので、磁気結合した各電圧均一化回路のリアクトル電圧は同じとなり均一化が図れる。

図２２は本発明の実施の形態に係わる半導体スイッチ回路の実施例１０の回路図である。この実施例１０は、図２１に示した実施例９に対し、２段目の第２段の電圧均一化回路２２２に代えて、１段目の第１段の電圧均一化回路２２１は、自己以外の他の電圧均一化回路のリアクトルのいずれか一つと磁気結合したリアクトルを有し、第１段の電圧均一化回路２２１のリアクトルの磁気結合巻線を直列接続し、各段の電圧均一化回路のリアクトルの電圧が等価回路で同じとなるようにしたものである。図２２と同一要素には同一符号を付し重複する説明は省略する。

１段目の第１段の電圧均一化回路２２１は、直列接続された第１のリアクトル１６１２の１次巻線２０１２〜第ｎ−１のリアクトル１６１ｎの１次巻線２０１ｎの１次巻線２０１ｎにコンデンサ１７１及び抵抗１８１が直列接続されて形成される。さらに、第ｉ段の電圧均一化回路２２ｉは第ｉ−１のリアクトル１６１ｉの２次巻線２１ｉにコンデンサ１７ｉ及び抵抗１８ｉが直列接続されて形成される。コンデンサ１７１〜１７ｎは同一容量のコンデンサであり、抵抗１８１〜１８ｎも同一値の抵抗である。

つまり、１段目の第１段の電圧均一化回路２２１については、第１のリアクトル１６１２の１次巻線２０１２〜第ｎ−１のリアクトル１６１ｎの１次巻線２０１（ｎ−１）が直列接続されて構成される。そして、第１のリア
クトル１６１２〜第ｎ−１のリアクトル１６１ｎの磁気結合巻線の巻数比（１次巻線２０／２次巻線２１）が１／ｎ−１となるように選定される。これにより、各々の電圧均一化回路が同一の等価回路となる。本発明の実施の形態の実施例１０の場合には、実施例９と同じ効果が得られる。

図２３は本発明の実施の形態に係わる半導体スイッチ回路の実施例１１の回路図である。この実施例１１は、図２２に示した実施例１０に対し、ｎ個（ｎ＝２ｍ＋１）直列のＩＧＢＴ１１１〜１１ｎを備え、中間段の第ｍ＋１段の電圧均一化回路２２ｍ＋１に二つのリアクトル１６ｍ（ｍ＋１）、１６（ｍ＋１）（ｍ＋２）を設け、第１段から第ｍ段のｍ個の電圧均一化回路２２１〜２２ｍのうちの一つが自己以外の他のｍ−１個の電圧均一化回路とそれぞれ磁気結合するｍ−１個のリアクトルを有し、第ｍ＋２段から第２ｍ＋１段のｍ個の電圧均一化回路２２ｍ＋２〜２２ｎのうちの一つが自己以外の他のｍ−１個の電圧均一化回路とそれぞれ磁気結合するｍ−１個のリアクトルを有するように構成したものである。

図２３では、第１段の電圧均一化回路２２１及び第ｎ段の電圧均一化回路２２ｎが自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合するｍ個のリアクトルを有した電圧均一化回路である場合を示している。

第ｍ＋１段の電圧均一化回路２２ｍ＋１は、第ｍ段の電圧均一化回路と１対ｍの巻数比で互いに磁気結合するリアクトル１６ｍ（ｍ＋１）の２次巻線と、第ｍ＋２段の電圧均一化回路とｍ対１の巻数比で互いに磁気結合するリアクトル１６（ｍ＋１）（ｍ＋２）の１次巻線とを並列接続して形成される。

第１段の電圧均一化回路２２１は、第２段の電圧均一化回路２２２から第ｍ＋１段の電圧均一化回路２２ｍ＋１までの自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合するｍ個のリアクトル１６１２〜１６１（ｍ＋１）を有し、自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合したｍ個のリアクトル１６１２〜１６１（ｍ＋１）の１次巻線を直列接続し、コンデンサ１７１及び抵抗１８１を直列接続して形成されている。また、残りの電圧均一化回路２２２〜２２ｍは、ｍ個のリアクトル１６１２〜１６１（ｍ＋１）の２次巻線にコンデンサ１７１〜１７ｍ及び抵抗１８１〜１８ｍを直列接続して形成されている。

同様に、第ｎ段の電圧均一化回路２２ｎは、第ｍ＋１段の電圧均一化回路２２ｍ＋１から電圧均一化回路２２ｎ−１（＝２ｍ）までの自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合するｍ個のリアクトル１６（ｍ＋１）ｎ〜１６（ｎ−１）ｎを有し、自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合したｍ個のリアクトル１６（ｍ＋１）ｎ〜１６（ｎ−１）ｎの１次巻線を直列接続し、コンデンサ１７ｎ及び抵抗１８ｎを直列接続して形成されている。また、残りの電圧均一化回路２２ｍ＋１〜２２ｎ−１（＝２ｍ）は、ｍ個のリアクトル１６（ｍ＋１）ｎ〜１６（ｎ−１）ｎの２次巻線にコンデンサ１７（ｍ＋１）〜１７（ｎ−１）及び抵抗１８（ｍ＋１）〜１８（ｎ−１）を直列接続して形成されている。

本発明の実施の形態の実施例１１によれば、実施例１０の効果に加え、中間段の第ｍ＋１段の電圧均一化回路２２ｍ＋１に二つのリアクトル１６ｍ（ｍ＋１）、１６（ｍ＋１）（ｍ＋２）を設けるので、直列接続する電圧駆動型半導体素子の数が増えた場合に、リアクトルの巻数比が大きくなるのを防止できる。

図２４は本発明の実施の形態に係わる半導体スイッチ回路の実施例１２の回路図である。この実施例１２は、図２０に示した実施例８に対し、巻数比が３対１のリアクトルに代えて、巻数比が２対１（巻数比が１対２）と巻数比が１対１との２種類のリアクトルを用意し、中間段の電圧均一化回路のリアクトルの磁気結合巻線を直列接続し、各々の電圧均一化回路のリアクトルの電圧が等価回路で同じとなるようにしたものである。図２０と同一要素には同一符号を付し重複する説明は省略する。

第１段の電圧均一化回路２２ａは第１のリアクトル１６ａｂの１次巻線２０ａにコンデンサ１７ａ及び抵抗１８ａが直列接続されて形成される。第２段の電圧均一化回路２２ｂは直列接続された第１のリアクトル１６ａｂの２次巻線２１ｂ及び第２のリアクトル１６ｂｃの１次巻線２０ｂにコンデンサ１７ｂ及び抵抗１８ｂが直列接続されて形成される。第３段の電圧均一化回路２２ｃは直列接続された第２のリアクトル１６ｂｃの２次巻線２１ｃ及び第３のリアクトル１６ｂｄの１次巻線２０ｃにコンデンサ１７ｃ及び抵抗１８ｃが直列接続されて形成される。第４段の電圧均一化回路２２ｅは第３のリアクトル１６ｂｄの２次巻線２１ｄにコンデンサ１７ｄ及び抵抗１８ｄが直列接続されて形成される。さらに、コンデンサ１７ａ〜１７ｄは同一容量のコンデンサであり、抵抗１８ａ〜１８ｄも同一値の抵抗である。

このように最上段の第１段の電圧均一化回路２２ａについては巻数比が２対１となるリアクトルが用いられ、最下段の第４段の電圧均一化回路２２ｅについては巻数比が１対２となるリアクトルが用いられ、中間段の第２段の電圧均一化回路２２ｂについては巻数比が２対１となるリアクトル及び巻数比が１対１となるリアクトルの直列接続が用いられている。第３段の電圧均一化回路２２ｃについては巻数比が１対１となるリアクトル及び巻数比が１対２となるリアクトルの直列接続が用いられている。これにより、各々の電圧均一化回路が同一の等価回路となる。

本発明の実施の形態の実施例１２によれば、巻数比が２対１（巻数比が１対２）となるリアクトルと巻数比が１対１となるリアクトルとの２種類のリアクトルが必要であるが、いずれの電圧均一化回路２２も等価回路は同じとなるので、直列接続されたＩＧＢＴ１１ａ〜１１ｄの特性にばらつきがあったとしても電圧分担を均一にすることができる。

図２５は本発明の実施の形態に係わる半導体スイッチ回路の実施例１３の回路図である。この実施例１３は、図２４に示した実施例１２に対し、直列接続の電圧駆動型半導体素子の個数をｎ個にしたものである。なお、図２５では、ＩＧＢＴ１１１〜１１ｎのコレクタ電圧をＶ１〜Ｖｎで示し、ゲート信号をＩｇ１〜Ｉｇｎで示している。

第１段の電圧均一化回路２２１は、第２段の電圧均一化回路２２２と磁気結合巻線が２対１の巻数比で互いに磁気結合するリアクトル１６１２を有し、一方、第ｎ段の電圧均一化回路２２ｎは第ｎ−１段の電圧均一化回路２２ｎ−１と磁気結合巻線が１対２の巻数比で互いに磁気結合するリアクトル１６（ｎ−１）ｎを有している。

そして、第２段の電圧均一化回路２２２は、第１段の電圧均一化回路２２１と磁気結合巻線が２対１の巻数比で互いに磁気結合するリアクトル１６１２と、第３段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトル１６２３との双方を有し、これらの磁気結合巻線は直列接続されて形成されている。同様に、第ｎ−１段の電圧均一化回路２２ｎ−１は、第ｎ段の電圧均一化回路２２ｎと磁気結合巻線が１対２の巻数比で互いに磁気結合するリアクトル１６（ｎ−１）ｎと、第ｎ−２段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトル１６（ｎ−２）（ｎ−１）との双方を有し、これらリアクトルの磁気結合巻線は直列接続されて形成されている。

また、中間段の第ｉ段（ｉ＝３〜ｎ−２）の電圧均一化回路２２２〜２２ｎ−１は、第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトル、及び第ｉ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルを有しており、これらリアクトルの磁気結合巻線は直列接続されて形成されている。

本発明の実施の形態の実施例１３によれば、直列接続の電圧駆動型半導体素子の個数が増えても、巻数比が２対１（巻数比が１対２）となるリアクトルと巻数比が１対１となるリアクトルとの２種類のリアクトルで構成が可能である。

図２６は本発明の実施の形態に係わる半導体スイッチ回路の実施例１４の回路図である。この実施例１４は、図２４に示した実施例１２の直列接続のリアクトルに、並列接続のリアクトルを組み合わせたものである。図２４と同一要素には同一符号を付し重複する説明は省略する。

最上段の第１段の電圧均一化回路２２ａについては、巻数比が２対１となるリアクトルが用いられ、２段目の第２段の電圧均一化回路２２ｂについては、巻数比が１対２となる２個のリアクトルの直列接続が用いられている。そして、３段目の第３段の電圧均一化回路２２ｃについては、巻数比が１対２となるリアクトルと巻数比が２対１となるリアクトルとの並列接続が用いられている。

つまり、中間段では、直列接続のリアクトルを有した電圧均一化回路２２ｂ、２２ｄと、並列接続のリアクトルを有した電圧均一化回路２２ｃとを交互に配置し、最下段の電圧均一化回路２２ｅについては、巻数比が１対２となるリアクトルを用いている。

本発明の実施の形態の実施例１４によれば、直列接続のリアクトルを有した電圧均一化回路と、並列接続のリアクトルを有した電圧均一化回路とを交互に配置するので、各段の電圧均一化回路のリアクトル電圧がより均一化され、直列接続されたＩＧＢＴ１１ａ〜１１ｅの特性にばらつきがあったとしても電圧分担を均一にすることができる。

図２７は本発明の実施の形態に係わる半導体スイッチ回路の実施例１５の回路図である。この実施例１５は、図２６に示した実施例１４に対し、直列接続された複数個の電圧駆動型半導体素子をｎ個（ｎ＝２ｍ＋１、ｍは２以上）とし、二つのリアクトルの磁気結合巻線を並列接続した第ｍ＋１段の電圧均一化回路２２ｍ＋１を中央段に設置し、第１段の電圧均一化回路２２１と第ｍ＋１段の電圧均一化回路２２ｍ＋１との間の電圧平均回路１２、及び第ｍ＋１段の電圧均一化回路２２ｍ＋１と第ｎ段（ｎ＝２ｍ＋１）の電圧均一化回路との間の電圧平均回路１２を複数個としたものである。なお、図２７では、ＩＧＢＴ１１１〜１１ｎのコレクタ電圧をＶ１〜Ｖｎで示し、ゲート信号をＩｇ１〜Ｉｇｎで示している。

図２７に示すように、第１段の電圧均一化回路２２１は、リアクトル１６１２にて第２段の電圧均一化回路２２２と磁気結合される。すなわち、磁気結合巻線が２対１の巻数比で互いに磁気結合されている。

第２段の電圧均一化回路２２２は、リアクトル１６１２により第１段の電圧均一化回路２２１と２対１の巻数比で互いに磁気結合されるとともに、リアクトル１６２３により第３段の電圧均一化回路２２３と１対１の巻数比で互いに磁気結合されている。そして、リアクトル１６１２、１６２３の磁気結合巻線（リアクトル１６１２の２次巻線２１２、リアクトル１６２３の１次巻線２０２）は直列接続されて、コンデンサ１７１及び抵抗１８１に直列に接続される。

図示省略の第ｉ段（ｉ＝３〜ｍ−１）の電圧均一化回路２２ｉは、リアクトル１６（ｉ−１）ｉにて第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合されるとともに、リアクトルｉ（ｉ＋１）にて第ｉ＋１段の電圧均一化回路２２ｉ＋１と１対１の巻数比で互いに磁気結合される。そして、リアクトル１６（ｉ−１）ｉの２次巻線２１ｉとリアクトル１６ｉ（ｉ＋１）の１次巻線２０ｉは直列接続されて、コンデンサ１７ｉ及び抵抗１８ｉに直列に接続される。

また、図示省略の第ｍ段の電圧均一化回路は、リアクトル１６（ｍ−１）ｍにて第ｍ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合されるとともに、リアクトル１６ｍ（ｍ＋１）にて第ｍ＋１段の電圧均一化回路２２ｍ＋１と１対２の巻数比で互いに磁気結合される。そして、リアクトル１６（ｍ−１）ｍの２次巻線２１ｍとリアクトル１６ｍ（ｍ＋１）の１次巻線２０ｍは直列接続されて、コンデンサ１７ｍ及び抵抗１８ｍに直列に接続される。

次に、第ｍ＋１段の電圧均一化回路２２ｍ＋１は、リアクトル１６ｍ（ｍ＋１）にて第ｍ段の電圧均一化回路と１対２の巻数比で互いに磁気結合されるともに、リアクトル（ｍ＋１）（ｍ＋２）にて第ｍ＋２段の電圧均一化回路２２ｍ＋２と２対１の巻数比で互いに磁気結合される。そして、リアクトル１６ｍ（ｍ＋１）の２次巻線２１ｍ＋１とリアクトル１６（ｍ＋１）（ｍ＋２）の１次巻線２０ｍ＋１は直列接続されて、コンデンサ１７ｍ＋１及び抵抗１８ｍ＋１に直列に接続される。

また、第ｍ＋２段の電圧均一化回路２２ｍ＋２は、リアクトル１６（ｍ＋１）（ｍ＋２）にて第ｍ＋１段の電圧均一化回路と２対１の巻数比で互いに磁気結合されるともに、図示省略のリアクトル（ｍ＋２）（ｍ＋３）にて第ｍ＋３段の電圧均一化回路２２ｍ＋３と１対１の巻数比で互いに磁気結合される。そして、リアクトル１６（ｍ＋１）（ｍ＋２）の２次巻線２１ｍ＋２とリアクトル１６（ｍ＋２）（ｍ＋３）の１次巻線２０ｍ＋２は直列接続されて、コンデンサ１７ｍ＋２及び抵抗１８ｍ＋２に直列に接続される。

さらに、図示省略の第ｊ段（ｊ＝ｍ＋３〜２ｍ−１）の電圧均一化回路２２ｊは、リアクトル１６（ｊ−１）ｊにて第ｊ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合されるとともに、リアクトルｊ（ｊ＋１）にて第ｊ＋１段の電圧均一化回路２２ｊ＋１と１対１の巻数比で互いに磁気結合される。そして、リアクトル１６（ｊ−１）ｊの２次巻線２１ｊとリアクトル１６ｊ（ｊ＋１）の１次巻線２０ｊは直列接続されて、コンデンサ１７ｊ及び抵抗１８ｊに直列に接続される。

第ｎ−１（２ｍ）段の電圧均一化回路２２ｎ−１は、リアクトル１６（ｎ−２）（ｎ−１）にて第ｎ−２段の電圧均一化回路２２ｎ−２と１対１の巻数比で互いに磁気結合されるとともに、リアクトル１６（ｎ−１）ｎにて第ｎ段の電圧均一化回路２２ｎと１対２の巻数比で互いに磁気結合される。そして、リアクトル１６（ｎ−２）（ｎ−１）の２次巻線２１ｎ−１とリアクトル１６（ｎ−１）ｎの１次巻線２０ｎ−１は直列接続されて、コンデンサ１７ｎ−１及び抵抗１８ｎ−１に直列に接続される。

第ｎ（２ｍ＋１）段の電圧均一化回路２２ｎは、リアクトル１６（ｎ−１）ｎにて第ｎ−１段の電圧均一化回路２２ｎ−１と１対２の巻数比で互いに磁気結合され、リアクトル１６（ｎ−１）ｎの２次巻線２１ｎにはコンデンサ１７ｎ−１及び抵抗１８ｎ−１が直列に接続される。

本発明の実施の形態の実施例１５によれば、直列接続される電圧駆動型半導体素子の数が増えた場合であっても、直列接続のリアクトルを有した電圧均一化回路と、並列接続のリアクトルを有した電圧均一化回路とを組み合わせて配置できるので、各段の電圧均一化回路のリアクトル電圧がより均一化され、直列接続されたＩＧＢＴ１１ａ〜１１ｎの特性にばらつきがあったとしても電圧分担を均一にすることができる。

１１…ＩＧＢＴ、１２…ゲート駆動回路、１３…ゲート抵抗、１４…直流電源、１５…負荷、１６…リアクトル、１７…コンデンサ、１８…抵抗、１９…分圧回路、２０…１次巻線、２１…２次巻線、２２…電圧均一化回路

Claims (14)

1. 直列接続された複数個の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備えたことを特徴とする半導体スイッチ回路。
2. ３個以上の電圧駆動型半導体素子が直列接続されている場合、前記電圧均一化回路の前記リアクトルは、自己以外の他の電圧均一化回路のリアクトルの少なくともいずれか一つと磁気結合し、二つ以上と磁気結合したときは、それぞれ磁気結合したリアクトルの磁気結合巻線を直列接続または並列接続したことを特徴とする請求項１に記載の半導体スイッチ回路。
3. 前記電圧均一化回路のリアクトルの磁気結合巻線を直列接続または並列接続したときは、各々の電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗値を選定することを特徴とする請求項２に記載の半導体スイッチ回路。
4. 前記コンデンサは、前記電圧駆動型半導体素子のコレクタ電圧を分圧する分圧回路のコンデンサの一部を用いることを特徴とする請求項１乃至３のいずれか１項に記載の半導体スイッチ回路。
5. 直列接続された複数個の電圧駆動型半導体素子が２個であり、前記リアクトルは１対１の巻数比で互いに磁気結合させたことを特徴とする請求項１に記載の半導体スイッチ回路。
6. 直列接続された複数個の電圧駆動型半導体素子が３個であり、第１段の電圧均一化回路と第２段の電圧均一化回路とを磁気結合するリアクトルは２対１の巻数比で互いに磁気結合させ、第２段の電圧均一化回路と第３段の電圧均一化回路とを磁気結合するリアクトルは１対２の巻数比で互いに磁気結合させ、第２段の電圧均一化回路の磁気結合巻線は直列接続としたことを特徴とする請求項１に記載の半導体スイッチ回路。
7. 直列接続された複数個の電圧駆動型半導体素子がｎ個であり、各々の前記電圧均一化回路は自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合するｎ−１個のリアクトルを有し、各々の前記電圧均一化回路の磁気結合巻線は直列接続としたことを特徴とする請求項１に記載の半導体スイッチ回路。
8. 直列接続された複数個の電圧駆動型半導体素子がｎ個であり、各々の前記電圧均一化回路は自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合するｎ−１個のリアクトルを有し、各々の前記電圧均一化回路の磁気結合巻線は並列接続としたことを特徴とする請求項１に記載の半導体スイッチ回路。
9. 直列接続された複数個の電圧駆動型半導体素子がｎ個であり、第１段の電圧均一化回路は第２段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第ｎ段の電圧均一化回路は第ｎ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第１段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第ｉ段（ｉ＝２〜ｎ−１）の電圧均一化回路は、第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｉ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第１段の電圧均一化回路のコンデンサの１／２容量のコンデンサと第１段の電圧均一化回路の抵抗の２倍の抵抗値の抵抗とを直列接続したことを特徴とする請求項１に記載の半導体スイッチ回路。
10. 直列接続された複数個の電圧駆動型半導体素子がｎ個であり、ｎ個の前記電圧均一化回路のうちの一つが自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合するｎ−１個のリアクトルを有し、各々のリアクトルは１対ｎ−１の巻数比で互いに磁気結合させ、自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合した電圧均一化回路の磁気結合巻線を直列接続としたことを特徴とする請求項１に記載の半導体スイッチ回路。
11. 直列接続された複数個の電圧駆動型半導体素子がｎ個（ｎ＝２ｍ＋１）であり、第ｍ＋１段の前記電圧均一化回路は第ｍ段の電圧均一化回路と１対ｍの巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｍ＋２段の電圧均一化回路とｍ対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、第１段から第ｍ段のｍ個の前記電圧均一化回路のうちの一つが自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合するｍ個のリアクトルを有し、各々のリアクトルは１対ｍの巻数比で互いに磁気結合させ、自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合した電圧均一化回路の磁気結合巻線を直列接続とし、第ｍ＋２段から第２ｍ＋１段のｍ個の前記電圧均一化回路のうちの一つが自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合するｍ個のリアクトルを有し、各々のリアクトルはｍ対１の巻数比で互いに磁気結合させ、自己以外の他のｍ個の電圧均一化回路とそれぞれ磁気結合した電圧均一化回路の磁気結合巻線を直列接続としたことを特徴とする請求項１に記載の半導体スイッチ回路。
12. 直列接続された複数個の電圧駆動型半導体素子がｎ個であり、第１段の電圧均一化回路は第２段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルを有し、第ｎ段の電圧均一化回路は第ｎ−１段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルを有し、第２段の電圧均一化回路は第１段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルと第３段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルとを有し、第ｎ−１段の電圧均一化回路は第ｎ段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルと第ｎ−２段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルとを有し、第ｉ段（ｉ＝３〜ｎ−２）の電圧均一化回路は、第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルと、第ｉ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルとを有したことを特徴とする請求項１に記載の半導体スイッチ回路。
13. 直列接続された複数個の電圧駆動型半導体素子が５個であり、第１段の電圧均一化回路は第２段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルを有し、第２段の電圧均一化回路は第１段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第３段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、第３段の電圧均一化回路は第２段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第４段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、第４段の電圧均一化回路は第３段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第５段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第５段の電圧均一化回路は第４段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルを有したことを特徴とする請求項１に記載の半導体スイッチ回路。
14. 直列接続された複数個の電圧駆動型半導体素子が２ｍ＋１（ｍは２以上）個であり、第１段の電圧均一化回路は第２段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルを有し、第２段の電圧均一化回路は第１段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第３段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第ｉ段（ｉ＝３〜ｍ−１）の電圧均一化回路は第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｉ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第ｍ段の電圧均一化回路は第ｍ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｍ＋１段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第ｍ＋１段の電圧均一化回路は第ｍ段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｍ＋２段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、第ｍ＋２段の電圧均一化回路は第ｍ＋１段の電圧均一化回路と２対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｍ＋３段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第ｊ段（ｊ＝ｍ＋３〜２ｍ−１）の電圧均一化回路は第ｊ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｊ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第２ｍ段の電圧均一化回路は第２ｍ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第２ｍ＋１段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを直列接続し、第２ｍ＋１段の電圧均一化回路は第２ｍ段の電圧均一化回路と１対２の巻数比で互いに磁気結合するリアクトルを有したことを特徴とする請求項１に記載の半導体スイッチ回路。

Images