CN100336046C - 用于计算机系统的接口设备及其配置方法 - Google Patents

用于计算机系统的接口设备及其配置方法 Download PDF

Info

Publication number
CN100336046C
CN100336046C CNB00814835XA CN00814835A CN100336046C CN 100336046 C CN100336046 C CN 100336046C CN B00814835X A CNB00814835X A CN B00814835XA CN 00814835 A CN00814835 A CN 00814835A CN 100336046 C CN100336046 C CN 100336046C
Authority
CN
China
Prior art keywords
signal
state machine
interfacing equipment
programmable state
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB00814835XA
Other languages
English (en)
Other versions
CN1387646A (zh
Inventor
乔恩·索雷森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1387646A publication Critical patent/CN1387646A/zh
Application granted granted Critical
Publication of CN100336046C publication Critical patent/CN100336046C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7846—On-chip cache and off-chip main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access, e.g. scheduled or random access
    • H04W74/04—Scheduled or contention-free access

Abstract

接口设备提供一个通用串行输入/输出(I/O)端口，功能是可编程的，依照一个储存的指令顺序由可编程状态机执行。这些指令使得可编程状态机依照标准或者其它预先确定的串行I/O通信参数集来规定串行I/O端口。

Description

用于计算机系统的接口设备及其配置方法
本发明的背景
1.发明的领域
本发明大体涉及用于数据处理器和通信系统的接口设备。本发明更特别涉及串行I/O设备，尤其，本发明涉及可编程串行I/O设备。
2.相关的领域
许多的串行接口设备，也称为串行输入/输出端口，在电子的线路和系统领域是大家熟悉的设备。设备包括特殊应用线路，通用异步收发器(UART)设备，用软件控制串行端口的微处理器，和许多其它的。这种设备被用在一个很宽的应用范围，包括和显示设备的通信，和为电池组管理的所谓“灵便”电池组的通信，为调试提供到系统的入口，提供到综合器的连接，和调制解调器的通信，或者作为通用系统连接器(USC)。许多标准曾经被发布，在其中通过规定详细要求的物理构造来支持各种串行I/O端口的应用。参数的规定包括信号路线的数量和类型，不同的信号路线传送的信号时间选择和其它特征例如振幅，极性和信号及信号路线的编码方法。
一个设计者通常选择一个非可编程串行I/O端口解决方案，以标准或者设计者要求实现的客户串行I/O端口构造和现有的设备间的比赛为基础。例如，一个UART满足可靠的速度和时间选择的要求可能被选择用于一个特别的异步应用。
在设计中比非可编程设备所提供的需要更大的适应性，一个常规微处理器的可编程串行端口软件可能被使用。例如，摩托罗拉公司的微控制器M68HC11系列包括一个串行端口在本领域很知名，如摩托罗拉同步串行外围接口(SPI)。这种设备通常如图1所示。微控制器100包括由软件102控制的串行硬件101，100也和系统总线103通话。串行通信出现跳过信号线路104。无论如何，这种串行接口由于若干因素是有缺点的。即使在软件控制的接口中，象SPI接口，电的参数，信号路线的数量，信号线路的类型，等等是预先确定和不可改变的。微控制器100必须执行软件程序102以控制串行端口，所有的串行数据被跳过信号线路104经过微控制器100传送，因而又装载进微控制器100，以上的无论什么加载是由于微控制器100主要使用的任务所强加的。同样，因为串行硬件101是微控制器100的一个能源消耗部分，额外的能源在处理器执行软件程序时消耗了。
本发明的概述
因此，本发明实施方案的一般目的是提供改进的串行接口设备。发明的特殊实施方案包括可编程串行I/O设备。发明的一些实施方案可能有特殊的优点，因为只需要有硬件可编程组以依照若干标准和非标准构造中的任何一个来提供串行接口。因此，例如，系统的不同的客户需要I/O的不同串行接口构造，只有系统硬件组需要设计，一个实施发明的设备然后被编程以实现每个客户所需要的串行接口构造，包括信号线路，信号类型，时间选择，等等。
在系统中，包括系统总线，实施发明特征的接口设备可能连接到系统总线把所有数据处理器分开。接口设备可能包括连接到系统总线的总线接口，连接和响应总线接口的可编程状态机(PSM)，连接到PSM和总线接口的并串行转换器，并且有串行I/O端口，这个并串行转换器响应PSM以依照选定的串行协议在总线和I/O端口之间传送数据。这个实施方案的变化也是可能的。例如，接口设备可以进一步包括连接到总线接口和PSM的时钟控制器。这个时钟控制器可能响应总线接口和PSM以生成连接到并串行转换器和PSM的输出上的时钟信号。时钟控制器可以切断时钟信号响应一条PSM命令的可编程周期时间，从而减少设备的能源消耗。时钟控制器可以切断响应一条PSM命令的时钟信号并且接通响应从并串行转换器I/O端口接收的信号的时钟信号，从而当设备不在并串行转换器I/O端口通信时减少能源消耗。接口设备可以进一步包括有输入和输出的位计数器，每个连接到PSM并且位计数器由PSM控制。PSM进一步包括可容纳储存规定接口设备操作的程序的内存，响应程序的指令执行逻辑储存在内存中，指令执行逻辑产生连接PSM和并串行转换器控制信号的信号线路，通过它PSM控制并串行转换器。并串行转换器可以进一步包括复数的规定串行I/O端口的I/O信号，其功能被PSM内存中的程序的PSM执行所规定。复数的I/O信号可以进一步包括数据信号，它的信号特征由程序规定。特征规定可以包括时间选择或者数据编码方法。一般而言，不同的程序规定了依照不同的串行接口标准的接口设备的操作。
依照发明的特征的另一个实施方案，串行通信的方法包括提供复数的，多种用途的串行I/O信号，编写可编程状态机(PSM)多种用途的处理器外部的程序以使多种用途的串行I/O信号依照特别的串行通信说明书来操作。此方法可以进一步包括提供时钟信号来使串行I/O信号和PSM的操作同步并且当不需要时选择性切断时钟信号，从而减少使用此方法的能源消耗。此方法可以还包括切断响应PSM命令的时钟信号和接通响应由多种用途的串行I/O信号接收的信号的时钟信号。此方法可以进一步包括促成复数的I/O信号以操作规定的时间选择或者操作规定的数据编码方法。
根据本发明的一个方面，提供了一种用于计算机系统的接口设备，所述计算机系统包括数据处理器和系统总线，所述接口设备与所述系统总线相连并与所述数据处理器分开，所述接口设备为所述数据处理器提供接口功能，所述接口设备包括：连接到所述系统总线的总线接口；可编程状态机，所述可编程状态机与所述数据处理器分开，所述可编程状态机与所述总线接口连接并响应所述总线接口提供的信号，所述接口设备为所述数据处理器提供接口功能；连接到所述可编程状态机和所述总线接口的并串行转换器，并且具有串行I/O端口，所述并串行转换器响应所述可编程状态机的信号以在所述系统总线和所述串行I/O端口之间依照选定的串行协议来传送数据；其特点在于，所述可编程状态机包括：内存，所述内存能够储存定义所述接口设备操作的至少一个程序；以及指令执行逻辑，所述指令执行逻辑响应储存在所述内存中的所述至少一个程序，所述指令执行逻辑在信号线路上生成对所述可编程状态机的连接和所述并串行转换器的控制信号，所述可编程状态机通过所述的控制信号控制所述并串行转换器。
附图的简要说明
在附图中，同样的引用名称表示相同的元件：
附图1是通常的串行I/O设备的示意性部件图表；
附图2是结合本发明的特征的串行I/O设备的实施方案的示意性部件图表；
附图3是如附图2所示的实施方案的使用的可编程状态机的示意性部件图表；
附图4是附图3的可编程状态机输出电路的示意性部件图表；
附图5是如附图2所示的实施方案的使用的时钟控制器电路的示意性部件图表；
本发明的详细描述
在阅读了下面的一个实施方案的详细描述和由此与绘图相连的变化之上，本发明将被更好理解。
如附图2所示的接口设备200的作为例证的实施方案包括一个总线接口201，一个可编程状态机(PSM)202，并串行转换器203，一个时钟控制器和/或时钟发生器(为简单起见，在下文中不失一般性地被称为时钟控制器204或者CCB204)和一个位计数器205。这5个基础部件是按照下面的方式相互连接的。总线接口201连接到系统总线206。由于需要，命令和响应可以被总线接口201在PSM202和系统总线206之间传送。由总线接口201从系统总线206接收来的命令也传送到CCB204，由于需要。数据被总线接口201在并串行转换器203和系统总线206之间传送。PSM202通过执行一个软件程序生成命令信号来控制并串行转换器203的操作，CCB204，和位计数器205，以及响应和系统总线206控制的其它输出。由接口设备200提供到外部领域的接口是串行I/O信号208。
如附图2所示的每个部件现在描述的更加详细，同样它们在作为例证的实施方案中被创立。
总线接口201提供到接口设备200的外部入口。总线接口201连接接口设备200到系统总线206并且到其它的外部信号207。此信号可以包括总线控制信号例如总线时钟，碎片选取，地址信号，数据信号，等等。总线时钟也可以是系统时钟，或者信号可能是分布式的，象一个分离的信号。系统总线206或者外部信号207也可以携带中断信号，例如被用于表示一个发送事件或者一个接收事件，等等，经由总线接口201连接到接口设备200。总线接口201也可以接收系统复位信号，以及其它的外部信号207，该外部信号不是系统总线206的一部分，但它是接口设备200所要求。
总线接口201可以仅仅接收和缓冲和传递到需要它们的外部元件的信号。可替换的是，总线接口部件可以在传递它们到需要它们的外部元件之前闭锁信号，或者一个确定点的信号值及时可以装载进寄存器。总线接口201可以使用任何一个或者所有这些本领域现行已知的技术，为了提供接口设备200元件所需要的信息以完成它们各自的功能。
总线接口201的输出包括为设定和控制接口设备200每个元件的信号。例如，可以是一个响应上面提及的系统复位信号的复位信号。可以是指定一个时钟预示值的信号，它的目的是下面进一步地论述。一个时钟控制信号可以命令CCB204来接通或者断开时钟。一个寄存器可以保存为并串行转换器203指明参数的值，例如奇偶性，移位寄存器中的位数和状态信息。总线接口201可以为并串行转换器203进一步包括一个或者更多的同时来自传送和/或接收缓冲的内存单元。总线接口201可以进一步包括一个或者更多的寄存器，经由它们程序命令和数据可以被发送到PSM202。总线接口201可以进一步包括其它的信号来控制在上面提及的外部信号的I/O操作，以及在系统总线206并且通过并串行转换器203。一些参数和设置可以由PSM装载的寄存器里保存的值来控制，描述如下。
接口设备200的可编程序性由PSM提供。然而，应该注意的是PSM不包括一个算术逻辑部件(ALU)或者通常和微处理器，数字信号处理器或者其它的通用计算引擎相关联的其它的线路，尽管这种可能性不能被排除。PSM202顺序预先规定了要完成的操作，而不是计算算术结果来定义其操作或者参数。
PSM202包括三个主要线路，一个可编程逻辑阵列(PLA)301，内存302和地址控制器303。PLA301的输出304中的某个数量的输出，比如m个，以PSM的当前状态为基础经由地址控制器303反馈来选择下一条执行的指令且。PLA301的输出305中的其余输出，比如n个，依照由PSM202执行的指令顺序的到达状态来控制接口设备200的其它元件。PLA301执行指令；内存302储存指令。在这个实施方案中，PLA不修改内存302中的指令，尽管它的可靠性不能排除。内存302可以包括一个或者更多的寄存器保存PSM修改的代表PSM控制元件的操作的初始化参数的值。例如，可以是个寄存器，它的值控制串行化参数。
PSM202的输出可以闭锁或者不闭锁，如附图4所示。PLA301输出400被锁存器401作为数据接收。此锁存器也接收一个表示PLA301的输出400有效的允许信号402。一个时钟403，例如系统时钟，引起锁存器401发送PLA301的输出400的值到闭锁的输出404，如果允许信号402表示在接收时钟信号403的时候PLA301的传输400有效的话。PLA301的输出400也可以仅仅和利用一个与门(AND gate)405或者类似的允许信号402结合，以产生一个不闭锁输出信号406。
作为例证的实施方案的PSM202执行指令中的三类：控制指令，程序流指令和时间选择/节电指令。指令包括如下面的表所示：
  指令   详细描述
  Group1   装载一个单一信号的值
  Group2   装载一群两个信号的值
  Group5   装载一群五个信号的值
  Jump Long Absolute<AbsoluteAddress>   从内存中当前地址跳转+31或者-31字节
  Jump via Index   跳转到内存中指示的绝对地址，在一个索引寄存器里储存Jump LongAbsolute指令之后的地址。
  Skip Next Short InstructionIf<condition>，<Skip number>   当连同Jump Long Absolute指令使用时，实现从子程序指令返回的一个stack-loss。
  No Overhead Loop<loop start>，<loop end>   引起一个从开始字节到结束字节的循环指令被执行，直到位计数器到达一个测试值。
  Wait<mask>   等待直到一个non-masked信号变为声明。等待时，内部时钟被屏蔽。
  Delay<number of clock ticks>   由于一个大于时钟记号的特定数量，延迟程序的执行。延迟期间屏蔽内部时钟。
并串行转换器203把系统总线206携带的并行数据依照要求的串行I/O标准转换为串行I/O信号208携带的串行数据，或者把串行I/O信号208携带的串行数据依照要求的串行I/O标准转换为系统总线206携带的并行数据。依照作为例证的实施方案每个接口设备200是一个半双工设备。为了提供全双工操作，两个接口设备200并行连接在一起并且每个设定以完成全双工通道的一个方向的操作。
当设定串行化数据时，并串行转换器203包括一个移位寄存器来安排并行到串行的操作，一个奇偶发生器和输出控制器。当设定接收串行数据时，移位寄存器安排串行到并行操作。并串行转换器203也使用奇偶发生器来接收串行数据。当接收串行数据时，串行化硬件203也使用一个界限检测器来决定什么时候接收一个序列的开始位。开始位检测被使用，连同等待和延迟指令，如下面描述的当接口设备200不是传送或者接收数据时，和CCB204连接以节电。
作为例证的实施方案的CCB204从接口设备200的外部接收系统时钟并且再分配给需要时钟信号的接口设备200的部件。可替换的是，CCB204可以内部地产生一个时钟并且再分配给需要时钟信号的接口设备200的部件。
如附图5所示，CCB204接纳系统时钟501到一个预定标器502来从系统时钟比率到接口设备200使用的比率除或者乘以时钟。预定标器502可以是一组可编程除法器线路或者可以包括逐渐锁定的循环频率乘法器。预定标器502的输出509计录一个同步门503，以及一个等待锁存器504和一个延迟锁存器505。等待锁存器504和延迟锁存器505接收等待506和延迟507命令，分别的，从PSM202，并且闭锁它们作为允许输出到同步门503。同步门503产生接口设备时钟信号508，它可以由PSM202中执行的程序的等待506和延迟507命令来选择性地接通或者切断。预定标器503的输出509是到CCB204的内部时钟信号，它不是选择性的接通和切断。这个内部时钟信号509不是广泛的分布，因此不能利用线路上有效的能源负载，但是允许CCB204去决定何时终止等待命令或者延迟命令。
等待指令显著的应用于并串行转换器203的界限检测。PSM202执行一个等待指令，引起CCB204切断时钟，直到一个界限，例如，一个开始位，由并串行转换器203检测。由PSM202进行的软件程序的执行则重新开始，处理所有传入的数据。等待指令被处理来测试其它的信号，例如清零发送(CTS)信号，例如用于调制解调器的应用。
接口设备200的作为例证的实施方案中第五个元件是位计数器205。这个计数器保存程序设计指令，因此内存空间，由于位计数代码不需要写到PSM202的软件程序循环中，其每次操作串行数据的一位。可代替的，一个寄存器储存位的数目，跳过它来完成一个操作。在每个循环的结束时，PSM202增加位计数器205通过一个适当的Group1，Group2或者Group5指令接着检查位计数器205中的值，依靠跳过储存位的数目来完成一个操作的寄存器。程序支路法和其它的决策可以依靠这个测试的结果。可替换的是，一个没有死循环指令可以实现所有需要的跳转和分支以执行利用了位计数器205的循环，使用仅仅一个指令。当这个循环结束的时候，执行继续内存302里下一条指令。
本发明连同其中具体的实施方案现在已描述。无论如何，许多修改，是预期的落入本发明的范围之中，对于那些本领域的技术人员现在应该是明白的。所以，这意味着本发明的范围仅被附加的权利要求的范围所限制。

Claims (10)

1.一种用于计算机系统的接口设备，所述计算机系统包括数据处理器和系统总线，所述接口设备与所述系统总线相连并与所述数据处理器分开，所述接口设备为所述数据处理器提供接口功能，所述接口设备包括：
连接到所述系统总线的总线接口；
可编程状态机，所述可编程状态机与所述数据处理器分开，所述可编程状态机与所述总线接口连接并响应所述总线接口提供的信号，所述接口设备为所述数据处理器提供接口功能；
连接到所述可编程状态机和所述总线接口的并串行转换器，并且具有串行I/O端口，所述并串行转换器响应所述可编程状态机的信号以在所述系统总线和所述串行I/O端口之间依照选定的串行协议来传送数据；
其特点在于，所述可编程状态机包括：
内存，所述内存能够储存定义所述接口设备操作的至少一个程序；以及
指令执行逻辑，所述指令执行逻辑响应储存在所述内存中的所述至少一个程序，所述指令执行逻辑在信号线路上生成对所述可编程状态机的连接和所述并串行转换器的控制信号，所述可编程状态机通过所述的控制信号控制所述并串行转换器。
2.如权利要求1所述的接口设备，进一步包括：
时钟控制器，所述时钟控制器与所述总线接口和所述可编程状态机相连接，所述时钟控制器响应所述总线接口提供的信号，并且用来接收由于执行了所述的至少一个程序而来自于所述可编程状态机的至少一个控制信号，从而在与所述并串行转换器和所述可编程状态机相连接的输出端上产生时钟信号。
3.如权利要求2所述的接口设备，其中所述时钟控制器在对收到来自于所述可编程状态机的至少一个控制信号作出响应时，所述时钟控制器将时钟信号切断一段可编程的时间，从而减少设备的能源消耗。
4.如权利要求3所述的接口设备，其中所述时钟控制器对在所述并串行转换器的所述串行I/O端口上收到的信号作出响应时，所述时钟控制器接通所述的时钟信号，从而减少设备的能源消耗。
5.如权利要求1所述的接口设备，进一步包括：
位计数器，所述位计数器具有输入端和输出端，每个端都连接到所述可编程状态机并且由所述可编程状态机来控所述位计数器。
6.如权利要求1所述的接口设备，其中所述并串行转换器被用来提供定义在所述串行I/O端口的多个I/O信号，所述多个I/O信号具有的特征是通过在所述可编程状态机中执行储存在所述内存中的所述至少一个程序来定义的。
7.如权利要求6所述的接口设备，其中所述多个I/O信号包括至少一个数据信号，所述数据信号所具有的信号特征由所述至少一个程序来定义。
8.如权利要求7所述的接口设备，其中所定义的信号特征包括时间选择。
9.如权利要求7所述的接口设备，其中所定义的信号特征包括数据编码方法。
10.如权利要求1所述的接口设备，其中所述至少一个程序依照不同的串行接口标准定义了所述接口设备的操作。
CNB00814835XA 1999-11-05 2000-11-03 用于计算机系统的接口设备及其配置方法 Expired - Lifetime CN100336046C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16381699P 1999-11-05 1999-11-05
US60/163,816 1999-11-05

Publications (2)

Publication Number Publication Date
CN1387646A CN1387646A (zh) 2002-12-25
CN100336046C true CN100336046C (zh) 2007-09-05

Family

ID=22591705

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB008152330A Expired - Lifetime CN100353349C (zh) 1999-11-05 2000-11-03 通讯处理器的总线结构和共享总线判优方法
CNB00814835XA Expired - Lifetime CN100336046C (zh) 1999-11-05 2000-11-03 用于计算机系统的接口设备及其配置方法
CN 00815005 Expired - Lifetime CN1279472C (zh) 1999-11-05 2000-11-06 多处理器数据处理系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB008152330A Expired - Lifetime CN100353349C (zh) 1999-11-05 2000-11-03 通讯处理器的总线结构和共享总线判优方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 00815005 Expired - Lifetime CN1279472C (zh) 1999-11-05 2000-11-06 多处理器数据处理系统

Country Status (5)

Country Link
EP (3) EP1226505B1 (zh)
CN (3) CN100353349C (zh)
AU (3) AU1458501A (zh)
DE (3) DE60027748T2 (zh)
WO (3) WO2001035234A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662911A (zh) * 2012-03-19 2012-09-12 中国科学院上海技术物理研究所 一种板级重构红外信号处理机的控制方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002331774A1 (en) 2001-08-29 2003-03-18 Analog Devices, Inc. Methods and apparatus utilizing flash burst mode to improve processor performance
GB0122401D0 (en) * 2001-09-17 2001-11-07 Ttp Communications Ltd Interfacing processors with external memory
GB2388929B (en) * 2002-05-23 2005-05-18 Advanced Risc Mach Ltd Handling of a multi-access instruction in a data processing apparatus
KR100532416B1 (ko) * 2003-01-18 2005-11-30 삼성전자주식회사 다중 소스의 다중 채널로의 할당 방법 및 시스템
KR100463205B1 (ko) * 2003-02-13 2004-12-23 삼성전자주식회사 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법
US20050154928A1 (en) * 2004-01-08 2005-07-14 International Business Machines Corporation Remote power-on functionality in a partitioned environment
CN1661576B (zh) * 2004-02-25 2010-04-28 中国科学院计算技术研究所 Soc架构下的高速总线动态变频装置和处理器核接口
US7957428B2 (en) * 2004-05-21 2011-06-07 Intel Corporation Methods and apparatuses to effect a variable-width link
CN100389413C (zh) * 2004-09-15 2008-05-21 北京中星微电子有限公司 串行通信总线外部设备接口
CN100388251C (zh) * 2004-12-24 2008-05-14 刘龙威 外部数据存储设备共享切换电路及其应用系统
US7348799B2 (en) * 2005-01-11 2008-03-25 Hewlett-Packard Development Company, L.P. System and method for generating a trigger signal
US7428603B2 (en) 2005-06-30 2008-09-23 Sigmatel, Inc. System and method for communicating with memory devices via plurality of state machines and a DMA controller
JP4747896B2 (ja) * 2006-03-17 2011-08-17 ソニー株式会社 情報処理装置および方法、並びにプログラム
US7930576B2 (en) * 2007-04-10 2011-04-19 Standard Microsystems Corporation Sharing non-sharable devices between an embedded controller and a processor in a computer system
CN101840385B (zh) * 2009-03-19 2012-07-18 承景科技股份有限公司 数据存取系统
CN102654853B (zh) * 2011-03-04 2015-03-04 上海华虹集成电路有限责任公司 一种采用两个微处理器的Nandflash控制器
US9129072B2 (en) * 2012-10-15 2015-09-08 Qualcomm Incorporated Virtual GPIO
US9946675B2 (en) * 2013-03-13 2018-04-17 Atieva, Inc. Fault-tolerant loop for a communication bus
CN104216857B (zh) * 2013-05-31 2017-09-22 英业达科技有限公司 多工切换装置及其切换方法
FR3026869B1 (fr) * 2014-10-07 2016-10-28 Sagem Defense Securite Systeme embarque sur puce a haute surete de fonctionnement
US9450582B2 (en) 2015-02-03 2016-09-20 Freescale Semiconductor, Inc. Programmable buffer system
JP6728370B2 (ja) * 2016-01-22 2020-07-22 株式会社ソニー・インタラクティブエンタテインメント 下位互換性のためのレガシーバス動作のシミュレーション
GB2553338B (en) * 2016-09-02 2019-11-20 Advanced Risc Mach Ltd Serial communication control
CN106980577B (zh) * 2017-03-20 2020-04-28 华为机器有限公司 输入输出处理方法、装置及终端
US10558604B2 (en) * 2017-12-20 2020-02-11 Qualcomm Incorporated Communication interface transaction security
CN109725250B (zh) * 2019-01-04 2021-07-13 珠海亿智电子科技有限公司 一种片上系统芯片模拟电路的测试系统及测试方法
CN111045980A (zh) * 2019-12-24 2020-04-21 广东嘉泰智能技术有限公司 一种多核处理器
CN114297105B (zh) * 2021-12-29 2024-04-05 合肥市芯海电子科技有限公司 一种直接存储器访问的嵌入式控制电路、芯片和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630267A (en) * 1983-12-23 1986-12-16 International Business Machines Corporation Programmable timing and synchronization circuit for a TDMA communications controller
CN1011356B (zh) * 1987-02-24 1991-01-23 数字设备公司 用于数字数据处理器的总线接口电路
US5557751A (en) * 1994-01-27 1996-09-17 Sun Microsystems, Inc. Method and apparatus for serial data communications using FIFO buffers
WO1997047097A1 (en) * 1996-06-04 1997-12-11 Ericsson, Inc. Timing signal generator for digital communication system
CN1192282A (zh) * 1995-06-07 1998-09-02 Ast研究公司 减少在两个相互异步总线之间数据的同步传送中的累积时间延迟
CN1232566A (zh) * 1996-10-07 1999-10-20 霍尼韦尔公司 总线接口控制电路
US5974486A (en) * 1997-08-12 1999-10-26 Atmel Corporation Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69030640T2 (de) * 1989-11-03 1997-11-06 Compaq Computer Corp Multiprozessorarbitrierung in für Einzelprozessor bestimmten Arbitrierungsschemas
US5628030A (en) * 1994-03-24 1997-05-06 Multi-Tech Systems, Inc. Virtual modem driver apparatus and method
US5598542A (en) * 1994-08-08 1997-01-28 International Business Machines Corporation Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5987568A (en) * 1997-01-10 1999-11-16 3Com Corporation Apparatus and method for operably connecting a processor cache and a cache controller to a digital signal processor
DE19713178A1 (de) * 1997-03-27 1998-10-01 Siemens Ag Schaltungsanordnung mit einem Prozessor und einem Datenspeicher
GB9724030D0 (en) * 1997-11-13 1998-01-14 Advanced Telecommunications Mo Peripheral servicing
EP0924623A3 (en) * 1997-12-22 2000-07-05 Compaq Computer Corporation Computer system including arbitration mechanism allowing multiple bus masters to access a graphics bus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630267A (en) * 1983-12-23 1986-12-16 International Business Machines Corporation Programmable timing and synchronization circuit for a TDMA communications controller
CN1011356B (zh) * 1987-02-24 1991-01-23 数字设备公司 用于数字数据处理器的总线接口电路
US5557751A (en) * 1994-01-27 1996-09-17 Sun Microsystems, Inc. Method and apparatus for serial data communications using FIFO buffers
CN1192282A (zh) * 1995-06-07 1998-09-02 Ast研究公司 减少在两个相互异步总线之间数据的同步传送中的累积时间延迟
WO1997047097A1 (en) * 1996-06-04 1997-12-11 Ericsson, Inc. Timing signal generator for digital communication system
US5809091A (en) * 1996-06-04 1998-09-15 Ericsson, Inc. Timing signal generator for digital communication system
CN1232566A (zh) * 1996-10-07 1999-10-20 霍尼韦尔公司 总线接口控制电路
US5974486A (en) * 1997-08-12 1999-10-26 Atmel Corporation Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662911A (zh) * 2012-03-19 2012-09-12 中国科学院上海技术物理研究所 一种板级重构红外信号处理机的控制方法

Also Published As

Publication number Publication date
DE60017775D1 (de) 2005-03-03
EP1226493B1 (en) 2006-05-03
CN1399743A (zh) 2003-02-26
WO2001035234A9 (en) 2002-05-30
EP1226493A2 (en) 2002-07-31
CN1387646A (zh) 2002-12-25
DE60008139T2 (de) 2004-11-18
WO2001035210A2 (en) 2001-05-17
EP1226505A1 (en) 2002-07-31
WO2001035234A1 (en) 2001-05-17
CN1279472C (zh) 2006-10-11
EP1236122A2 (en) 2002-09-04
CN1387645A (zh) 2002-12-25
WO2001035210A3 (en) 2002-01-17
EP1236122B1 (en) 2004-02-04
DE60027748T2 (de) 2007-04-05
AU1458501A (en) 2001-06-06
AU1458801A (en) 2001-06-06
DE60017775T2 (de) 2006-01-12
WO2001035246A2 (en) 2001-05-17
WO2001035246A3 (en) 2002-07-11
DE60008139D1 (de) 2004-03-11
EP1226505B1 (en) 2005-01-26
CN100353349C (zh) 2007-12-05
DE60027748D1 (de) 2006-06-08
AU1465001A (en) 2001-06-06

Similar Documents

Publication Publication Date Title
CN100336046C (zh) 用于计算机系统的接口设备及其配置方法
US5067104A (en) Programmable protocol engine having context free and context dependent processes
CA1319997C (en) Specialized communication processor for layered protocols
US4789927A (en) Interleaved pipeline parallel processing architecture
US6603330B1 (en) Configuring digital functions in a digital configurable macro architecture
US6765407B1 (en) Digital configurable macro architecture
US5179670A (en) Slot determination mechanism using pulse counting
US5590349A (en) Real time programmable signal processor architecture
KR20050110646A (ko) 가변 폭의 병렬 순환 중복 검사 (ｃｒｃ) 연산을 위한 반복회로 및 방법
US20020018470A1 (en) Datapipe routing bridge
CN110381051A (zh) 一种报文解析的方法、系统、设备及计算机可读存储介质
CA2084420C (en) Programmable signal processor architecture
US6748475B1 (en) Programmable serial port architecture and system
EP1388048B1 (en) Storage system for use in custom loop accellerators
CN109960866B (zh) 信号处理方法、验证方法及电子设备
US9104426B2 (en) Processor architecture for processing variable length instruction words
EP0383342A2 (en) Microprocessor
David et al. Self-timed architecture of a reduced instruction set computer
May et al. The transputer
US6389528B2 (en) Processor with a control instruction for sending control signals without interpretation for extension of instruction set
US20040022192A1 (en) Bit stream processor
JP3091441B2 (ja) データ処理装置
RU2039372C1 (ru) Резервированная вычислительная система
EP1220107A2 (en) Programmable digital device
Wharton Using the Intel MCS-51 Boolean Processing Capabilities

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080411

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080411

Address after: Hsinchu Science Industrial Park, Taiwan

Patentee after: MediaTek.Inc

Address before: Massachusetts, USA

Patentee before: Analog Devices, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070905