CN101840385B - 数据存取系统 - Google Patents
数据存取系统 Download PDFInfo
- Publication number
- CN101840385B CN101840385B CN2009101288744A CN200910128874A CN101840385B CN 101840385 B CN101840385 B CN 101840385B CN 2009101288744 A CN2009101288744 A CN 2009101288744A CN 200910128874 A CN200910128874 A CN 200910128874A CN 101840385 B CN101840385 B CN 101840385B
- Authority
- CN
- China
- Prior art keywords
- data
- slave unit
- master control
- control set
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
一种数据存取系统,用以桥接一第一主控装置与一第二主控装置到一第一从属装置与一第二从属装置。该数据存取系统包含有一寄存器、一第一多路复用器、第二多路复用器以及一控制单元。该第一主控装置在每个处理循环所处理的数据量较该第二从属装置要少。该数据存取系统可经由两笔不同数据的合并来解决当该第一主控装置写入数据至该第二从属装置时所遇到的问题。再者,该数据存取系统可经由撷取一部分数据来解决当该第一主控装置自该第二从属装置读取该数据时所遇到的问题。
Description
技术领域
本发明涉及一种数据存取方法与系统,尤指一种包含有主控装置与从属装置的系统。
背景技术
图1为绘示了先前技术中主控装置与从属装置之间写入动作的方块图。如图1所示,多个主控装置包含有一主控装置101与一主控装置103,而多个从属装置包含有一从属装置105与一从属装置107。主控装置101包含有可在每个处理循环(cycle)处理较少数据(例如:24位)的处理器,而主控装置103则包含有可在每个处理循环处理较多数据(例如:32位)的处理器。此外,从属装置105可在每个处理循环存取较少数据(例如:24位),而从属装置107则可在每个处理循环处理较多数据(例如:32位)。如同图1所示的箭头符号所指示,主控装置101与主控装置103可分别写入数据至从属装置105与从属装置107,然而,由于从属装置的未占用空间无法填入空白或是无效的数据,所有从属装置接收的数据均需要具有意义,是故当一主控装置写入一数据至一从属装置,而该数据的数据量少于该从属装置可接收的数据量时便会产生问题。举例来说,当图1中的主控装置101写入一24位的数据到从属装置107时便会有上述的问题。
图2为绘示先前技术中主控装置与从属装置间的读取动作的方块图。与图1相类似,图2中的主控装置包含有一主控装置201(24位处理器)与一主控装置203(32位),而从属装置包含有一从属装置205(24位处理器)与一从属装置207(32位)。如同图2所示的箭头符号所指示,主控装置201与主控装置203可分别自从属装置205与从属装置207读取数据,然而,当一主控装置从一从属装置读取一数据,而该数据的数据量多于该主控装置可处理的数据量时便会产生问题。举例来说,当图2中的主控装置201自从属装置207读取一32位的数据时便会有上述的问题。
于是,发展一个创新的数据存取方法以及应用该数据存取方法的系统为解决上述问题所需要的。
发明内容
本发明的目的之一在于提供一种数据存取方法及系统,以克服上述的问题。
本发明的一具体实施例揭露了一种数据存取系统,用以桥接一第一主控(master)装置与一第二主控装置到一第一从属(slave)装置与一第二从属装置。该数据存取系统包含有:一寄存器;一第一多路复用器,用以依据一控制信号将该第一主控装置以及该第二主控装置的输出的其中之一输出至该第一从属装置以及该第二从属装置;一第二多路复用器,用以依据该控制信号将该第一从属装置以及该第二从属装置的输出的其中之一输出至该第一主控装置以及该第二主控装置;一控制单元,用以产生该控制信号,并于该第一主控装置依序产生一第一数据与一第二数据至该第二从属装置时操作于一第一模式中,该控制单元于该第一模式的动作包含有:撷取该第一数据的一部分、控制该寄存器缓存该第一数据的撷取部分、合并该第一数据的撷取部分以及该第二数据来产生一合并数据以作为该第一多路复用器的输出以及将该合并数据写入至该第二从属装置;其中若该第一主控装置自该第二从属装置读取一数据,则该控制单元还操作在一第二模式中,该控制单元于该第二模式的动作包含有:撷取该数据的一部分、控制该寄存器缓存该数据的撷取部分、控制该寄存器依序缓存该数据的未撷取部分与该数据的撷取部分以及控制该第一主控装置依序读取该数据的未撷取部分与该数据的撷取部分。
综上所述,本发明揭露了一种新颖的数据存取方法以及应用该数据存取方法所实现的系统,其可解决图1与图2中先前技术所遇到的问题。
附图说明
图1为先前技术中主控装置与从属装置间写入动作的方块图。
图2为先前技术中主控装置与从属装置间读取动作的方块图。
图3为本发明数据存取系统的一具体实施例的示意图。
【主要组件符号说明】
101、103 | 主控装置 |
105、107 | 从属装置 |
201、203 | 主控装置 |
205、207 | 从属装置 |
301、303 | 主控装置 |
305、307 | 多路复用器 |
309、311 | 从属装置 |
313 | 控制单元 |
315 | 寄存器 |
具体实施方式
在说明书及后续的权利要求书当中使用了某些词汇来指代特定的组件。所属领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或透过其它装置或连接手段间接地电气连接至该第二装置。
图3为本发明数据存取系统300的一具体实施例的示意图。如图3所示,数据存取系统300包含有一主控装置301(24位处理器)、一主控装置303(32位处理器)、多路复用器305、307、一从属装置309(24位)、一从属装置311(32位)、一控制单元313以及一寄存器315。主控装置301与303可为处理器。请注意,图3所示的这些装置与结构仅作为范例说明之用,并非用以限制本发明的范畴。再者,依据本发明的一具体实施例,多路复用器305、307、控制单元313以及寄存器315可被视为一总线系统(bus system),用以桥接主控装置301、303至从属装置309、311。
请参照主控装置301、主控装置303、多路复用器305、从属装置309、从属装置311、控制单元313以及寄存器315。这些装置用以执行数据存取系统300的写入动作。当主控装置301或主控装置303要求发送数据Outa1或Outa2至从属装置309或从属装置311时,主控装置301或主控装置303会发送信息以告知控制单元313,而控制单元313则会依主控装置301或主控装置303的需求发送一控制信号CS以选择这些数据Outa1或Outa2其中之一来作为多路复用器305的输出数据Outm1。此外,控制单元313更进一步地控制从属装置309与从属装置311其中之一来接收多路复用器305的输出数据Outm1,并控制从属装置309与从属装置311其中的另一装置来拒收多路复用器305的输出数据Outm1。在本发明的一具体实施例中,若数据Outa1被写入至从属装置309中或是数据Outa2被输出至从属装置309中,则是执行一般的写入动作。
然而,若数据Outa1(24位)被写入至从属装置311(32位),图1所述的问题便会发生,于是便执行本发明所揭露的特别数据写入方法。在本发明的一实施例中,主控装置301发送出一个要将数据写入至从属装置311的需求,而后主控装置301便依序产生一第一输出数据Outa1(24位)以及第二输出数据Outa1(24位)给从属装置311。控制单元313便把第一输出数据Outa1中8个位缓存于从属装置309的寄存器315中。在第一输出数据Outa1后的第二输出数据Outa1会合并该8位的缓存数据以形成一32位的合并数据,而多路复用器305会依据一控制信号CS输出该32位的合并数据,之后,该32位的合并数据便被写入从属装置311。如此一来,从属装置311将不会有未占用空间,而前述图1中问题也可迎刃而解。该8位的缓存数据可为第一输出数据Outa1的最高位(most significant bits,MSB)或是最低位(least significant bits,LSB),但此项并不局限本发明的范畴。除此之外,寄存器105并没有限制被整合在从属装置309中,亦可独立设置于从属装置309之外。另外,这些主控装置以及从属装置也不限定于24位与32位,且缓存数据也不限于8位的数据长度。
于是,数据存取系统300的写入动作可综述如下:应用一第一电子装置(例如:主控装置301)以提供一第一数据(例如:第一输出数据Outa1);撷取并缓存该第一数据的一部分(例如:第一输出数据Outa1中的8个位);提供一第二数据(例如:于第一输出数据Outa1之后产生的第二输出数据Outa1);合并第一输出数据Outa1的缓存部分以及第二输出数据Outa1以形成一合并数据;以及写入该合并数据至第二电子装置(例如:从属装置311)。这些动作的步骤亦可视为本发明数据写入方法的一实施例。
前述段落说明了数据存取系统300的写入动作,而数据存取系统300的读取动作则详述如下。请参照主控装置301、主控装置303、多路复用器307、从属装置309、从属装置311、控制单元313以及寄存器315。这些装置用以执行数据存取系统300的读取动作。当主控装置301或主控装置303要求自从属装置309或从属装置311读取数据Outs1或Outs2时,主控装置301或主控装置303会发送信息以告知控制单元313。控制单元313则会依主控装置301或主控装置303的需求发送一控制信号CS给多路复用器307以选择该些数据Outs1或Outs2其中之一来作为多路复用器307的输出数据Outm2。此外,控制单元313更进一步地控制主控装置301与主控装置303其中之一来接收多路复用器307的输出数据Outm2,并控制主控装置301与主控装置303其中的另一装置来拒收多路复用器307的输出数据Outm2。在本发明的一具体实施例中,若主控装置301读取了数据Outs1或是主控装置303读取了数据Outs1或数据Outs2,则是执行一般的读取动作。
然而,当主控装置301(24位)读取数据Outs2(32位)时,图2所述的问题便会发生,于是便执行本发明所揭露的特别的数据读取方法。在本发明的一实施例中,主控装置301发送出一个要自从属装置311读取数据的需求给控制单元313。控制单元313便把数据Outs2中8个位撷取并缓存于从属装置309的寄存器315中,之后,多路复用器307依据一控制信号CS而依序输出数据Outs2中未被缓存的24位以及缓存的8位。主控装置301会先读取数据Outs2中未被缓存的24位,之后再读取数据Outs2中被撷取而缓存的8位,而主控装置301中未占用空间(empty space)则可以填入空白数据(blank data),如此一来,前述图2中问题便可迎刃而解。值得注意的是,寄存器105并没有限制被整合在从属装置309中,亦可独立于从属装置309之外。另外,该些主控装置以及从属装置也不限定于24位与32位,且缓存数据也不限于8位的数据长度。
于是,数据存取系统300的读取动作可综述如下:读取一数据(例如:主控装置301自从属装置311读取一32位数据);缓存该数据的一部分(例如:来自从属装置311的32位数据中的8个位);读取该数据中未被缓存的部分(例如:来自从属装置311的32位数据中未被缓存的另外24个位);以及读取该数据中被缓存的部分。这些动作的步骤亦可视为本发明数据读取方法的一实施例。
依据以上的叙述,本发明提出了一个创新的数据存取方法以及一个应用此一方法的系统,而采用所提出的数据存取方法与系统便可有效解决先前技术在图1与图2中所遇到的问题。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求书所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (6)
1.一种数据存取系统,用以桥接一第一主控装置与一第二主控装置至一第一从属装置与一第二从属装置,该第一主控装置与该第一从属装置可在每一处理循环中处理N位的数据,而该第二主控装置与该第二从属装置可在每个处理循环处理M位的数据,且N小于M,该数据存取系统包含有:
一寄存器;
一第一多路复用器,用以依据一控制信号,将该第一主控装置以及该第二主控装置的输出的其中之一输出至该第一从属装置以及该第二从属装置;
一第二多路复用器,用以依据该控制信号,将该第一从属装置以及该第二从属装置的输出的其中之一输出至该第一主控装置以及该第二主控装置;
一控制单元,用以产生该控制信号,并于该第一主控装置依序产生一第一数据与一第二数据至该第二从属装置时操作在一第一模式之下,该控制单元在该第一模式之下的动作包含有:
撷取该第一数据的一部分;
控制该寄存器缓存该第一数据的撷取部分,其中该第一数据的撷取部分对应于M-N位的数据,且M-N小于N;
合并该第一数据的撷取部分以及该第二数据以产生一合并数据来作为该第一多路复用器的输出;以及
将该合并数据写入至该第二从属装置;
其中若该第一主控装置自该第二从属装置读取一数据,该控制单元将操作在一第二模式中,该控制单元在该第二模式的动作包含有:
撷取该数据的一部分;
控制该寄存器缓存该数据的撷取部分;
控制该第二多路复用器依序输出该数据的未撷取部分与该数据的撷取部分;以及
控制该第一主控装置依序读取该数据的未撷取部分与该数据的撷取部分。
2.如权利要求1所述的数据存取系统,其中该控制单元还控制该第一从属装置与该第二从属装置其中之一来接收该第一多路复用器的输出,并控制该第一从属装置与该第二从属装置其中之另一装置拒收该第一多路复用器的输出。
3.如权利要求1所述的数据存取系统,其中该控制单元更控制该第一主控装置与该第二主控装置其中之一来接收来自该第二多路复用器的输出,并控制该第一主控装置与该第二主控装置其中之另一装置拒收该第二多路复用器的输出。
4.如权利要求1所述的数据存取系统,其中该控制单元在该第一数据中撷取一预定数目的最高位MSB或是最低位LSB。
5.如权利要求1所述的数据存取系统,其中该寄存器整合于该第一从属装置或是该第二从属装置之中。
6.如权利要求1所述的数据存取系统,其中该第一主控装置与该第二主控装置为处理器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101288744A CN101840385B (zh) | 2009-03-19 | 2009-03-19 | 数据存取系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101288744A CN101840385B (zh) | 2009-03-19 | 2009-03-19 | 数据存取系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101840385A CN101840385A (zh) | 2010-09-22 |
CN101840385B true CN101840385B (zh) | 2012-07-18 |
Family
ID=42743764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101288744A Expired - Fee Related CN101840385B (zh) | 2009-03-19 | 2009-03-19 | 数据存取系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101840385B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1387645A (zh) * | 1999-11-05 | 2002-12-25 | 模拟装置公司 | 通讯处理器的总线结构和共享总线判优方法 |
CN1519684A (zh) * | 2003-02-06 | 2004-08-11 | ���µ�����ҵ��ʽ���� | 数据传送方法和数据传送设备 |
CN100426275C (zh) * | 2006-11-21 | 2008-10-15 | 北京中星微电子有限公司 | 一种总线接口装置和方法 |
-
2009
- 2009-03-19 CN CN2009101288744A patent/CN101840385B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1387645A (zh) * | 1999-11-05 | 2002-12-25 | 模拟装置公司 | 通讯处理器的总线结构和共享总线判优方法 |
CN1519684A (zh) * | 2003-02-06 | 2004-08-11 | ���µ�����ҵ��ʽ���� | 数据传送方法和数据传送设备 |
CN100426275C (zh) * | 2006-11-21 | 2008-10-15 | 北京中星微电子有限公司 | 一种总线接口装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101840385A (zh) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100361095C (zh) | 具有内部高速缓存和/或内存访问预测的内存集线器 | |
EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
TWI492059B (zh) | 多串列介面堆疊式晶粒記憶體架構 | |
CN100507874C (zh) | 用于存储器系统性能监视的存储器集线器和方法 | |
KR101467623B1 (ko) | 메모리 모듈 및 메모리 모듈 제어 방법 | |
US20060190674A1 (en) | Hub chip for connecting one or more memory chips | |
CN101401166A (zh) | 具有多个地址、数据及命令总线的存储器装置及方法 | |
US11249649B2 (en) | Memory system with threaded transaction support | |
CN111309665B (zh) | 并行写操作、读操作控制系统及方法 | |
US7996601B2 (en) | Apparatus and method of partially accessing dynamic random access memory | |
JP2008041022A (ja) | I/o装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム | |
CN108255760A (zh) | 一种多路i2c系统、及数据读写方法 | |
CN100461134C (zh) | 一种外部存储器控制器及基于外部存储器控制器的地址变换的方法 | |
CN101840385B (zh) | 数据存取系统 | |
US9298378B2 (en) | Logic device | |
US7895381B2 (en) | Data accessing system | |
CN105676726A (zh) | 基于spi接口的多mems传感器快速数据存取系统及方法 | |
US7523250B2 (en) | Semiconductor memory system and semiconductor memory chip | |
CN106371773A (zh) | Ssd单元、ssd设备以及基于ssd设备的数据处理方法 | |
US20050120155A1 (en) | Multi-bus I2C system | |
CN111290977B (zh) | 一种基于ddr多数据单元的寄存器访问系统及方法 | |
CN103154835B (zh) | 三级存储器装置及其在机动车中的使用 | |
US20070005834A1 (en) | Memory chips with buffer circuitry | |
CN101055756A (zh) | 一种存储器控制器及其相关方法 | |
KR100519985B1 (ko) | 시리얼 메모리 확장 장치 및 방법. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20210319 |