CN1519684A - 数据传送方法和数据传送设备 - Google Patents

数据传送方法和数据传送设备 Download PDF

Info

Publication number
CN1519684A
CN1519684A CNA2004100048539A CN200410004853A CN1519684A CN 1519684 A CN1519684 A CN 1519684A CN A2004100048539 A CNA2004100048539 A CN A2004100048539A CN 200410004853 A CN200410004853 A CN 200410004853A CN 1519684 A CN1519684 A CN 1519684A
Authority
CN
China
Prior art keywords
data
bit format
grouping
forming
constitute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100048539A
Other languages
English (en)
Other versions
CN100351747C (zh
Inventor
��ľ����
南木秀宪
����һ
川口谦一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1519684A publication Critical patent/CN1519684A/zh
Application granted granted Critical
Publication of CN100351747C publication Critical patent/CN100351747C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/04Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • G11B2020/10537Audio or video recording
    • G11B2020/10546Audio or video recording specifically adapted for audio data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • G11B2020/1062Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10759Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data content data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

在中央处理器通过32位数据总线传送数据例如音频数据的一种配置中,需要重新配备格式转换装置和格式转换程序区。此外,根据预定系统,将具有第一位宽度(32位宽度)的输入数据转换成具有第二位宽度(24位宽度)的输出数据,从而改善了在传输数据时总线的使用效率;因此,能够减少多媒体处理所需要的数据存储器区域。

Description

数据传送方法和数据传送设备
技术领域
本发明涉及一种经过数据总线执行数据处理的数据传送方法和数据传送设备。
背景技术
在中央处理器(CPU)经过32位总线执行数据传送处理的情况下,例如,在执行音频数据发送/接收处理上,当音频数据具有16位宽度时,读取和写入操作是针对每两个数据,在32位寄存器中高阶和低阶半字上执行。当数据具有18、20、24等位宽度时,读取和写入操作针对每一个数据,在32位寄存器中高阶或者低阶位上执行。
然而,在数据具有18、20、24等位宽度的情况下,使高阶或低阶的剩余位(14、12、8位)中的数据为零。由于这个原因,中央处理器利用的数据总线接口使用效率变坏。此外,因为中央处理器对音频数据执行编码/解码等处理,所以用于存储音频数据的存储器使用效率也变坏。
将来,便携式终端、数字摄像机等中的中央处理器将会执行多媒体的处理,比如音频、图像和数据的处理。在这种情况下,一条总线由许多接口共享,以至于改善总线的使用效率就变得很重要。
发明内容
因此,本发明的主要目的是改善数据传送时总线的使用效率,这在将来会变得更重要,以及减少中央处理器执行多媒体处理所需要的数据存储器区域。这些目的不局限于音频数据。
本发明的这些及其他目的、特点和优点通过以下描述将变得更清楚。
为了解决以上问题,本发明提供了下列装置。主要地,依据预定系统,将具有第一位宽度的输入数据转换为具有第二位宽度的输出数据。下面的描述将讨论多个构成装置;然而,这些装置可能是由硬件或软件构成,或者可能是通过硬件和软件的结合来构成。
根据本发明的第一方面,通过N位总线处理数据的本发明的数据传送方法具有以下步骤:将M位格式数据转换为N位格式数据;以及将转换的N位格式数据传送给数据处理装置。
对应于这种数据传送方法的通过N位总线来处理数据的数据传送设备设置有以下装置:将M位格式数据转换到N位格式数据的装置,和将转换的N位格式数据传送到数据处理装置的装置。
在此,N位通常是用32位来举例说明。M位通常是用24位、20位和18位来举例说明。然而,这些位的数量仅仅是一些实例,并且可以使用其他数量的位。M位小于N位。一般说来,N不能够被M除尽。数据处理装置接收外部数据的输入并且向外输出数据(再现)。
当将在存储器中基于M位记录并且压缩/展开的数据通过N位总线传送到数据处理装置的情况下,在传送之前,M位格式数据预先地格式转换成N位格式的数据。将已经格式转换的N位格式数据经过N位总线传送到数据处理装置。经过N位总线传送的数据不是M位格式的数据,而是N位格式的数据。这种方法能够在最大可能的范围内有效地利用N位总线。换句话说,总线的使用效率得到很好地改善。
根据本发明的第二方面,通过N位总线处理数据的本发明的本发明的数据传送方法具有以下步骤:从数据处理装置传送N位格式数据;和将传送的N位格式数据转换成M位格式数据。
对应于这种数据传送方法的通过N位总线处理数据的数据传送设备设置有以下装置:从数据处理装置传送N位格式数据的装置;和将传送的N位格式数据转换成M位格式数据的装置。
这里,N位和M位的状态是用如上所述同样的方法来设置。这些通常是用N=32和M=24来举例说明。
在通过N位总线从数据处理装置传送的N位格式数据记录或者数据压缩在主存储器中的情况下,将该数据预先地格式-转换成M位格式数据。然后,对已经格式转换的M位格式数据进行记录和数据压缩。基于M位来执行记录和数据压缩处理。在此,当接收从数据处理装置经过N位总线传送的数据时,该数据不是M位格式的数据,而是N位格式的数据。这种方法能够在最大可能的范围内有效地利用N位总线。换句话说,总线的使用效率得到很好地改善。
根据本发明的第三方面,通过N-比特总线处理数据的本发明的数据传送方法具有以下步骤:将N位格式数据转换到为M位格式数据;和将已经转换的M位格式数据写入缓冲存储器中。
对应于这种数据传送方法的通过N位总线处理数据的数据传送设备设置有以下装置:将N位格式数据转换为M位格式数据的装置,以及将已经转换的M位格式数据写入缓冲存储器中的装置。
在此,N位和M位的状态是用如上所述同样的方法来设置。这些通常是用N=32和M=24来举例说明。
由数据处理装置通过N位总线接收的数据是N位格式的数据。然而,在外部输出(再现)数据时,数据处理装置基于M位在该数据上执行并行/串行转换。因此,将接收的N位格式数据格式-转换成M位格式的数据。结果数据被传送到缓冲存储器,并且还经过并行/串行转换等。
根据本发明的第四方面,通过N-比特总线处理数据的本发明的数据传送方法具有以下步骤:从缓冲存储器读取M位格式数据;以及将读取的M位格式数据转换到N位格式数据。
对应于这种数据转换方法的通过N位总线处理数据的数据转换设备设置有以下装置:从缓冲存储器读取M位格式数据的装置和将读取的M位格式数据转换到N位格式数据的装置。
在此,N位和M位的状态是用如上所述同样的方法设置。这些通常是用N=32和M=24来举例说明。
外部输入到数据处理装置和串行/并行转换的数据是M位格式的数据。该M位格式数据被写入缓冲存储器。此外,从缓冲存储器读取的M位格式数据被格式转换成N位格式数据,并且被传送到N位总线。
根据本发明的第五方面,在将M位格式数据转换为N位格式数据时,本发明的数据传送方法输入由第一、第二和第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,和由第十、第十一和第十二分组组成的第四数据。此外,该数据传送方法提供有输出由第一、第四、第二和第五分组构成的第五数据的第一控制过程,输出由第三和第六分组构成的第六数据的第二控制过程;输出由第七、第十、第八和第十一分组构成的第七数据的第三控制过程;输出由第九和第十二分组构成的第八数据的第四控制过程;以及输入第六数据与第八数据和输出由第三、第六、第九和第十二分组构成的第九数据的第五控制过程。
对应于这种数据传送方法的数据传送设备包括从M位格式数据到N位格式数据的转换系统,该系统输入由第一、第二与第三分组构成的第一数据,由第四、第五与第六分组构成的第二数据,由第七、第八与第九分组构成的第三数据,由第十、第十一与第十二分组构成的第四数据。此外,该转换系统提供有输出由第一、第四、第二与第五分组构成的第五数据的第一控制装置,输出由第三与第六分组构成的第六数据的第二控制装置,输出由第七、第十、第八与第十一分组构成的第七数据的第三控制装置,接收第六数据与第八数据以及输出由第三、第六、第九与第十二分组构成的第九数据的第四控制装置。
在这种情况下,M位与N位之间的关系通过M∶N=3∶4来表示。即,例如通过24位和32位来表示该关系。当传送数据,中央处理器执行将M位格式数据转换为N位格式数据时,仅仅需要执行5条指令,因此能够减少施加给中央处理器的负荷。
根据本发明的第六方面,在将N位格式数据转换到M位格式数据时,本发明的数据传送方法输入由第一、第二、第三与第四分组构成的第一数据,由第五、第六、第七与第八分组构成的第二数据,以及由第九、第十、第十一与第十二分组构成的第三数据。此外,该数据传送方法提供有输出由第一、第五与第二分组构成的第四数据的第一控制过程;输出由第三、第七、和第四分组构成的第五数据的第二控制过程;在执行向右移位一个分组的过程后,输入第二数据以及输出由第六、第七与第八分组构成的第六数据的第三控制过程;输出由第九、第六、和第十分组构成的第七数据的第四控制过程;以及输出由第十一、第八和第十二分组构成的第八数据的第五控制过程。
对应于这种数据传送方法的数据传送设备包括从M位格式数据到N位格式数据的转换系统,该系统输入由第一、第二、第三和第四分组构成的第一数据,由第五、第六、第七和第八分组构成的第二数据,由第九、第十、第十一和第十二分组构成的第三数据。此外,该转换系统提供有输出由第一、第五和第二构成的第四数据的第一控制装置,输出由第三、第七与第四分组构成的第五数据的第二控制装置,接收第二数据并且在执行向右移位一个分组过程后输出由第六、第七和第八分组构成的第六数据的第三控制装置,输出由第九、第六和第十分组构成的第七数据的第四控制装置,以及输出由第十一、第八和第十二分组构成的第八数据的第五控制装置。
在这种情况下,M位与N位之间的关系通过M∶N=3∶4来表示。即,例如通过24位和32位来表示该关系。当发送数据,中央处理器执行将M位格式数据转换为N位格式数据时,仅仅需要执行五条指令,因此能够减少施加给中央处理器的负荷。
根据本发明的第七方面,在将N位格式数据转换到M位格式数据时,本发明的数据传送方法提供有连续地输入由第一、第二、第三和第四分组构成的第一数据、由第五、第六、第七与第八分组构成的第二数据、以及由第九、第十、第十一与第十二分组构成的第三数据的第一数据保持步骤,并且保持第一、第二和第三数据。该数据传送方法还提供有保持第四、第八和第十二分组的第二数据保持步骤。此外该方法还提供有数据选择步骤:输入在第一数据保持步骤保持的数据;使得高阶的一个分组移入第二数据保持步骤;使得第一、第二和第三数据的低阶三个分组移入传送控制步骤作为第四、第五和第六数据;以及当处理完成,对应于三个分组的数据已经在第二数据保持步骤存储时,切换处理,以便将作为由第四、第八和第十二分组构成的第七数据的数据移入传送控制步骤。此外,该方法还提供有连续传送第四、第五、第六和第七数据的传送控制步骤,所述这些数据已经从数据选择处理输出到缓冲存储器区域。
对应于这种数据传送方法的数据传送设备包括从N位格式数据到M位格式数据的转换系统,该系统设置有:第一数据保持装置,其连续地接收由第一、第二、第三和第四分组构成的第一数据、由第五、第六、第七和第八分组构成的第二数据以及由第九、第十、第十一和第十二分组构成的第三数据,而且保持第一、第二和第三数据。该系统还提供有保持第四、第八和第十二分组的第二数据保持装置。此外该系统还提供数据选择装置,其接收在第一数据保持装置中的保持数据,使得高阶的一个分组移入第二数据保持装置,使得第一、第二和第三数据的低低阶三个分组转入传送控制装置作为第四、第五和第六数据,而且当处理结束,对应于三个分组的数据已经存储在第二数据保持装置中时,,切换这些处理,以便将用作由第四、第八和第十二分组构成第七数据的数据移入传送控制装置。此外,该系统还提供连续传送第四、第五、第六和第七数据的传送控制装置,这些数据已经从数据选取装置输出到缓冲存储器区域。
在这种情况下,M位与N位之间的关系通过M∶N=3∶4来表示。即,例如通过24位和32位来表示该关系。在传送数据时,为了尝试实现能够将N位格式数据转换为M位格式数据的设备中,该设备可以通过仅仅包括两个寄存器、传送控制装置和数据选取装置的少量元件来实现;从而,能够防止大规模集成电路(LSI)尺寸的增加。
根据本发明的第八方面,在将M位格式数据转换为N位格式数据时,本发明的数据传送方法输入由第一、第二和第三分组构成的第一数据,由第四、第五和第六分组构成的第二数据,以及由第七、第八第九分组构成的第三数据,以及由第十、第十一和第十二分组构成的第四数据。该数据传送方法包括传送控制步骤,其使得该程序进行到与第一、第二、第三和第四数据一起的数据选择步骤。该方法还包括数据选择步骤:在这种情况下,在传送控制步骤输入的数据之中第一数据被输入时,使得该程序进行到第二数据保持步骤,而在第二、第三和第四数据被输入的情况下,则将在第二数据保持步骤保持的第一、第二和第三分组分别地添加到其高阶分组,以便形成第五、第六和第七数据,并且使得该程序进行到第一数据保持步骤。该方法还包括第一数据保持步骤,其保持从数据选取步骤输出的第五、第六和第七数据。此外,该方法还包括第二数据保持步骤,其保持在数据选取步骤输出的第一数据。
对应于这种数据传送方法的数据传送设备包括从M位格式数据到N位格式数据的转换系统,该系统输入由第一、第二与第三分组构成的第一数据,由第四、第五与第六分组构成的第二数据,由第七、第八与第九分组构成的第三数据,和由第十、第十一与第十二分组构成的第四数据。该转换系统包括连续传送第一、第二、第三和第四数据到数据选择装置的传送控制装置。该转换系统还具有一种数据从传送控制装置输入的结构。此外该转换系统包括数据选择装置,在输入第一数据的情况下,就输出结果数据给第二数据保持装置,而在输入第二、第三和第四数据的情况下,则将在第二数据保持装置保持的第一、第二和第三分组分别添加到高阶分组,以形成第五、第六和第七数据,以致将它们输出给第一数据保持装置。该转换系统还包括接收和保持从数据选取装置输出的第五、第六和第七数据的第一数据保持装置。此外该转换系统还包括接收和保持从数据选取装置输出的第一数据的第二数据保持装置。
在这种情况下,M位与N位之间的关系通过M∶N=3∶4来表示。即,例如通过24位和32位来表示该关系。在传送数据时,为了尝试实现能够将N位格式数据转换到M位格式数据的设备中,该设备可以通过仅仅包括两个寄存器、传送控制装置和数据选取装置的少量元件来实现;从而,能够防止大规模集成电路(LSI)尺寸的增加。
根据本发明的第九方面,通过N位总线处理数据的数据传送方法将M位格式数据分为对应于M和N的最大公约数的s位的分组。该数据传送方法还提供多格式转换步骤,其利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×p个分组构成的具有M位格式的q个数据转换成由s比特×q个分组构成的具有N位格式的p个数据。
在对应于这种通过N位总线处理数据的数据传送设备中,M位格式数据分成对应于M和N的最大公约数的s位的分组。该数据传送设备还提供有多格式转换装置,通过利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×p个分组组成具有M位格式的q个数据转换到由s比特×q个分组组成具有N位格式的p个数据。
根据本发明的第十个方面,通过N位总线处理数据的数据传送方法将M位格式数据分为对应于M和N的最大公约数的s位的分组。该数据传送方法还提供多格式转换步骤,其利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×q个分组构成的具有M位格式的p个数据转换成由s比特×p个分组构成的具有N位格式的q个数据。
在对应于这种通过N位总线处理数据的数据传送设备中,M位格式数据分成符合M和N的最大公约数的s位的分组。该数据传送设备还提供有多格式转换装置,通过利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×q个分组组成具有M位格式的p个数据转换到由s比特×p个分组组成具有N位格式的q个数据。
按照这种配置,可以将具有任意位宽度格式的数据转换为N位格式数据,从而可以实现多格式的转换处理。
对于所使用的数据,典型实例是音频数据。然而,没有限制于音频数据,本发明也适用于其他的多媒体处理,比如便携式终端、数字式摄像机等中的声音、图像以及数据处理。因此,即使在一条总线由若干接口共享情况下时,传送数据时总线的使用效率也可以改善。此外,也能够减小中央处理器执行多媒体处理所需要的数据存储器区域。
从本发明结合附图的以下描述中,上述及其他方面将会变得更明显。
附图说明
图1是显示根据本发明第一实施例的数据传送设备总体结构的方框图;
图2是显示根据本发明第二实施例的发送转换程序的操作示意图;
图3是显示根据本发明第三实施例的接收转换程序的操作示意图;
图4是显示根据本发明第四实施例的发送转换装置的示意图;
图5是显示根据本发明第五实施例的接收转换装置的示意图;
图6是显示根据本发明第六实施例的多格式转换方法的示意图;
图7是显示根据本发明第一实施例的数据传送设备的发送操作实例流程图;
图8是显示根据本发明第一实施例的数据传送设备的接收操作实例流程图;
图9是显示根据本发明第二实施例的数据传送设备的发送转换程序的操作实例流程图;
图10是显示根据本发明第三实施例的数据传送设备的接收转换程序的操作实例流程图;
图11是显示根据本发明第四实施例的发送转换装置的操作实例流程图;和
图12是显示根据本发明第五实施例的接收转换装置的操作实例流程图。
在所有这些附图中,同样的元件用相同的参考符号表示。
具体实施方式
参照附图,以下描述将讨论根据本发明的数据传送设备和数据传送方法的优选实施例。
(第一实施例)
图1是显示根据本发明第一实施例的数据传送设备总体结构的方框图。
该数据传送设备设置有音频数据处理装置100、中央处理器110、主存储器区域120和数据总线(32位)130。该音频数据处理装置100由格式转换装置101、缓冲存储器区域102、并行/串行转换装置103和串行/并行转换装置104组成。主存储器区域120设置有编码/解码程序区121、格式转换程序区122、24位音频数据区域123和32位格式数据区域124。参考编号140表示模数(AD)转换器、150表示数模(DA)转换器、160表示麦克风、170表示扬声器、180表示用户、181表示发送请求而182表示接收请求。
音频数据处理装置100与数据总线(32位)130连接。
格式转换装置101的功能是将32位格式数据转换为24位的音频数据,然后输出结果数据给缓冲存储器区域102。另外,它还用于接收来自缓冲存储器区域102的24位音频数据,以及在将该数据转换为32位格式数据之后,将结果数据输出到数据总线130。缓冲存储器区域102是具有24位宽度的存储器,其功能是存储24位的音频数据。
并行/串行转换装置103的功能是将从缓冲存储器区域102输入的24位音频数据转换成串行数据,然后将结果数据输出给DA转换器150。串行/并行转换装置104的功能是将从AD转换器140输入的串行数据转换成24位的音频数据,然后将结果数据输出到缓冲存储器区域102。
中央处理器110,它与数据总线(32位)130连接,功能是利用主存储器区域120中的编码/解码程序和格式转换程序来执行操作。
主存储器区域120与数据总线(32位)连接,它设置有编码/解码程序区121、格式转换程序区122、24位音频数据区域123和32位格式数据区域124。
编码/解码程序区121包括编码程序,用于将24位音频数据压缩成预定压缩格式例如MP3格式,而解码程序,用于将利用预定压缩格式例如MP3格式压缩的音频数据展开成24位音频数据。
格式转换程序区122作用是接收来自24位音频数据区域123的24位音频数据,并且在将该数据转换为32位格式数据之后,将结果数据输出到32位格式的数据区域124。此外,它还用于接收来自32位格式数据区域124的32位格式数据,并且在将该数据转换为24位音频数据之后,将结果数据输出到24位音频数据区域123。
24位音频数据区域123用于记录24位音频数据。32位格式数据区域124用于记录32位格式数据。
数据总线(32位)130是具有32位宽度的数据总线,用于将音频数据处理装置100连接到中央处理器110以及主存储器区域120。
AD转换器140将从麦克风160输入的声音转换成串行数据,并且将该数据输出给串行/并行转换装置104。DA转换器150用于将从并行/串行转换装置103输入的串行数据转换到声音,并且输出该声音到扬声器170。麦克风160接收用户输入的声音,并且输出声音给AD转换器140。扬声器170用于将从DA转换器150输入的声音输出到空间中。用户180输入发送请求181和接收请求182到音频数据处理装置100,将声音输入给麦克风160,并且收听从扬声器170输出的声音。发送请求181是从用户180输入到音频数据处理装置100的请求信号。依据这个信号的接收,音频数据发送流程开始。接收请求182是从用户180输入到音频数据处理装置100的请求信号。依据这个信号的接收,音频数据接收流程开始。
参照图7中所示流程图,下列的描述将讨论根据具有上述配置的本实施例的数据传送设备中发送操作的实例。
在步骤701的发送请求接收处理中,用户180将发送请求181输入给音频数据处理装置100。
接下来,在步骤702的中央处理器音频解码处理中,通过使用存储在编码/解码程序区121的解码程序,中央处理器110展开已经从24位音频数据区域123读出的24位音频数据,并且以预定格式压缩。
在步骤703的24位音频数据记录处理中,将由步骤702的中央处理器声音解码处理解码后的24位音频数据记录在24位音频数据区域123中。
接下来,在步骤704的32位格式转换处理中,将24位音频数据从24位音频数据区域123输入,并且转换为32位格式数据。
然后,在步骤705的32位格式数据记录处理中,将由在步骤704的32位格式转换处理转换后的32位格式数据记录在32位格式数据区域124中。
接下来,在步骤706的32位格式数据传送处理中,记录在32位格式数据区域124中的32位格式数据被传送到音频数据处理装置100。
因此,在步骤707的24位音频数据转换处理中,将这样输入的32位格式数据变为24位音频数据,并且输出到缓冲存储器区域102。
接下来,在步骤708的缓冲存储器记录处理中,将从格式转换装置101输入的24位音频数据记录在缓冲存储器区域102中。
然后,在步骤709的并行/串行转换处理中,将从缓冲存储器区域102输入的24位音频数据转换为串行数据,并且输出到DA转换器150。
然后,在步骤710的音乐再现处理中,经过并行/串行转换处理709输出的串行数据由DA转换器150转换为声音信号,并且输出到扬声器170,以便再现成音乐。这个处理的结束完全了操作程序。
参照图8中所示流程图,以下的描述将讨论根据本实施例的数据传送设备中接收操作的实例。
在步骤801的接收请求接收处理中,用户180将接收请求182输入给音频数据处理装置100。
然后,在步骤802的音乐输入处理中,AD转换器140将由用户180经过麦克风160输入的声音转换为串行数据,并且将结果数据输出到串行/并行转换装置104。
接下来,在步骤803的串行/并行转换处理中,将从AD转换器140输入的串行数据转换为24位音频数据,并且输出到缓冲存储器区域102。
然后,在步骤804的缓冲存储器记录处理中,将从串行/并行转换装置104输入的24位音频数据记录在缓冲存储器区域102中。
在步骤805的32位格式转换处理中,将从缓冲存储器区域102输入的24位音频数据转换为32位格式数据。
然后,在步骤806的32位格式数据传送处理中,将在步骤805由32位格式转换处理转换的32位格式数据被传送到32位格式数据区域124中。
接下来,在步骤807的24位音频数据转换处理中,将32位格式数据从32位格式数据区域124输入,并且变为24位音频数据。
在步骤808的24位音频数据的数据记录处理中,在步骤807由24位音频数据转换处理转换的24位音频数据记录在24位音频数据区域123中。
接下来,在步骤809的中央处理器音频编码处理中,通过使用记录在编码/解码程序区121中的编码程序,中央处理器110将记录在24位音频数据区域123中的24位音频数据压缩成预定格式。这个处理的结束完成了操作程序。
根据上述的配置,在音频数据发送/接收操作中,当对24位音频数据进行总线传送时,在已经将24位音频数据转换为32位格式数据后进行发送处理。这能够为改善总线的使用效率提供特别的效果。
(第二实施例)
图2是显示根据本发明第二实施例的发送转换程序的操作示意图。
数据A 200是由分组A1、A2和A3组成的24位音频数据,每个分组具有8位。数据B 201是由分组B1、B2和B3组成的24位音频数据,每个分组具有8位。数据C 202是由分组C1、C2和C3组成的24位音频数据,每个分组具有8位。数据D 203是由分组D1、D2和D3组成的24位音频数据,每个分组具有8位。这些数据被输入给发送转换程序。
数据α204是由分组A1、B1、A2、和B2组成的32位格式数据,每个分组具有8位。这是在使用数据A200和数据B201作为输入数据后输出的结果数据。数据AB 205由分组A3和B3组成,每个分组具有8位。该数据是具有高阶16位定义为“随意”的32位格式数据,并且在利用数据A200和B201作为输入数据而执行的操作后输出。数据β206是由分组C1、D1、C2和D2组成的32位格式数据,每个分组具有8位。这个数据β206是在利用数据C202和数据D203作为输入数据操作后输出的结果数据。数据CD 207是由分组C3和D3组成的,每个分组具有8位。这个数据是具有高阶16位定义为“随意”的32位格式数据,并且在利用数据C202和D203作为输入数据执行的操作后输出。数据γ208是由分组A3、B3、C3和D3组成的32位格式数据,每个分组具有8位。这个数据γ208是在利用数据AB205和数据CD207作为输入数据操作后输出的结果数据。
参照图9中所示流程图,以下的描述将讨论根据本实施例的数据传送设备中操作的实例。
在步骤901的数据输入处理中,将数据A200、数据B201、数据C202和数据D203从24位音频数据区域123输入。
接下来,在步骤902的数据A/B计算处理(1)中,针对数据A200和数据B201的低阶16位,基于字节执行交错指令以便输出数据α204。接着,在步骤903的数据α记录处理中,将在步骤902的数据A/B计算处理(1)中输出的数据α204记录在32位格式数据区域124([1])中。
然后,在步骤904的数据A/B计算处理(2)中,针对数据A200和数据B201的高阶16位,基于字节执行交错指令以便输出数据AB205。接着,在步骤905的数据AB存储处理中,在步骤904的数据A/B计算处理(2)中输出的数据AB205存储在数据寄存器([2])中。
接下来,在步骤906的数据C/D计算处理(1)中,针对数据C202和数据D203的低阶16位,基于字节执行交错指令以便输出数据β206。接着,在步骤907的数据β的记录处理中,将在步骤906的数据C/D计算处理(1)中输出的数据β206记录在32位格式数据区域124([3])中。
然后,在步骤908的数据C/D计算处理(2)中,针对数据C202和数据D203的高阶16位,基于执行交错指令以便输出数据CD207。接着,在步骤909的数据CD存储处理中,将在步骤908的数据C/D计算处理(2)中输出的数据CD207存储在数据寄存器([4])中。
接下来,在步骤910的数据AB/CD计算处理中,针对数据AB205和数据CD207的低阶16位,基于半字执行交错指令以便输出数据γ208。接着,在步骤911的数据γ记录处理中,将在步骤910数据AB/CD计算处理输出的数据γ208记录在32位格式数据区域124([5])中。
在步骤912解码完成的确定处理中,确定图7中步骤702的中央处理器音频解码处理是否已经完全。当这个处理没有完成时,该程序进行到步骤901的数据输入处理,而当其已经完成时,结束这些操作。
按照上述配置,在音频数据的发送操作中,当中央处理器执行用于将24位音频数据转换为32位格式的程序时,只需要[1]到[5]的五条指令。通过以这样的方式适当地设计该程序,该程序能够对减少中央处理器施加的负荷提供特别的效果。
(第三实施例)
图3是显示根据本发明第三实施例的接收转换程序的操作示意图;
数据α300是由分组A1、A3、B1和B3构成的32位格式数据,每个分组具有8位。数据β301是由分组A2、C2、B2和D2组成的32位格式数据,每个分组具有8位。数据γ302是由分组C1、C3、D1和D3组成的32位格式数据,每个分组具有8位。这些数据被输入到接收转换程序。
数据β′303由分组C2、B2和D2组成,每个分组具有8位。这个数据是具有高阶8位定义为“随意”的32位格式数据,并且在利用数据β301作为输入数据执行的操作后输出。数据A304由分组A1、A2和A3组成,每个分组具有8位。这个数据是具有高阶8位定义为“随意”的32位格式数据,并且在利用数据α300和数据β301作为输入数据执行的操作后输出。数据B305是由分组B1、B2和B3组成的,每个分组具有8位。这个数据是具有高阶8位定义为“随意”的32位格式数据,并且在利用数据α300和数据β301作为输入数据执行的操作后输出。数据C306是由分组C3、C2和C3组成的,每个分组具有8位。这个数据是具有高阶8位定义为“不管”的32位格式数据,并且在利用数据γ302和数据β′303作为输入数据执行的操作后输出。数据D307是由分组D1、D2和D3组成的32位格式数据,每个分组具有8位。这个数据D307是在利用数据γ302和数据β′303作为输入数据操作后输出的结果数据。
参照图10中所示流程图,下面的描述将讨论根据本实施例的数据传送设备中操作的实例。
在步骤1001的数据输入处理中,数据α300、数据β301和数据γ302是从32位格式数据区域124输入的。
然后,在步骤1002的数据α/β计算处理(1)中,针对数据α300和数据β301的低阶16位,基于字节执行交错指令以便输出数据A304。接着,在步骤1003的数据A记录处理中,将在步骤1002的数据α/β计算处理(1)中输出的数据A304记录在24位音频数据区域123([1])中。
然后,在步骤1004的数据α/β计算处理(2)中,针对数据α300和数据β301的高阶16位,基于字节执行交错指令以便输出数据B305。接着,在步骤1005的数据B记录处理中,将在步骤1004数据α/β计算处理(2)输出的数据B305记录在24位音频数据区域123([2])中。
接下来,在步骤1006的数据β计算处理中,执行用于将数据β301向右移动8位的指令,以便输出数据β′303([3])。
然后,在步骤1007的数据γ/β′计算处理(1)中,针对数据γ302和数据β′303的高阶16位,基于字节执行交错指令以便输出数据C306。接着,在步骤1008的数据C记录处理中,将在步骤1007的数据γ/β′计算处理(1)中输出的数据C306记录在24位音频数据区域123中([4])。
然后,在步骤1009的数据γ/β′计算处理(2)中,针对数据γ302和数据β′303的低阶16位,基于字节执行交错指令以便输出数据D307。接着,在步骤1010的数据D记录处理中,将在步骤1009的数据γ/β′计算处理(2)中输出的数据D307记录在24位音频数据区域123中([5])。
在步骤1011的声音输入完成确定处理中,确定图8中步骤802的音乐输入处理是否已经完成。当这个处理没有完成时,程序进行到步骤1001的数据输入处理,而当它已经完成时,就结束这些操作。
按照上述配置,在音频数据的接收操作中,当中央处理器执行用于将32位格式数据转换为24位音频数据的程序时,仅仅需要[1]到[5]的五条指令。通过用这样的方式适当地设计该程序,该程序能够对减少施加于中央处理器的负荷提供特别的效果。
(第四实施例)
图4是一个显示根据本发明第四实施例的发送转换装置的示意图。在该图中,用同样的参考数字表示与图1所述的第一实施例相同的部件,并且省略对其的描述。
格式转换装置101由数据保持装置(1)400、数据保持装置(2)401、传送控制装置402和数据选择装置403构成。
数据保持装置(1)400是具有32位宽度的寄存器,而其功能是保持输入到格式转换装置101的数据。数据保持装置(2)401是具有24位宽度的寄存器,而其功能是保持由数据选择装置403所选择的数据保持装置(1)400的高阶8位与低阶位连续。
传送控制装置402用于连续地将由数据选择装置403选择的24位音频数据发送到缓冲存储器区域102。数据选择装置403的功能是将数据保持装置(1)400的低阶24-比特发送到控制装置402,以及将其高阶8位发送到数据保持装置(2)401。此外,它还有这样的功能,即,在对应于三个分组的数据已经存储在数据保持装置(2)401中时,数据保持装置(2)401的24位数据被传送到传送控制装置402。
数据α410是由分组A1、A2、A3和D1组成的32位格式数据,每个分组具有8位。数据β411是由分组B1、B2、B3和D2组成的32位格式数据,每个分组具有8位。数据γ412是由分组C1、C2、C3和D3组成的32位格式数据,每个分组具有8位。这些数据被输入到发送转换设备。
数据A420是由分组A1、A2、和A3组成的24位音频数据,每个分组具有8位。数据B421是由分组B1、B2和B3组成的24位音频数据,每个分组具有8位。数据C422是由分组C1、C2和C3组成的24位音频数据,每个分组具有8位。数据D423是由分组D1、D2和D3组成的24位音频数据,每个分组具有8位。这些数据通过传送控制装置402被传送到缓冲存储器区域102。
参看图11中所示的流程图,下列描述将讨论根据本实施例的数据传送设备中操作的实例。
在步骤1101的数据α输入过程中,数据α410被写入数据保持装置(1)400中。
接下来,在步骤1102的数据选择过程中,通过数据选择装置403,将数据保持装置(1)400的低阶24位传送到传送控制装置402,而将它的高阶8位传送到数据保持装置(2)401的低8位。
然后,在步骤1103的数据A发送处理中,将在步骤1102的α选择过程中选择的24位音频数据被传送到缓冲存储器区域102。
在步骤1104的数据β输入处理中,将数据β411写入到数据保持装置(1)400中。
接下来,在步骤1105的数据β选择处理中,通过数据选择装置403,将数据保持装置(1)400的低阶24位传送到传送控制装置402,而将它的高8位传送到数据保持装置(2)401的中阶8位。
然后,在步骤1106的数据B发送处理中,将在步骤1105的β选择处理中选择的24位音频数据传送到缓冲存储器区域102。
在步骤1107的数据γ的输入处理中,将数据γ412写入到数据保持装置(1)400中。
接下来,在步骤1108的数据γ的选择处理中,通过数据选择装置403,将数据保持装置(1)400的低阶24位传送到传送控制装置402,而将它的高阶8位传送到数据保持装置(2)401的高阶8位。
然后,在步骤1109的数据C发送处理中,将在步骤1108的数据γ的选择处理中选择的24位音频数据被传送到缓冲存储器区域102。
接下来,在步骤1110的数据D的选择过程中,通过数据选择装置403将数据保持装置(2)401的24位音频数据传送到传送控制装置402。
然后,在步骤1111的数据D的传送处理中,将在步骤1110的D选择处理中选择的24位音频数据传送到缓冲存储器区域102。
在步骤1112的传送数据完成确定处理中,确定在图7的步骤706中32位格式数据的传送处理是否已经完成。当这个处理没有完成时,该程序进行到步骤1101的数据α输入处理,而当它已经完成时,就结束这些操作。
按照上述配置,为了尝试获得能够在音频数据的发送操作中将32位格式数据转换到24位音频数据的装置,该装置可以利用仅仅包括两个寄存器、传送控制装置和数据选择装置的少量的电路来实现。通过用这样的方式适当地设计该装置,该装置能够提供特别的效果,以便防止大规模集成电路尺寸的增加。
(第五实施例)
图5是显示根据本发明第五实施例的接收转换装置的示意图。在这个图中,使用同样的参考数字表示与图1中的第一实施例相同的组件,而且其描述从略。
格式转换装置101是由数据保持装置(1)500、数据保持装置(2)501、传送控制装置502和数据选择装置503等组成。
数据保持装置(1)500是一个具有32位宽度的寄存器,而其功能是保持输入到数据选择装置503的数据。数据保持装置(2)501是一个具有24位宽度的寄存器,而其功能是保持由数据选择装置503选择的数据A520。
传送控制装置502的功能是连续地接收来自缓冲存储器区域102的24位音频数据,并且将结果数据输出到数据选择装置503。在这种情况下,当从传送控制装置502输入的24位音频数据是数据A520时,数据选择装置503将该数据传送到数据保持装置(2)501,而在数据B521、数据C522和数据D523的情况下,它将已经保持在数据保持装置(2)的每个分组A1、A2和A3添加到每个数据的高阶位,然后将结果数据传送到数据保持装置(1)500。
数据α510是由分组B1、B2、B3和A1组成的32位格式数据,每个分组具有8位。数据β511是由分组C1、C2、C3和A2组成的32位格式数据,每个分组具有8位。数据γ512是由分组D1、D2、D3和A3组成的32位格式数据,每个分组具有8位。将这些数据从格式转换装置101传送到32位格式数据区域124。
数据A520是由分组A1、A2和A3组成的24位音频数据,每个分组具有8位。数据B521是由分组B1 B2和B3组成的24位音频数据,每个分组具有8位。数据C522是由分组C1、C2和C3组成的24位音频数据,每个分组具有8位。数据D523是由分组D1、D2和D3组成的24位音频数据,每个分组具有8位。这些数据是由传送控制装置502从缓冲存储器区域102输入的。
参看图12中所示的流程图,下列描述将讨论根据本实施例的数据传送设备中操作的实例。
在步骤1201的数据A输入处理中,数据A520从缓冲存储器区域102输入到传送控制装置502,并且将结果数据输出到数据选择装置503。
然后,在步骤1202的数据选择处理中,将数据A520从数据选择装置503传送到数据保持装置(2)501。
在步骤1203的数据B输入处理中,将数据B521从缓冲存储器区域102输入到传送控制装置502,并且将结果数据输出到数据选择装置503。
接下来,在步骤1204的数据B选择处理中,数据选择装置503将数据B521传送到数据保持装置(1)500的低阶24位,并且还将数据保持装置(2)501的低阶8位传送到数据保持装置(1)500的高阶8位。
然后,在步骤1205的数据α选择处理中,将数据α510从数据保持装置(1)500传送到32位格式数据区域124。
接下来,在步骤1206的数据C输入处理中,将数据C522从缓冲存储器区域102输入到传送控制装置502,并且将结果数据输出到数据选择装置503。
然后,在步骤1207的数据C选择处理中,数据选择装置503将数据C522传送到数据保持装置(1)500的低阶24比特,并且还将数据保持装置(2)501的中间阶8位传送到数据保持装置(1)500的高阶8位。
接下来,在步骤1208的数据β选择处理中,将数据β511从数据保持装置(1)500传送到32位格式数据区域124。
然后,在步骤1209的数据D输入处理中,将数据D523从缓冲存储器区域102输入到传送控制装置502,并且将结果数据输出到数据选择装置503。
接下来,在步骤1210的数据D选择处理中,数据选择装置503将数据D523传送到数据保持装置(1)500的低阶24比特,并且还将数据保持装置(2)501的高阶8位传送到数据保持装置(1)500的高阶8位。
然后,在步骤1211的数据γ传送处理中,将数据γ512从数据保持装置(1)500传送到32位格式数据区域124。
在步骤1212的接收数据完成确定处理中,确定缓冲存储器记录处理804是否已经完成。当这个处理没有完成时,程序进行到步骤1201的数据A输入处理,而当它已经完成时,就结束这些操作。
按照上述配置,为了尝试获得能够在音频数据的接收操作中将32位格式数据转换到24位音频数据的装置,该装置可以利用仅仅包括两个寄存器、传送控制装置和数据选择装置的少量电路来实现。通过用这样的方式适当地设计该装置,该装置能够提供特别的效果,以便防止大规模集成电路尺寸的增加。
(第六实施例)
图6是显示根据本发明第六实施例的多格式转换方法的示意图。
24位音频格式600设置有对应于4个数据的单元,每个数据是通过将24位音频数据划分为8位×3个分组而获得,而32位格式(1)601设置有对应于3个数据的单元,每个数据是由8位×4个分组组成的32位格式数据。24位格式转换方法602(其涉及到通过32位总线传送数据的方法)将24位音频数据划分成符合24和32的最大公约数的8位分组。在此,通过利用对应于24÷8=3和32÷8=4的最小公倍数12个分组作为一个单元,该格式转换方法执行24比特(3个分组)×4个数据与32比特(4个分组)×3个数据之间的相互转换处理。
20位声音格式610对应于8个数据的单元,每个数据是通过将20位音频数据划分为4比特×5个分组而获得,而32位格式(2)611提供一个对应于5个数据的单元,每个数据是由4比特×8个分组组成的32位格式数据。20位格式转换方法612(其涉及到通过32位总线传送数据的方法)将20位音频数据分成符合20和32的最大公约数的4比特的分组。在此,通过利用对应于20÷4=5和32÷8=4的最小公倍数的40个分组作为一个单元,这种格式转换方法执行在20比特(5个分组)×8个数据与32比特(8个分组)×5个数据之间的相互转换处理。
18位声音格式620是对应于16个数据的单元,每个数据是通过将18位音频数据划分成2比特×9个分组而获得,而32位格式(3)621是一个对应于9个数据的单元,每个数据是由2比特×16个分组组成的32位格式数据。18位格式转换方法622(其涉及通过32位总线传送数据的方法)将18位音频数据分成符合18和32的最大公约数的2比特分组。在此,通过利用对应于18÷2=9和32÷16=2的最小公倍数的144个分组作为一个单元,这种格式转换方法执行在18位(9个分组)×16个数据与32位(16个分组)×9个数据之间的相互转换处理。
按照上述配置,能够实现具有24、20和18位宽度的音频格式到32位格式数据的转换方法。此外,相对具有其它位宽度的音频数据,可以实现基于同样原理的转换方法。按照这种方式,为了提供适用于多位音频格式的格式转换方法,可以获得特别的效果。
此外,在通过64-位总线传送数据的情况下,可以使用如上所述同样原理的转换方法。通过利用两倍的分组数量作为一个单元,可以按照同样方式提供适用于多位音频格式数据的格式转换方法。
如上所述,在本发明的实施例中,当数据是通过32位总线传送时,例如,在音频数据的发送与接收操作期间,在通过该总线传送时,通过将24位音频数据转换为32位格式数据,总线的使用效率可以得到改善。此外,在执行用于转换的程序时,仅仅需要执行五条指令。通过以这样的方式适当地设计该程序,能够减少施加于中央处理器的负荷。此外,为了尝试获得用于执行该转换的转换装置,通过设计该装置的结构,以致只使用少量电路(仅仅包括两个寄存器、传送控制装置和数据选择装置)来形成,从而可以防止LSI电路尺寸的增加。此外,因为对于具有其它位宽度例如24、20和18位宽度的音频数据可以获得合适的转换方法,所以能够提供适用于多位音频格式的转换方法。即使在数据通过64-位总线传送的情况下,通过利用如32位总线同样的原理,也可以提供一种适用于多位音频格式的转换方法。
总之,可以获得下列效果:将来,多媒体产业期望在更宽的领域更进一步发展,而且可以期待涉及各种各样的应用软件的数据总线共享。在这种情况下,通过改善32和64位外围数据总线的使用效率,可以同时相互并行地执行更多的处理。此外,还可以减少中央处理器为执行多媒体处理所需要的数据存储器区域。
如上所述,根据本发明,在通过N位总线传送数据时,在传送之前将M位格式数据预先地格式转换成N位格式数据。然后,将格式转换后的N位格式数据通过N位总线传送。N位总线可以有效地使用到它的最大程度,并且可以改善该总线的使用效率。
此外,用于转换的程序以这样的方式来设计,即在执行该程序时仅仅需要五条指令;因此,这能够减少施加于中央处理器的负荷。此外,在尝试获得用于执行该转换的转换装置中,可以通过利用少量的电路(包括仅仅两个寄存器、传送控制装置和数据选择装置)来获得该装置;因此,能够防止LSI电路尺寸的增加。
此外,具有任意位宽度格式的数据可以转换成N位格式数据以便可以获得多格式转换处理。在此,在多媒体领域中,可以期待涉及各种各样的应用软件的数据-总线共享。在这种情况下,可以同时相互并行地执行更多处理。针对中央处理器执行多媒体处理所需要的数据存储器区域,它可以减少该区域。
从上述描述中,本发明所提供的各个方面显而易见。

Claims (36)

1.一种通过N位总线处理数据的数据传送方法,包括下列步骤:
将M位格式数据转换到N位格式数据;以及
将转换的N位格式数据传送给数据处理装置。
2.一种通过N位总线处理数据的数据传送方法,包括下列步骤:
传送来自数据处理装置的N位格式数据;以及
将传送的N位格式数据转换为M位格式数据。
3.一种通过N位总线处理数据的数据传送方法,包括下列步骤:
将N位格式数据转换为M位格式数据;以及
将转换的M位格式数据写入缓冲存储器中。
4.一种通过N位总线处理数据的数据传送方法,包括下列步骤:
从缓存存储器中读取M位格式数据;以及
将这样读取的M位格式数据转换成N位格式数据。
5.根据权利要求1所述的数据传送方法,其特征在于针对从M位格式数据到N位格式数据的转换系统,输入由第一、第二和第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,和由第十、第十一和第十二分组组成的第四数据,所述方法包括:
输出由第一、第四、第二和第五分组构成的第五数据的第一控制过程;
输出由第三和第六分组构成的第六数据的第二控制过程;
输出由第七、第十、第八和第十一分组构成的第七数据的第三控制过程;
输出由第九和第十二分组构成的第八数据的第四控制过程;以及
输入第六数据与第八数据和输出由第三、第六、第九和第十二分组构成的第九数据的第五控制过程。
6.根据权利要求4所述的数据传送方法,其特征在于针对从M位格式数据到N位格式数据的转换系统,输入由第一、第二和第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,和由第十、第十一和第十二分组组成的第四数据,所述方法包括:
输出由第一、第四、第二和第五分组构成的第五数据的第一控制过程;
输出由第三和第六分组构成的第六数据的第二控制过程;
输出由第七、第十、第八和第十一分组构成的第七数据的第三控制过程;
输出由第九和第十二分组构成的第八数据的第四控制过程;以及
输入第六数据与第八数据和输出由第三、第六、第九和第十二分组构成的第九数据的第五控制过程。
7.根据权利要求2所述的数据传送方法,其特征在于针对从N位格式数据到M位格式数据的转换系统,输入由第一、第二、第三和第四分组组成的第一数据,由第五、第六、第七和第八分组组成的第二数据,和由第九、第十、第十一和第十二分组组成的第三数据,所述方法包括:
输出由第一、第五和第二分组构成的第四数据的第一控制过程;
输出由第三、第七和第四分组构成的第五数据的第二控制过程;
输入第二数据,以及在执行向右移位一个分组的过程后输出由第六、第七和第八分组构成的第六数据的第三控制过程;
输出由第九、第六和第十分组构成的第七数据的第四控制过程;以及
输出由第十一、第八和第十二分组构成的第八数据的第五控制过程。
8.根据权利要求3所述的数据传送方法,其特征在于针对从N位格式数据到M位格式数据的转换系统,输入由第一、第二、第三和第四分组组成的第一数据,由第五、第六、第七和第八分组组成的第二数据,和由第九、第十、第十一和第十二分组组成的第三数据,所述方法包括:
输出由第一、第五和第二分组构成的第四数据的第一控制过程;
输出由第三、第七和第四分组构成的第五数据的第二控制过程;
输入第二数据,以及在执行向右移位一个分组的过程后输出由第六、第七和第八分组构成的第六数据的第三控制过程;
输出由第九、第六和第十分组构成的第七数据的第四控制过程;以及
输出由第十一、第八和第十二分组构成的第八数据的第五控制过程。
9.根据权利要求3所述的数据传送方法,其特征在于针对从N位格式数据到M位格式数据的转换系统,输入由第一、第二、第三和第四分组组成的第一数据,由第五、第六、第七和第八分组组成的第二数据,和由第九、第十、第十一和第十二分组组成的第三数据,所述方法包括:
第一数据保持步骤,保持第一、第二和第三数据;
第二数据保持步骤,保持第四、第八和第十二分组;
数据选择步骤,输入在第一数据保持步骤中保持的数据;使得高阶的一个分组移入第二数据保持步骤;使得第一、第二和第三数据的低阶的三个分组移入传送控制步骤作为第四、第五和第六数据;以及当在处理结束,对应于三个分组的数据已经在第二数据保持步骤中存储时,切换这些步骤,以便将数据转到传送控制步骤,所述数据用作由第四、第八和第十二分组构成的第七数据;以及
传送控制步骤,连续地传送已经从数据选择步骤移入缓冲存储器区域的第四、第五、第六和第七数据。
10.根据权利要求4所述的数据传送方法,其特征在于针对从M位格式数据到N位格式数据的转换系统,输入由第一、第二、第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,由第十、第十一和第十二分组组成的第四数据,所述方法包括:
传送控制步骤,使得该程序连续地进行到与第一、第二、第三和第四数据一起的数据选择步骤;
数据选择步骤,当在传送控制步骤中输入的数据之中,第一数据被输入的情况下,使得该程序进行到第二数据保持步骤,而在第二、第三和第四数据被输入的情况下,则将在第二数据保持步骤中保持的第一、第二和第三分组分别地添加到高阶分组,以便形成第五、第六和第七数据,并且使得该程序进行到第一数据保持步骤;
第一数据保持步骤,保持从数据选取步骤输出的第五、第六和第七数据;以及
第二数据保持步骤,保持在数据选择步骤输出的第一数据。
11.一种通过N位总线处理数据的数据传送方法,包括以下多格式转换步骤:
将M位格式数据分成对应于M和N的最大公约数的s位的分组;以及通过利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×p个分组组成的具有M位格式的q个数据转换到由s比特×q个分组组成的具有N位格式的p个数据。
12.一种通过N位总线处理数据的数据传送方法,包括以下多格式转换步骤:
将N位格式数据分成对应于M和N的最大公约数的s位的分组;以及通过利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×q个分组组成的具有N位格式的p个数据转换到由s比特×p个分组组成的具有M位格式的q个数据。
13.根据权利要求1所述的数据传送方法,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
14.根据权利要求2所述的数据传送方法,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
15.根据权利要求3所述的数据传送方法,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
16.根据权利要求4所述的数据传送方法,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
17.根据权利要求11所述的数据传送方法,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
18.根据权利要求12所述的数据传送方法,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
19.一种通过N位总线处理数据的数据传送设备,包括:
转换M位格式数据到N位格式数据的装置;和
将转换的N位格式数据传送到数据处理装置的装置。
20.一种通过N位总线处理数据的数据传送设备,包括:
传送来自数据处理装置的N位格式数据的装置;和
将传送的N位格式数据转换为M位格式数据的装置。
21.一种通过N位总线处理数据的数据传送设备,包括:
转换N位格式数据到M位格式数据的装置;和
将转换的N位格式数据写入缓冲存储器的装置。
22.一种通过N位总线处理数据的数据传送设备,包括:
从缓冲存储器读取M位格式数据的装置;和
将这样读取的M位格式数据转换为N位格式数据的装置。
23.根据权利要求19所述的数据传送设备,其特征在于针对从M位格式数据到N位格式数据的转换系统,输入由第一、第二和第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,和由第十、第十一和第十二分组组成的第四数据,所述设备包括:
输出由第一、第四、第二和第五分组构成的第五数据的第一控制装置;
输出由第三和第六分组构成的第六数据的第二控制装置;
输出由第七、第十、第八和第十一分组构成的第七数据的第三控制装置;
输出由第九和第十二分组构成的第八数据的第四控制装置;以及
接收第六数据与第八数据并且输出由第三、第六、第九和第十二分组构成的第九数据的第五控制装置。
24.根据权利要求22所述的数据传送设备,其特征在于针对从M位格式数据到N位格式数据的转换系统,输入由第一、第二和第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,和由第十、第十一和第十二分组组成的第四数据,所述设备包括:
输出由第一、第四、第二和第五分组构成的第五数据的第一控制装置;
输出由第三和第六分组构成的第六数据的第二控制装置;
输出由第七、第十、第八和第十一分组构成的第七数据的第三控制装置;
输出由第九和第十二分组构成的第八数据的第四控制装置;以及
接收第六数据与第八数据并且输出由第三、第六、第九和第十二分组构成的第九数据的第五控制装置。
25.根据权利要求20所述的数据传送设备,其特征在于针对从N位格式数据到M位格式数据的转换系统,输入由第一、第二、第三和第四分组组成的第一数据,由第五、第六、第七和第八分组组成的第二数据,由第九、第十、第十一、第十二分组组成的第三数据,所述设备包括:
输出由第一、第五和第二分组构成的第四数据的第一控制装置;
输出由第三、第七和第四分组构成的第五数据的第二控制装置;
接收第二数据,以及在执行向右移位一个分组的过程后输出由第六、第七和第八分组构成的第六数据的第三控制装置;
输出由第九、第六和第十分组构成的第七数据的第四控制装置;以及
输出由第十一、第八和第十二分组构成的第八数据的第五控制装置。
26.根据权利要求21所述的数据传送设备,其特征在于针对从N位格式数据到M位格式数据的转换系统,输入由第一、第二、第三和第四分组组成的第一数据,由第五、第六、第七和第八分组组成的第二数据,由第九、第十、第十一、第十二分组组成的第三数据,所述设备包括:
输出由第一、第五和第二分组构成的第四数据的第一控制装置;
输出由第三、第七和第四分组构成的第五数据的第二控制装置;
接收第二数据,以及在执行向右移位一个分组的过程后输出由第六、第七和第八分组构成的第六数据的第三控制装置;
输出由第九、第六和第十分组构成的第七数据的第四控制装置;以及
输出由第十一、第八和第十二分组构成的第八数据的第五控制装置。
27.根据权利要求21所述的数据传送设备,其特征在于针对从N位格式数据到M位格式数据的转换系统,连续地输入由第一、第二、第三和第四分组组成的第一数据,由第五、第六、第七和第八分组组成的第二数据,由第九、第十、第十一、第十二分组组成的第三数据,所述设备包括:
第一数据保持装置,用于保持第一、第二和第三数据;
第二数据保持装置,用于保持第四、第八和第十二分组;
数据选择装置,其接收在第一数据保持步骤保持的数据;使得高阶的一个分组移入第二数据保持步骤;使得第一、第二和第三数据的低阶三个分组移入传送控制步骤作为第四、第五和第六数据;以及当步骤完成,对应于三个分组的数据已经在第二数据保持步骤中存储时,切换步骤,以便将数据移入传送控制步骤,所述数据用作由第四、第八和第十二分组构成的第七数据;以及
传送控制装置,连续地传送已经从数据选择步骤移入缓冲存储器区域的第四、第五、第六和第七数据。
28.根据权利要求22的数据传送设备,其特征在于针对从M位格式数据到N位格式数据的转换系统,输入由第一、第二和第三分组组成的第一数据,由第四、第五和第六分组组成的第二数据,由第七、第八和第九分组组成的第三数据,和由第十、第十一和第十二分组组成的第四数据,所述设备包括:
传输控制装置,将第一、第二、第三和第四数据连续地传送到数据选择装置;
数据选择装置,其接收来自传输控制装置的数据,以及在第一数据输入时,输出数据到第二数据保持装置,而当第二、第三和第四数据输入时,分别将保持在第二数据保持装置的第一、第二和第三分组添加到其高阶分组,以便形成第五、第六和第七数据,并且将第五、第六和第七数据输出到第一数据保持装置;
第一数据保持装置,其接收和保持从数据选择装置输出的第五、第六和第七数据;以及
第二数据保持装置,其接收和保持从数据选择装置输出的第一数据。
29.一种通过N位总线处理数据的数据传送设备,包括:
多格式转换装置,用于将M位格式数据分成对应于M和N的最大公约数的s位的分组,并且通过利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×p个分组组成的具有M位格式的q个数据转换为由s比特×q个分组组成的具有N位格式的p个数据。
30.一种通过N位总线处理数据的数据传送设备,包括:
多格式转换装置,用于将N位格式数据分成对应于M和N的最大公约数的s位的分组;以及通过利用对应于M÷s=p和N÷s=q的最小公倍数的r个分组作为一个单元,将由s比特×q个分组组成的具有N位格式的p个数据转换到由s比特×p个分组组成具有M位格式的q个数据。
31.根据权利要求19所述的数据传送设备,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
32.根据权利要求20所述的数据传送设备,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
33.根据权利要求21所述的数据传送设备,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
34.根据权利要求22所述的数据传送设备,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
35.根据权利要求29所述的数据传送设备,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
36.根据权利要求30所述的数据传送设备,其特征在于N位总线是32位总线,N位格式数据是32位格式数据而M位格式数据是24位格式数据。
CNB2004100048539A 2003-02-06 2004-02-06 数据传送方法和数据传送设备 Expired - Fee Related CN100351747C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003029114A JP2004240713A (ja) 2003-02-06 2003-02-06 データ転送方法及びデータ転送装置
JP200329114 2003-02-06

Publications (2)

Publication Number Publication Date
CN1519684A true CN1519684A (zh) 2004-08-11
CN100351747C CN100351747C (zh) 2007-11-28

Family

ID=32956379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100048539A Expired - Fee Related CN100351747C (zh) 2003-02-06 2004-02-06 数据传送方法和数据传送设备

Country Status (3)

Country Link
US (1) US7130952B2 (zh)
JP (1) JP2004240713A (zh)
CN (1) CN100351747C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840385B (zh) * 2009-03-19 2012-07-18 承景科技股份有限公司 数据存取系统
CN105573276A (zh) * 2015-12-25 2016-05-11 华北电力科学研究院有限责任公司 一种现场总线信息传输方法
CN106470092A (zh) * 2015-08-17 2017-03-01 美国莱迪思半导体公司 传输及接收音频信号的方法及其装置
CN107111587A (zh) * 2014-11-11 2017-08-29 密克罗奇普技术公司 多信道i2s传输控制系统及方法
CN110308889A (zh) * 2019-05-14 2019-10-08 北京思朗科技有限责任公司 调制处理装置及方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US7289386B2 (en) 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US7532537B2 (en) 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
US20060277355A1 (en) * 2005-06-01 2006-12-07 Mark Ellsberry Capacity-expanding memory device
US7457901B2 (en) * 2005-07-05 2008-11-25 Via Technologies, Inc. Microprocessor apparatus and method for enabling variable width data transfers
US7441064B2 (en) * 2005-07-11 2008-10-21 Via Technologies, Inc. Flexible width data protocol
US7502880B2 (en) 2005-07-11 2009-03-10 Via Technologies, Inc. Apparatus and method for quad-pumped address bus
US7444472B2 (en) * 2005-07-19 2008-10-28 Via Technologies, Inc. Apparatus and method for writing a sparsely populated cache line to memory
US7590787B2 (en) * 2005-07-19 2009-09-15 Via Technologies, Inc. Apparatus and method for ordering transaction beats in a data transfer
US8866915B2 (en) * 2005-11-15 2014-10-21 Lawrence Livermore National Security, Llc High speed, real-time, camera bandwidth converter
US20070143729A1 (en) * 2005-11-15 2007-06-21 The Regents Of The University Of Ca High speed camera bandwidth converter
JP5097973B2 (ja) 2007-09-06 2012-12-12 株式会社メガチップス データ処理装置
US8417870B2 (en) 2009-07-16 2013-04-09 Netlist, Inc. System and method of increasing addressable memory space on a memory board
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
WO2015017356A1 (en) 2013-07-27 2015-02-05 Netlist, Inc. Memory module with local synchronization
KR101869903B1 (ko) * 2014-03-24 2018-06-21 후아웨이 테크놀러지 컴퍼니 리미티드 물리 계층 데이터 전송 방법 및 데이터 전송 장치
US9729287B2 (en) * 2014-12-05 2017-08-08 Facebook, Inc. Codec with variable packet size
US9729726B2 (en) 2014-12-05 2017-08-08 Facebook, Inc. Seamless codec switching
US10469630B2 (en) 2014-12-05 2019-11-05 Facebook, Inc. Embedded RTCP packets
US9667801B2 (en) 2014-12-05 2017-05-30 Facebook, Inc. Codec selection based on offer
US9729601B2 (en) 2014-12-05 2017-08-08 Facebook, Inc. Decoupled audio and video codecs
US10506004B2 (en) 2014-12-05 2019-12-10 Facebook, Inc. Advanced comfort noise techniques
CN111159076B (zh) * 2019-11-29 2021-04-13 北京空间机电研究所 一种星载can总线主备切换和应答控制方法
CN115221082B (zh) * 2022-07-18 2023-04-18 中国兵器装备集团自动化研究所有限公司 一种数据缓存方法、装置及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680161A (en) * 1991-04-03 1997-10-21 Radius Inc. Method and apparatus for high speed graphics data compression
US5673396A (en) * 1994-12-16 1997-09-30 Motorola, Inc. Adjustable depth/width FIFO buffer for variable width data transfers
JPH08185320A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 半導体集積回路
KR0157924B1 (ko) * 1995-12-23 1998-12-15 문정환 데이타 전송 시스템 및 그 방법
US5960453A (en) * 1996-06-13 1999-09-28 Micron Technology, Inc. Word selection logic to implement an 80 or 96-bit cache SRAM
KR20000064268A (ko) * 1996-07-19 2000-11-06 이데이 노부유끼 디지털 데이터 전송장치 및 전송방법
JP4610680B2 (ja) * 1998-11-02 2011-01-12 ソニー株式会社 信号処理装置および方法、記録装置、再生装置、記録再生装置、ならびに、映像信号記録再生装置
US6751228B1 (en) * 1999-03-23 2004-06-15 Yamaha Corporation Packet handler of audio data by isochronous mode
JP2001186484A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd ディジタル信号の処理方法
JP3646644B2 (ja) * 2000-10-31 2005-05-11 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3780853B2 (ja) 2001-02-28 2006-05-31 ヤマハ株式会社 オーディオデータ記録媒体再生装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840385B (zh) * 2009-03-19 2012-07-18 承景科技股份有限公司 数据存取系统
CN107111587A (zh) * 2014-11-11 2017-08-29 密克罗奇普技术公司 多信道i2s传输控制系统及方法
CN106470092A (zh) * 2015-08-17 2017-03-01 美国莱迪思半导体公司 传输及接收音频信号的方法及其装置
CN105573276A (zh) * 2015-12-25 2016-05-11 华北电力科学研究院有限责任公司 一种现场总线信息传输方法
CN110308889A (zh) * 2019-05-14 2019-10-08 北京思朗科技有限责任公司 调制处理装置及方法

Also Published As

Publication number Publication date
US7130952B2 (en) 2006-10-31
US20040186933A1 (en) 2004-09-23
JP2004240713A (ja) 2004-08-26
CN100351747C (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
CN100351747C (zh) 数据传送方法和数据传送设备
CN1130691C (zh) 音频译码装置
CN1233165C (zh) Mpeg编码装置和mpeg解码装置以及编码程序
CN1126264C (zh) 宽频带声音信号编码装置和宽频带声音信号编码解码装置
CN1244058C (zh) 信息分配系统
CN1247415A (zh) 声音编码方式、声音编码装置、以及数据记录媒体
CN1610265A (zh) 算术解码/编码装置、携带终端、活动图像摄影及记录/重放装置
CN1484221A (zh) 信号记录/再生装置和方法
CN1658613A (zh) 促进dsp间数据通信的方法和系统
CN1577577A (zh) 构造用于混合的音频流的方法和装置以及信息存储介质
CN1848935A (zh) 信息记录/再现系统、设备和方法
CN1130719C (zh) 多声道音频再现设备
CN1278565C (zh) 图像解码单元和图像编码、解码装置和编码、解码方法
CN1942931A (zh) 通过树型分层数据结构的有序横向结构描述比特流语法的音频比特流格式
CN1151559A (zh) 信息提供装置
CN1165046C (zh) 有双缓冲的数据传输设备、数据传输系统及数据传输方法
CN1976236A (zh) 音频译码系统、多媒体译码系统、声道重配方法
CN1287605C (zh) 存储诸如数字视频的流式数据和非流式数据的方法和器件
CN1918909A (zh) 文件记录设备、文件记录方法、文件记录过程的程序、其中存储文件记录过程的程序的存储媒体、文件重放设备、文件重放方法、文件重放过程的程序、以及其中存储文件重放过程的程序的存储媒体
CN1691179A (zh) 记录与再生装置
CN1706193A (zh) 通过url的数字项目适应系统
CN1354408A (zh) 半导体装置以及采用该装置的电子设备
CN1199447C (zh) 记录和再现装置、mpeg图象流记录和再现装置
CN1189057A (zh) 运动图象编码方法和装置及其编码程序纪录媒体
CN1171388C (zh) 编码装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20130206