CN1165046C - 有双缓冲的数据传输设备、数据传输系统及数据传输方法 - Google Patents

Abstract

当从一个主CPU(14)向一个在实时基础上复制音乐声音数据的声音处理器(24)传输数据时，大大地减小在主CPU(14)上的负担。在从作为一个传输源的主CPU(14)传输音乐声音数据时，主CPU(14)和一个DMAC(44)处理比缓冲存储器(41、42)的256个字的存储容量大的2560个字的数据尺寸。在把音乐声音数据已经传输到缓冲存储器(41)之一之后，直到它充满数据，声音处理器(24)临时悬挂数据的传输。当在另一个缓冲存储器(42)中的音乐声音数据由声音处理器(24)复制，并且缓冲存储器(42)变空时，声音处理器(24)把空缓冲存储器(42)设置为一个传输目的地存储器，取消数据传输的临时悬挂，并且恢复至空缓冲存储器(42)的数据传输。

Description

有双缓冲的数据传输设备、数据传输系统及数据传输方法

技术领域

本发明涉及使用缓冲存储器用来把数据从数据传输源传输到数据传输目的地的一种数据传输设备、一种数据传输系统、及一种数据传输方法。

背景技术

在最近几年，诸如CD-ROM(紧致盘只读存储器)、硬盘等之类的辅助存储装置使其存储容量大大地增大，以便存储诸如音乐声音数据之类的大量数据。

可以得到能够在实时基础上产生高度表现性音乐声音数据的处理器，以便于使用。

用户也有可能经网络或公共电路系统得到音乐声音数据。

如此得到的音乐声音数据从一个辅助存储装置、一个处理器、或一个公共电路系统直接，即不作为压缩数据，传输到一个音乐声音数据重放装置，该装置在实时基础上连续地复制音乐声音数据。

为了使音乐声音数据重放装置在实时基础上连续地重放音乐声音数据，音乐声音数据重放装置进行一个采用FIFO(先入先出)存储器或一个RAM(随机存取存储器)的划分存储区域的双缓冲存储过程。

根据双缓冲存储过程，当两个缓冲存储器之一充满数据时，例如从缓冲存储器读数据以开始复制音乐声音数据，并且在从缓冲存储器读数据结束之前，把数据传输到另一个缓冲存储器，直到它充满数据。当正在读的缓冲存储器变空时，把数据的读切换到另一个缓冲存储器。以这种方式，能从缓冲存储器连续地读存储的数据，以便允许例如连续地复制音乐声音数据。

常规双缓冲存储过程包括一个中断过程，用来把缓冲存储器之一的空状态指示给一个诸如作为一个数据传输源的CPU(中央处理单元)之类的处理器。

然而，中断过程是有问题的，它造成处理器上的较大负担，因为需要在必须临时保存在处理器中的寄存器数据和各种信息项之后进行中断过程。

为了按照双缓冲存储过程输出数据，在初始数据传输阶段中缓冲存储器之一充满数据是必需的，从而不能中断输出数据。例如，为了响应一个重放命令迅速执行一个第一重放会话，缓冲存储器最好应该具有尽可能小的存储容量。然而，对于具有小存储容量的缓冲存储器，需要更频繁地进行中断过程，把一个较大负担加在处理器上。

发明内容

因此本发明的一个目的在于，提供减小执行中断过程的次数由此大大地减小在作为数据传输源的处理器上的负担的一种数据传输设备、一种数据传输系统、及一种数据传输方法。

根据本发明用来传输数据的设备包括：一个数据传输源处理器；两个缓冲存储器，能交替地在写和读存储器之间切换；及一个数据传输目的地处理器；该设备被配置为当数据传输源处理器把一个开始传输数据的指令发送到所述数据传输目的地处理器时，所述数据传输目的地处理器把所述两个缓冲存储器之一切换到写存储器，而把所述两个缓冲存储器的另一个切换到读存储器，并且控制从所述两个缓冲存储器读数据和向所述两个缓冲存储器写入数据；在所述数据传输目的地处理器结束向所述两个缓冲存储器的写存储器写入数据时，所述数据传输源处理器不接收中断；在所述数据传输目的地处理器结束从所述两个缓冲存储器的读存储器读取数据时，所述数据传输源处理器不接收中断。

对于以上布置，由于数据传输目的地处理器把两个缓冲存储器之一切换到写存储器，而把两个缓冲存储器的另一个切换到读存储器，所以能减小对于数据传输源处理器发生的中断数量，因而减小在数据传输源处理器上的负担。

数据传输目的地处理器可以包括这样的装置，用来当从所述数据传输源处理器发送开始传输数据的指令时，把不是读存储器的缓冲存储器之一规定为写存储器，并且把一个数据传输请求发送到所述数据传输源处理器(14)；当从所述数据传输源处理器传输数据时，把数据写在规定为写存储器的缓冲存储器中，直到缓冲存储器充满，并且此后等待直到规定为读存储器的缓冲存储器变空，把一个数据传输请求发送到所述数据传输源处理器并且在读和写存储器之间切换缓冲存储器，直到写完传输数据的全部大小。数据传输目的地处理器能进行一个连续而不中断的数据读过程。

在一个循环中传输的数据大小可以是预定数据大小，而不是大得足以使缓冲存储器充满的数据尺寸。

两个缓冲存储器的每一个可以包括多个缓冲存储器，以允许本发明的原理找到较广的应用范围。

传输数据可以包括音乐声音数据。

根据本发明的一种数据传输系统包括：一根总线；一个主处理器，连接到所述总线上；一个音乐声音处理器，连接到所述总线上；及两个缓冲存储器，能交替地在写与读存储器之间切换，所述缓冲存储器连接到所述音乐声音处理器上；在所述系统中，音乐声音数据从所述主处理器经所述总线和所述音乐声音处理器传输到所述缓冲存储器；所述音乐声音处理器包括这样的装置：用来在所述主处理器把一个开始传输数据的指令发送到所述音乐声音处理器时，把所述两个缓冲存储器之一切换到写存储器而把所述两个缓冲存储器的另一个切换到读存储器；在所述音乐声音处理器结束向所述两个缓冲存储器的写存储器写入数据时，所述主处理器不接收中断；在所述音乐声音处理器结束从所述两个缓冲存储器的读存储器读取数据时，所述主处理器不接收中断。

对于以上布置，由于音乐声音处理器把两个缓冲存储器之一切换到写存储器而把两个缓冲存储器的另一个切换到读存储器，所以能减小对于主处理器发生的中断数量，因而减小在主处理器上的负担。

音乐声音处理器可以包括这样的装置，用来在从所述主处理器发送开始传输数据的指令时，把不是读存储器的缓冲存储器之一规定为写存储器，把一个数据传输请求发送到所述主处理器；当数据从所述主处理器传输时，把数据写在规定为写存储器的缓冲存储器中，直到缓冲存储器充满，并且此后等待直到规定为读存储器的缓冲存储器变空；把一个数据传输请求发送到所述主处理器，并在读和写存储器之间切换缓冲存储器，直到已经写完传输数据的全部大小。

在数据传输系统中，在一个循环中传输的数据大小可以是预定数据大小，而不是大得足以使缓冲存储器充满的数据尺寸。

在数据传输系统中，两个缓冲存储器的每一个可以包括多个缓冲存储器，以允许本发明的原理找到较广的应用范围。

多个缓冲存储器可以存储左和右立体声音乐声音数据。

根据本发明的一种数据传输系统包括：一根总线；一个主处理器，连接到所述总线上；一个音乐声音处理器，连接到所述总线上；及两个缓冲存储器，能交替地在写与读存储器之间切换，所述缓冲存储器连接到所述音乐声音处理器上；在所述系统中，音乐声音数据从所述音乐声音处理器经所述总线传输到所述主处理器；所述音乐声音处理器包括这样的装置：用来在数据被传输到所述主处理器时，把所述两个缓冲存储器之一切换到写存储器而把所述两个缓冲存储器的另一个切换到读存储器；在所述音乐声音处理器结束向所述两个缓冲存储器的写存储器写入数据时，所述主处理器不接收中断；在所述音乐声音处理器结束从所述两个缓冲存储器的读存储器读取数据时，所述主处理器不接收中断。

对于以上布置，能把数据从音乐声音处理器传输到主处理器，且中断数量减小。

音乐声音处理器可以包括这样的装置：用来在结束把数据写入所述缓冲存储器之一之前，完成从另一个缓冲存储器读数据，并且把读出的数据传输到所述主处理器；当结束把数据写入所述缓冲存储器的所述一个时，开始把数据写入是空的另一个缓冲存储器。

根据本发明，也在一个数据传输系统中提供一种传输数据的方法，该系统带有：一根总线；一个主处理器，连接到所述总线上；一个输出处理器，连接到所述总线上；两个缓冲存储器；及一个输出装置，连接到所述输出处理器上，该方法包括步骤：把数据从所述主处理器传输到控制所述缓冲存储器的所述输出处理器，直到所述缓冲存储器之一变得充满数据；此后，临时悬挂数据的传输，而不发送中断信号；借助于输出处理器从所述缓冲存储器的另一个读数据，并且把读出的数据从输出处理器输出到所述输出装置；当另一个缓冲存储器变空时，把该另一个缓冲存储器设置为一个传输目的地存储器，并且取消数据传输的临时悬挂而不发送中断信号；及恢复从所述主处理器至所述另一个缓冲存储器的数据传输。

关于以上方法，因为缓冲存储器的数据传输主要由输出处理器控制，所以减小用于数据传输的主处理器上的负担。

在以上方法中，数据可以包括音乐声音数据。

当结合其中作为说明性例子表示本发明的最佳实施例的附图时，由如下描述将使本发明的以上和其他目的、特征、及优点变得更明白。

附图说明

图1是根据本发明一个实施例的一种数据记录和复制设备的方块图；

图2是图1中表示的数据记录和复制设备的操作顺序的流程图；

图3表示以已经传输数据的顺序存储在主存储器中的数据；

图4表示存储在相应通道中的主存储器中的数据；

图5是表示用于存储在相应通道中的数据的基准标签读出地址；

图6是图2中所示操作顺序中的一个自动DMA传输过程的详细流程图；

图7表示充满数据的缓冲存储器之一；

图8表示存储在缓冲存储器中的数据，表明数据传输读过程；

图9是根据一个比较例的操作顺序的流程图；

图10表示用来把数据传输到一个缓冲存储器和从缓冲存储器读数据的基本过程；

图11是根据本发明另一个实施例的一种数据记录和复制设备的方块图；

图12表明图11中所示数据记录和复制设备的一个数据传输复制过程；

图13是表明图11中所示数据记录和复制设备的一个数据传输复制过程的流程图；

图14表示在根据本发明又一个实施例的数据传输顺序格式中的多通道数据传输过程；

图15表明在根据本发明又一个实施例的基准标签格式中的多通道数据传输过程；

图16表明用来从一个缓冲存储器向一个主存储器传输数据的过程；及

图17表明用来从一个缓冲存储器向一个主存储器传输多个数据的过程。

具体实施方式

参照附图将举例说明本发明的一个实施例。

图1以方块形式表示根据本发明一个实施例的一种数据记录和复制设备10。

如图1中所示，数据记录和复制设备10作为整体带有一条对其连接有一个用来控制数据记录和复制设备10的主CPU(主处理器)14的总线12。主CPU 14用作数据传输源处理器或一个数据传输目的地处理器。

对于总线12，还连接有一个包括一个DRAM(动态随机存取存储器)的主存储器16，并且经一个辅助存储装置驱动器18连接有一个诸如硬盘等之类的辅助存储装置20。

一个公共电路系统23经一个网络接口22连接到总线12上。其他的网络(未表示)也连接到总线12上。使用公共电路系统23和其他网络能把数据供给到数据记录和复制设备10和从其供给数据。

对于总线12，进一步连接有一个是声音音乐处理器的声音处理器或声音处理单元(SPU)24，起一个数据传输目的地处理器的作用，并且也起一个数据传输源处理器的作用。声音处理器24作为整体带有用来控制声音处理器24的两个CPU 24a、24b。

声音处理器24除两个CPU 24a、24b之外也带有一个存储控制程序等的ROM、一个工作RAM、一个计数器、一个计时器、一个DAC(数模转换器)、及一个ADC(模数转换器)。声音处理器24能够传输数据和产生音乐声音数据。

一个扬声器28作为一个声音输出装置(输出单元)经一个接口26连接到声音处理器24上，并且一个麦克风32作为一个声音输入装置(输入单元)经一个接口30连接到声音处理器24上。因此，声音处理器24也起一个输入/输出处理器的作用。

对于声音处理器24，也连接有一个作为一个双缓冲器的缓冲存储器40，包括由声音处理器24控制用于数据读和写的两个缓冲存储器41、42。缓冲存储器41、42可以包括图1中所示的单个存储器的划分存储器区域，或者可以包括独立的两个存储器。因此，缓冲存储器40实际上可以包括两个缓冲存储器。划分缓冲存储器41、42也分别称作通道41、42。

缓冲存储器41、42的每一个可以进一步划分成用来驱动例如一个四通道扬声器系统的多个存储器。

缓冲存储器41、42的每一个具有能够存储256个字的存储容量，每个具有16位/字。缓冲存储器41、42具有相应的引导存储器地址AS1、AS1。实际上，缓冲存储器41、42当他们起用于声音处理器24的一个局部存储器的作用时，具有至少512字的存储容量。

声音处理器24的CPU 24a把数据写入到缓冲存储器之一中，例如缓冲存储器41中，并且另一个CPU 24b从另一个缓冲存储器即缓冲存储器42读数据。

为了防止从缓冲存储器40读数据免于中断，当缓冲存储器42在缓冲存储器41已经充满数据之后变空时，CPU 24a从缓冲存储器41读数据，而CPU 24b开始把数据写入空缓冲存储器42中。

CPU 24a、CPU 24b把数据写入缓冲存储器40中比他们从缓冲存储器40读数据快。以这种方式，声音处理器24能以实时基础上的并行处理从缓冲存储器40读数据并且把数据写入其中，而不中断从缓冲存储器40读数据。

更具体地说，当声音处理器24从扬声器28输出声音时，为了由CPU 24a或CPU 24b从缓冲存储器41或42不中断地读数据，即为了连续地复制数据，由另一个CPU 24b或CPU 24a把数据写入另一个缓冲存储器42或41中比从其读数据快。

当从麦克风32输入声音时，为了把数据不中断地写入缓冲存储器41或42中，即为了连续地记录数据，从另一个缓冲存储器42或41读数据比向其写入数据快。

一个DMAC(直接存储存取控制器)44连接到总线12上，用来在辅助存储装置20与主存储器16或在主存储器16与声音处理器24的缓冲存储器40之间直接传输数据。

DMAC 44通常起用于在主存储器16与缓冲存储器40之间数据传输的一个数据传输源处理器的作用，并且在必要时也起一个数据传输目的地处理器的作用。

下面参照图2将描述在数据记录和复制设备10中一个用来从主存储器即主存储器16向一个局部存储器即缓冲存储器40传输其整体大小是2560字的数据的数据传输过程。在该数据传输过程中，在开始从主存储器16向缓冲存储器40传输数据之后，过去一个非常短的时间段时，即当缓冲存储器40变得充满数据时，扬声器28开始不中断地输出2560字的声音。

由于DMAC 44具有从主存储器16到缓冲存储器40每循环32个字的数据传输能力，所以执行总数为(2560字/32字＝80)个数据传输循环以传输2560个字。

首先，主CPU 14在步骤S1进行用于数据传输的一个准备过程。在准备过程中，主CPU 14从辅助存储装置20读2560个字的数据{音乐声音数据(声音数据)}，这些字每256个字一批交替地经声音处理器24依次向缓冲存储器41、42传输，并且把2560个字传输到在其中以预定顺序写它们的主存储器16中。

从辅助存储装置20读的数据包括预先存储在辅助存储装置20中的数据或从公共电路系统23经网络接口22供给到辅助存储装置20的数据。

为了把来自辅助存储装置20的数据写入主存储器16中，如图3中所示，把传输到缓冲存储器41、42的数据Dn划分成每批256个字的10批(Dn＝D1、D2、…、D10)，并且数据批作为数据Dα按其中传输他们的顺序依次写入主存储器16的引导地址A1-A10中。

要不然，如图4中所示，要传输到缓冲器41、42的数据Dn作为在相应通道中的顺序数据Dβ，与存储指示其中传输数据的顺序的引导地址的一个基准标签50(见图5)一起写在主存储器16中。

更具体地说，根据图3中所示的传输顺序格式，把256个字的数据D1存储在一个地址A1中，把256个字的数据D2存储在一个地址A2中，依次的数据存储在依次的地址中，并且最后把256个字的数据D10存储在一个地址A10中。以这种方式，把数据Dα按其中传输他们的顺序(在图3中，按1-5的顺序传输数据)写入主存储器16中。

根据图4和5中所示的一种基准标签格式，把是用于通道41、42的顺序、每个有256个字的数据Da1-Da5、Db1-Db5分别写在存储器地址A1-A10中，并且用来读数据Da1-Da5、Db1-Db5{引导地址(数据)A1、A6、A2、…、A5、A10}的顺序预先写在基准标签50中。

以这种方式，经声音处理器24从DMAC 44传输到缓冲存储器40以便作为音乐声音(话音声音)从扬声器28输出的数据，以一种希望格式，即传输顺序格式或基准标签格式，存储在主存储器16中。

在以上准备过程之后，主CPU 14向DMAC 44指示一个传输开始地址即地址A1、和全部传输数据大小即2560个字，并且在步骤S2把数据传输循环的数量，即(32字×8＝256字)×10＝80，设置在DMAC 44中。

在步骤S3，主CPU 14指令声音处理器24复制存储在主存储器16中的数据。

参照图6将详细地描述在步骤S4中由DMAC 44执行的一个自动DMA传输过程。

图6表示自动DMA传输过程，该过程划分成由声音处理器24执行的、表示在右侧的操作顺序；和由DMAC 44执行的、表示在左侧的操作顺序。

在自动DMA传输过程中，声音处理器24的CPU 24a在步骤S4a把一个数据请求发送到DMAC 44。

响应数据请求，DMAC 44在步骤S4b从数据传输循环的当前数量确定剩余数据传输大小。由于还没有开始数据传输，所以数据传输循环的数量是80。

在步骤S4c，DMAC 44发送一个总线请求信号以请求主CPU 14许可专门使用总线12。

响应总线请求信号，主CPU 14临时停止当前过程就象中断它那样，保存寄存器数据等，并且此后向DMAC 44发送一个允许专门使用总线12的总线请求认可。总线12现在由主CPU 14带入高阻抗浮动状态。

在步骤S4d已经接收总线请求认可的DMAC 44在步骤S4e把用于在步骤S4a中发出的数据请求的一个数据请求认可发送到声音处理器24。

响应数据请求认可，声音处理器24在步骤S4f规定向其传输数据的缓冲存储器41、42的任一个，即规定已经设置成首先接收传输数据的缓冲存储器41。在步骤S4g，声音处理器24向DMAC 44发送一个数据传输接收同意。

在步骤S4h，DMAC 44开始把存储在地址A1中的数据(图3中表示的数据D1或图4中表示的数据Da1)传送到声音处理器24。

如果存储在主存储器16中的数据包括按数据传输顺序布置的数据Dα，如同图3中所示的数据Dn，那么传输来自地址A1的数据D1的256个字的数据的最初32个字。

要不然，如果把基准标签50和顺序数据Dβ存储在图4和5中所示的主存储器16中，那么参考基准标签50，并且传输来自地址A1的数据Da1的256个字的数据的最初32个字。

当结束数据的最初32个字到声音处理器24的传输时，DMAC 44在步骤S4ha把一个总线请求取消信号发送到主CPU 14。

响应总线请求取消信号，主CPU 14把使用总线12的权力传输到其本身。

在步骤S4hb，DMAC 44把数据传输循环的数量从80变到79(数据传输循环-1)。

当把数据的最初32个字已经传输到声音处理器24时，声音处理器24在步骤S4i在缓冲存储器41的地址AS0中写数据的传输的32个字。

在步骤S4j，声音处理器24确定其中当前正在写数据的缓冲存储器41是否充满数据，即缓冲存储器41是否存储了数据的256个字。

由于缓冲存储器41在当时没充满数据，所以控制返回步骤S4a，并且声音处理器24向DMAC 44发送一个用于数据的下32个字的数据请求。

如以上描述的那样，DMAC 44在步骤S4b从数据传输循环的当前数量确认剩余数据传输大小。因为在这时数据传输循环的数量是79，所以DMAC 44在步骤S4c把一个总线请求信号发送到主CPU 14，并且在步骤S4d确认总线请求认可。在步骤S4e，DMAC 44把用于在步骤S4a发出的数据请求的数据请求认可发送到声音处理器24。

在步骤S4f，声音处理器24规定向其传输数据的一个缓冲存储器。在这时，由于仍然正在传输数据的最初256个字，并且缓冲器41保持待指定状况，所以声音处理器24向DMAC 44发送一个数据传输接收同意。

在步骤S4h，如果传输数据Dα，DMAC 44则把来自数据D1的数据的下32个字，或者如果传输数据Dβ，DMAC 44则把来自数据Da1的数据的下32个字，传输到声音处理器24。

在步骤S4i，声音处理器24把传输的32个字的数据写在与其中数据的32个字已经存储在缓冲存储器41的地址相邻的一个地址中。

当在步骤S4a-步骤S4j的处理已经重复8次时，作为具有缓冲存储器40的引导地址AS0的存储区域的缓冲存储器41，在CPU 24a的控制下存储数据的256个字(32字×8)，如图7中所示，并且充满数据D1或Da1。在这时，把用于数据写的缓冲存储器40的下个引导地址设置到AS1。

然后，在步骤S4k，CPU 24a确认是否结束在CPU 24b控制下的缓冲存储器42中的数据复制，即另一个缓冲存储器42是否是空的。

在这时，还没有开始数据复制，并且另一个缓冲存储器42是空的。

当声音处理器24确认另一个缓冲存储器42是空的时，声音处理器24在步骤S41在一个数据传输存储器(数据写存储器)与一个数据复制存储器(数据读存储器)之间切换。

特别是，声音处理器24把缓冲存储器41从一个写入数据的存储器变到一个从其读数据的存储器，并且也把缓冲存储器42从一个从其读数据的存储器变到一个写入数据的存储器。

在存储器切换之后，CPU 24a在步骤S4m开始复制(读)来自存储器41的数据。特别是，CPU 24a连续地从缓冲存储器41的地址AS0读数据，并且把数据经接口26发送到复制话音声音(音乐声音)的扬声器28。

在CPU 24a的控制下由扬声器28复制音乐声音的同时，CPU 24b在步骤S4a把一个数据请求再次发送到DMAC 44。

当已经重复在步骤S4a-S4j中的处理8次时，从图8中所示的地址AS1把图3中所示的数据Dα的、来自地址A2的256个字的数据D2；或来自图4中所示地址A6的256个字的数据Db1，存储在缓冲存储器42中，由此缓冲存储器42变得充满数据。

由CPU 24b把数据写入缓冲存储器42中比由CPU 24a从缓冲存储器41读数据快，从而当缓冲存储器42充满数据时在读的同时数据剩余在缓冲存储器41中，如图8中所示。

因此，已经操作把数据写入缓冲存储器42中的CPU 24b在满足在步骤S4j中的条件时放置在等待状态。

如果在步骤S4k结束基于从缓冲存储器41读出的数据的音乐声音的复制，则声音处理器24在步骤S41在数据传输存储器(数据写存储器)与数据复制存储器(数据读存储器)之间切换。已经充满数据的缓冲存储器42现在成为数据复制存储器，并且CPU 24b从缓冲存储器42读和复制数据。在这时，缓冲存储器41起数据传输存储器的作用。

当声音处理器24把第81个数据请求发送到DMAC 44时，DMAC44在步骤S4b确定已经消除所有数据Dα或Dβ(没有剩余数据存在)，并且然后在步骤S4n发出一个中断信号以结束至主CPU 14的数据的2560个字的传输。

在图2中所示的步骤S5，主CPU 14然后进行一个数据传输结束过程，用来从主存储器16擦除数据Dα或Dβ并且也从主存储器16擦除基准标签50。

在以上实施例中，如以上描述的那样，当把数据的2560个字从主CPU 14传输到声音处理器24时，结束数据传输的中断，即在步骤S4n中的处理，只发生一次。因此，大大地减小在主CPU 14上的处理负担。

参照图9下面将描述当根据不是自动DMA传输过程的DMA传输过程从主存储器16向缓冲存储器40传输数据的2560个字以借助于声音处理器24复制音乐声音时发生的中断数量的一个比较例。

在比较例中，主CPU 14在步骤S11向声音处理器24指示一个写开始地址，例如缓冲存储器41的引导地址SA0。

在步骤S12，主CPU 14指令DMAC 44向声音处理器24传输256个字。

在步骤S13，DMAC 44向声音处理器24传输数据的256个字。在这时，DMAC 44发送一个总线请求信号以请求主CPU 14，并且每当传输数据的32个字时，也把一个总线请求取消信号发送到主CPU14，即在把数据的256个字传输到声音处理器24的同时，发送8个总线请求信号和8个总线请求取消信号。把数据的256个字写在缓冲存储器41中的传输，即DMA传输，现在结束。

当结束DMA传输时，DMAC 44在步骤S14向主CPU 14发送一个指示DMA传输结束的中断信号。

主CPU 14现在进行一个中断过程。

在步骤S11至步骤S13中的处理中传输和写数据的256个字的同时和之后，声音处理器24从另一个缓冲存储器42读数据，并且经扬声器28复制音乐声音。

当结束从另一个缓冲存储器42读数据的256个字时，声音处理器24在步骤S15把指示数据的256个字读结束的一个中断信号发送到主CPU 14。

主CPU 14在这时再次进行一个中断过程。

此后，主CPU 14在步骤S11向声音处理器24再次指示一个写开始地址，例如缓冲存储器41的引导地址SA1。

在比较例中，如上所述，重复在步骤S11-步骤S14中的处理十次，直到结束借助于声音处理器24的音乐声音数据的2560个字的复制。

因而，在比较例中，在正在复制数据的2560个字的同时，对于主CPU 14发生总共20次中断(在步骤S14中的10次中断和在步骤S15中的10次中断)。

因此，对于数据传输在主CPU 14上的处理负担非常大。

在根据以上实施例的数据传输过程中，如参照图6在以上描述的那样，当双缓冲存储器40的缓冲存储器之一变空时，根据中断过程不传输在另一个缓冲存储器中的音乐声音数据。

特别是，如图10中所示，当从作为一个数据传输源的主CPU 14传输音乐声音数据时，作为一个数据传输源处理器的主CPU 14和DMAC 44，处理比缓冲存储器41(42)的256个字的存储容量大的2560个字的数据大小。根据一个数据传输过程51，作为一个数据传输目的地处理器的声音处理器24，在已经把音乐声音数据传输到缓冲存储器41之后，临时悬挂数据传输，直到存储器41充满。当根据一个数据复制传输过程(输出传输过程)54，在另一个缓冲存储器42中的音乐声音数据由声音处理器24复制，并且缓冲存储器42变空时，声音处理器24把空缓冲存储器42设置为一个数据目的地存储器。声音处理器24然后取消数据传输的临时悬挂，并且恢复数据传输过程52以把音乐声音数据传输到空缓冲存储器42。由于声音处理器24在缓冲存储器41、42之间切换，所以不需要主CPU 14进行繁重的中断过程，并且能不中断地执行数据传输过程。

因此，在以上实施例中，在指令数据传输之后，能在DMAC 44与声音处理器24之间仅通过一个用于数据请求的信号握手过程复制和传输数据的2560个字，并且在结束数据2560个字的传输之后，从DMAC 44向主CPU 14仅发送一个结束传输数据的2560个字的中断信号。

因此，根据以上实施例的数据传输过程比在比较例的数据传输过程优越的方面在于，把由主CPU 14进行的中断过程减小到1/20。

图11以方块图形式表示根据本发明另一个实施例的、用来把立体声数据记录和复制成音乐声音数据的一种数据记录和复制设备10A。与图1中表示的数据记录和复制设备10相同的数据记录和复制设备10A的那些部分由相同标号指示，并且不再详细地描述。

数据记录和复制设备10A包括一个缓冲存储器40A，缓冲存储器40A包括每个具有256个字的存储容量的四个缓冲存储器41L、41R、42L、42R。缓冲存储器41L、41R共同组成一个缓冲存储器41A，而缓冲存储器42L、42R共同组成一个缓冲存储器42A。缓冲存储器40A因而具有能交替地切换成用来读和写数据的两个缓冲存储器41A、42A。

对于声音处理器24，经一个接口26连接有一个右扬声器28R和一个左扬声器28L作为一个声音输出装置。扬声器28R、28L总称为扬声器28。

对于声音处理器24，经一个接口30连接有一个右麦克风32R和一个左麦克风32L作为一个声音输入装置。麦克风32R、32L总称为麦克风32。

将参照图12、13描述数据记录和复制设备10A的操作，图12、13显示了用于复制立体声音乐声音数据的数据传输复制过程。

在图13中表示的步骤S21中，根据一个数据传输过程61把数据的256个字从主存储器16传输到缓冲存储器41L的一个引导地址AS0(41L)。在步骤S22中，根据一个数据传输过程62把数据的256个字从主存储器16传输到缓冲存储器41R的一个引导地址AS1(41R)。

在一个复制传输过程65中，同时从缓冲存储器41L和缓冲存储器41R读数据，并且从扬声器28L、28R输出。而在复制传输过程65中，在步骤S23根据一个数据传输过程63把数据的256个字从主存储器16传输到缓冲存储器42L的一个引导地址AS0(42L)，并且在步骤S24根据一个数据传输过程64把数据的256个字从主存储器16传输到缓冲存储器42R的一个引导地址AS1(42R)。

在复制传输过程65(见图13)之后，或者换句话说当缓冲存储器41L、41R变成空的时，下一个复制传输过程66开始。在下个复制传输过程66中，同时从缓冲存储器42L和缓冲存储器42R读数据，并且从扬声器28L、28R输出。

在复制传输过程66结束之前，在步骤S21根据数据传输过程61把数据的256个字再次从主存储器16传输到缓冲存储器41L的引导地址AS0(41L)，并且在步骤S22根据一个数据传输过程62把数据的256个字再次从主存储器16传输到缓冲存储器41R的引导地址AS1(41R)。

重复以上处理，以便断续地传输和连续地复制立体声音乐声音数据。

图14表明在根据本发明又一个实施例的数据传输顺序格式中的多通道数据传输过程。在图14中，把存储在主存储器16中用于一个四通道扬声器系统(通道L1、R1、L2、R2)的数据Dαa(数据D0-D11)传输到一个包括缓冲存储器141L1、141R1、141L2、141R2及缓冲存储器142L1、142R1、142L2、142R2的缓冲存储器40B，并且连续地从其复制该数据。

在图14中，根据相应数据传输过程71、72、73、74按列出顺序，把要首先传输的数据D0、D1、D2、D3从主存储器16传输并且连续地写入缓冲存储器141L1、141R1、141L2、141R2中。

然后同时从缓冲存储器141L1、141R1、141L2、141R2读数据D0、D1、D2、D3，并且根据一个数据复制传输过程作为音乐声音从四个扬声器(未表示)输出。

在数据复制传输过程结束之前，根据相应数据传输过程75、76、77、78按列出顺序，把第二传输的数据D4、D5、D6、D7从主存储器16传输并且连续地写入缓冲存储器142L1、142R1、142L2、142R2中。

当已经同时从其读数据D0、D1、D2、D3的缓冲存储器141L1、141R1、141L2、141R2为空时，同时从缓冲存储器142L1、142R1、142L2、142R2读数据D4、D5、D6、D7，从而不中断地执行数据复制传输过程。

当根据相应数据传输过程79、80、81、82按列出顺序使缓冲存储器141L1、141R1、141L2、141R2变空时，把数据D8、D9、D10、D11连续地写入空缓冲存储器141L1、141R1、141L2中。

以这种方式，在多重通道中能传输数据。

图15表明在根据本发明又一个实施例的基准标签格式中的多通道数据传输过程。在图15中表示的多通道数据传输过程中，使用一个基准标签50B传输与图14中表示的数据D0-D12类似的数据。在基准标签格式中，把在通道L1、R1、L2、R2中包括每个有256个字的顺序数据D0、D4、D8、D12、D1、D5、D9、D13、D2、D6、D10、D14、D3的数据DBα预先写在引导存储地址A1-A13中，并且预先把其中读数据的顺序写在基准标签50B中。

在图15中，参考基准标签50B的第一至第四地址A1、A4、A9、A13，并且根据数据传输过程91、92、93、94把数据D0、D1、D2、D3连续地写入缓冲存储器141L1、141R1、141L2、141R2中。

然后，同时从缓冲存储器141L1、141R1、141L2、141R2读数据D0、D1、D2、D3，并且复制。

在结束数据D0、D1、D2、D3的复制之前，参考基准标签50B的第五至八地址A2、A6、A10、A14，并且根据数据数据传输过程95、96、97、98把数据D4、D5、D6、D7连续地写入缓冲存储器142L1、142R1、142L2、142R2中。

当结束从缓冲存储器141L1、141R1、141L2、141R2同时读数据D0、D1、D2、D3时，开始同时从缓冲存储器142L1、142R1、142L2、142R2读数据D4、D5、D6、D7。同时，参考基准标签50B的第九至第十二地址，并且开始把数据D8、D9、D10、D11连续地写入缓冲存储器141L1、141R1、141L2、141R2中。

以这方式，使用基准标签50B，能在多重通道中传输和复制数据。

关于图1和11中表示的数据记录和复制设备10、10B，已经描述了借助于缓冲存储器40和扬声器28从主存储器16连续地复制数据的过程。在数据记录和复制设备10、10B中，当从作为声音输入装置的麦克风32等输入音乐声音时或当由声音处理器24产生音乐声音数据时，可以把音乐声音数据的256个字写入缓冲存储器41中，并且根据一个自动DMA传输过程，从缓冲存储器42传输数据比把音乐声音数据的256个字写入缓冲存储器41中快。

下面将更详细地描述从作为声音音乐处理器的声音处理器24至主CPU 14的数据传输。在图1中，在结束把数据写入缓冲存储器41、42之一，例如缓冲存储器41，中之前，声音处理器24完成从另一个缓冲存储器42读数据，并且把读出的数据传输到作为主处理器的主CPU 14。当结束把数据写入缓冲存储器41中时，声音处理器24开始把数据写入现在是空的另一个缓冲存储器42。因此，不中断从声音处理器24至缓冲存储器40，即缓冲存储器41或缓冲存储器42，的数据传输或数据输入。

当把数据从声音处理器24传输到主CPU 14时，由于至缓冲存储器40的数据传输主要由声音处理器24控制，所以加在用于传输过程的主CPU 14上的负担非常小。

实际上，如图17中所示，可得到一个存储区域100，它能够存储与每一个包括每个具有256字的存储容量的缓冲存储器41、42的14个双缓冲存储器40相对应的音乐声音数据，即一个用于512字×14＝7186字的存储区域100。

根据用来把数据从声音处理器24传输到主CPU 14的一个自动DMA传输过程，当例如双缓冲存储器40的所有14个双缓冲存储器41充满由声音处理器24产生的音乐声音数据时，声音处理器24把一个数据传输请求发送到DMAC 44，以便连续地把数据写入其他14个缓冲存储器42中。

每当接收一个数据传输请求时，DMAC 44把在缓冲存储器40的整个存储器区域100中的数据传输到主存储器16。因此，由于由声音处理器24记录在14个缓冲存储器42中的数据同时传输到主存储器16，所以当发出数据传输请求时，声音处理器24规定已经充满被写入数据的缓冲存储器41的引导地址，并且对于每个规定引导地址把一个中断信号发出到DMAC 44。

以这种方式，能把由声音处理器24产生的数据传输主存储器16，同时减小了中断数量。

根据本发明，如上所述，因为数据传输目的地处理器交替地切换用来读和写数据的缓冲存储器，所以能减小发出到数据传输源处理器的中断数量，以降低在数据传输源处理器上的负担。

另外，因为音乐声音处理器交替地切换用来读和写数据的缓冲存储器，所以能减小发出到主处理器的中断数量，以降低在主处理器上的负担。

况且，能以最小数量的中断把数据从音乐声音处理器传输到主处理器。

尽管已经详细表示和描述了本发明的某些最佳实施例，但应该理解，其中可以进行各种变更和修改，而不脱离附属权利要求书的范围。

Claims (14)

1.一种用来传输数据的设备，包括：

一个数据传输源处理器(14)；

两个缓冲存储器(41)、(42)，能交替地在写和读存储器之间切换；及

一个数据传输目的地处理器(24)；

该设备被配置为当数据传输源处理器把一个开始传输数据的指令发送到所述数据传输目的地处理器时，所述数据传输目的地处理器把所述两个缓冲存储器之一切换到写存储器，而把所述两个缓冲存储器的另一个切换到读存储器，并且控制从所述两个缓冲存储器读数据和向所述两个缓冲存储器写入数据；

在所述数据传输目的地处理器结束向所述两个缓冲存储器的写存储器写入数据时，所述数据传输源处理器不接收中断；

在所述数据传输目的地处理器结束从所述两个缓冲存储器的读存储器读取数据时，所述数据传输源处理器不接收中断。

2.根据权利要求1所述的设备，其中所述数据传输目的地处理器(24)包括这样的装置，用来当从所述数据传输源处理器发送开始传输数据的指令时，把不是读存储器的缓冲存储器之一规定为写存储器，并且把一个数据传输请求发送到所述数据传输源处理器(14)；当从所述数据传输源处理器传输数据时，把数据写在规定为写存储器的缓冲存储器中，直到缓冲存储器充满，并且此后等待直到规定为读存储器的缓冲存储器变空，把一个数据传输请求发送到所述数据传输源处理器，并且在读和写存储器之间切换缓冲存储器，直到写完传输数据的全部大小。

3.根据权利要求1所述的设备，其中所述数据传输目的地处理器(24)包括这样的装置，用来在从所述数据传输源处理器发送开始传输数据的指令时，把不是读存储器的缓冲存储器之一规定为写存储器，并把一个数据传输请求发送到所述数据传输源处理器(14)，当从所述数据传输源处理器传输预定大小的数据时，把所述预定大小的数据写在规定为写存储器的缓冲存储器中，并且此后等待直到规定为读存储器的缓冲存储器变空；把一个数据传输请求发送到所述数据传输源处理器；并在读和写存储器之间切换缓冲存储器，直到写完传输数据的全部大小。

4.根据权利要求1至3任一项所述的设备，其中所述两个缓冲存储器的每一个包括多个缓冲存储器(41L)、(41R)、(42L)、(42R)。

5.根据权利要求1所述的设备，其中所述数据传输目的地处理器(24)包括一个音乐声音处理器(24)，并且传输数据包括音乐声音数据。

6.一种数据传输系统，包括：

一根总线(12)；

一个主处理器(14)，连接到所述总线上；

一个音乐声音处理器(24)，连接到所述总线上；及

两个缓冲存储器(41)、(42)，能交替地在写与读存储器之间切换，所述缓冲存储器连接到所述音乐声音处理器上；

在所述系统中，音乐声音数据从所述主处理器经所述总线和所述音乐声音处理器传输到所述缓冲存储器；

所述音乐声音处理器包括这样的装置：用来在所述主处理器把一个开始传输数据的指令发送到所述音乐声音处理器时，把所述两个缓冲存储器之一切换到写存储器而把所述两个缓冲存储器的另一个切换到读存储器；

在所述音乐声音处理器结束向所述两个缓冲存储器的写存储器写入数据时，所述主处理器不接收中断；

在所述音乐声音处理器结束从所述两个缓冲存储器的读存储器读取数据时，所述主处理器不接收中断。

7.根据权利要求6所述的数据传输系统，其中所述音乐声音处理器(24)包括这样的装置，用来在从所述主处理器发送开始传输数据的指令时，把不是读存储器的缓冲存储器之一规定为写存储器，把一个数据传输请求发送到所述主处理器；当数据从所述主处理器传输时，把数据写在规定为写存储器的缓冲存储器中，直到缓冲存储器充满，并且此后等待直到规定为读存储器的缓冲存储器变空；把一个数据传输请求发送到所述主处理器，并在读和写存储器之间切换缓冲存储器，直到已经写完传输数据的全部大小。

8.根据权利要求6所述的数据传输系统，其中所述音乐声音处理器(24)包括这样的装置，用来在从所述主处理器发送开始传输数据的指令时，把不是读存储器的缓冲存储器之一规定为写存储器，并且把一个数据传输请求发送到所述主处理器；当从所述主处理器传输预定大小的数据时，把所述预定大小的数据写在规定为写存储器的缓冲存储器中，并且此后等待直到规定为读存储器的缓冲存储器变空；把一个数据传输请求发送到所述主处理器，并在读和写存储器之间切换缓冲存储器，直到已经写完传输数据的全部大小。

9.根据权利要求6所述的数据传输系统，其中所述两个缓冲存储器的每一个包括多个缓冲存储器(41L)、(41R)、(42L)、(42R)。

10.根据权利要求9所述的数据传输系统，其中所述多个缓冲存储器存储左和右立体声音乐声音数据。

11.一种数据传输系统，包括：

一根总线(12)；

一个主处理器(14)，连接到所述总线上；

一个音乐声音处理器(24)，连接到所述总线上；及

两个缓冲存储器(41)、(42)，能交替地在写与读存储器之间切换，所述缓冲存储器连接到所述音乐声音处理器上；

在所述系统中，音乐声音数据从所述音乐声音处理器经所述总线传输到所述主处理器；

所述音乐声音处理器包括这样的装置：用来在数据被传输到所述主处理器时，把所述两个缓冲存储器之一切换到写存储器而把所述两个缓冲存储器的另一个切换到读存储器；

在所述音乐声音处理器结束向所述两个缓冲存储器的写存储器写入数据时，所述主处理器不接收中断；

在所述音乐声音处理器结束从所述两个缓冲存储器的读存储器读取数据时，所述主处理器不接收中断。

12.根据权利要求11所述的数据传输系统，其中所述音乐声音处理器(24)包括这样的装置，用来在结束把数据写入所述缓冲存储器之一之前，完成从另一个缓冲存储器读数据，并且把读出的数据传输到所述主处理器；当结束把数据写入所述缓冲存储器的所述一个时，开始把数据写入是空的另一个缓冲存储器。

13.一种在一个数据传输系统中传输数据的方法，该系统带有：一根总线(12)；一个主处理器(14)，连接到所述总线上；一个输出处理器(24)，连接到所述总线上；两个缓冲存储器(41)、(42)；及一个输出装置(28)，连接到所述输出处理器上，该方法包括步骤：

把数据从所述主处理器传输到控制所述缓冲存储器的所述输出处理器，直到所述缓冲存储器之一变得充满数据；

此后，临时悬挂数据的传输，而不发送中断信号；

借助于输出处理器从所述缓冲存储器的另一个读数据，并且把读出的数据从输出处理器输出到所述输出装置；

当另一个缓冲存储器变空时，把该另一个缓冲存储器设置为一个传输目的地存储器，并且取消数据传输的临时悬挂而不发送中断信号；及

恢复从所述主处理器至所述另一个缓冲存储器的数据传输。

14.根据权利要求13所述的方法，其中所述数据包括音乐声音数据。

Images