CN101055756A - 一种存储器控制器及其相关方法 - Google Patents

一种存储器控制器及其相关方法 Download PDF

Info

Publication number
CN101055756A
CN101055756A CNA2006101627650A CN200610162765A CN101055756A CN 101055756 A CN101055756 A CN 101055756A CN A2006101627650 A CNA2006101627650 A CN A2006101627650A CN 200610162765 A CN200610162765 A CN 200610162765A CN 101055756 A CN101055756 A CN 101055756A
Authority
CN
China
Prior art keywords
data
memory controller
ddr
bit wide
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101627650A
Other languages
English (en)
Inventor
黄祥毅
黄大伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101055756A publication Critical patent/CN101055756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Dram (AREA)

Abstract

一种存储器控制器及其相关方法，所述存储器控制器包含有：一第一数据转换器，用来将一输入数据转换成一第一数据，其中该输入数据的位宽与该第一数据的位宽对应于一第一比例；一第二数据转换器，用来将该输入数据转换成一第二数据，其中该输入数据的位宽与该第二数据的位宽对应于一第二比例；以及一第一选择器，耦接于该第一、第二数据转换器，用来依据一存储器模式设定将该第一数据或该第二数据输出至一存储器装置。本发明的存储器控制器可以降低存储控制器与控制系统的制造成本，有效地降低所需芯片尺寸，并且增加优良率。

Description

一种存储器控制器及其相关方法
技术领域
本发明是有关于存储器装置的技术，尤指支持双倍传输速率存储器的存储器控制器及其相关方法。
背景技术
在一般的存储器当中，数据读取和写入的动作只会发生在时钟(clock)信号的上升缘及下降缘两者的其中之一，但双倍传输速率(double data rate，DDR)存储器中的数据写入和读取动作却可在时钟信号的上升缘及下降缘两者中进行。因此，相较于已知的存储器而言，双倍传输速率存储器可提供两倍的数据传输能力。
请参考图1，其所示为一已知存储器系统100简化后的示意图。如图所示，存储器系统100包含有一存储器控制器110、一DDR存储器120、一存储器总线130、以及一芯片总线(on-chip bus)140。存储器总线130是用来联系存储器控制器110与DDR存储器120。芯片总线140则是用来联系存储器控制器110与需要存取DDR存储器120的其它组件，例如中央处理单元(CPU)、北桥电路等等。在相关技术中，由于DDR存储器120在每一运作周期中可传输两个存储器字符，故芯片总线140的总线宽度通常设计成存储器总线130的两倍。换言之，倘若存储器总线130的总线宽度为N位，则芯片总线140的总线宽度会设计成2N位。
在这一架构下，存储器控制器110必须与DDR存储器120运作在相同的操作频率下。举例而言，若DDR存储器120为一DDR-I 400存储器，则存储器控制器110与该DDR-I 400存储器两者都须运作在200MHz。同理，若DDR存储器120为一DDR-II 800存储器，则存储器控制器110必须运作在400MHz。工作于如此高操作频率的存储器控制器很难用一般的CMOS工艺来实现。虽然这样的存储器控制器有可能在额外付出可观工程资源的情况下实现，但就制造成本、芯片尺寸、优良率以及所需人力资源的角度而言，这显然不是理想的解决方案。由前述可知，已知的存储器系统100的架构并能同时支持DDR-I及DDR-II两种存储器。
发明内容
因此本发明的目的之一在于提供支持双倍传输速率存储器的存储器控制器及其相关方法，以解决上述问题。
本说明书提供了一种存储器控制器的实施例，其包含有：一第一数据转换器(data converter)，用来将一输入数据转换成一第一数据，该输入数据的位宽(bit width)与该第一数据的位宽是对应于一第一比例；一第二数据转换器，用来将该输入数据转换成一第二数据，该输入数据的位宽与该第二数据的位宽是对应于一第二比例；以及一第一选择器，耦接于该第一、第二数据转换器，用来依据一存储器模式设定该第一数据或该第二数据输出至一存储器装置。
本说明书提供了另一种存储器控制器的实施例，其包含有：一第一数据转换器，用来将一存储器装置传来的数据转换成一第一数据，该存储器装置传来的数据的位宽与该第一数据的位宽是对应于一第一比例；一第二数据转换器，用来将该存储器装置传来的该数据转换成一第二数据，该存储器装置传来的该数据的位宽与该第二数据的位宽是对应于一第二比例；以及一选择器，耦接于该第一、第二数据转换器，用来依据一存储器模式设定输出该第一数据或该第二数据。
本说明书提供了一种写入一目标数据至一存储器装置的方法的实施例，其包含有：将该目标数据转换成一第一数据，其中该目标数据的位宽与该第一数据的位宽是对应于一第一比例；将该目标数据转换成一第二数据，其中该目标数据的位宽与该第二数据的位宽是对应于一第二比例；以及依据该存储器装置的类型来选择性地输出该第一数据或该第二数据至该存储器装置。
本说明书提供了一种读取一存储器装置的方法的实施例，其包含有：将接收自该存储器装置的数据转换成一第一数据，其中接收自该存储器装置的该数据的位宽与该第一数据的位宽是对应于一第一比例；将接收自该存储器装置的该数据转换成一第二数据，其中接收自该存储器装置的该数据的位宽与该第二数据的位宽是对应于一第二比例；以及依据该存储器装置的类型来选择性地输出该第一数据或是该第二数据。
本发明的存储器控制器可以降低存储控制器与控制系统的制造成本，有效地降低所需芯片尺寸，并且增加优良率。
附图说明
图1为一已知存储器系统简化后的示意图。
图2为本发明的存储器系统的第一实施例简化后的示意图。
图3为图2中的存储器控制器的一实施例简化后的方块图。
图4为本发明的存储器系统的第二实施例简化后的示意图。
图5为图4中的存储器控制器的一实施例简化后的方块图。
主要组件符号说明：
100、200、400                                存储器系统
110、210、410                                存储器控制器
120、220、420                                DDR存储器
130、230、430                                存储器总线
140、240、440                                芯片总线
310、320、340、350、510、520、540、550       数据转换器
330、360、530、560                           选择器
370、570                                     暂存器
具体实施方式
这里需要说明的是，在说明书及权利要求范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。
请参考图2，其为本发明第一实施例的存储器系统200简化后的示意图。存储器系统200包含有一存储器控制器210；一DDR存储器220，通过一存储器总线230耦接于存储器控制器210；以及一芯片总线(on-chip bus)240，耦接于存储器控制器210。芯片总线240是用来联系存储器控制器210与需要存取DDR存储器220的其它组件，例如中央处理单元(CPU)、北桥电路等等。在本实施例中，依据DDR存储器220类型的不同，存储器控制器210具有两种运作模式：模式1与模式2。为方便后续的说明，在此假设当DDR存储器220为一DDR-I存储器时，存储器控制器210会运作于模式1，而当DDR存储器220为一DDR-II存储器时，存储器控制器210则会运作于模式2。因此，模式1可称之为DDR-I模式，而模式2则可称之为DDR-II模式。在不同的运作模式下，本实施例的芯片总线240会有不同的有效总线宽度。就一角度而言，芯片总线240的有效总线宽度取决于DDR存储器220的类型而定。
在图2的实施例中，存储器总线230的实体总线宽度为M位，而芯片总线240的实体总线宽度则为4M位，但芯片总线240的有效总线宽度在模式1中为2M位，在模式2中则为4M位。换言之，存储器控制器210在模式1(也即DDR-I模式)中仅会用到芯片总线240的一半宽度，而在模式2(也即DDR-II模式)中则会用到芯片总线240的全部宽度。在这样的设计中，当DDR存储器220为一DDR-I存储器时，存储器控制器210是工作于与DDR存储器220相同的操作频率，而当DDR存储器220为一DDR-II存储器时，存储器控制器210的操作频率只需为DDR存储器220的操作频率的一半。倘若DDR-I存储器与DDR-II存储器的最高操作频率分别是200MHz与400MHz，则存储器控制器210最多只需工作在200MHz，而非400MHz。以下，将搭配图3来进一步说明存储器控制器210的运作与实施方式。
图3为存储器控制器210的一实施例简化后的方块图。在本实施例中，存储器控制器210包含有一第一数据转换器310、一第二数据转换器320、一第一选择器330、一第三数据转换器340、一第四数据转换器350、一第二选择器360以及一暂存器(register)370。暂存器370是用来储存与DDR存储器220的类型相对应的存储器模式设定。就一角度而言，存储器控制器210的运作模式取决于暂存器370中所储存的该存储器模式设定。因此，存储器控制器210的运作模式可通过设定暂存器370的值来加以调整。
如图3所示，第一与第二数据转换器310及320耦接于芯片总线240与第一选择器330之间。第三与第四数据转换器340及350耦接于存储器总线230与第二选择器360之间。在本实施例中，存储器控制器210的下半部是用来处理欲写入DDR存储器220的数据，而存储器控制器210的上半部则是用来处理从DDR存储器220所读出的数据。
在进行数据写入运作时，存储器控制器210会通过芯片总线240接收欲写入DDR存储器220的一目标数据。第一数据转换器310会将该目标数据转换成一第一数据，而第二数据转换器320则会将该目标数据转换成一第二数据，其中该目标数据的位宽与该第一数据的位宽是对应于一第一比例，而该目标数据的位宽与该第二数据的位宽是对应于一第二比例。在本实施例中，该第一比例为2∶1，而该第二比例为4∶1。第一选择器330是用来依据暂存器370中所储存的该存储器模式设计来输出该第一数据或该第二数据至DDR存储器220。进一步而言，倘若DDR存储器220为一DDR-I存储器，第一选择器330会输出第一数据转换器310所产生的该第一数据至存储器总线230，以写入该第一数据至DDR存储器220。另一方面，若DDR存储器220为一DDR-II存储器，第一选择器330会输出第二数据转换器320所产生的该第二数据至存储器总线230，以将该第二数据写入至DDR存储器220。实施上，第一数据转换器310与第二数据转换器320两者可用解复用器(de-multiplexer)来实现，而第一选择器330则可用一复用器(multiplexer)来实现。
在进行数据读取运作时，欲读取的数据会从DDR存储器220中被撷取出来，并通过存储器总线230传送至存储器控制器210。为方便说明起见，以下将撷取自DDR存储器220的数据称之为读出数据(readout data)。第三数据转换器340会将接收自DDR存储器220的读出数据转换成一第三数据，而第四数据转换器350则会将该读出数据转换成一第四数据，其中该读出数据的位宽与该第三数据的位宽是对应于一第三比例，而该读出数据的位宽与该第四数据的位宽是对应于一第四比例。在本实施例中，该第三比例为1∶2，而该第四比例为1∶4。第二选择器360是用来依据暂存器370中所储存的该存储器模式设计来输出该第三数据或该第四数据至芯片总线240。倘若DDR存储器220为一DDR-I存储器，第二选择器360会输出第三数据转换器340所产生的该第三数据至芯片总线240，以将该读出数据传送至请求读取该笔数据的组件。另一方面，若DDR存储器220为一DDR-II存储器，则第二选择器360会输出第四数据转换器350所产生的该第四数据至芯片总线240。实施上，第三数据转换器340、第四数据转换器350与第二选择器360都可用复用器来实现。
由前述可知，当DDR存储器220为DDR-I存储器时，存储器控制器210与芯片总线240可工作在与DDR存储器220相同的操作频率。例如，当DDR存储器220为一DDR-I 400存储器时，芯片总线240可工作在200MHz。当DDR存储器220为DDR-II存储器时，由于芯片总线240的有效总线宽度为存储器总线230的有效总线宽度的四倍，故存储器控制器210与芯片总线240两者的操作频率仅需为DDR存储器220的操作频率的一半。举例来说，当DDR存储器220为一DDR-II 800存储器时，芯片总线240只需工作在200MHz，而非400MHz。如此一来，存储器控制器210便可利用一般的CMOS工艺来实现，而不会增加太多额外的制造成本。
在前述的存储器系统200中，存储器总线230的总线宽度是固定不变，而芯片总线240的总线宽度则是可调整或是可改变的。此仅为一实施例，而非限制本发明的实际实施方式。
举例而言，图4为本发明第二实施例的存储器系统400简化后的示意图。存储器系统400包含有一存储器控制器410；一DDR存储器420，通过一存储器总线430耦接于存储器控制器410；以及一芯片总线440，用来联系存储器控制器410与其它组件。与前述的存储器控制器210类似，依据DDR存储器420类型的不同，存储器控制器410具有两种运作模式：模式1与模式2。在本实施例中，同样假设模式1与模式2分别为DDR-I模式与DDR-II模式。请注意，本实施例的存储器总线430在不同运作模式下会有不同的有效总线宽度，但不论DDR存储器420是DDR-I存储器还是DDR-II存储器，芯片总线440的有效总线宽度都是固定的。就一角度而言，存储器总线430的有效总线宽度取决于DDR存储器420的类型而定。
例如，本实施例的芯片总线440的实体总线宽度为K位，存储器总线430的实体总线宽度为K/2位，但存储器总线430的有效总线宽度在模式1中为K/2位，在模式2中则为K/4位。换言之，本实施例的存储器控制器410可支持宽度为K/2位的DDR-I存储器总线以及宽度为K/4位的DDR-II存储器总线。在模式1(也即DDR-I模式)中，由于芯片总线440的有效总线宽度为存储器总线430的有效总线宽度的两倍，故存储器控制器410是工作于与DDR存储器420相同的操作频率。在模式2(也即DDR-II模式)中，由于芯片总线440的有效总线宽度为存储器总线430的有效总线宽度的四倍，故存储器控制器410的操作频率只需为DDR存储器420的操作频率的一半。与前述的存储器控制器210类似，存储器控制器410只需工作于200MHz，而非400MHz，便能支持DDR-I存储器及DDR-II存储器。以下将搭配图5来进一步说明存储器控制器410的运作及实施方式。
图5为存储器控制器410的一实施例简化后的方块图。存储器控制器410包含有一第一数据转换器510、一第二数据转换器520、一第一选择器530、一第三数据转换器540、一第四数据转换器550、一第二选择器560以及一暂存器570。暂存器570是用来储存与DDR存储器420的类型相对应的存储器模式设定，而存储器控制器410的运作模式取决于该存储器模式设定。
在进行数据写入运作时，第一数据转换器510、第二数据转换器520及第一选择器530的运作方式，是分别与存储器控制器210中的第一数据转换器310、第二数据转换器320及第一选择器330实质上相同。在进行数据读取运作时，第三数据转换器540、第四数据转换器550及第二选择器560的运作方式，是分别与存储器控制器210中的第三数据转换器340、第四数据转换器350与第二选择器360实质上相同。实施上，第一数据转换器510与第二数据转换器520可用解复用器来实现，而第一选择器530、第二选择器560、第三数据转换器540及第四数据转换器550则可用复用器来实现。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (24)

1.一种存储器控制器，其特征在于包含有：
一第一数据转换器，用来将一输入数据转换成一第一数据，该输入数据的位宽与该第一数据的位宽是对应于一第一比例；
一第二数据转换器，用来将该输入数据转换成一第二数据，该输入数据的位宽与该第二数据的位宽是对应于一第二比例；以及
一第一选择器，耦接于该第一、第二数据转换器，用来依据一存储器模式设定将该第一数据或该第二数据输出至一存储器装置。
2.如权利要求1所述的存储器控制器，其特征在于，所述第一或该第二数据转换器为一解复用器。
3.如权利要求1所述的存储器控制器，其特征在于，所述第一选择器为一复用器。
4.如权利要求1所述的存储器控制器，其特征在于，另包含有：
一第三数据转换器，用来将接收自该存储器装置的数据转换成一第三数据，该存储器置传来的数据的位宽与该第三数据的位宽是对应于一第三比例；
一第四数据转换器，用来将接收自该存储器装置的该数据转换成一第四数据，接收自该存储器装置的该数据的位宽与该第四数据的位宽是对应于一第四比例；以及
一第二选择器，耦接于该第三、第四数据转换器，用来依据该存储器模式设定输出该第三数据或该第四数据。
5.如权利要求4所述的存储器控制器，其特征在于，所述第三或该第四数据转换器为一复用器。
6.如权利要求4所述的存储器控制器，其特征在于，所述第二选择器为一复用器。
7.如权利要求4所述的存储器控制器，其特征在于，所述第三比例为1∶2，而所述第四比例为1∶4。
8.如权利要求1所述的存储器控制器，其特征在于，所述存储器模式设定是对应于该存储器装置的类型。
9.如权利要求8所述的存储器控制器，其特征在于，所述存储器装置为一DDR-I存储器或是一DDR-II存储器。
10.如权利要求1所述的存储器控制器，其特征在于，所述第一比例为2∶1，而所述第二比例为4∶1。
11.如权利要求1所述的存储器控制器，其特征在于，另包含有：
一暂存器，耦接于所述第一选择器，用来储存该存储器模式设定。
12.一种存储器控制器，其特征在于包含有：
一第一数据转换器，用来将接收自一存储器装置的数据转换成一第一数据，其中接收自该存储器装置的该数据的位宽与该第一数据的位宽是对应于一第一比例；
一第二数据转换器，用来将接收自该存储器装置的该数据转换成一第二数据，其中接收自该存储器装置的该数据的位宽与该第二数据的位宽是对应于一第二比例；以及
一选择器，耦接于该第一、第二数据转换器，用来依据一存储器模式设定输出该第一数据或该第二数据。
13.如权利要求12所述的存储器控制器，其特征在于，所述第一或该第二数据转换器为一解复用器。
14.如权利要求12所述的存储器控制器，其特征在于，所述选择器为一复用器。
15.如权利要求12所述的存储器控制器，其特征在于，所述存储器模式设定是对应于该存储器装置的类型。
16.如权利要求15所述的存储器控制器，其特征在于，所述存储器装置为一DDR-I存储器或是一DDR-II存储器。
17.如权利要求12所述的存储器控制器，其特征在于，所述第一比例为1∶2，而所述第二比例为1∶4。
18.如权利要求12所述的存储器控制器，其特征在于，另包含有：
一暂存器，耦接于所述选择器，用来储存该存储器模式设定。
19.一种写入一目标数据至一存储器装置的方法，其特征在于包含有：
将该目标数据转换成一第一数据，其中该目标数据的位宽与该第一数据的位宽对应于一第一比例；
将该目标数据转换成一第二数据，其中该目标数据的位宽与该第二数据的位宽对应于一第二比例；以及
依据该存储器装置的类型来选择性地输出该第一数据或该第二数据至该存储器装置。
20.如权利要求19所述的方法，其特征在于，所述存储器装置为一DDR-I存储器或是一DDR-II存储器。
21.如权利要求19所述的方法，其特征在于，所述第一比例为2∶1，而所述第二比例为4∶1。
22.一种读取一存储器装置的方法，其特征在于，包含有：
将接收自该存储器装置的数据转换成一第一数据，其中接收自该存储器装置的该数据的位宽与该第一数据的位宽对应于一第一比例；
将接收自该存储器装置的该数据转换成一第二数据，其中接收自该存储器装置的该数据的位宽与该第二数据的位宽对应于一第二比例；以及
依据该存储器装置的类型来选择性地输出该第一数据或是该第二数据。
23.如权利要求22所述的方法，其特征在于，所述存储器装置为一DDR-I存储器或是一DDR-II存储器。
24.如权利要求22所述的方法，其特征在于，所述第一比例为1∶2，而所述第二比例为1∶4。
CNA2006101627650A 2006-04-13 2006-11-28 一种存储器控制器及其相关方法 Pending CN101055756A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/279,750 2006-04-13
US11/279,750 US20070242530A1 (en) 2006-04-13 2006-04-13 Memory controller for supporting double data rate memory and related method

Publications (1)

Publication Number Publication Date
CN101055756A true CN101055756A (zh) 2007-10-17

Family

ID=38604702

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101627650A Pending CN101055756A (zh) 2006-04-13 2006-11-28 一种存储器控制器及其相关方法

Country Status (3)

Country Link
US (1) US20070242530A1 (zh)
CN (1) CN101055756A (zh)
TW (1) TW200739596A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9009362B2 (en) * 2012-12-20 2015-04-14 Intel Corporation Variable-width command/address bus
US10241942B2 (en) 2016-06-28 2019-03-26 Mediatek Inc. Method and apparatus for memory access

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450208A (en) * 1992-11-30 1995-09-12 Matsushita Electric Industrial Co., Ltd. Image processing method and image processing apparatus
US5659635A (en) * 1994-04-26 1997-08-19 Konica Corporation Image processing apparatus for compressing and decompressing image data
JP3665423B2 (ja) * 1995-08-28 2005-06-29 セイコーエプソン株式会社 高速フーリエ変換演算器及び高速フーリエ変換演算装置
JP3359270B2 (ja) * 1997-10-24 2002-12-24 キヤノン株式会社 メモリー制御装置と液晶表示装置
US6233294B1 (en) * 1999-08-17 2001-05-15 Richard Bowers Method and apparatus for accomplishing high bandwidth serial communication between semiconductor devices
JP3937086B2 (ja) * 2000-12-28 2007-06-27 富士ゼロックス株式会社 データ列変換回路及びそれを用いたプリンタ
TW507128B (en) * 2001-07-12 2002-10-21 Via Tech Inc Data memory controller supporting the data bus invert
US7319706B2 (en) * 2002-08-12 2008-01-15 Broadcom Corporation Symmetrical clock distribution in multi-stage high speed data conversion circuits
US6779069B1 (en) * 2002-09-04 2004-08-17 Nvidia Corporation Computer system with source-synchronous digital link
US7064685B1 (en) * 2004-10-20 2006-06-20 Altera Corporation Data converter with reduced component count for padded-protocol interface

Also Published As

Publication number Publication date
TW200739596A (en) 2007-10-16
US20070242530A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
US7680968B2 (en) Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM)
CN102077185B (zh) 扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法
US20080126624A1 (en) Memory buffer and method for buffering data
CN1624674A (zh) Pci express链路的动态重新配置
TWI678708B (zh) 平行存取多個快閃記憶體的控制架構
CN107743621B (zh) 集成电路输入及输出
CN101055756A (zh) 一种存储器控制器及其相关方法
JP2008041022A (ja) Ｉ／ｏ装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム
CN1421758A (zh) 具有动态存储器配置的电子周边卡
JPH09244986A (ja) 通信バス上で多重構成要素にアドレスする方法とシステム
US8909831B2 (en) Logic device
US4745581A (en) LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system
EP0382342B1 (en) Computer system DMA transfer
CN1265300C (zh) 一种紧凑型外围部件互连总线系统中控制平面的实现方法
CN104679679A (zh) 一种基于嵌入式的该分辨率图像处理系统
CN2522937Y (zh) 延伸总线架构及其中桥接器
CN1290016C (zh) 用于内部电路仿真器系统的装置及其内存存取方法
US8764874B2 (en) Arrangement, method, integrated circuit and device for routing requests
CN112948303B (zh) 一种以u.2为传输接口适配服务器的音视频解码设备及方法
KR20020088046A (ko) 메모리 가속기, 가속 방법과 관련된 인터페이스 카드 및마더보드
CN101840385B (zh) 数据存取系统
US7596651B2 (en) Multi-character adapter card
US7930492B2 (en) Memory system having low power consumption
TWI426386B (zh) 具有低功率消耗之記憶體系統
JP7206485B2 (ja) 情報処理システム、半導体集積回路及び情報処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication