CN100426275C - 一种总线接口装置和方法 - Google Patents
一种总线接口装置和方法 Download PDFInfo
- Publication number
- CN100426275C CN100426275C CNB2006101457679A CN200610145767A CN100426275C CN 100426275 C CN100426275 C CN 100426275C CN B2006101457679 A CNB2006101457679 A CN B2006101457679A CN 200610145767 A CN200610145767 A CN 200610145767A CN 100426275 C CN100426275 C CN 100426275C
- Authority
- CN
- China
- Prior art keywords
- bus
- low
- address
- bit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000005540 biological transmission Effects 0.000 claims abstract description 39
- 241001269238 Data Species 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 description 16
- 230000015654 memory Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了一种总线接口装置和方法。首先，根据具有低位宽总线的第一系统和具有高位宽总线的第二系统的总线位宽比例确定分段传输的次数n；所述高位宽总线与低位宽总线的位宽比值为整数时，n等于所述比值，如果所述比值不为整数，n等于所述比值向上取整时的数值；之后，当信息流向是从第一系统到第二系统时，接收第一系统总线上的n个信息，进行拼接后发送到第二系统的总线上；当信息流向是从第二系统到第一系统时，接收第二系统总线上的信息，并拆分成n个信息后发送到第一系统的总线上。这种根据信息流向将信息进行拼接或拆分后再传送的方案，使得位宽不匹配的总线之间能够实现数据传输，进而使得总线位宽不匹配的系统之间能够实现通信。
Description
技术领域
本发明涉及总线接口技术，尤其涉及一种总线接口装置和方法。
背景技术
随着信息处理技术的发展，通用的信息处理设备越来越被人们认可并被广泛地应用。例如，各种针对不同问题提供解决方案的处理器系统都按一定的标准规范做成了通用的芯片。只要处理器芯片与应用系统的地址总线位宽与数据总线位宽都相互匹配，两者之间既可以实现通信。因此，这些通用的处理器芯片被广泛地应用在各类系统中。
Locosto是德州仪器(TI)推出的集成了数字基带和数字射频的一种通用的单芯片基带处理器。该产品作为新型的单芯片基带处理系统，不仅为低成本手机提供了数字射频的解决方案，也为便携式设备增加无线功能提供了良好的解决方案。Locosto具有16位的数据总线和24位的地址总线，且地址总线的低16位与数据总线复用。因此该芯片目前被广泛地应用在数据总线位宽为16位，地址总线位宽不超过24位的系统中。下面通过描述Locosto对16位寄存器和16位存储器执行的读写操作来说明Locosto与数据总线位宽为16位的系统之间的数据传输。
Locosto与16位寄存器之间的数据传输是异步的，既Locosto对寄存器的读写与时钟信号无关，完全由读写信号来控制。
图1是Locosto对16位寄存器进行写操作时的时序图。如图1所示，按从上到下的顺序分别是：Locosto片选信号CE、Locosto读使能信号OE、Locosto写使能信号WE、Locosto地址有效信号ADV、Locosto地址总线的高8位AB[23:16]和Locosto地址的低16位和数据复用的地址/数据总线AB/DB[15:0]。其中，CE、OE、WE和ADV都为低电平有效的信号。
图1中，在CE低电平有效的条件下，ADV低电平有效时Locosto读入有效的寄存器地址，AB[23:16]上传送寄存器地址的高8位A[23:16]，AB/DB[15:0]上传送寄存器地址的低16位A[15:0]。此后，在WE为低电平，OE为高电平时，Locosto将数据写入寄存器地址指示的存储单元中，AB/DB[15:0]上传送的是16位的写数据D[15:0]。
图2是Locosto对16位寄存器进行读操作时的时序图。如图2所示，在CE低电平有效的条件下，ADV低电平有效时Locosto读入有效的寄存器地址，AB[23:16]上传送寄存器地址的高8位A[23:16]，AB/DB[15:0]上传送寄存器地址的低16位A[15:0]。此后，在OE为低电平，WE为高电平时，Locosto读出寄存器地址指示的存储单元中的数据，AB/DB[15:0]上传送的是16位的读数据D[15:0]。
Locosto与16位的存储器之间的数据传输采用高速的同步连续读写，这是一个多周期的按既定顺序执行的序列操作。
图3是Locosto对16位存储器进行写操作时的时序图。图3中CKM是时钟信号。如图3所示，当CE低电平有效，并且ADV也为低电平有效时，Locosto在CKM的第一个上升沿锁存即将要访问的存储器的地址，AB[23:16]上传送存储器地址的高8位A[23:16]，AB/DB[15:0]上传送存储器地址的低16位A[15:0]。此次访问的属性由CKM第一个上升沿对应的WE的值决定：若WE是低电平，为写操作；反之为读操作。图3中，当CKM的第一个上升沿到来时WE是低电平，因此是写操作。锁存地址并延迟三个时钟周期后，以CKM的上升沿为参考沿，Locosto向地址指示的存储器单元连续写入四个16位的数据，AB/DB[15:0]上依次传送四个写入存储器的16位的数据：D1[15:0]、D2[15:0]、D3[15:0]和D4[15:0]。
图4是Locosto对16位存储器进行读操作时的时序图。如图4所示，当CE低电平有效，并且ADV也为低电平有效时，Locosto在CKM的第一个上升沿锁存即将要访问的存储器单元的地址，AB[23:16]上传送存储器地址的高8位A[23:16]，AB/DB[15:0]上传送存储器地址的低16位A[15:0]。图4中，当CKM的第一个上升沿到来时WE是高电平，因此是读操作。锁存地址并延迟三个时钟周期后，以CKM的上升沿为参考沿，Locosto从地址指示的存储器单元中连续读出四个16位的数据，AB/DB[15:0]上依次传送四个从存储器读出的16位的数据：D1[15:0]、D2[15:0]、D3[15:0]和D4[15:0]。
综上所述，Locosto由于具有16位的数据总线和24位的地址总线，因此能够与数据总线位宽为16位，地址总线位宽不超过24位的系统实现数据通信。但是，当系统的数据总线位宽超过16位，地址总线位宽超过24位时，Locosto不能实现与该系统之间的数据传输。例如Locosto由于总线位宽不匹配而不能应用到数据总线位宽和地址总线位宽都为32位的32位系统中。
同样，当任意两个系统的数据总线位宽不匹配、地址总线位宽不匹配或者数据和地址总线的位宽都不匹配时，这两个系统之间都不能实现信息传输。
发明内容
有鉴于此，本发明的主要目的在于提供一种总线接口装置，使总线位宽不匹配的两个系统之间能够实现信息传输。
本发明的另一目的在于提供一种总线接口方法，使总线位宽不匹配的两个系统之间能够实现信息传输。
为达到上述目的，本发明的技术方案具体是这样实现的：
本发明公开了一种总线接口装置，该装置连接总线位宽不匹配的第一系统和第二系统，包括：
控制模块，用于生成控制信号发送给数据移位模块，以控制数据移位模块与所述第一系统和第二系统之间的数据传输；
数据移位模块，用于根据第一系统和第二系统的总线位宽比例确定分段传输的次数n；当信息从所述第一系统和第二系统中的低位宽总线系统流向高位宽总线系统时，用于接收低位宽总线系统的总线上的信息，并将分别在n次接收到的信息进行拼接处理后传输到高位宽总线系统的总线上；反之当信息从高位宽总线系统流向低位宽总线系统时，用于接收高位宽总线系统的总线上的信息，并将一次接收到的信息进行拆分处理后，分n次传输到高位宽总线系统的总线上；
其中，当第一系统和第二系统的总线中，高位宽总线的位宽与低位宽总线的位宽的比值为整数时，所述n直接等于所述比值；如果所述比值不为整数，则所述n等于所述比值向上取整时的数值。
当所述第一系统是具有低位宽总线的Locosto，所述第二系统是具有高位宽总线的32位系统，且Locosto对32位系统执行写操作时，所述数据移位模块，
接收Locosto的地址和数据复用的总线AB/DB[15:0]上传送的高16位地址和低16位地址，并将两个地址拼接成32位的地址，供32位系统的地址总线读取；
接收AB/DB[15:0]上传送的高16位写数据和低16位写数据，并将两个数据拼接成32位的写数据，供32位系统的写数据总线读取。
上述装置中，所述数据移位模块包括：
32位地址移位寄存器，先接收所述AB/DB[15:0]上传送的高16位地址，并存入自身的低16位存储单元中，之后接收所述AB/DB[15:0]上传送的低16位地址，并将所述高16位地址移入自身的高16位存储单元、将接收到的低16位地址存入自身的低16位存储单元后，供32位系统的地址总线读取；
32位写数据移位寄存器，先接收所述AB/DB[15:0]上传送的高16位写数据，并存入自身的低16位存储单元中，之后接收所述AB/DB[15:0]上传送的低16位写数据，并将所述高16位写数据移入自身的高16位存储单元、将接收到的低16位写数据存入自身的低16位存储单元后，供32位系统的写数据总线读取。
当所述第一系统是3具有高位宽总线的2位系统，所述第二系统是具有低位宽总线的Locosto，且Locosto对32位系统执行读操作时，所述数据移位模块，
接收AB/DB[15:0]上传送的高16位地址和低16位地址，并将两个地址拼接成32位的地址，供32位系统的地址总线读取；
接收32位系统读数据总线上的32位读数据，并拆分成高16位读数据和低16位读数据后，供所述AB/DB[15:0]依次读取。
上述装置中，所述数据移位模块包括：
32位地址移位寄存器，先接收所述AB/DB[15:0]上传送的高16位地址，并存入自身的低16位存储单元中，之后接收所述AB/DB[15:0]上传送的低16位地址，并将所述高16位地址移入自身的高16位的存储单元、将接收到的低16位地址存入自身的低16位存储单元后，供32位系统的地址总线读取；
32位读数据移位寄存器，接收并寄存32位系统读数据总线上的32位读数据，先供所述AB/DB[15:0]读取自身高16位存储单元中的高16位读数据，之后将自身低16位存储单元中的低16位读数据移入自身的高16位存储单元后，供所述AB/DB[15:0]读取。
在上述装置中，所述控制模块，接收Locosto提供的信号并生成控制所述AB/DB[15:0]与所述数据移位模块之间数据传输的控制信号，并且还生成控制32位系统读写的读写控制信号。
所述数据移位模块进一步包括选通单元，所述控制模块生成的控制信号通过选通单元来控制所述AB/DB[15:0]与所述数据移位模块之间的数据传输。
该装置进一步包括专用寄存器，用于存储Locosto发送的访问基地址和操作数据的长度，供32位系统读取。
上述装置可以集成到所述第一系统中，或集成到所述第二系统中，或设置在任意的第三方系统中。
本发明还公开了一种总线接口方法，该方法适用于总线位宽不匹配的第一系统和第二系统，包括以下步骤：
A、根据第一系统和第二系统的总线位宽比例，确定分段传输的次数n；其中，当第一系统和第二系统的总线中，高位宽总线的位宽与低位宽总线的位宽的比值为整数时，所述n直接等于所述比值；如果所述比值不为整数，则所述n等于所述比值向上取整时的数值；
B、当信息从所述第一系统和第二系统中的低位宽总线系统流向高位宽总线系统时，接收低位宽总线系统的总线上的信息，并将分别在n次接收到的信息进行拼接处理后传输到高位宽总线系统的总线上；反之当信息从高位宽总线系统流向低位宽总线系统时，接收高位宽总线系统的总线上的信息，并将一次接收到的信息进行拆分处理后，分n次传输到高位宽总线系统的总线上。
上述方法中，所述信息是地址或数据。
上述方法，当所述第一系统是具有低位宽总线的Locosto，所述第二系统是具有高位宽总线的32位系统，且Locosto对32位系统的寄存器执行写操作时，
步骤A中所述n的值为2；
步骤B包括：
a1、使Locosto的地址和数据复用的总线AB/DB[15:0]先后输出高16位地址、高16位写数据、低16位地址和低16位写数据；
b1、将所述高16位地址和低16位地址拼接成32位的地址，供32位系统的地址总线读取；将所述高16位写数据和低16位写数据拼接成32位的写数据，供32位系统的写数据总线读取。
步骤a1中所述通过AB/DB[15:0]先后输出高16位地址、高16位写数据、低16位地址和低16位写数据是：在Locosto的片选信号CE第一次有效的时段内，地址有效信号ADV有效时，AB/DB[15:0]上输出高16位地址，之后在写使能信号WE有效时，AB/DB[15:0]上输出高16位写数据；在CE第二次有效的时段内，ADV有效时，AB/DB[15:0]上输出低16位地址，之后在WE有效时，AB/DB[15:0]上输出低16位写数据。
上述方法，当所述第一系统是具有高位宽总线的32位系统，所述第二系统是具有低位宽总线的Locosto，且Locosto对32位系统的寄存器执行读操作时，
步骤A中所述n的值为2；
步骤B包括：
a2、使所述Locosto的AB/DB[15:0]先后输出高16位地址和低16位地址，并将高16位地址和低16位地址拼接成32位地址，供32位系统的地址总线读取；
b2、将32位系统读数据总线上的32位读数据拆分成高16位读数据和低16位读数据后，先后通过所述AB/DB[15:0]读入Locosto。
步骤a2中所述使Locosto的AB/DB[15:0]先后输出高16位地址和低16位地址是：在CE第一次有效的时段内，WE有效时，AB/DB[15:0]上输出高16位地址；在CE第二次有效的时段内，ADV有效时，AB/DB[15:0]上输出低16位地址；
步骤b2中所述将高16位读数据和低16位读数据先后通过AB/DB[15:0]读入Locosto是：在CE第二次有效的时段内，在读使能信号OE有效时，将高16位读数据通过AB/DB[15:0]读入Locosto；在CE第三次有效的时段内，在OE有效时，将低16位的读数据通过AB/DB[15:0]读入Locosto。
上述方法，当所述第一系统是具有低位宽总线的Locosto，所述第二系统是具有高位宽总线的32位系统，且Locosto对32位系统的存储器执行连续写操作时，
步骤A中所述n的值为2；
步骤B包括：
a3、将访问基地址和操作数据长度写入专用寄存器，供32位系统读取；
b3、将16位的写数据通过AB/DB[15:0]连续输出，并依次将连续的两个高16位写数据和低16位写数据拼接成32位的写数据后，供32位系统的写数据总线依次读取。
步骤b3中所述将16位的写数据通过AB/DB[15:0]连续输出是，在CE有效的时段内，WE有效后，并延迟足够的时钟周期后，依次在时钟信号CKM的时钟沿将16位的写数据通过AB/DB[15:0]连续输出。
上述方法，当所述第一系统是具有高位宽总线的32位系统，所述第二系统是具有低位宽总线的Locosto，且Locosto对32位系统的存储器执行连续读操作时，
步骤A中所述n的值为2；
步骤B包括：
a4、将访问基地址和操作数据长度写入专用寄存器，供32位系统读取；
b4、将32位系统读数据总线上的读数据，依次拆分成高16位读数据和低16位读数据后，通过AB/DB[15:0]连续读入Locosto。
步骤b4中所述将拆分后的高16位读数据和低16位读数据通过所述AB/DB[15:0]连续读入Locosto是，在CE有效的时段内，WE无效，并延迟足够的时钟周期后，依次在时钟信号CKM的时钟沿，将16位的读数据通过AB/DB[15:0]连续读入Locosto。
由上述技术方案可见，本发明提供的一种总线接口装置和一种总线接口方法，具有以下优点：根据信息流向将信息进行拼接或拆分后再传送的方案，使得位宽不匹配的总线之间能够实现信息传输，进而使得总线位宽不匹配的系统之间能够实现信息传输。
附图说明
图1是Locosto对16位寄存器进行写操作时的时序图；
图2是Locosto对16位寄存器进行读操作时的时序图；
图3是Locosto对16位存储器进行写操作时的时序图；
图4是Locosto对16位存储器进行读操作时的时序图；
图5是本发明实施例一种总线接口装置的结构框图；
图6是本发明实施例一种总线接口方法的流程图；
图7是本发明实施例Locosto与32位协处理器的总线接口装置的结构框图；
图8是Locosto通过图5所示的总线接口装置对32位协处理器的寄存器实现异步写操作时的时序图；
图9是Locosto通过图5所示的总线接口装置对32位协处理器的寄存器实现异步读操作时的时序图；
图10是Locosto通过图5所示的总线接口装置对32位协处理器的存储器实现4个16位数据的连续写操作时的时序图；
图11是Locosto通过图5所示的总线接口装置对32位协处理器的存储器实现2个32位数据的连续读操作时的时序图。
具体实施方式
本发明的核心思想是：当两个系统的总线位宽不匹配时，利用分段传输的方法实现两个系统之间的信息传输。
图5是本发明实施例一种总线接口装置的结构框图。如图5所示，该装置包括控制模块101和数据移位模块102。
当具有低位宽总线的第一系统和具有高位宽的第二系统需要进行通信时，图5所示的总线接口装置首先根据第一系统和第二系统的总线位宽比例确定分段传输的次数n；之后，当信息流向是从第一系统到第二系统时，数据移位模块102将第一系统总线上的n个信息进行拼接后，再发送到第二系统的总线上；当信息流向是从第二系统到第一系统时，数据移位模块102将第二系统总线上的信息拆分成n个信息后，再依次发送到第一系统的总线上。控制模块101生成控制信号输出至数据移位模块102，用于控制数据移位模块102与第一系统和第二系统之间的数据传输。
图6是本发明实施例一种总线接口方法的流程图。当具有低位宽总线的第一系统和具有高位宽总线的第二系统需要进行通信时，该方法包括如图6所示的步骤：
步骤201，根据具有低位宽总线的第一系统和具有高位宽总线的第二系统的总线位宽比例确定分段传输的次数n。
步骤202，判断信息流向是否从第一系统到第二系统。是则执行步骤203，否则当信息流向是从第二系统到第一系统时，执行步骤204。
步骤203，将第一系统总线上的n个信息进行拼接后，发送到第二系统的总线上。
步骤204，将第二系统总线上的信息拆分成n个信息后，依次发送到第一系统的总线上。
分段传输次数n的取法可以是：当高位宽总线的位宽与低位宽总线的位宽的比值为整数，则n直接等于该比值；当比值不为整数，则n等于该比值向上取整时的数值，例如，当比值为大于2.0，小于3.0的任何分数时，n的值都为3。
为使本发明的目的、技术方案及优点更加清楚明白，下面以总线相互不匹配的Locosto与32位协处理器之间实现数据传输的过程作为本发明的较佳实施例，对本发明进一步详细说明。
图7是本发明实施例Locosto与32位协处理器的总线接口装置的结构框图。本实施例中，舍弃Locosto地址总线的高8位，只用与数据总线复用的地址总线的低16位；32位协处理器的数据总线位宽和地址总线位宽都为32位。如图7所示，该总线接口装置主要包括：控制模块101、数据移位模块102和专用寄存器103。其中，数据移位模块102可以包括：32位地址移位寄存器104、32位写数据移位寄存器105、32位读数据移位寄存器106、选通单元107、选通单元108和选通单元109。。
控制模块101根据Locosto输出的信号生成控制信号A1、W1和R1，并输出至数据移位模块102；生成读控制信号Write_en和写控制信号Read_en输出至32位协处理器。Locosto的输出信号包括：时钟信号CKM、片选信号CE、读使能信号OE、写使能信号WE、地址有效信号ADV和地址线和数据线复用的总线AB/DB[15:0]上的信号。控制信号A1、W1和R1分别通过选通单元107、选通单元108和选通单元109来控制32位地址移位寄存器104、32位写数据移位寄存器105和32位读数据移位寄存器106与Locosto的AB/DB[15:0]之间的数据传输。读控制信号Read_en和写控制信号Write_en分别用于控制32位协处理器的读和写。
控制模块101在其内部，用地址计数器和数据计数器的计数状态，分别标记AB/DB[15:0]上传送的地址的高低位和数据的高低位。在本实施例中，地址计数器和数据计数器都为1位的计数器，且当地址计数器的状态为“0”时，表示AB/DB[15:0]上传送的是地址的高16位，为“1”时，表示AB/DB[15:0]上传送的是地址的低16位；同样，当数据计数器的状态为“0”时，表示AB/DB[15:0]上传送的是数据的高16位，为“1”时，表示AB/DB[15:0]上传送的是数据的低16位。
数据移位模块102根据控制模块101输出的控制信号从AB/DB[15:0]上接收访问地址和写数据，或者把读数据放在该总线上。AB/DB[15:0]分别通过选通单元107与32位地址移位寄存器104连接、通过选通单元108与32位写数据移位寄存器105连接、通过选通单元109与32位读数据移位寄存器106连接，并且选通单元107、选通单元108和选通单元109分别在控制信号A1、W1和R1为高电平时导通。
32位地址移位寄存器104用于寄存Locosto的复用总线AB/DB[15:0]上传送的高16位地址和低16位地址。当AB/DB[15:0]上输出高16位地址时，控制模块101使控制信号A1为高电平，导通选通单元107，使高16位地址输入到32位地址移位寄存器104的低16位存储单元；当AB/DB[15:0]上输出低16位地址时，控制模块101再次使控制信号A1为高电平，导通选通单元107，使低16位地址输入到32位地址移位寄存器104的低16位存储单元，而原来寄存在32位地址移位寄存器104低16位存储单元的高16位地址移入32位地址移位寄存器104的高16位存储单元。
32位写数据移位寄存器105用于寄存Locosto的复用总线AB/DB[15:0]上传送的高16位写数据和低16位写数据。当AB/DB[15:0]上输出高16位写数据时，控制模块101使控制信号W1为高电平，导通选通单元108，使高16位写数据输入到32位写数据移位寄存器105的低16位存储单元；当AB/DB[15:0]上输出低16位写数据时，控制模块101再次使控制信号W1为高电平，导通选通单元108，使低16位写数据输入到32位写数据移位寄存器105的低16位存储单元，而原来寄存在32位写数据移位寄存器105低16位存储单元的高16位写数据移入32位写数据移位寄存器105的高16位存储单元。
32位读数据移位寄存器106用于寄存32位协处理器读数据总线上的32位读数据。当Locosto处于读状态时，控制模块101先使控制信号R1为高电平，导通选通单元109，使Locosto的总线AB/DB[15:0]读入32位读数据移位寄存器106高16位存储单元中的高16位读数据；之后，原来寄存在32位读数据移位寄存器106低16位存储单元的低16位读数据移入32位读数据移位寄存器106的高16位存储单元，控制模块101再次使控制信号R1为高电平，导通选通单元109，使Locosto的总线AB/DB[15:0]读入32位读数据移位寄存器106高16位存储单元中的低16位读数据。
专用寄存器103在Locosto对32位协处理器执行连续读写操作时，存储访问基地址和操作数据的长度。
下面通过具体地描述Locosto对32位协处理器的寄存器和存储器进行读写操作的过程，来说明图5所示总线接口装置的工作原理。
图8是Locosto通过图7所示的总线接口装置对32位协处理器的寄存器实现异步写操作时的时序图。如图8所示，控制模块101内部的地址计时器和数据计数器的起始状态都为“0”。在Locosto的片选有效信号CE为低电平时，图7所示的连接装置进入有效操作时段，执行如下操作：
当ADV低电平有效时，AB/DB[15:0]上输出地址的高16位A[31:16]，此时地址计数器计数加1，从“0”状态变为“1”状态；控制模块101输出高电平的控制信号A1，导通选通单元107，将AB/DB[15:0]上的高16位地址A[31:16]寄存到32位地址移位寄存器104的低16位存储单元中。
接下来当WE为低电平有效时，AB/DB[15:0]上输出数据的高16位D[31:16]，此时数据计数器计数加1，从“0”状态变为“1”状态；控制模块101输出高电平的控制信号W1，导通选通单元108，将AB/DB[15:0]上的高16位数据D[31:16]寄存到32位写数据移位寄存器105的低16位存储单元中。
当CE第二次变为低电平时，图7所示的总线接口装置再次进入有效操作时段，执行如下操作：
当ADV低电平有效时，AB/DB[15:0]上输出地址的低16位A[15:0]，此时地址计数器计数加1，从“1”状态变为“0”状态；控制模块101输出高电平的控制信号A1，导通选通单元107，将AB/DB[15:0]上的低16位地址A[15:0]寄存到32位地址移位寄存器104的低16位存储单元中，而32位地址移位寄存器104将自身低16位存储单元内的高16位地址A[31:16]移入自身的高16位存储单元中。32位协处理器的地址总线从32位地址移位寄存器104读取32位的地址A[31:0]。
接下来当WE为低电平有效时，AB/DB[15:0]上输出数据的低16位D[15:0]，此时数据计数器计数加1，从“1”状态变为“0”状态；控制模块101输出高电平的控制信号W1，导通选通单元108，将AB/DB[15:0]上的低16位数据D[15:0]寄存到32位写数据移位寄存器105的低16位存储单元中，而32位写数据移位寄存器105将自身低16位存储单元内的高16位数据D[31:16]移入自身的高16位存储单元中。32位协处理器的写数据总线从32位写数据移位寄存器105中读取32位的写数据D[31:0]。
最后，控制模块101输出低电平有效的写控制信号Write_en，控制32位协处理器将写数据总线上的数据D[31:0]写入地址总线上的地址A[31:0]所指示的寄存器存储单元中。
从上述过程可以看出，通过两次的异步写操作，可以完整地取得32位的地址和32位的数据，再将32位的数据写入32位地址指示的寄存器存储单元中。
图9是Locosto通过图7所示的总线接口装置对32位协处理器的寄存器实现异步读操作时的时序图。如图9所示，控制模块101内部的地址计时器和数据计数器的起始状态都为“0”。在CE第一次为低电平有效时，图7所示的总线接口装置进入有效操作时段，执行如下操作：
当ADV低电平有效时，AB/DB[15:0]上输出的是地址高位的标志AH_flag，表示接下来总线AB/DB[15:0]上将要传送访问地址的高16位；此时地址计数器不计数，保持“0”状态。
当WE低电平有效时，AB/DB[15:0]上输出地址的高16位A[31:16]，地址计数器计数加1，从“0”状态变为“1”状态；控制模块101输出高电平的控制信号A1，导通选通单元107，将AB/DB[15:0]上的高16位地址A[31:16]寄存到32位地址移位寄存器104的低16位存储单元中。
在CE第二次为低电平有效时，图7所示的总线接口装置执行如下操作：
当ADV低电平有效时，AB/DB[15:0]上输出地址的低16位A[15:0]，此时地址计数器计数加1，从“1”状态变为“0”状态；控制模块101输出高电平的控制信号A1，导通选通单元107，将AB/DB[15:0]上的低16位地址A[15:0]寄存到32位地址移位寄存器104的低16位存储单元中，而32位地址移位寄存器104将自身低16位存储单元内的高16位地址A[31:16]移入自身的高16位存储单元中。32位协处理器的地址总线从32位地址移位寄存器104读取32位的地址A[31:0]。
控制模块101输出低电平有效的读控制信号Read_en，控制32位协处理器取出地址总线上的地址A[31:0]所指示的寄存器存储单元中的32位数据D[31:0]，并放到读数据总线上；总线接口装置将32位协处理器读数据总线上的数据D[31:0]存入32位读数据移位寄存器106中。
接下来当OE为低电平有效时，控制模块101输出高电平的控制信号R1，导通选通单元109，将32位读数据移位寄存器106高16位存储单元中的数据D[31:16]上载到AB/DB[15:0]上供Locosto读取，此时数据计数器计数加1，从“0”状态变为“1”状态。
在CE第三次为低电平有效时，图7所示的总线接口装置执行如下操作：
当ADV低电平有效时，AB/DB[15:0]上输出的是地址高位的标志AH_flag，此时地址计数器104不计数，保持“1”状态。
当OE为低电平有效时，32位读数据移位寄存器106将自身低16位存储单元中的数据D[15:0]移入自身的高16位存储单元；控制模块101输出高电平的控制信号R1，导通选通单元109，将32位读数据移位寄存器106高16位存储单元中的D[15:0]上载到AB/DB[15:0]上供Locosto读取，此时数据计数器计数加1，从“1”状态变为“0”状态。
到此为止，Locosto利用图7所示的总线接口装置，通过一次写操作和两次读操作，完成了一次对32位寄存器的异步读操作。
与寄存器的异步读写不同，对于存储器的同步连续读写，Locosto除了提供CE、WE、OE、ADV和AB/DB[15:0]之外，还提供同步时钟信号CKM。所有的有效读写都要求在时钟的上升沿完成。
在进行连续写或读操作之前，Locosto首先确定总线接口是否空闲，如果空闲则把访问基地址和需要进行读或写操作的数据长度写入专用寄存器103中。在进行存储器的连续写或连续读操作时，以访问基地址为起始地址连续写入或读出数据，直至完成指定长度的数据读写操作。
图10是Locosto通过图7所示的总线接口装置对32位协处理器的存储器实现4个16位数据的连续写操作时的时序图。在本实施例中，Locosto和32位协处理器之间的延迟为三个CKM时钟，Locosto将访问基地址和操作数据长度预先写入专用寄存器103，供32位协处理器读取。如图10所示，控制模块101内部的数据计数器和时钟计数器的初始状态都为“0”。
在CE、WE和ADV都为低电平有效时，AB/DB[15:0]上输出的是地址高位的标志AH_flag；延迟三个时钟周期后，在四个连续的时钟上升沿AB/DB[15:0]上依次输出4个16位的数据D0[31:16]、D0[15:0]、D1[31:16]和D1[15:0]，俩俩合并后依次写入以专用寄存器103中的访问基地址为起始地址的32位协处理的存储器存储单元中，其具体过程如下：
在时钟CKM的第一个有效上升沿AB/DB[15:0]输出第一个16位数据D0[31:16]；控制模块101输出高电平的控制信号W1，导通选通单元108，将AB/DB[15:0]上的数据D0[31:16]寄存到32位写数据移位寄存器105的低16位存储单元中。数据计数器105计数加1，从“0”状态变为“1”状态。
在CKM的第二个有效上升沿AB/DB[15:0]输出第二个16位数据D0[15:0]；控制模块101输出高电平的控制信号W1，导通选通单元108，将AB/DB[15:0]上的数据D0[15:0]寄存到32位写数据移位寄存器105的低16位存储单元中，而32位写数据移位寄存器105将自身低16位存储单元内的高16位数据D0[31:16]移入自身的高16位存储单元中。数据计数器105计数加1，从“1”状态变为“0”状态。
32位协处理器的写数据总线从32位写数据移位寄存器105中读取32位的写数据D0[31:0]。控制模块101输出低电有效的写控制信号Write_en，控制32位协处理器将写数据总线上的数据D0[31:0]写入专用寄存器103中的访问基地址所指示的存储器存储单元中。
在CKM的第三和第四个有效上升沿重复上述步骤，32位写数据移位寄存器105将数据D1[31:16]和D1[15:0]拼接成32位的写数据D1[31:0]；32位协处理器从32位写数据移位寄存器105中读取32位的写数据D1[31:0]，并将D1[31:0]写入数据D0[31:0]之后的存储器存储单元中。
图11是Locosto通过图7所示的总线接口装置对32位协处理器的存储器实现2个32位数据的连续读操作时的时序图。在本实施例中，Locosto和32位协处理器之间的延迟为三个CKM时钟，Locosto将访问基地址和操作数据长度预先写入专用寄存器103，供32位协处理器读取。如图11所示，数据计数器105和时钟计数器106的初始状态都为“0”。
在CE和ADV都为低电平有效，且WE为高电平无效时，在时钟的上升沿，AB/DB[15:0]上输出的是地址高位的标志AH_flag；此后，延迟一个时钟周期后，OE变为低电平有效、延迟三个时钟周期后，控制模块101输出低电平有效的读控制信号Read_en，控制32位协处理器从以专用寄存器103中的访问基地址为起始地址的存储器单元中依次读取出2个32位的数据，放在读数据总线上供Locosto读取，其具体过程如下：
32位协处理器读取专用寄存器103中的访问基地址，将访问基地址所指示的存储器存储单元中的32位数据D0[31:0]发送到读数据总线上。数据移位模块102读取32位协处理器读数据总线上的数据D0[31:0]，并寄存到32位读数据移位寄存器106中。
在CKM的第一个有效上升沿，控制模块101输出高电平的控制信号R1，导通选通单元109，将32位读数据移位寄存器106高16位存储单元中的D0[31:16]上载到AB/DB[15:0]上。数据计数器计数加1，从“0”状态变为“1”状态。
在CKM的第二个有效上升沿，32位读数据移位寄存器106将自身低16位存储单元中的数据D0[15:0]移入自身的高16位存储单元中；控制模块101输出高电平的控制信号R1，导通选通单元109，将32位读数据移位寄存器106高16位存储单元中的数据D0[15:0]上载到AB/DB[15:0]上。数据计数器计数加1，从“1”状态变为“0”状态。
由于专用寄存器103中的操作数据长度为2，因此32位协处理器继续将D0[31:0]后的数据D1[31:0]发送到读数据总线上。数据移位模块102读取数据32位协处理器读数据总线上的D1[31:0]，并将D1[31:0]寄存到32位读数据移位寄存器106中。
在CKM的第三和第四个有效上升沿重复上述步骤，将数据D1[31:0]的高16位D1[31:16]和低16位D1[15:0]先后上载到AB/DB[15:0]上。
Locosto通过上述过程实现了对32位存储器的同步连续读写。
显而易见，应用同样的思想和方案，可以实现Locosto与数据总线位宽和地址总线位宽都为64位的系统之间的数据传输。由于64位系统的总线位宽是Locosto地址数据复用总线AB/DB[15:0]位宽的4倍，因此将数据分4次传输，即传输次数n为4。当Locosto向64位系统写入数据时，将Locosto总线上顺序传送的4个16位的地址或数据拼接成64位的地址或数据发送给64位系统的地址总线或数据总线；当Locosto从64位系统读出数据时，将64位系统总线上的64位数据拆分成4个16位的数据，再通过Locosto的总线顺序读出。
延伸本发明实施例的思想即可得到本发明一种总线接口装置和方法的核心思想：当两个系统的总线位宽不匹配时，利用分段传输的方法实现两个系统之间的信息传输。首先根据两个系统的总线位宽比例确定分段传输的次数n；之后，当信息流向是从具有低位宽总线的第一系统到具有高位宽总线的第二系统时，将第一系统总线上的n个信息进行拼接后，再发送到第二系统的总线上；当信息流向是从第二系统到第一系统时，将第二系统总线上的信息拆分成n个信息后，再发送到第一系统的总线上。这种将信息分段传送的方案，使总线位宽不匹配的系统之间都能够实现信息传输。系统之间传输的信息可以是地址，也可以是数据。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (19)
1、一种总线接口装置，其特征在于，该装置连接总线位宽不匹配的第一系统和第二系统，包括：
控制模块，用于生成控制信号发送给数据移位模块，以控制数据移位模块与所述第一系统和第二系统之间的数据传输；
数据移位模块，用于根据第一系统和第二系统的总线位宽比例确定分段传输的次数n；当信息从所述第一系统和第二系统中的低位宽总线系统流向高位宽总线系统时，用于接收低位宽总线系统的总线上的信息，并将分别在n次接收到的信息进行拼接处理后传输到高位宽总线系统的总线上；反之当信息从高位宽总线系统流向低位宽总线系统时，用于接收高位宽总线系统的总线上的信息，并将一次接收到的信息进行拆分处理后，分n次传输到高位宽总线系统的总线上；
其中，当第一系统和第二系统的总线中，高位宽总线的位宽与低位宽总线的位宽的比值为整数时，所述n直接等于所述比值；如果所述比值不为整数，则所述n等于所述比值向上取整时的数值。
2、如权利要求1所述的装置，其特征在于，当所述第一系统是具有低位宽总线的Locosto，所述第二系统是具有高位宽总线的32位系统，且Locosto对32位系统执行写操作时，所述数据移位模块，
接收Locosto的地址和数据复用的总线AB/DB[15:0]上传送的高16位地址和低16位地址，并将两个地址拼接成32位的地址，供32位系统的地址总线读取；
接收AB/DB[15:0]上传送的高16位写数据和低16位写数据，并将两个数据拼接成32位的写数据，供32位系统的写数据总线读取。
3、如权利要求1所述的装置，其特征在于，当所述第一系统是具有高位宽总线的32位系统，所述第二系统是具有低位宽总线的Locosto，且Locosto对32位系统执行读操作时，所述数据移位模块，
接收AB/DB[15:0]上传送的高16位地址和低16位地址，并将两个地址拼接成32位的地址，供32位系统的地址总线读取；
接收32位系统读数据总线上的32位读数据，并拆分成高16位读数据和低16位读数据后，供所述AB/DB[15:0]依次读取。
4、如权利要求2所述的装置，其特征在于，所述数据移位模块包括：
32位地址移位寄存器，先接收所述AB/DB[15:0]上传送的高16位地址，并存入自身的低16位存储单元中，之后接收所述AB/DB[15:0]上传送的低16位地址，并将所述高16位地址移入自身的高16位存储单元、将接收到的低16位地址存入自身的低16位存储单元后，供32位系统的地址总线读取；
32位写数据移位寄存器，先接收所述AB/DB[15:0]上传送的高16位写数据，并存入自身的低16位存储单元中，之后接收所述AB/DB[15:0]上传送的低16位写数据，并将所述高16位写数据移入自身的高16位存储单元、将接收到的低16位写数据存入自身的低16位存储单元后，供32位系统的写数据总线读取。
5、如权利要求3所述的装置，其特征在于，所述数据移位模块包括：
32位地址移位寄存器，先接收所述AB/DB[15:0]上传送的高16位地址，并存入自身的低16位存储单元中，之后接收所述AB/DB[15:0]上传送的低16位地址，并将所述高16位地址移入自身的高16位的存储单元、将接收到的低16位地址存入自身的低16位存储单元后，供32位系统的地址总线读取；
32位读数据移位寄存器，接收并寄存32位系统读数据总线上的32位读数据，先供所述AB/DB[15:0]读取自身高16位存储单元中的高16位读数据，之后将自身低16位存储单元中的低16位读数据移入自身的高16位存储单元后，供所述AB/DB[15:0]读取。
6、如权利要求4或5所述的装置，其特征在于，所述控制模块，接收Locosto提供的信号并生成控制所述AB/DB[15:0]与所述数据移位模块之间数据传输的控制信号，并且还生成控制32位系统读写的读写控制信号。
7、如权利要求6所述的装置，其特征在于，所述数据移位模块进一步包括选通单元，所述控制模块生成的控制信号通过选通单元来控制所述AB/DB[15:0]与所述数据移位模块之间的数据传输。
8、如权利要求6所述的装置，其特征在于，该装置进一步包括专用寄存器，用于存储Locosto发送的访问基地址和操作数据的长度，供32位系统读取。
9、如权利要求1、2或3所述的装置，其特征在于，该装置集成到所述第一系统中，或集成到所述第二系统中，或设置在任意的第三方系统中。
10、一种总线接口方法，其特征在于，该方法适用于总线位宽不匹配的第一系统和第二系统，包括以下步骤：
A、根据第一系统和第二系统的总线位宽比例，确定分段传输的次数n；其中，当第一系统和第二系统的总线中，高位宽总线的位宽与低位宽总线的位宽的比值为整数时，所述n直接等于所述比值；如果所述比值不为整数，则所述n等于所述比值向上取整时的数值；
B、当信息从所述第一系统和第二系统中的低位宽总线系统流向高位宽总线系统时，接收低位宽总线系统的总线上的信息，并将分别在n次接收到的信息进行拼接处理后传输到高位宽总线系统的总线上；反之当信息从高位宽总线系统流向低位宽总线系统时，接收高位宽总线系统的总线上的信息，并将一次接收到的信息进行拆分处理后，分n次传输到高位宽总线系统的总线上。
11、如权利要求10所述的方法，其特征在于，所述信息是地址或数据。
12、如权利要求10所述的方法，其特征在于，当所述第一系统是具有低位宽总线的Locosto，所述第二系统是具有高位宽总线的32位系统，且Locosto对32位系统的寄存器执行写操作时，
步骤A中所述n的值为2；
步骤B包括：
a1、使Locosto的地址和数据复用的总线AB/DB[15:0]先后输出高16位地址、高16位写数据、低16位地址和低16位写数据；
b1、将所述高16位地址和低16位地址拼接成32位的地址，供32位系统的地址总线读取；将所述高16位写数据和低16位写数据拼接成32位的写数据，供32位系统的写数据总线读取。
13、如权利要求12所述的方法，其特征在于，步骤a1中所述通过AB/DB[15:0]先后输出高16位地址、高16位写数据、低16位地址和低16位写数据是：在Locosto的片选信号CE第一次有效的时段内，地址有效信号ADV有效时，AB/DB[15:0]上输出高16位地址，之后在写使能信号WE有效时，AB/DB[15:0]上输出高16位写数据；在CE第二次有效的时段内，ADV有效时，AB/DB[15:0]上输出低16位地址，之后在WE有效时，AB/DB[15:0]上输出低16位写数据。
14、如权利要求10所述的方法，其特征在于，当所述第一系统是具有高位宽总线的32位系统，所述第二系统是具有低位宽总线的Locosto，且Locosto对32位系统的寄存器执行读操作时，
步骤A中所述n的值为2；
步骤B包括：
a2、使所述Locosto的AB/DB[15:0]先后输出高16位地址和低16位地址，并将高16位地址和低16位地址拼接成32位地址，供32位系统的地址总线读取；
b2、将32位系统读数据总线上的32位读数据拆分成高16位读数据和低16位读数据后，先后通过所述AB/DB[15:0]读入Locosto。
15、如权利要求14所述的方法，其特征在于，
步骤a2中所述使Locosto的AB/DB[15:0]先后输出高16位地址和低16位地址是：在CE第一次有效的时段内，WE有效时，AB/DB[15:0]上输出高16位地址；在CE第二次有效的时段内，ADV有效时，AB/DB[15:0]上输出低16位地址；
步骤b2中所述将高16位读数据和低16位读数据先后通过AB/DB[15:0]读入Locosto是：在CE第二次有效的时段内，在读使能信号OE有效时，将高16位读数据通过AB/DB[15:0]读入Locosto；在CE第三次有效的时段内，在OE有效时，将低16位的读数据通过AB/DB[15:0]读入Locosto。
16、如权利要求10所述的方法，其特征在于，当所述第一系统是具有低位宽总线的Locosto，所述第二系统是具有高位宽总线的32位系统，且Locosto对32位系统的存储器执行连续写操作时，
步骤A中所述n的值为2；
步骤B包括：
a3、将访问基地址和操作数据长度写入专用寄存器，供32位系统读取；
b3、将16位的写数据通过AB/DB[15:0]连续输出，并依次将连续的两个高16位写数据和低16位写数据拼接成32位的写数据后，供32位系统的写数据总线依次读取。
17、如权利要求16所述的方法，其特征在于，步骤b3中所述将16位的写数据通过AB/DB[15:0]连续输出是，在CE有效的时段内，WE有效后，并延迟足够的时钟周期后，依次在时钟信号CKM的时钟沿将16位的写数据通过AB/DB[15:0]连续输出。
18、如权利要求10所述的方法，其特征在于，当所述第一系统是具有高位宽总线的32位系统，所述第二系统是具有低位宽总线的Locosto，且Locosto对32位系统的存储器执行连续读操作时，
步骤A中所述n的值为2；
步骤B包括：
a4、将访问基地址和操作数据长度写入专用寄存器，供32位系统读取；
b4、将32位系统读数据总线上的读数据，依次拆分成高16位读数据和低16位读数据后，通过AB/DB[15:0]连续读入Locosto。
19、 如权利要求18所述的方法，其特征在于，步骤b4中所述将拆分后的高16位读数据和低16位读数据通过所述AB/DB[15:0]连续读入Locosto是，在CE有效的时段内，WE无效，并延迟足够的时钟周期后，依次在时钟信号CKM的时钟沿，将16位的读数据通过AB/DB[15:0]连续读入Locosto。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101457679A CN100426275C (zh) | 2006-11-21 | 2006-11-21 | 一种总线接口装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101457679A CN100426275C (zh) | 2006-11-21 | 2006-11-21 | 一种总线接口装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1959661A CN1959661A (zh) | 2007-05-09 |
| CN100426275C true CN100426275C (zh) | 2008-10-15 |
Family
ID=38071363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101457679A Expired - Fee Related CN100426275C (zh) | 2006-11-21 | 2006-11-21 | 一种总线接口装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100426275C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840385B (zh) * | 2009-03-19 | 2012-07-18 | 承景科技股份有限公司 | 数据存取系统 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106776B (zh) * | 2007-06-04 | 2010-11-10 | 北京中星微电子有限公司 | 一种降低基带芯片接口功耗的方法及相应芯片 |
| CN102572207B (zh) * | 2010-12-30 | 2014-05-14 | 无锡华润矽科微电子有限公司 | 一种适于jpeg图像的颜色空间转换方法 |
| CN103675848A (zh) * | 2013-12-26 | 2014-03-26 | 东莞市泰斗微电子科技有限公司 | 一种基于多路gnss信号的信号传输方法及系统 |
| CN107783909B (zh) * | 2016-08-24 | 2021-09-14 | 华为技术有限公司 | 一种内存地址总线扩展方法及装置 |
| CN108572787A (zh) * | 2017-03-09 | 2018-09-25 | 深圳市中兴微电子技术有限公司 | 一种数据存储、读取的方法及装置 |
| CN107765675B (zh) * | 2017-10-23 | 2020-04-14 | 许继电气股份有限公司 | 一种rtds仿真系统及用于该系统的对外数据传输方法 |
| CN110554852B (zh) * | 2018-05-31 | 2021-11-12 | 赛灵思公司 | 数据拼接结构、方法及其片上实现 |
| CN110321260B (zh) * | 2019-06-28 | 2023-03-24 | 西安紫光国芯半导体有限公司 | 一种基于uvm的axi总线接口读写数据比较方法和uvm验证平台 |
| CN111045963A (zh) * | 2019-12-15 | 2020-04-21 | 苏州浪潮智能科技有限公司 | 一种高位宽总线读写的方法及装置 |
| CN114595181B (zh) * | 2020-12-03 | 2024-01-12 | 沈阳中科数控技术股份有限公司 | 一种面向嵌入式系统的总线匹配实现方法 |
| CN115840724B (zh) * | 2023-02-09 | 2023-05-16 | 苏州浪潮智能科技有限公司 | 一种位宽转换电路及数据传输系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005144A1 (en) * | 2000-07-03 | 2002-01-17 | Cadence Design Systems, Inc. | Circuit component interface |
| CN1595383A (zh) * | 2004-06-25 | 2005-03-16 | 南京航空航天大学 | 可编程总线式控制端口扩展模块 |
| WO2006027020A1 (en) * | 2004-09-10 | 2006-03-16 | Freescale Semiconductor, Inc. | Apparatus and method for multiple endian mode bus matching |
-
2006
- 2006-11-21 CN CNB2006101457679A patent/CN100426275C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005144A1 (en) * | 2000-07-03 | 2002-01-17 | Cadence Design Systems, Inc. | Circuit component interface |
| CN1595383A (zh) * | 2004-06-25 | 2005-03-16 | 南京航空航天大学 | 可编程总线式控制端口扩展模块 |
| WO2006027020A1 (en) * | 2004-09-10 | 2006-03-16 | Freescale Semiconductor, Inc. | Apparatus and method for multiple endian mode bus matching |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840385B (zh) * | 2009-03-19 | 2012-07-18 | 承景科技股份有限公司 | 数据存取系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1959661A (zh) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100426275C (zh) | 一种总线接口装置和方法 | |
| CN102023942B (zh) | Spi外设访问装置及方法 | |
| KR910010315A (ko) | 2방향 데이타 전송 장치 | |
| US9929972B2 (en) | System and method of sending data via a plurality of data lines on a bus | |
| CN100578485C (zh) | 数据同步方法与数据缓冲装置 | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| CN103377170B (zh) | 异构处理器间spi高速双向对等数据通信系统 | |
| CN107908587A (zh) | 基于usb3.0的实时数据采集传输装置 | |
| CN201336032Y (zh) | 一种软件模拟串行数据传输装置 | |
| CN107643993A (zh) | 总线转换接口、总线转换接口的工作方法和通信设备 | |
| CN201893806U (zh) | Fc时钟同步发生系统 | |
| CN108399137A (zh) | Pon模块基于cpld的i2c切换方法 | |
| JPH05265943A (ja) | シリアルデータ転送装置 | |
| CN103888211B (zh) | 一种交叉芯片间进行数据传输的方法及装置 | |
| JPH11167560A (ja) | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 | |
| CN103488597A (zh) | 一种先进先出缓存器及其读写数据的方法 | |
| CN101594305A (zh) | 一种报文处理方法及装置 | |
| CN110008162A (zh) | 一种缓冲接口电路及基于该电路传输数据的方法和应用 | |
| CN115391253A (zh) | 基于fpga的多通道的hart实现系统 | |
| CN115934614A (zh) | 基于apb总线带有fifo缓存功能的uart通讯接口 | |
| CN101136855B (zh) | 一种异步时钟数据传输装置及方法 | |
| US20220269642A1 (en) | Method and apparatus for eliminating glitch, and state machine | |
| CN114443524A (zh) | 一种数据传输方法、系统、存储介质及设备 | |
| CN104035906A (zh) | 用spi实现时分复用总线的方法及其应用 | |
| JPS58107743A (ja) | デ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081015 Termination date: 20121121 |