CN114595181B - 一种面向嵌入式系统的总线匹配实现方法 - Google Patents

一种面向嵌入式系统的总线匹配实现方法 Download PDF

Info

Publication number
CN114595181B
CN114595181B CN202011406178.8A CN202011406178A CN114595181B CN 114595181 B CN114595181 B CN 114595181B CN 202011406178 A CN202011406178 A CN 202011406178A CN 114595181 B CN114595181 B CN 114595181B
Authority
CN
China
Prior art keywords
data
address
bus
line
bit number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011406178.8A
Other languages
English (en)
Other versions
CN114595181A (zh
Inventor
刘钊
武南
王品
何平
陈文婧
冯金闪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang Zhongke Cnc Technology Co ltd
Original Assignee
Shenyang Zhongke Cnc Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang Zhongke Cnc Technology Co ltd filed Critical Shenyang Zhongke Cnc Technology Co ltd
Priority to CN202011406178.8A priority Critical patent/CN114595181B/zh
Publication of CN114595181A publication Critical patent/CN114595181A/zh
Application granted granted Critical
Publication of CN114595181B publication Critical patent/CN114595181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及嵌入式领域，具体地说是一种面向嵌入式系统的总线匹配实现方法，包括以下步骤：1)分别匹配主站芯片和从站芯片的数据线和地址线：2)计算特殊匹配的地址线或数据线的数据：3)在通信总线进行读和写数据操作时，根据设定的时序操作地址总线和数据总线，实现总线匹配。本发明实现了不同总线位数芯片之间的通信，并减少了开发成本和开发时间。

Description

一种面向嵌入式系统的总线匹配实现方法
技术领域
本发明涉及嵌入式领域，具体地说是一种面向嵌入式系统的总线匹配实现方法。
背景技术
近年来，国内的嵌入式产业发展态势良好，总线技术使芯片之间连接线大幅度地减少，同时增加了整个计算系统的可靠性，降低了整个系统的复杂程度，但是随着嵌入式芯片的容量在不断的变大，总线所挂接的设备也不断地增加，不同总线位数的芯片之间的通信成为了亟需解决的问题。而让不同总线数量的芯片可以通讯，即可解决此类问题。
发明内容
针对现有技术中存在的上述不足之处，本发明要解决的技术问题是提供一种可以让不同总线数量的芯片可以通讯的方法。该方法包含硬件总线设计，总线数据计算和操作总线。
本发明为实现上述目的所采用的技术方案是：
一种面向嵌入式系统的总线匹配实现方法，包括以下步骤：
分别匹配主站芯片和从站芯片的数据线和地址线：分别比较主站芯片和从站芯片的地址线位数和数据线位数，将位数值大的芯片的地址线和数据线，作为非特殊匹配的地址线或数据线，其位数分别作为通讯总线的地址总线位数和数据总线位数，将位数值小的芯片的地址线和数据线，作为特殊匹配的地址线或数据线；
计算特殊匹配的地址线或数据线的数据：将地址总线位数减去地址线位数少的芯片的地址线位数，得到特殊匹配的地址线位数，根据特殊匹配的地址线位数将地址数据拆分为非特殊匹配地址线数据和特殊匹配地址线数据；将数据总线位数减去数据线位数少的芯片的数据线位数，得到特殊匹配的数据线位数，在读数据时，根据特殊匹配的数据线位数，得到非特殊匹配数据线数据和特殊匹配数据线数据；在写数据时，根据特殊匹配的数据线位数将数据线数据拆分为非特殊匹配数据线数据和特殊匹配数据线数据；
在通信总线进行读和写数据操作时，根据设定的时序操作地址总线和数据总线，实现总线匹配。
匹配数据总线和地址总线的方式为高位对齐或低位对齐。
特殊匹配的总线差异部分通过缓存器或GPIO引脚直接连接主站芯片或从站芯片。
所述在通信总线进行读数据时，根据设定的时序操作地址总线和数据总线具体为：
先写入特殊匹配地址线数据，再写入非特殊匹配地址线数据，然后同时读取特殊匹配数据线数据和非特殊匹配的数据线数据，最后将数据拼接完成总线读数据操作。
所述在通信总线进行写数据时，根据设定的时序操作地址总线和数据总线具体为：
先写入特殊匹配的地址线数据，再写入特殊匹配的数据线数据，然后写入非特殊匹配的地址线数据，最后写入非特殊匹配的数据线数据，完成总线写数据操作。
本发明具有以下有益效果及优点：
1.本发明实现了不同总线位数芯片之间的通信。
2.减少了开发成本和开发时间。
附图说明
图1为本发明方法的读数据流程图；
图2为本发明方法的写数据流程图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
一种面向嵌入式系统的总线匹配模块实现方法，包括以下步骤：
步骤1：硬件设计中匹配主站芯片和从站芯片的数据线和地址线。分别比较主站芯片和从站芯片的地址线位数和数据线位数并取其较大值，作为通讯总线的地址线位数和数据线位数，地址线位数或数据线位数较小的芯片，所缺少的地址线或数据线需特殊匹配。匹配数据总线和地址总线的方式包括：高位对齐或低位对齐。总线差异部分可以连接到缓存器，或通过GPIO引脚直接连接主站芯片和从站芯片。其总线匹配需求可以分为3种情况：1.地址总线需特殊匹配、2.数据总线需特殊匹配、3.数据总线和地址总线都需特殊匹配。
步骤2：计算需要特殊匹配的数据。根据步骤1确认的地址总线数量，减去地址线位数较少的芯片的地址线数量，即可得到需要特殊匹配的地址线位数。根据步骤1确认的数据总线数量，减去数据线位数少的芯片的数据线数量，即可得到需要特殊匹配的数据线位数。又可以分为：读数据和写数据。
步骤2.1读数据，如图1所示，主站读取从站数据。设主站地址线位数为A，从站地址线位数为B。如果A＝B,则直接控制地址线。如果A<B同时是高位对齐方式，则根据读取数据的地址可以得到差异地址为B中去掉A个高位的地址。如果A<B同时是低位对齐方式，则根据读取数据的地址可以得到差异地址为B中去掉A个低位的地址。如果A>B同时是高位对齐方式，则根据读取数据的地址可以得到差异地址为A中去掉B个高位的地址。如果A>B同时是低位对齐方式，则根据读取数据的地址可以得到差异地址为A中去掉B个低位的地址。得到差异数据后，通过缓存器或GPIO控制差异地址线为差异的数据，然后操作相同地址线部分发送地址。当从站返回数据后，计算数据线差异位数，设主站的数据线位数为X,从站的数据线位数为Y位，如果X＝Y，则直接读取数据线数据，完成读操作。如果X>Y同时是高位对齐方式，先读取差异部分的数据，再读取数据总线的数据，把差异部分的数据拼接到正常部分的数据低位，完成读取。如果X>Y同时是低位对齐方式，先读取差异部分的数据，再读取总线的数据，把差异部分的数据拼接到正常部分的数据高位，完成读取。如果X<Y同时是高位对齐方式，先读取差异部分的数据，再读取总线的数据，把差异部分的数据拼接到正常部分的数据低位，完成读取。如果X<Y同时是低位对齐方式，先读取差异部分的数据，再读取总线的数据，把差异部分的数据拼接到正常部分的数据高位，完成读取。
步骤2.2写数据，如图2所示，主站向从站写入数据，设主站地址线位数为A，从站地址线位数为B。如果A＝B,则直接控制地址线。如果A<B同时是高位对齐方式，则根据发送数据的地址可以得到差异地址为B中去掉A个高位的地址。如果A<B同时是低位对齐方式，则根据发送数据的地址可以得到差异地址为B中去掉A个低位的地址。如果A>B同时是高位对齐方式，则根据发送数据的地址可以得到差异地址为A中去掉B个高位的地址。如果A>B同时是低位对齐方式，则根据发送数据的地址可以得到差异地址为A中去掉B个低位的地址。得到差异数据后，通过缓存器或GPIO控制差异地址线为差异的数据，然后操作相同地址线部分发送地址。向从站发送数据，计算数据线差异位数，设主站的数据线位数为X,从站的数据线位数为Y位，如果X＝Y，则直接发送数据，完成写操作。如果X>Y同时是高位对齐方式，先发送差异部分的数据，再发送数据总线的数据，完成写操作。如果X>Y同时是低位对齐方式，先发送差异部分的数据，再发送数据总线的数据，完成写操作。如果X<Y同时是高位对齐方式，先发送差异部分的数据，再发送数据总线的数据，完成写操作。如果X<Y同时是低位对齐方式，先发送差异部分的数据，再发送数据总线的数据，完成写操作。

Claims (4)

1.一种面向嵌入式系统的总线匹配实现方法，其特征在于，包括以下步骤：
分别匹配主站芯片和从站芯片的数据线和地址线：分别比较主站芯片和从站芯片的地址线位数和数据线位数，将位数值大的芯片的地址线和数据线，作为非特殊匹配的地址线或数据线，其位数分别作为通讯总线的地址总线位数和数据总线位数，将位数值小的芯片的地址线和数据线，作为特殊匹配的地址线或数据线；
计算特殊匹配的地址线或数据线的数据：将地址总线位数减去地址线位数少的芯片的地址线位数，得到特殊匹配的地址线位数，根据特殊匹配的地址线位数将地址数据拆分为非特殊匹配地址线数据和特殊匹配地址线数据；将数据总线位数减去数据线位数少的芯片的数据线位数，得到特殊匹配的数据线位数，在读数据时，根据特殊匹配的数据线位数，得到非特殊匹配数据线数据和特殊匹配数据线数据；在写数据时，根据特殊匹配的数据线位数将数据线数据拆分为非特殊匹配数据线数据和特殊匹配数据线数据；
在通信总线进行读和写数据操作时，根据设定的时序操作地址总线和数据总线，实现总线匹配；
所述在通信总线进行读数据时，根据设定的时序操作地址总线和数据总线具体为：
先写入特殊匹配地址线数据，再写入非特殊匹配地址线数据，然后同时读取特殊匹配数据线数据和非特殊匹配的数据线数据，最后将数据拼接完成总线读数据操作；
其中，所述同时读取特殊匹配数据线数据和非特殊匹配的数据线数据，具体为：
主站读取从站数据：设主站地址线位数为A，从站地址线位数为B，如果A＝B,则直接控制地址线；如果A<B同时是高位对齐方式，则根据读取数据的地址得到差异地址为B中去掉A个高位的地址；如果A<B同时是低位对齐方式，则根据读取数据的地址得到差异地址为B中去掉A个低位的地址；如果A>B同时是高位对齐方式，则根据读取数据的地址得到差异地址为A中去掉B个高位的地址；如果A>B同时是低位对齐方式，则根据读取数据的地址得到差异地址为A中去掉B个低位的地址；
所述将数据拼接完成总线读数据操作，具体为：
得到差异数据后，通过缓存器或GPIO控制差异地址线为差异的数据，然后操作相同地址线部分发送地址，当从站返回数据后，计算数据线差异位数，设主站的数据线位数为X,从站的数据线位数为Y位，如果X＝Y，则直接读取数据线数据，完成读操作；如果X>Y同时是高位对齐方式，先读取差异部分的数据，再读取数据总线的数据，把差异部分的数据拼接到正常部分的数据低位，完成读取；如果X>Y同时是低位对齐方式，先读取差异部分的数据，再读取总线的数据，把差异部分的数据拼接到正常部分的数据高位，完成读取；如果X<Y同时是高位对齐方式，先读取差异部分的数据，再读取总线的数据，把差异部分的数据拼接到正常部分的数据低位，完成读取；如果X<Y同时是低位对齐方式，先读取差异部分的数据，再读取总线的数据，把差异部分的数据拼接到正常部分的数据高位，完成读取。
2.根据权利要求1所述的一种面向嵌入式系统的总线匹配实现方法，其特征在于，匹配数据总线和地址总线的方式为高位对齐或低位对齐。
3.根据权利要求1所述的一种面向嵌入式系统的总线匹配实现方法，其特征在于，特殊匹配的总线差异部分通过缓存器或GPIO引脚直接连接主站芯片或从站芯片。
4.根据权利要求1所述的一种面向嵌入式系统的总线匹配实现方法，其特征在于，所述在通信总线进行写数据时，根据设定的时序操作地址总线和数据总线具体为：
先写入特殊匹配的地址线数据，再写入特殊匹配的数据线数据，然后写入非特殊匹配的地址线数据，最后写入非特殊匹配的数据线数据，完成总线写数据操作。
CN202011406178.8A 2020-12-03 2020-12-03 一种面向嵌入式系统的总线匹配实现方法 Active CN114595181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011406178.8A CN114595181B (zh) 2020-12-03 2020-12-03 一种面向嵌入式系统的总线匹配实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011406178.8A CN114595181B (zh) 2020-12-03 2020-12-03 一种面向嵌入式系统的总线匹配实现方法

Publications (2)

Publication Number Publication Date
CN114595181A CN114595181A (zh) 2022-06-07
CN114595181B true CN114595181B (zh) 2024-01-12

Family

ID=81802838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011406178.8A Active CN114595181B (zh) 2020-12-03 2020-12-03 一种面向嵌入式系统的总线匹配实现方法

Country Status (1)

Country Link
CN (1) CN114595181B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959661A (zh) * 2006-11-21 2007-05-09 北京中星微电子有限公司 一种总线接口装置和方法
WO2010069194A1 (zh) * 2008-12-17 2010-06-24 杭州华三通信技术有限公司 一种数据通信方法和一种以太网设备
CN102981801A (zh) * 2012-11-07 2013-03-20 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN109828941A (zh) * 2019-03-06 2019-05-31 苏州浪潮智能科技有限公司 Axi2wb总线桥实现方法、装置、设备及存储介质
CN110704351A (zh) * 2019-09-24 2020-01-17 山东华芯半导体有限公司 基于axi总线的主机设备数据传输扩展方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959661A (zh) * 2006-11-21 2007-05-09 北京中星微电子有限公司 一种总线接口装置和方法
WO2010069194A1 (zh) * 2008-12-17 2010-06-24 杭州华三通信技术有限公司 一种数据通信方法和一种以太网设备
CN102981801A (zh) * 2012-11-07 2013-03-20 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN109828941A (zh) * 2019-03-06 2019-05-31 苏州浪潮智能科技有限公司 Axi2wb总线桥实现方法、装置、设备及存储介质
CN110704351A (zh) * 2019-09-24 2020-01-17 山东华芯半导体有限公司 基于axi总线的主机设备数据传输扩展方法

Also Published As

Publication number Publication date
CN114595181A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
CN109471824B (zh) 基于axi总线的数据传输系统及方法
CN109359073B (zh) 一种基于spi总线的设备间通信方法及装置
AU2017223094A1 (en) Bus bridge for translating requests between a module bus and an axi bus
CN111506249B (zh) 一种基于zynq平台的数据交互系统及方法
WO2024007841A1 (zh) 一种视频压缩系统、方法、设备、非易失性可读存储介质、芯片及服务器
CN111221765A (zh) 一种防止i2c总线地址冲突的通信方法及通信系统
WO2023077826A1 (zh) 一种一体机的系统修复方法、系统、设备及存储介质
CN102081586A (zh) 多i2c插槽电路系统及传送i2c信号的方法
CN114595181B (zh) 一种面向嵌入式系统的总线匹配实现方法
CN113177015A (zh) 基于帧头的串口通讯方法和串口芯片
CN112463702A (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
CN103577356A (zh) 实现iic接口地址扩展的设备及方法
CN111078605A (zh) 一种多通信接口中断的综合处理系统
CN110765065A (zh) 片上系统
CN115827543A (zh) 一种基于FPGA实现eSPI通信方法、系统、设备及介质
CN111208892B (zh) 一种用串行i2c信号对芯片系统实现复位的方法
TW202301136A (zh) 記憶體控制器與連結識別方法
CN107870885A (zh) 通信系统、装置及方法
CN110134638B (zh) 一种双处理器数据交换方法
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
CN108038061B (zh) 一种地址分配方法及plc系统
CN111934965A (zh) 基于spi协议的多路1553b总线扩展装置
CN216014148U (zh) 一种服务器和服务器背板
US6029218A (en) Data transfer method and data transfer device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant