JP4747896B2 - 情報処理装置および方法、並びにプログラム - Google Patents

情報処理装置および方法、並びにプログラム Download PDF

Info

Publication number
JP4747896B2
JP4747896B2 JP2006074713A JP2006074713A JP4747896B2 JP 4747896 B2 JP4747896 B2 JP 4747896B2 JP 2006074713 A JP2006074713 A JP 2006074713A JP 2006074713 A JP2006074713 A JP 2006074713A JP 4747896 B2 JP4747896 B2 JP 4747896B2
Authority
JP
Japan
Prior art keywords
data
message
bus
functional device
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006074713A
Other languages
English (en)
Other versions
JP2007249792A (ja
Inventor
俊明 児島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006074713A priority Critical patent/JP4747896B2/ja
Priority to US11/682,506 priority patent/US7738475B2/en
Priority to CNB2007100885880A priority patent/CN100541470C/zh
Publication of JP2007249792A publication Critical patent/JP2007249792A/ja
Application granted granted Critical
Publication of JP4747896B2 publication Critical patent/JP4747896B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

本発明は、情報処理装置および方法、並びにプログラムに関し、特に、モジュールにおける汎用バスの依存度合いを低減させることを可能にする情報処理装置および方法、並びにプログラムに関する。
近年、PCI(Peripheral Component Interconnect)(商標)、PCI Express(商標)等、様々な汎用バスが提案され、それらのバスインターフェースに準拠して設計されたモジュールも各種容易に手に入るようになっている。そのため、これらの汎用バスをバックボーンにして、サードパーティから購入したモジュールと、独自開発したモジュールとを組み合わせるという手法によって構成される情報処理装置(例えば特許文献1)が商品化される例も非常に増えてきた。
このような手法で商品を設計した場合、設計者等は、新規モジュールの開発にリソースを集中できるため、効率よく商品化が行えるという利点がある。
特開2003-274326号公報
しかしながら、この場合、独自開発モジュールインターフェースも汎用バスに準拠することになるが、汎用バスは技術変遷が激しく、そのトレンドが短期間に変化するという問題がある。また、サードパーティモジュールは汎用バスのトレンドに合わせて開発されるため、独自開発モジュールも、そのトレンドに合わせていちいちインタフェース部分を作り直さなければならないという問題がある。
即ち、従来のモジュールは、汎用バスの依存度合いが強いため、汎用バスのトレンドが変化した場合に改造や新規設計をしなければならない部分が非常に多くなっているという問題がある。
本発明は、このような状況に鑑みてなされたものであり、モジュールにおける汎用バスの依存度合いを低減させることを可能にするものである。
本発明の一側面の第1の情報処理装置は、1以上のモジュールがシステムバスを介して相互に接続されて構成される情報処理装置において、1以上の前記モジュールのそれぞれは、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスと、前記ローカルインタフェースに準拠したローカルバスを介して前記機能デバイスと接続され、前記システムバスを介して別のモジュールに接続されるインタフェースデバイスとを備え、前記ローカルバスは、前記機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと、前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含み、前記インタフェースデバイスは、前記メッセージバスと接続され、前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持するメッセージ保持手段と、前記データバスと接続され、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持するデータ保持手段と、前記システムバスと接続され、保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供する変換手段とを有しており、前記変換手段は、前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して、前記メッセージ保持手段または前記データ保持手段に提供し、前記メッセージ保持手段は、前記変換手段から前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、前記データ保持手段は、前記変換手段から、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
本発明の一側面の第1の情報処理方法と第1のプログラムとのそれぞれは、上述した本発明の一側面の第1の情報処理装置に対応する情報処理方法と情報処理装置とのそれぞれである。
本発明の一側面の第1の情報処理装置および方法並びにプログラムにおいては、1以上のモジュールがシステムバスを介して相互に接続されて構成される情報処理装置が対象となる。詳細には、1以上の前記モジュールのそれぞれは、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスと、前記機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであって前記ローカルインタフェースに準拠したメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスを介して前記機能デバイスと接続され、前記システムバスを介して別のモジュールに接続されるインタフェースデバイスとを備えるが、かかるインタフェースデバイスが対象となる。即ち、前記インタフェースデバイスにおいて、前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージが保持され、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データが保持され、保持された前記第1の形態の前記メッセージまたは前記データの形態が、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換され、前記システムバスを介して、前記メッセージが、前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データが提供され、前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態が、前記第2の形態から前記第1の形態に変換されて提供され、前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUに提供され、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアに提供される。
本発明の一側面の第2の情報処理装置は、システムバスと、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスとに接続される情報処理装置であって、前記メッセージバスと接続され、前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持するメッセージ保持手段と、前記データバスと接続され、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持するデータ保持手段と、前記システムバスと接続され、保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供する変換手段とを備え、前記変換手段は、前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して、前記メッセージ保持手段または前記データ保持手段に提供し、前記メッセージ保持手段は、前記変換手段から前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、前記データ保持手段は、前記変換手段から、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する。
前記システムバスは、PCI(Peripheral Component Interconnect)Expressであり、前記第2の形態は、TLP(Transaction Layer Packet)である。
本発明の一側面の第2の情報処理方法と第2のプログラムとのそれぞれは、上述した本発明の一側面の第2の情報処理装置に対応する情報処理方法と情報処理装置とのそれぞれである。
本発明の一側面の第2の情報処理装置および方法並びにプログラムにおいては、システムバスと、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスとの間での情報伝送が次のようにしてなされる。即ち、前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージが保持され、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データが保持され、保持された前記第1の形態の前記メッセージまたは前記データの形態が、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換され、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データが提供され、前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態が、前記第2の形態から前記第1の形態に変換されて提供され、前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUに提供され、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアに提供される。
以上のごとく、本発明によれば、1以上のモジュールをシステムバスを介して相互に接続する、といった手法が可能になる。特に、かかる手法において、モジュールにおけるシステムバスの依存度合いを低減させることが可能になる。
以下、図面を参照して、本発明の実施の形態について説明する。
図1は、本発明を適用した情報処理装置の構成例を示している。
図1の例では、コントローラ11、および、モジュール12−1乃至12−3といった4つのモジュールが汎用システムバス41を介して相互に接続されることで、情報処理装置1が構成されている。
ここに、モジュールとは、製品(本実施の形態では、情報処理装置1)の基本構造を設計する上での要素技術の単位をいう。この場合、何れの技術レベルまでを要素技術とするのかについては、設計者等の任意の判断でよい。即ち、設計者等は、製品の基本構造を設計する上で、その製品に搭載すべき各機能を独自に決定し、その各機能を1以上の要素技術に独自の判断で分類すればよい。そして、設計者等は、所定の要素技術に対応するモジュールについては、その要素技術に分類された機能を少なくとも有するように、設計製作等すればよい。
例えば図1の例では、各モジュールは次のように構成(設計製作)されている。
即ち、モジュール12−1は、ネットワークデバイスモジュール(Network device Module:以下、NETMと記述する)として構成されている。ネットワークモジュールとは、ネットワーク機能を担当するモジュール、即ち、本実施の形態ではLAN-SW2(図3)を介して別の情報処理装置(図示せず)と通信を行うための各種機能を有するモジュールをいう。
モジュール12−2は、AVデバイスモジュール(Audio and Visual device Module:以下、AVMと記述する)として構成されている。AVMとは、AVの記録や再生を担当するモジュール、即ち、AV信号に対するエンコード処理や、エンコード済みのAV信号に対するデコード処理といったAV信号に対する各種処理を実行する機能を有するモジュールをいう。
モジュール12−3は、ストレージデバイスモジュール(Storage Device Module:以下、SDMと記述する)として構成されている。SDMとは、HDD(Hard Disk Drive), Optical Disk, Tape等のストレージデバイスの制御を担当するモジュール、即ち、ストレージデバイスに対するデータの読み書き等の機能を有するモジュールをいう。
また、コントローラ11も、この情報処理装置1全体の動作を制御する機能を担当するモジュールの一形態である。
なお、図1の例では、4つのモジュールから情報処理装置1が構成されているが、当然ながら、情報処理装置1に搭載されるモジュールの個数は図1の例に限定されず任意でよい。
汎用システムバス41は、例えば本実施の形態ではPCI Expressとして構成される。勿論、PCI等の別の汎用バスを、汎用システムバス41として採用することもできる。ただし、この場合、後述するように、各モジュールには、その別の汎用バスに対応したインタフェースデバイスが設けられることになる。
以下、これらの4つのモジュール、即ち、コントローラ11、NETM12−1、AVM12−2、および、SDM12−3の詳細について説明していく。
コントローラ11は、機能デバイス51−11とインタフェースデバイス52−11とが、メッセージバス42−11とデータバス43−11とを介して相互に接続されて構成されている。
モジュール12−1乃至12−3のそれぞれも、基本的にコントローラ11と同様の構成となっている。即ち、モジュール12−1は、機能デバイス51−21とインタフェースデバイス52−21とが、メッセージバス42−21とデータバス43−21とを介して相互に接続されて構成されている。モジュール12−2は、機能デバイス51−22とインタフェースデバイス52−22とが、メッセージバス42−22とデータバス43−22とを介して相互に接続されて構成されている。モジュール12−3は、機能デバイス51−23とインタフェースデバイス52−23とが、メッセージバス42−23とデータバス43−23とを介して相互に接続されて構成されている。
なお、以下、機能デバイス51−11,51−21,51−22,51−23を個々に区別する必要がない場合、それらをまとめて機能デバイス51と称する。同様に、インタフェースデバイス52−11,52−21,52−22,52−23を個々に区別する必要がない場合、それらをまとめてインタフェースデバイス52と称する。また、この呼称にあわせて、メッセージバス42−11,42−21,42−22,42−23をまとめて、メッセージバス42と称する。同様に、データバス43−11,43−21,43−22,43−23をまとめて、データバス43と称する。
即ち、本実施の形態では、機能デバイス51とインタフェースデバイス52とが、メッセージバス42とデータバス43とを介して相互に接続されることで、1つのモジュールが構成される。
この場合、機能デバイス51とインタフェースデバイス52とのインタフェースは何れも、メッセージバス42とデータバス43とを有するローカルインタフェースが採用されている。換言すると、メッセージバス42とデータバス43とは、かかるローカルインタフェースに準拠したローカルバスである。
このため、機能デバイス51は何れも、かかるローカルインタフェースに準拠しておれば足り、PCI Expressを意識することなく構成することができる。
ここに、メッセージバス42とは、例えば、32bit SRAM/SSRAM compatible(Target)として構成され、CPUと接続されることを前提に設計されたバスである。従って、本実施の形態では、各機能デバイス51の各CPU間でやり取りされるメッセージ(後述する図5参照)が、メッセージバス42により伝送される。
一方、データバス43とは、例えば、64bit DMA(Master/Target)として構成され、ハードウエアと接続されることを前提に設計されたバスである。従って、本実施の形態では、各機能デバイス51の各CPU間でやり取りされるメッセージにより諸設定が行われると、各機能デバイス51の各ハードウエア間で授受されるデータ(例えばAVデータ等)が、データバス43により伝送される。
換言すると、メッセージバス42は、あたかも各機能デバイスの各CPUをDPRAMで接続しているように動作し、データバス43は、あたかも各機能デバイスの各ハードウエアをDMAによる直結を行っているように動作する。
このようなローカルインタフェースに準拠した機能デバイス51は、例えば次のように構成することができる。
例えば、コントローラ11の機能デバイス51−11は、図2のように構成することができる。
図2の例の機能デバイス51−11において、CPU(Central Processing Unit)71は、ROM(Read Only Memory)72に記録されているプログラム、または記憶部78からRAM(Random Access Memory)73にロードされたプログラムに従って各種の処理を実行する。RAM73にはまた、CPU71が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU71、ROM72、およびRAM73は、バス74を介して相互に接続されている。このバス74にはまた、入出力インタフェース75も接続されている。
入出力インタフェース75には、キーボード、マウスなどよりなる入力部76、ディスプレイなどよりなる出力部77、および、ハードディスクなどより構成される記憶部78が接続されている。
入出力インタフェース75にはまた、メッセージバス42−11とデータバス43−11とを介してインタフェースデバイス52−11が接続されている。即ち、入出力インタフェース75は、上述したローカルインタフェースに準拠している。
なお、インタフェースデバイス52−11の詳細については、図4を参照して後述する。
また例えば、本実施の形態では、モジュール12−1はNETMとして構成されているので、機能デバイス51−21は、図3のように構成することができる。
図3の例の機能デバイス51−21は、汎用システムバス41からインタフェースデバイス52−21を介して供給される情報(データやメッセージ)を、LAN−SW2を介して、それに接続されている別の情報処理装置(図示せず)に送信したり、別の情報処理装置から送信されてくる情報を受信し、インタフェースデバイス52−21を介して汎用システムバス41に供給したりする。また、機能デバイス51−21は、例えば、TCP/IP(Transmission Control Protocol/Internet Protocol)などのプロトコルスタックの処理(プロトコルスタックに関する所定の処理)を行う。
かかる機能デバイス51−21は、CPU81、ROM82、RAM83、記録部85、および送受信処理部86を含むようにして構成される。CPU81、ROM82、RAM83、記録部85、および送受信処理部86のそれぞれは、バス84を介して相互に接続されている。
CPU81は、ROM82に記憶されているプログラム、または記録部85からRAM83にロードされたプログラムにしたがって各種の処理を実行する。RAM83にはまた、CPU81が各種の処理を実行する上において必要なデータなども適宜記憶される。
送受信処理部86は、CPU81の制御の基に、例えば、LAN-SW2を介して、図示せぬ別の情報処理装置に情報を送信したり、図示せぬ別の情報処理装置から送信されてくる情報を受信したりするための所定の処理を行う。
バス84にはまた、メッセージバス42−21とデータバス43−21とを介してインタフェースデバイス52−21が接続されている。即ち、バス84は、上述したローカルインタフェースに準拠している。
このように、機能デバイス51−21は、インタフェースデバイス52−21と通信を行うためのローカルインタフェースに準拠し、かつ、モジュール12−1をNETMとして機能させるために必要なハードウエア構成を有している。
同様に、図1のモジュール12−2の機能デバイス51−22も、図示はしないが、インタフェースデバイス52−22と通信を行うためのローカルインタフェースに準拠し、かつ、モジュール12−2をAVMとして機能させるために必要なハードウエア構成を有している。また、モジュール12−3の機能デバイス51−23も、図示はしないが、インタフェースデバイス52−23と通信を行うためのローカルインタフェースに準拠し、かつ、モジュール12−3をSDMとして機能させるために必要なハードウエア構成を有している。
このように、何れのモジュールにおいても、機能デバイス51は、ローカルインタフェース(メッセージバス42とデータバス43とを有するローカルインタフェース)に準拠して設計されている。従って、汎用システムバス41がPCI Express以外の他の方式に変更されても、各モジュールが共通に使用しているインタフェースデバイス52のみを変更すれば足りる。即ち、各機能デバイス51は一切変更する必要はない。
図4は、汎用システムバス41がPCI Expressである場合のインタフェースデバイス52の構成例を示している。
図4の例では、インタフェースデバイス52は、PCI Express変換部91とスタック吸収部92とから構成されている。
PCI Express変換部91には、汎用システムバス41としてのPCI Expressと、スタック吸収部92とが接続されている。即ち、所定のモジュールのPCI Express変換部91は、PCI Express(汎用システムバス41)を介して、別のモジュールのPCI Express変換部91と接続されている。
スタック吸収部92は、メッセージバスターゲット部101とデータバスDMA部102とから構成されている。
メッセージバスターゲット部101には、上述したPCI Express変換部91が接続される他、メッセージバス42と割り込み線44とを介して、自身のモジュールの機能デバイス51(そのうちのCPU)が接続される。なお、割り込み線44については後述する。
一方、データバスDMA部102には、上述したPCI Express変換部91が接続される他、データバス43を介して、自身のモジュールの機能デバイス51(そのうちのハードウエア)が接続される。
かかる構成例のインタフェースデバイス52の動作例について説明する。
例えば、自身のモジュールの機能デバイス51からのメッセージは、メッセージバス42に準拠した形態として、メッセージバス42を介してメッセージバスターゲット部101に書き込まれる。
例えば、メッセージバス42に準拠した形態のメッセージとしては、図5の構造を有する形態とすることができる。
図5の例では、メッセージは、先頭の16バイトのヘッダ領域(図中Fixed Size(16byte)と記述されている右方の領域)と、可変サイズのデータが記述されるデータ領域(図中Variable Sizeと記述されている右方の領域、即ち、DATA AREAと記述されている領域)とから構成される。
ヘッダ領域は、先頭から順に、Version , BUS SEL , DATA ID , DATA OFFSET , DATA SIZE ,SRC ID , DST ID , MSG NO , MSG TYPE , MODULE ID , MSG IDという領域が配置されて構成される。
Versionには、メッセージプロトコルバージョンが記述される。具体的には例えば、下位4ビットには、Majorバージョンが記述され、上位4ビットには、Minorバージョンが記述される。
BUS SELには、メッセージへのデータ格納状態が記述される。具体的には例えば、先頭ビットに「1」が記述されている場合、そのことは、データ付であることを意味し、また例えば、最後尾ビットに「1」が記述されている場合、そのことは、データの続きがあることを意味する。
DATA IDには、データのIDが記述される。具体的には例えば、NETM12−1(図1)の場合には、Socket Descriptor番号が記述される。
DATA OFFSETには、データの先頭オフセット、即ち、メッセージの先頭からデータの先頭までのオフセット(Byte)が記述される。
DATA SIZEには、データのサイズ(Byte)が記述される。
SRC IDには、メッセージ送信元ID、即ち、メッセージ送信元のモジュールに付加されたID(初期化時に付加されたID)が記述される。
DST IDには、メッセージ送信先ID、即ち、メッセージ送信先のモジュールに付加されたID(初期化時に付加されたID)が記述される。
MSG NOには、同一モジュールに複数のメッセージを発行したときに識別するための番号が記述される。
MSG TYPEには、メッセージ種別が記述される。具体的には例えば、00が記述されていた場合には、そのメッセージは「Command」であることを意味する。01が記述されていた場合には、「Command Response」であることを意味する。02が記述されていた場合には「Data Request」であることを意味する。03が記述されていた場合には、「Data Report」であることを意味する。04が記述されていた場合には、「Error/Warning Report」であることを意味する。05が記述されていた場合には、「Event Report」であることを意味する。06が記述されていた場合には、「Log Request」であることを意味する。「07」が記述されていた場合には、「Log Report」であることを意味する。
MODULE IDには、次のMSG IDの帰属を示すモジュールIDが記述される。具体的には例えば、共通コマンドの場合は1が記述され、その他の場合は各々のIDがモジュールIDとして記述される。
MSG IDには、このメッセージのID(メッセージID)が記述される。MSG IDとMODULE IDとの組み合わせでユニークなIDとなる。
このような図5の形態で図4のメッセージバスターゲット部101に書き込まれるメッセージは、PCI Express変換部91に提供される。すると、PCI Express変換部91は、そのメッセージのデータ形態を、図5の形態から、PCI Expressに準拠した形態(汎用システムバス41で伝送可能な形態)に変換し、PCI Expressとしての汎用システムバス41を介して、送信相手のモジュール(そのインタフェースデバイス52)に送信する。
なお、PCI Expressに準拠した形態とは、例えばTLP(Transaction Layer Packet)である。
一方、自身のモジュールの機能デバイス51からのデータは、データバス43に準拠した形態として、データバス43を介してデータバスDMA部102に書き込まれる。データバスDMA部102に書き込まれたデータは、PCI Express変換部91に提供される。すると、PCI Express変換部91は、そのデータの形態を、データバス43に準拠した形態から、PCI Expressに準拠した形態、例えばTLPの形態に変換し、PCI Expressとしての汎用システムバス41を介して、送信相手のモジュール(そのインタフェースデバイス52)に送信する。
このようにして、送信相手のモジュール側のインタフェースデバイス52においては、データまたはメッセージが、PCI Expressに準拠した形態のデータ(例えばTLP)として、PCI Expressとしての汎用システムバス41を介してPCI Express変換部91で受信されることになる。
そこで、PCI Express変換部91は、そのTLPがメッセージであるのか或いはデータであるのかを、そのTLPのアドレスに基づいて判定する。
PCI Express変換部91は、データであると判定した場合、そのTLPを、データバス43に準拠した形態のデータに変換し、データバスDMA部102に提供する。すると、データバスDMA部102は、そのデータを、データバス43を介して、自身のモジュール(ここでいう送信相手のモジュール)の機能デバイス51に提供する。
これに対して、PCI Express変換部91は、メッセージであると判定した場合、そのTLPを、メッセージバス42に準拠した形態のメッセージ、例えば図5の構造のメッセージに変換し、メッセージバスターゲット部101に提供する。すると、メッセージバスターゲット部101は、そのメッセージを、メッセージバス42を介して、自身のモジュール(ここでいう送信相手のモジュール)の機能デバイス51に提供する。
なお、メッセージバス44にはターゲット機能しかないため、メッセージバスターゲット部101は、メッセージ出力時には、割り込み線44による割り込み信号をアサートすることで、自身のモジュールの機能デバイス51からメッセージバス44を介してリードしてもらう。
また、所定のモジュールのインタフェースデバイス52から、別のモジュールのインタフェースデバイス52へのデータの転送は、PCI Express(汎用システムバス41)を介して行われることになる。
この場合、そのデータ転送は、図6に示されるように、PCIアドレス空間におけるメモリコピーとして定義される。即ち、図6は、PCIアドレス空間の例を示している。また、NETM Address Spaceと記述された空間は、NETM12−1のアドレス空間を示しており、AVM Address Spaceと記述された空間は、AVM12−2のアドレス空間を示しており、SDM Address Spaceと記述された空間は、SDM12−3のアドレス空間を示している。即ち、図6の例では、NETM12−1のメモリ空間112のデータが、AVM12−2のメモリ空間121にコピーされており、また、NETM12−1のメモリ空間111のデータが、SDM12−3のメモリ空間131にコピーされている。
また、そのデータ転送は、メッセージバス42を介して行われたメッセージのうちの、送信/受信リクエスト(send/recv等)の引数に記述されたアドレスに対して実行される。
また、このような、PCI Expressのインタフェースでは、複数データ転送がサポートされている。
このような動作を行うインタフェースデバイス52を介して相互に接続される各機能デバイス51の視点に立つと、各機能デバイス51は、次のような動作を行うことになる。
即ち、各機能デバイス51のCPUは、メッセージをやり取りすることで、通信相手の機能デバイス51を確定する。この場合、上述したように、各機能デバイス51のCPUは、各メッセージバス42により、あたかもDPRAMで接続されている状態と等価な状態となる。従って、各機能デバイス51の視点に立つと、メッセージは、メッセージバス42に準拠した形態、即ち例えば図5の構造を有する形態でやり取りされることになる。この場合、図5のヘッダ領域の記述内容により、通信相手の特定が可能になる。
このようにして、通信相手が特定されると、各機能デバイス51のハードウエアは、通信相手の機能デバイス51のハードウエアと、データの送受信を行う。この場合、上述したように、各機能デバイス51のハードウエアは、各データバス43により、あたかもDMAによる直結がなされている状態と等価な状態となる。従って、各機能デバイス51の視点に立つと、データは、データバス43に準拠した形態で、各ハードウエア間で直接やり取りされることになる。
なお、データバス43に準拠した形態として、例えば、図7に示されるように、アドレスフェーズとデータフェーズとを有する形態を採用することで、メッセージバス42によるメッセージのやり取りがなくとも、かかる図7の形態のデータのデータバス43を介するやり取りだけで、通信相手を特定することが可能になる。
以上説明したように、本発明が適用されるモジュール(例えば図1のコントローラ11およびモジュール12−1乃至12−3)は、汎用バスの依存度合いが従来よりも低減したモジュールとなっている。即ち、本発明が適用されるモジュールは機能デバイス51とインタフェースデバイス52とから構成されるが、そのうち、インタフェースデバイス52のみが汎用バス(汎用システムバス41)に依存し、機能デバイス51は汎用バス(汎用システムバス41)に依存しない。
従って、例えば、上述した内容の繰り返しとなるが、汎用バスのトレンドが変換して、図1の情報処理装置1の汎用システムバス41として採用すべきバスが変化したとしても、インタフェースデバイス52を変更(交換や改造)するだけで、変化後のバスに対応できるようになる。即ち、機能デバイス51は全く変更(交換や改造)する必要がない、という効果を奏することが可能になる。
また、ローカルバス対応の機能デバイス51自体は、様々な汎用インタフェースに対応することができるため共通モジュールとなるため、商品設計効率が上がる、という効果を奏することが可能になる。
さらに、その際、汎用システムバス41を介さずに、2以上の機能デバイス51を直接接続するという手法で、情報処理装置を構成することもできる、という効果を奏することも可能になる。
さらにまた、モジュールの汎用性があがり、IPとして運用することが可能になる、という効果を奏することも可能になる。
ところで、上述した一連の処理(或いはそのうちの一部分の処理)は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることもできる。
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
このようなプログラムを含む記録媒体は、図2や図3に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク(フロッピディスクを含む)、光ディスク(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク(MD(Mini-Disk)を含む)、もしくは半導体メモリなどよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されている図2のROM72,図3のROM82,または図4のインタフェースデバイス52に設けられる図示せぬROMや、図2の記憶部78,図3の記録部85に含まれるハードディスクなどで構成される。
また、かかるパッケージメディアに記録されているプログラムは、図1のSDM12−3等により読み出され、必要に応じて図2の記憶部78,図3の記録部85等にインストールされる。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、上述したように、本明細書において、システムとは、複数の処理装置や処理部により構成される装置全体を表すものである。
本発明が適用される情報処理装置のハードウエア構成例を示すブロック図である。 図1の情報処理装置のコントローラにおける機能デバイスのハードウエア構成の詳細例を示すブロック図である。 図1の情報処理装置のNETMにおける機能デバイスのハードウエア構成の詳細例を示すブロック図である。 図1の情報処理装置のインタフェースデバイスのハードウエア構成の詳細例を示すブロック図である。 図4等のメッセージバスで伝送されるメッセージの構造例を示す図である。 図1の情報処理装置の各モジュール間のシステムバスを介するデータ転送の概念を説明する図である。 図4等のデータバスで伝送されるデータの構造例を示す図である。
符号の説明
1 情報処理装置, 11 コントローラ, 12 モジュール, 41 汎用システムバス, 42 ローカルバスとしてのメッセージバス, 43 ローカルバスとしてのデータバス, 51 機能デバイス, 52 インタフェースデバイス, 91 PCI Express変換部, 92 スタック吸収部, 101 メッセージバスターゲット部, 102 データバスDMA部

Claims (7)

  1. 1以上のモジュールがシステムバスを介して相互に接続されて構成される情報処理装置において、
    1以上の前記モジュールのそれぞれは、
    前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスと、
    前記ローカルインタフェースに準拠したローカルバスを介して前記機能デバイスと接続され、前記システムバスを介して別のモジュールに接続されるインタフェースデバイスと
    を備え、
    前記ローカルバスは、前記機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと、前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含み、
    前記インタフェースデバイスは、
    前記メッセージバスと接続され、前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持するメッセージ保持手段と、
    前記データバスと接続され、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持するデータ保持手段と、
    前記システムバスと接続され、保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供する変換手段と
    を有しており、
    前記変換手段は、前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して、前記メッセージ保持手段または前記データ保持手段に提供し、
    前記メッセージ保持手段は、前記変換手段から前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、
    前記データ保持手段は、前記変換手段から、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
    情報処理装置。
  2. 1以上のモジュールがシステムバスを介して相互に接続されて構成される情報処理装置の情報処理方法において、
    1以上の前記モジュールのそれぞれは、
    前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスと、
    前記ローカルインタフェースに準拠したローカルバスを介して前記機能デバイスと接続され、前記システムバスを介して別のモジュールに接続されるインタフェースデバイスと
    を備え、
    前記ローカルバスは、前記機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと、前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含み、
    前記インタフェースデバイスは、
    前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持し、
    前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持し、
    保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供し、
    前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して提供し、
    前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、
    前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
    ステップを含む情報処理方法。
  3. システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスと、前記機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであって前記ローカルインタフェースに準拠したメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスを介して前記機能デバイスと接続され、前記システムバスを介して別のモジュールに接続されるインタフェースデバイスとを有する1以上のモジュールが、前記システムバスを介して相互に接続されて構成される情報処理装置のうちの、1以上の前記モジュールのそれぞれの前記インタフェースデバイスを制御するコンピュータに実行させるプログラムであって、
    前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持し、
    前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持し、
    保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供し、
    前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して提供し、
    前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、
    前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
    ステップを含むプログラム。
  4. システムバスと、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスとに接続される情報処理装置であって、
    前記メッセージバスと接続され、前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持するメッセージ保持手段と、
    前記データバスと接続され、前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持するデータ保持手段と、
    前記システムバスと接続され、保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供する変換手段と
    を備え、
    前記変換手段は、前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して、前記メッセージ保持手段または前記データ保持手段に提供し、
    前記メッセージ保持手段は、前記変換手段から前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、
    前記データ保持手段は、前記変換手段から、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
    情報処理装置。
  5. 前記システムバスは、PCI(Peripheral Component Interconnect)Expressであり、
    前記第2の形態は、TLP(Transaction Layer Packet)である
    請求項に記載の情報処理装置。
  6. システムバスと、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスとに接続される情報処理装置の情報処理方法であって、
    前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持し、
    前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持し、
    保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供し、
    前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して提供し、
    前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、
    前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
    ステップを含む情報処理方法。
  7. システムバスと、前記システムバスとは異なるローカルインタフェースに準拠した、所定の機能を実行する機能デバイスのCPU(Central Processing Unit)と接続されることを前提に設計されたバスであってメッセージが伝送されるメッセージバスと前記機能デバイスのハードウエアと接続されることを前提に設計されたバスであってデータが伝送されるデータバスとを含むローカルバスとの間での情報伝送を制御するコンピュータに実行させるプログラムであって、
    前記ローカルインタフェースに準拠した第1の形態の前記メッセージが、前記メッセージバスを介して前記機能デバイスのCPUから提供された場合には、前記第1の形態の前記メッセージを保持し、
    前記第1の形態の前記データが、前記データバスを介して前記機能デバイスのハードウエアから提供された場合には、前記第1の形態の前記データを保持し、
    保持された前記第1の形態の前記メッセージまたは前記データの形態を、前記第1の形態から、前記システムバスのインタフェースに準拠した第2の形態に変換して、前記システムバスを介して、前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールに、前記機能デバイスのハードウエアからの前記第1の形態の前記データを変換して得られる前記第2の形態の前記データを提供し、
    前記第2の形態の前記メッセージまたは前記データが、前記システムバスを介して前記別のモジュールから提供された場合には、その前記メッセージまたは前記データの形態を、前記第2の形態から前記第1の形態に変換して提供し、
    前記第1の形態の前記メッセージが提供された場合には、前記第1の形態の前記メッセージを、前記メッセージバスを介して前記機能デバイスのCPUに提供し、
    前記メッセージを前記機能デバイスのCPUと前記別のモジュールとの間でやり取りさせることで特定された前記別のモジュールからの前記第2の形態の前記データを変換して得られる前記第1の形態の前記データが提供された場合には、前記第1の形態の前記データを、前記データバスを介して前記機能デバイスのハードウエアに提供する
    ステップを含むプログラム。
JP2006074713A 2006-03-17 2006-03-17 情報処理装置および方法、並びにプログラム Expired - Fee Related JP4747896B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006074713A JP4747896B2 (ja) 2006-03-17 2006-03-17 情報処理装置および方法、並びにプログラム
US11/682,506 US7738475B2 (en) 2006-03-17 2007-03-06 Information processing apparatus, method, and program
CNB2007100885880A CN100541470C (zh) 2006-03-17 2007-03-16 信息处理设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006074713A JP4747896B2 (ja) 2006-03-17 2006-03-17 情報処理装置および方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2007249792A JP2007249792A (ja) 2007-09-27
JP4747896B2 true JP4747896B2 (ja) 2011-08-17

Family

ID=38517761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006074713A Expired - Fee Related JP4747896B2 (ja) 2006-03-17 2006-03-17 情報処理装置および方法、並びにプログラム

Country Status (3)

Country Link
US (1) US7738475B2 (ja)
JP (1) JP4747896B2 (ja)
CN (1) CN100541470C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238150A (ja) * 2009-03-31 2010-10-21 Toshiba Corp PCIExpress通信システム、及びその通信方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247076B2 (ja) * 1996-10-24 2002-01-15 株式会社メルコ Scsi−ideバス変換アダプタ
WO1998046042A1 (en) * 1997-04-10 1998-10-15 Alcatel Usa Sourcing, L.P. Carrier card interface to a daughter board
JP2000172632A (ja) * 1998-12-07 2000-06-23 Nec Eng Ltd バスインタフェース拡張ボード
US6161161A (en) * 1999-01-08 2000-12-12 Cisco Technology, Inc. System and method for coupling a local bus to a peripheral component interconnect (PCI) bus
AU1458501A (en) * 1999-11-05 2001-06-06 Analog Devices, Inc. Generic serial port architecture and system
KR100334417B1 (ko) * 1999-11-22 2002-05-03 석한진 점대점 구조를 갖는 백 플랜 시스템
JP2003274326A (ja) 2002-03-12 2003-09-26 Sony Corp 情報処理装置及び情報処理方法
US7136400B2 (en) * 2002-06-21 2006-11-14 International Business Machines Corporation Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus
JP2004280364A (ja) * 2003-03-14 2004-10-07 Hitachi Ltd アクティブモジュールを搭載するバックプレーン
TWI281117B (en) * 2003-11-12 2007-05-11 C One Technology Corp Ltd Detachable interface I/O card device
US7313643B2 (en) * 2004-02-17 2007-12-25 Nec Electronics America, Inc. PCI-express to PCI/PCI X translator
CN100470528C (zh) * 2004-05-27 2009-03-18 深圳市朗科科技股份有限公司 实现设备互联的装置、方法及系统

Also Published As

Publication number Publication date
JP2007249792A (ja) 2007-09-27
CN100541470C (zh) 2009-09-16
US20070217445A1 (en) 2007-09-20
US7738475B2 (en) 2010-06-15
CN101038575A (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
US11144492B2 (en) Flex bus protocol negotiation and enabling sequence
US11416397B2 (en) Global persistent flush
US11561910B2 (en) In-band retimer register access
CN112631959B (zh) 用于一致性消息的高带宽链路层
TWI249671B (en) Method and system for controlling memory accesses to memory modules having a memory hub architecture
JP5897524B2 (ja) PCIExpressでのIDベースストリームを可能にする方法及び装置
JP6141379B2 (ja) トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用
US20240152417A1 (en) Mechanism of Enabling Fault Handling with PCIe Re-timer
TW201017426A (en) SATA mass storage device emulation on a PCIe interface
JP2008090375A (ja) 割込み制御システム、およびこれを利用した記憶制御システム
JP2006195870A (ja) データ転送システム及び電子機器
WO2014186940A1 (zh) 一种硬盘和数据处理方法
KR20130045357A (ko) Pci 익스프레스 호환 디바이스의 자원들에 액세스하는 방법 및 시스템
JP2005529430A (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
US20160350250A1 (en) Input output data alignment
JP4747896B2 (ja) 情報処理装置および方法、並びにプログラム
JP5316502B2 (ja) I/oブリッジ装置、応答通知方法、及びプログラム
JP4366661B2 (ja) 情報処理システムおよび方法、情報処理装置および方法、並びにプログラム
TWI416339B (zh) 通用序列匯流排傳輸轉譯器及輸入請求同步傳輸方法
JP2007052668A (ja) 情報処理システム及び情報処理方法
JP4576082B2 (ja) メモリカードコントローラ及びメモリカードコントロール方法
JP2014048810A (ja) ホストシステム、ストレージデバイス、および通信方法
TW202111549A (zh) 多處理器/端點資料分裂系統
KR20010070407A (ko) 컴퓨터 입력 디바이스의 확장 슬롯 내의 저장 디바이스
TWI240859B (en) Error forwarding in an enhanced general input/output architecture and related methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R151 Written notification of patent or utility model registration

Ref document number: 4747896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees