JP6728370B2 - 下位互換性のためのレガシーバス動作のシミュレーション - Google Patents
下位互換性のためのレガシーバス動作のシミュレーション Download PDFInfo
- Publication number
- JP6728370B2 JP6728370B2 JP2018538550A JP2018538550A JP6728370B2 JP 6728370 B2 JP6728370 B2 JP 6728370B2 JP 2018538550 A JP2018538550 A JP 2018538550A JP 2018538550 A JP2018538550 A JP 2018538550A JP 6728370 B2 JP6728370 B2 JP 6728370B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- legacy
- legacy device
- bandwidth
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 12
- 230000006399 behavior Effects 0.000 claims description 6
- 238000005094 computer simulation Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000013459 approach Methods 0.000 description 16
- 229910014273 BSB1 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Debugging And Monitoring (AREA)
Description
テーブル駆動型アプローチでは、新しいデバイスは、メモリ106または構成可能レジスタ105に格納されたルックアップテーブルを使用して、異なるバストラフィック条件下でノード間に帯域幅を割り当てる。簡単な例として、メモリトランザクション用に30MB/sの利用可能なバス帯域幅で競合する2つのバスクライアントAとBがあると仮定する。以下の表1は、レガシーデバイスの測定されたパフォーマンス(すなわち、バス帯域幅の割り当て)に基づいて、クライアントAとBとの間に割り当てられた帯域幅を示す。
比率アプローチは、メモリ106または構成可能レジスタ105に格納されたテーブルが比率によって帯域幅の割り当てを指定することを除いて、テーブル駆動アプローチと同様である。例えば、表2は、利用可能な最大バス帯域幅の割合による帯域幅の要求及び割り当てを示す。
ヒューリスティックアプローチは、レガシーバス動作のコンピュータモデル201を使用して、帯域幅の割り当てを決定する。図2に一例を示す。クライアントAとBとの間の所与のバストランザクションの場合、ヒューリスティックは、現在のバストラフィック、要求された帯域幅、帯域幅を要求するクライアント(複数可)、トラフィックの宛先などに関する入力を受信する。図2では、入力は、それぞれクライアントA及びクライアントBからの帯域幅要求202、204である。ヒューリスティックは、クライアントAとBとの間のバスパスの動作、バス調停206など、同じまたは類似の状況下でのレガシーバス動作に関するデータ208を使用してモデル化する。レガシーバス動作データは、ヒューリスティックによる迅速なアクセスのためにローカルメモリに格納され得る。モデリングでは、帯域幅要求、現在のバスの条件、及びレガシーバスデータを考慮して、クライアントA及びクライアントBの推定バス帯域幅の割り当てを決定する。バスコントローラ、例えば、バスインターフェース112は、これらの割り当てを使用してバストラフィックを調整することができる。
Claims (25)
- 非レガシーデバイス上でレガシーアプリケーションを実行しているときのバス動作におけるタイミング及びデータ転送速度に関する違いによって発生する問題に対処するための方法であって、
前記レガシーアプリケーションを実行しているときに、レガシーデバイスのバス動作をエミュレートする方法で、前記非レガシーデバイスのバスパフォーマンスを調整する、方法。 - 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記レガシーデバイスのバス動作から決定される推定された帯域幅の割り当てに基づいている、請求項1に記載の方法。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記レガシーデバイスのバス動作から推定される量に従って、特定のバストランザクションに割り当てられる利用可能なバス帯域幅の量を制限することを含む、請求項1に記載の方法。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記非レガシーデバイスが前記レガシーデバイスによって割り当てられた帯域幅と少なくとも同量の帯域幅であるがレガシーアプリケーションの実行時に同期エラーが発生するほど大きくはない帯域幅を割り当てるように、前記非レガシーデバイス上のバストラフィックを調整することを含む、請求項1に記載の方法。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記非レガシーデバイス上でレガシーアプリケーションを実行している間に前記バスパフォーマンスを調整し、追加の帯域幅の割り当てによって実行に問題が生じる量を決定することを含む、請求項1に記載の方法。
- 前記非レガシーデバイスが、メモリまたは構成可能なハードウェアレジスタに格納されたルックアップテーブルを使用して、異なるバストラフィック条件下で前記非レガシーデバイスのノード間に帯域幅を割り当てる、請求項1に記載の方法。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、帯域幅の割り当てを決定するために前記レガシーデバイスのバス動作のコンピュータモデルを使用することを含む、請求項1に記載の方法。
- 前記非レガシーデバイスが、メモリまたは構成可能なハードウェアレジスタに格納された1つまたは複数の比率を使用して、異なるバストラフィック条件下で前記非レガシーデバイスのノード間に帯域幅を割り当てる、請求項1に記載の方法。
- 非レガシーデバイスであって、
1つまたは複数のプロセッサと、
1つまたは複数のバスによって前記1つまたは複数のプロセッサに動作可能に結合されたメモリと、を備え、
前記メモリに記憶され、前記プロセッサによって実行可能な実行可能命令が、実行されると、前記プロセッサに、前記非レガシーデバイスでレガシーアプリケーションを実行しているときに、バス動作におけるタイミング及びデータ転送速度に関する違いによって発生する問題に対処する方法を実装させ、前記方法が、
前記レガシーアプリケーションを実行しているときに、レガシーデバイスのバス動作をエミュレートする方法で、前記1つまたは複数のバス上のバスパフォーマンスを調整することを含む、非レガシーデバイス。 - 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、前記レガシーデバイスのバス動作から決定される推定された帯域幅の割り当てに基づいている、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、前記レガシーデバイスのバス動作から推定される量に従って、特定のバストランザクションに割り当てられる利用可能なバス帯域幅の量を制限することを含む、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、前記非レガシーデバイスが前記レガシーデバイスによって割り当てられた帯域幅と少なくとも同量の帯域幅であるがレガシーアプリケーションの実行時に同期エラーが発生するほど大きくはない帯域幅を割り当てるように、前記非レガシーデバイス上のバストラフィックを調整することを含む、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、前記非レガシーデバイス上でレガシーアプリケーションを実行している間に前記バスパフォーマンスを調整し、追加の帯域幅の割り当てによって実行に問題が生じる量を決定することを含む、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、異なるバストラフィック条件下で前記非レガシーデバイスのノード間に帯域幅を割り当てるために、メモリまたは構成可能なハードウェアレジスタに格納されたルックアップテーブルを使用することを含む、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、帯域幅の割り当てを決定するために前記レガシーデバイスのバス動作のコンピュータモデルを使用することを含む、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のバス上のバスパフォーマンスを調整することが、異なるバストラフィック条件下で前記非レガシーデバイスのノード間に帯域幅を割り当てるために、メモリまたは構成可能なハードウェアレジスタに格納された1つまたは複数の比率を使用することを含む、請求項9に記載の非レガシーデバイス。
- 前記1つまたは複数のプロセッサが、1つまたは複数の中央プロセッサユニットを含む、請求項9に記載の非レガシーデバイス。
- コンピューティングデバイスに、非レガシーデバイス上でレガシーアプリケーションを実行しているときのバス動作におけるタイミング及びデータ転送速度に関する違いによって発生する問題に対処する方法を実装させるように構成された実行可能命令を媒体中に具体化した非一時的なコンピュータ可読媒体であって、前記方法が、
前記レガシーアプリケーションを実行しているときに、レガシーデバイスのバス動作をエミュレートする方法で、前記非レガシーデバイス上のバスパフォーマンスを調整することを含む、前記非一時的なコンピュータ可読媒体。 - 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記レガシーデバイスのバス動作から決定される推定された帯域幅の割り当てに基づいている、請求項18に記載の非一時的なコンピュータ可読媒体。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記レガシーデバイスのバス動作から推定される量に従って、特定のバストランザクションに割り当てられる利用可能なバス帯域幅の量を制限することを含む、請求項18に記載の非一時的なコンピュータ可読媒体。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記非レガシーデバイスが前記レガシーデバイスによって割り当てられた帯域幅と少なくとも同量の帯域幅であるがレガシーアプリケーションの実行時に同期エラーが発生するほど大きくはない帯域幅を割り当てるように、前記非レガシーデバイス上のバストラフィックを調整することを含む、請求項18に記載の非一時的なコンピュータ可読媒体。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、前記非レガシーデバイス上でレガシーアプリケーションを実行している間に前記バスパフォーマンスを調整し、追加の帯域幅の割り当てによって実行に問題が生じる量を決定することを含む、請求項18に記載の非一時的なコンピュータ可読媒体。
- 前記非レガシーデバイスが、メモリまたは構成可能なハードウェアレジスタに格納されたルックアップテーブルを使用して、異なるバストラフィック条件下で前記非レガシーデバイスのノード間に帯域幅を割り当てる、請求項18に記載の非一時的なコンピュータ可読媒体。
- 前記非レガシーデバイス上のバスパフォーマンスを調整することが、帯域幅の割り当てを決定するために前記レガシーデバイスのバス動作のコンピュータモデルを使用することを含む、請求項18に記載の非一時的なコンピュータ可読媒体。
- 前記非レガシーデバイスが、メモリまたは構成可能なハードウェアレジスタに格納された1つまたは複数の比率を使用して、異なるバストラフィック条件下で前記非レガシーデバイスのノード間に帯域幅を割り当てる、請求項18に記載の非一時的なコンピュータ可読媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020114122A JP6987185B2 (ja) | 2016-01-22 | 2020-07-01 | 下位互換性のためのレガシーバス動作のシミュレーション |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662286284P | 2016-01-22 | 2016-01-22 | |
US62/286,284 | 2016-01-22 | ||
PCT/US2017/014270 WO2017127634A1 (en) | 2016-01-22 | 2017-01-20 | Simulating legacy bus behavior for backwards compatibility |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020114122A Division JP6987185B2 (ja) | 2016-01-22 | 2020-07-01 | 下位互換性のためのレガシーバス動作のシミュレーション |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019505046A JP2019505046A (ja) | 2019-02-21 |
JP2019505046A5 JP2019505046A5 (ja) | 2019-11-07 |
JP6728370B2 true JP6728370B2 (ja) | 2020-07-22 |
Family
ID=59360526
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018538550A Active JP6728370B2 (ja) | 2016-01-22 | 2017-01-20 | 下位互換性のためのレガシーバス動作のシミュレーション |
JP2020114122A Active JP6987185B2 (ja) | 2016-01-22 | 2020-07-01 | 下位互換性のためのレガシーバス動作のシミュレーション |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020114122A Active JP6987185B2 (ja) | 2016-01-22 | 2020-07-01 | 下位互換性のためのレガシーバス動作のシミュレーション |
Country Status (6)
Country | Link |
---|---|
US (1) | US10102094B2 (ja) |
EP (2) | EP4145297A1 (ja) |
JP (2) | JP6728370B2 (ja) |
KR (1) | KR102160414B1 (ja) |
CN (2) | CN116401184B (ja) |
WO (1) | WO2017127634A1 (ja) |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US62284A (en) | 1867-02-19 | photo-litho | ||
US5305452A (en) * | 1987-10-23 | 1994-04-19 | Chips And Technologies, Inc. | Bus controller with different microprocessor and bus clocks and emulation of different microprocessor command sequences |
US5937174A (en) * | 1996-06-28 | 1999-08-10 | Lsi Logic Corporation | Scalable hierarchial memory structure for high data bandwidth raid applications |
US5857085A (en) * | 1996-11-13 | 1999-01-05 | Cypress Semiconductor Corporation | Interface device for XT/AT system devices on high speed local bus |
US5875309A (en) * | 1997-04-18 | 1999-02-23 | 3Com Corporation | Arbitration system using linked table |
EP1226493B1 (en) * | 1999-11-05 | 2006-05-03 | Analog Devices, Inc. | Bus architecture and shared bus arbitration method for a communication processor |
US6639918B1 (en) * | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
JP2001344287A (ja) * | 2000-06-02 | 2001-12-14 | Nec Microsystems Ltd | アルゴリズム記述におけるバスの性能評価方法 |
DE10036278A1 (de) * | 2000-07-26 | 2002-02-07 | Bosch Gmbh Robert | Verfahren zur Überwachung eines Programmablaufs mittels einer Debug Logik |
US6912611B2 (en) * | 2001-04-30 | 2005-06-28 | Advanced Micro Devices, Inc. | Split transactional unidirectional bus architecture and method of operation |
US7046245B2 (en) | 2001-10-10 | 2006-05-16 | Sony Computer Entertainment America Inc. | System and method for environment mapping |
US7081893B2 (en) | 2001-10-10 | 2006-07-25 | Sony Computer Entertainment America Inc. | System and method for point pushing to render polygons in environments with changing levels of detail |
CA2429876A1 (en) * | 2003-05-27 | 2004-11-27 | Ibm Canada Limited - Ibm Canada Limitee | Testing computer applications |
US7114112B2 (en) * | 2003-06-18 | 2006-09-26 | International Business Machines Corporation | Method, system, and program for simulating Input/Output (I/O) requests to test a system |
US7155553B2 (en) * | 2003-08-14 | 2006-12-26 | Texas Instruments Incorporated | PCI express to PCI translation bridge |
WO2005036795A2 (en) * | 2003-10-10 | 2005-04-21 | Nokia Corporation | Communication bus having low latency |
US7558723B2 (en) * | 2003-12-12 | 2009-07-07 | Microsoft Corporation | Systems and methods for bimodal device virtualization of actual and idealized hardware-based devices |
US7231475B1 (en) * | 2004-01-30 | 2007-06-12 | Cisco Technology, Inc. | Advanced bandwidth allocation in PCI bus architecture |
US20060168269A1 (en) * | 2004-12-30 | 2006-07-27 | Microsoft Corporation | Bus abstraction |
JP4397858B2 (ja) * | 2005-06-27 | 2010-01-13 | 株式会社ソニー・コンピュータエンタテインメント | エミュレート装置及びエミュレート方法 |
JP2007048019A (ja) * | 2005-08-10 | 2007-02-22 | Sony Computer Entertainment Inc | エミュレーション方法、エミュレータ、コンピュータ組込型デバイスおよびエミュレータ用プログラム |
US7395361B2 (en) * | 2005-08-19 | 2008-07-01 | Qualcomm Incorporated | Apparatus and methods for weighted bus arbitration among a plurality of master devices based on transfer direction and/or consumed bandwidth |
US7809547B2 (en) * | 2005-12-29 | 2010-10-05 | Guenthner Russell W | Host computer system emulating target system legacy software and providing for incorporating more powerful application program elements into the flow of the legacy software |
CN100488175C (zh) * | 2006-09-12 | 2009-05-13 | 华为技术有限公司 | 串行级联总线上行流控方法及节点设备 |
US8149242B2 (en) | 2006-11-10 | 2012-04-03 | Sony Computer Entertainment Inc. | Graphics processing apparatus, graphics library module and graphics processing method |
US8473647B2 (en) * | 2007-09-17 | 2013-06-25 | Apple Inc. | Methods and apparatus for decreasing power consumption and bus activity |
US7804735B2 (en) * | 2008-02-29 | 2010-09-28 | Qualcomm Incorporated | Dual channel memory architecture having a reduced interface pin requirements using a double data rate scheme for the address/control signals |
CN101676890B (zh) * | 2008-08-15 | 2012-05-16 | 北京北大众志微系统科技有限责任公司 | 一种动态调整带宽分配的总线仲裁方法及仲裁器 |
JP5415779B2 (ja) * | 2009-02-19 | 2014-02-12 | 株式会社ソニー・コンピュータエンタテインメント | 互換アダプタ装置および互換処理方法 |
JP2011034495A (ja) * | 2009-08-05 | 2011-02-17 | Panasonic Corp | メモリアクセス装置、及び映像処理システム |
CN101788947B (zh) * | 2010-02-09 | 2012-10-17 | 华为技术有限公司 | 系统总线的监测方法、系统总线监测器及片上系统 |
CN102318289B (zh) * | 2011-07-29 | 2014-12-10 | 华为技术有限公司 | 带宽调整方法、总线控制器及信号转换器 |
SG11201404726TA (en) * | 2012-02-21 | 2014-09-26 | Applied Materials Inc | Enhanced re-hosting capability for legacy hardware and software |
JP2013196667A (ja) * | 2012-03-23 | 2013-09-30 | Ricoh Co Ltd | 画像処理装置 |
CN103455458A (zh) * | 2012-05-28 | 2013-12-18 | 鸿富锦精密工业(深圳)有限公司 | 多gpu环境下pci_e总线带宽调整方法及系统 |
US9858235B2 (en) * | 2012-11-15 | 2018-01-02 | Advanced Micro Devices, Inc. | Emulated legacy bus operation over a bit-serial bus |
US10176621B2 (en) | 2013-06-10 | 2019-01-08 | Sony Interactive Entertainment Inc. | Using compute shaders as front end for vertex shaders |
US10096079B2 (en) | 2013-06-10 | 2018-10-09 | Sony Interactive Entertainment Inc. | Fragment shaders perform vertex shader computations |
US10102603B2 (en) | 2013-06-10 | 2018-10-16 | Sony Interactive Entertainment Inc. | Scheme for compressing vertex shader output parameters |
US10134102B2 (en) | 2013-06-10 | 2018-11-20 | Sony Interactive Entertainment Inc. | Graphics processing hardware for using compute shaders as front end for vertex shaders |
US9710881B2 (en) | 2014-04-05 | 2017-07-18 | Sony Interactive Entertainment America Llc | Varying effective resolution by screen location by altering rasterization parameters |
US9652882B2 (en) | 2014-04-05 | 2017-05-16 | Sony Interactive Entertainment America Llc | Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location |
US9495790B2 (en) | 2014-04-05 | 2016-11-15 | Sony Interactive Entertainment America Llc | Gradient adjustment for texture mapping to non-orthonormal grid |
EP3129958B1 (en) | 2014-04-05 | 2021-06-02 | Sony Interactive Entertainment LLC | Method for efficient re-rendering objects to vary viewports and under varying rendering and rasterization parameters |
US9836816B2 (en) | 2014-04-05 | 2017-12-05 | Sony Interactive Entertainment America Llc | Varying effective resolution by screen location in graphics processing by approximating projection of vertices onto curved viewport |
US9760113B2 (en) | 2015-02-20 | 2017-09-12 | Sony Interactive Entertainment America Llc | Backward compatibility through use of spoof clock and fine grain frequency control |
US11403099B2 (en) | 2015-07-27 | 2022-08-02 | Sony Interactive Entertainment LLC | Backward compatibility by restriction of hardware resources |
US10235219B2 (en) | 2015-07-27 | 2019-03-19 | Sony Interactive Entertainment America Llc | Backward compatibility by algorithm matching, disabling features, or throttling performance |
-
2017
- 2017-01-20 US US15/411,338 patent/US10102094B2/en active Active
- 2017-01-20 KR KR1020187024048A patent/KR102160414B1/ko active IP Right Grant
- 2017-01-20 CN CN202211596064.3A patent/CN116401184B/zh active Active
- 2017-01-20 EP EP22196932.2A patent/EP4145297A1/en active Pending
- 2017-01-20 WO PCT/US2017/014270 patent/WO2017127634A1/en active Application Filing
- 2017-01-20 CN CN201780007664.2A patent/CN108885553B/zh active Active
- 2017-01-20 JP JP2018538550A patent/JP6728370B2/ja active Active
- 2017-01-20 EP EP17741984.3A patent/EP3405866A4/en not_active Ceased
-
2020
- 2020-07-01 JP JP2020114122A patent/JP6987185B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019505046A (ja) | 2019-02-21 |
JP2020170541A (ja) | 2020-10-15 |
CN116401184B (zh) | 2024-07-16 |
CN108885553B (zh) | 2022-12-27 |
EP3405866A4 (en) | 2019-08-07 |
CN116401184A (zh) | 2023-07-07 |
EP3405866A1 (en) | 2018-11-28 |
KR102160414B1 (ko) | 2020-09-28 |
US20170212820A1 (en) | 2017-07-27 |
JP6987185B2 (ja) | 2021-12-22 |
EP4145297A1 (en) | 2023-03-08 |
KR20180104077A (ko) | 2018-09-19 |
CN108885553A (zh) | 2018-11-23 |
US10102094B2 (en) | 2018-10-16 |
WO2017127634A1 (en) | 2017-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5170782B2 (ja) | ヘテロジニアス処理ユニットのための集中デバイス仮想化レイヤ | |
JP5902175B2 (ja) | Gpu利用可能仮想マシンの負荷分散技法 | |
CN105830026B (zh) | 用于调度来自虚拟机的图形处理单元工作负荷的装置和方法 | |
US7484016B2 (en) | Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine | |
US9110702B2 (en) | Virtual machine migration techniques | |
JP5180373B2 (ja) | 仮想化環境における割り込みメッセージ終了のレイジー処理 | |
WO2018119952A1 (zh) | 一种设备虚拟化方法、装置、系统及电子设备、计算机程序产品 | |
US8930568B1 (en) | Method and apparatus for enabling access to storage | |
CN109977037B (zh) | 一种dma数据传输方法及系统 | |
JP6974510B2 (ja) | データを処理するための方法、装置、デバイス及び媒体 | |
KR102315102B1 (ko) | 가상 머신을 부팅하기 위한 방법, 장치, 기기 및 매체 | |
Markussen et al. | Smartio: Zero-overhead device sharing through pcie networking | |
CN111857943A (zh) | 数据处理的方法、装置与设备 | |
WO2015154226A1 (zh) | 一种虚拟化环境中的数据通信的方法、装置及处理器 | |
JP6728370B2 (ja) | 下位互換性のためのレガシーバス動作のシミュレーション | |
Shukla et al. | Shared memory heterogeneous computation on PCIe-supported platforms | |
US11119787B1 (en) | Non-intrusive hardware profiling | |
JPWO2018173300A1 (ja) | I/o制御方法およびi/o制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190927 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20190927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6728370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |