CN116401184A - 模拟向后兼容的传统总线行为 - Google Patents

模拟向后兼容的传统总线行为 Download PDF

Info

Publication number
CN116401184A
CN116401184A CN202211596064.3A CN202211596064A CN116401184A CN 116401184 A CN116401184 A CN 116401184A CN 202211596064 A CN202211596064 A CN 202211596064A CN 116401184 A CN116401184 A CN 116401184A
Authority
CN
China
Prior art keywords
bus
legacy
bandwidth
legacy device
throttling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211596064.3A
Other languages
English (en)
Other versions
CN116401184B (zh
Inventor
M.E.塞尔尼
D.辛普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Interactive Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Interactive Entertainment Inc filed Critical Sony Interactive Entertainment Inc
Publication of CN116401184A publication Critical patent/CN116401184A/zh
Application granted granted Critical
Publication of CN116401184B publication Critical patent/CN116401184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Debugging And Monitoring (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

为了解决在新装置上运行传统应用时由于总线行为中的差异而产生的问题，新装置可以用在执行所传统应用时仿真传统装置的总线行为的方式来扼制总线性能。

Description

模拟向后兼容的传统总线行为
本申请是申请日为2017年1月20日、申请号为201780007664.2、发明名称为“模拟向后兼容的传统总线行为”的发明专利申请的分案申请。
本申请要求2016年1月22日提交的之前共同转让的美国临时申请号62/284的权益，该临时申请的全部内容通过引用被并入本文。
背景技术
当新计算机体系结构被发售时，为体系结构的以前版本写的应用无瑕疵地在新体系结构上运行是合乎需要的。这个能力常常被称为“向后兼容”。实现向后兼容涉及在新主机体系结构上仿真目标传统装置，使得新体系结构可执行为传统装置写的程序的指令。计算机体系结构随着时间的过去而改变以利用在总线、时钟速度、处理器体系结构、高速缓存、标准等中的技术进步。当一个计算机体系结构由较新的体系结构代替时，较老的体系结构成为被称为传统体系结构的东西。在它的发展过程中，为传统体系结构写软件应用，例如网络协议、用户界面、音频处理、装置驱动器、图形处理、消息发送、字处理器、电子表格、数据库程序、游戏和其它应用。这样的传统软件对它的用户仍然有价值，即使它们升级到新体系结构。因此存在能够在新体系结构上运行传统软件的需要。
在新装置和传统装置的硬件部件的性能中的差异可引起在新装置上的同步中的误差，这可使传统应用在新装置体系结构上运行时损毁。在性能中的这样的差异可例如从在新装置和传统装置之间的总线体系结构中的差异产生。总线体系结构提供在不同装置部件之间的多条数据路径。传统装置和新装置可在对在装置部件之间的定时和数据传送速率的不同限制的情况下具有在装置部件之间的不同总线路径。例如，如果在新装置的两个部件之间的总线路径比在传统装置上的这些部件之间的对应总线路径快，则仍然由一个部件使用的数据可过早地被另一部件盖写。
发明内容
为了解决在新装置上运行传统应用时由于总线行为中的差异而产生的问题，新装置可以用在执行传统应用时仿真传统装置的总线行为的方式来扼制总线性能。
在新系统上的总线扼制可基于从传统总线的行为确定的所估计的带宽分配。可通过根据从传统总线行为估计的量限制为特定的总线事务分配的可用总线带宽的量来扼制总线流量。总线流量被扼制，使得新装置至少分配与由传统系统分配的一样多的带宽，但没有同步误差在传统应用的执行中产生那么多。扼制可被调节，同时在新装置上运行传统应用以确定多少额外的带宽分配引起执行的问题。
附图说明
通过结合附图考虑下面的详细描述可容易理解本公开的教导，其中：
图1是描绘根据本公开的方面的配置成解释新装置和传统装置之间的总线体系结构中的差异的装置的方框图。
图2是示出根据本公开的方面的在解释新装置和传统装置之间的总线体系结构中的差异时确定带宽分配的启发式方法的流程图。
具体实施方式
虽然下面的详细描述为了说明的目的而包含很多特定的细节，但是本领域中的普通技术人员将认识到，对下面的细节的很多变化和变更在所主张的发明的范围内。因此，下面所述的发明的示例性实施方案被阐述而没有对所主张的发明的一般性的任何损失且不对所主张的发明强加限制。
图1示出配置成在运行为传统装置写的应用时解释传统装置和新装置之间的总线体系结构中的差异的新装置的例子。在这个例子中，新装置可包括耦合到公共存储器106和I/O访问控制器108的多核心CPU和多核心GPU。每个CPU或GPU核心经由后侧总线(BSB1,BSB2)耦合到第2级高速缓存110和总线接口单元112。第2级高速缓存110由前侧总线(FSB)耦合到存储器106和I/O访问控制器108。额外的存储器(未示出)、外围装置114、视频116和数据存储装置118通过访问控制器由各种总线与CPU和GPU通过接口连接。CPU和GPU可包括用于数据和/或指令的临时存储的可配置寄存器105。图1中的装置的传统版本可具有不同的体系结构，例如对CPU和GPU存在单独的总线和对存储器和I/O访问存在单独的控制器的体系结构。
在图1所示的例子中，访问控制器108扼制总线性能以仿真传统总线行为并在例如通过执行存储在存储器106中的代码指令103来执行传统应用时维持同步。访问控制器108通过以仿真传统装置中的总线的行为的方式分配可用总线带宽来扼制各种总线BSB1、BSB2、FSB上的总线流量。该扼制由传统装置的总线性能数据通知。为了产生这个数据，传统装置可被测试，同时运行传统应用。在不同的条件下测量不同总线客户端的总线带宽分配。可能影响为特定的总线事务分配的带宽的因素包括访问总线的特定总线客户端(例如CPU 102或GPU 104)、通过总线传输的数据的源或目的地(例如存储器106)、数据是被读取还是写入、事务是具有高还是低优先级、被请求的带宽的量、哪些其它总线客户端正争夺总线带宽等。可在传统装置的测试连同总线带宽分配期间记录所有这些因素。
存在仿真传统总线行为的至少三种方法：表驱动方法、比驱动方法和启发式方法。所有三种方法都考虑传统装置在不同的情况下实际上分配到不同的客户端的带宽，并在相同或相似的情况下使用新装置复制那些分配。在测试阶段期间，在不同的情况下测量在特定客户端和特定资源之间(或在特定客户端之间)的老硬件上的带宽分配。所测量的带宽分配值被置于新硬件上的表或比或启发法内。
表驱动方法
在表驱动方法中，新装置使用存储在存储器106或可配置寄存器105中的查找表来在不同的总线流量条件下在节点之间分配带宽。作为简单的例子，假设有两个总线客户端A和B争夺30MB/s的可用总线带宽用于存储器事务。下面的表I示出了基于传统装置的测量性能(即，总线带宽分配)的客户端A和B之间的分配的带宽。
表I
Figure BDA0003992868570000041
在表I中，针对给定的所请求的带宽的已分配带宽被表示为A/B，其中A是被分配到客户端A的带宽，而B是被分配到客户端B的带宽。可通过在传统应用正常操作期间监控传统装置的总线带宽分配来确定在表I中的值。除所请求的带宽以外的多个因素可影响带宽分配，例如带宽是被请求用于读取还是写入操作、A和B的请求的相对优先级。该表可考虑这些因素。
比方法
比方法类似于表驱动方法，除了存储在存储器106或可配置寄存器105中的表将从比方面来规定带宽分配以外。例如，表II从最大可用总线带宽的百分比方面显示带宽请求和分配。
表II
Figure BDA0003992868570000051
虽然上面示出二维例子，但是表或比方法可扩展到三、四或更多维以适应三、四或更多不同的总线客户端。此外，如果有服务于不同组的客户端的多条不同的总线，该表或比可考虑此。
启发式方法
启发式方法使用传统总线行为的计算机模型201来确定带宽分配。图2示出例子。对于在客户端A和B之间的给定总线事务，启发法接收关于当前总线流量、所请求的带宽、请求带宽的客户端、流量的目的地等的输入。在图2中，输入是分别来自客户端A和客户端B的带宽请求202、204。启发法然后使用关于传统总线的行为的数据208在相同或相似的情况下对在客户端A和B之间的总线路径的行为、总线仲裁206等建模。传统总线行为数据可存储在本地存储器中用于由启发法快速访问。建模考虑带宽请求、当前总线条件和传统总线数据以确定客户端A和客户端B的所估计的总线带宽分配。总线控制器例如总线接口112可使用这些分配来扼制总线流量。
表、比和启发式方法与为什么相比更多地涉及传统总线带宽如何在给定情况下被分配。传统总线带宽仲裁可取决于数据是从客户端被读取还是写到客户端、事务是具有高还是低优先级、被请求的带宽的量等。如果传统总线带宽分配是充分可预测的，则它们可以用表、比或启发式方法来复制。
附件不必由存储器106和I/O控制器108实现。在可选的实现中，总线客户端A、B可以是自扼制的。特别地，每个总线客户端可包括附件109，其考虑总线流量以确定它是否针对比它可操纵的更多的带宽而请求传统系统，且将拒绝请求直到它确定足够的带宽是可用的为止。这些附件中的每个可访问存储在可配置寄存器111中的表、比或启发法。
虽然上面是本发明的优选实施方案的完整描述，但是可能使用各种可选形式、修改和等效形式。因此，应不参考上面的描述来确定但应替代地参考所附权利要求连同它们的等效形式的完全范围来确定本发明的范围。任何特征——不管是否是优选的——可与任何其它特征——不管是否是优选的——组合。在接下来的权利要求中，不定冠词“A”或“An”指跟随冠词的一个或多个项目的数量，除了另外明确地规定的情况以外。所附权利要求不应被解释为包括手段加功能限制，除非这样的限制使用短语“用于…的手段”在给定权利要求中被明确叙述。在没有明确地陈述“用于执行特定功能的手段”的权利要求中的任何元件不应被解释为如在35USC§112(f)中规定的“手段”或“步骤”条款。

Claims (22)

1.一种解决在非传统装置上运行传统应用时由于总线行为中与时间和数据传输速率有关的差异而产生的问题的方法，所述方法包括：
在执行所述传统应用时，通过分配至少与由传统装置分配的带宽一样多的带宽，但不要分配太多带宽以至于在执行所述传统应用时出现同步误差，以维持所述非传统装置中的同步的方式来扼制在所述非传统装置上的总线性能。
2.如权利要求1所述的方法，其中扼制在所述非传统装置上的总线性能基于从传统装置的总线行为确定的所估计的带宽分配。
3.如权利要求1所述的方法，其中扼制在所述非传统装置上的总线性能包括根据从在传统装置上的传统总线的行为估计的量来限制为特定总线事务分配的可用总线带宽的量。
4.如权利要求1所述的方法，其中扼制在所述非传统装置上的总线性能包括调节所述总线性能，同时在所述非传统装置上运行传统应用以确定多少额外的带宽分配引起执行的问题。
5.如权利要求1所述的方法，其中所述非传统装置使用存储在存储器或可配置硬件寄存器中的查找表来在不同的总线流量条件下在所述装置的节点之间分配带宽。
6.如权利要求1所述的方法，其中扼制在所述非传统装置上的总线性能包括使用所述传统总线行为的计算机模型来确定带宽分配。
7.如权利要求1所述的方法，其中所述非传统装置使用存储在存储器或可配置硬件寄存器中的一个或多个比来在不同的总线流量条件下在所述装置的节点之间分配带宽。
8.一种非传统装置，其包括：
一个或多个处理器；
存储器，其由一条或多条总线可操作地耦合到所述一个或多个处理器；
可执行指令，其存储在所述存储器中并可由所述处理器执行，所述可执行指令在被执行时使所述处理器实现解决在使用所述系统运行传统应用时由于总线行为中与时间和数据传输速率有关的差异而产生的问题的方法，所述方法包括：
在执行所述传统应用时，通过分配至少与由传统装置分配的带宽一样多的带宽，但不要分配太多带宽以至于在执行所述传统应用时出现同步误差，以维持所述非传统装置中的同步的方式来扼制在所述非传统装置上的总线性能。
9.如权利要求8所述的系统，其中扼制在所述一条或多条总线上的总线性能基于从传统装置的总线行为确定的所估计的带宽分配。
10.如权利要求8所述的系统，其中扼制在所述一条或多条总线上的总线性能包括根据从在所述传统装置上的传统总线的行为估计的量来限制为特定总线事务分配的可用总线带宽的量。
11.如权利要求8所述的系统，其中扼制在所述一条或多条总线上的总线性能包括调节所述总线性能，同时在所述非传统装置上运行传统应用以确定多少额外的带宽分配引起执行的问题。
12.如权利要求8所述的系统，其中扼制在所述一条或多条总线上的总线性能包括使用存储在存储器或可配置硬件寄存器中的查找表来在不同的总线流量条件下在所述装置的节点之间分配带宽。
13.如权利要求8所述的系统，其中扼制在所述一条或多条总线上的总线性能包括使用所述传统总线行为的计算机模型来确定带宽分配。
14.如权利要求8所述的系统，其中扼制在所述一条或多条总线上的总线性能包括使用存储在存储器或可配置硬件寄存器中的一个或多个比来在不同的总线流量条件下在所述装置的节点之间分配带宽。
15.如权利要求8所述的系统，其中所述一个或多个处理器包括一个或多个中央处理器单元。
16.一种非临时计算机可读介质，其中体现有可执行指令，所述可执行指令配置成使计算装置实现解决在非传统装置上运行传统应用时由于总线行为中与时间和数据传输速率有关的差异而产生的问题的方法，所述方法包括：
在执行所述传统应用时，通过分配至少与由传统装置分配的带宽一样多的带宽，但不要分配太多带宽以至于在执行所述传统应用时出现同步误差，以维持所述非传统装置中的同步的方式来扼制在所述非传统装置上的总线性能。
17.如权利要求16所述的非临时计算机可读介质，其中扼制在所述非传统装置上的总线性能基于从传统装置的总线行为确定的所估计的带宽分配。
18.如权利要求16所述的非临时计算机可读介质，其中扼制在所述非传统装置上的总线性能包括根据从在传统装置上的传统总线的行为估计的量来限制为特定总线事务分配的可用总线带宽的量。
19.如权利要求16所述的非临时计算机可读介质，其中扼制在所述非传统装置上的总线性能包括调节所述总线性能，同时在所述非传统装置上运行传统应用以确定多少额外的带宽分配引起执行的问题。
20.如权利要求16所述的非临时计算机可读介质，其中所述非传统装置使用存储在存储器或可配置硬件寄存器中的查找表来在不同的总线流量条件下在所述装置的节点之间分配带宽。
21.如权利要求16所述的非临时计算机可读介质，其中扼制在所述非传统装置上的总线性能包括使用所述传统总线行为的计算机模型来确定带宽分配。
22.如权利要求16所述的非临时计算机可读介质，其中所述非传统装置使用存储在存储器或可配置硬件寄存器中的一个或多个比来在不同的总线流量条件下在所述非传统装置的节点之间分配带宽。
CN202211596064.3A 2016-01-22 2017-01-20 模拟向后兼容的传统总线行为 Active CN116401184B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662286284P 2016-01-22 2016-01-22
US62/286,284 2016-01-22
PCT/US2017/014270 WO2017127634A1 (en) 2016-01-22 2017-01-20 Simulating legacy bus behavior for backwards compatibility
CN201780007664.2A CN108885553B (zh) 2016-01-22 2017-01-20 模拟向后兼容的传统总线行为

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780007664.2A Division CN108885553B (zh) 2016-01-22 2017-01-20 模拟向后兼容的传统总线行为

Publications (2)

Publication Number Publication Date
CN116401184A true CN116401184A (zh) 2023-07-07
CN116401184B CN116401184B (zh) 2024-07-16

Family

ID=

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305452A (en) * 1987-10-23 1994-04-19 Chips And Technologies, Inc. Bus controller with different microprocessor and bus clocks and emulation of different microprocessor command sequences
US5857085A (en) * 1996-11-13 1999-01-05 Cypress Semiconductor Corporation Interface device for XT/AT system devices on high speed local bus
US5875309A (en) * 1997-04-18 1999-02-23 3Com Corporation Arbitration system using linked table
US6639918B1 (en) * 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
CN1912838A (zh) * 2005-08-10 2007-02-14 索尼计算机娱乐公司 仿真方法、仿真器、计算机可连接设备及仿真器程序
US7231475B1 (en) * 2004-01-30 2007-06-12 Cisco Technology, Inc. Advanced bandwidth allocation in PCI bus architecture
US20070156391A1 (en) * 2005-12-29 2007-07-05 Bull Hn Information Systems Inc. Host computer system emulating target system lagacy software and providing for incorporating more powerful application program elements into the flow of the legacy software
CN100449488C (zh) * 2003-12-12 2009-01-07 微软公司 真实及理想化硬件基装置的双模态装置虚拟化系统和方法
CN102318289A (zh) * 2011-07-29 2012-01-11 华为技术有限公司 带宽调整方法、总线控制器及信号转换器
US20130254444A1 (en) * 2012-03-23 2013-09-26 Ricoh Company, Ltd. Image processing apparatus
US20140136738A1 (en) * 2012-11-15 2014-05-15 Scott E. Matlock Emulated legacy bus operation over a bit-serial bus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305452A (en) * 1987-10-23 1994-04-19 Chips And Technologies, Inc. Bus controller with different microprocessor and bus clocks and emulation of different microprocessor command sequences
US5857085A (en) * 1996-11-13 1999-01-05 Cypress Semiconductor Corporation Interface device for XT/AT system devices on high speed local bus
US5875309A (en) * 1997-04-18 1999-02-23 3Com Corporation Arbitration system using linked table
US6639918B1 (en) * 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
CN100449488C (zh) * 2003-12-12 2009-01-07 微软公司 真实及理想化硬件基装置的双模态装置虚拟化系统和方法
US7231475B1 (en) * 2004-01-30 2007-06-12 Cisco Technology, Inc. Advanced bandwidth allocation in PCI bus architecture
CN1912838A (zh) * 2005-08-10 2007-02-14 索尼计算机娱乐公司 仿真方法、仿真器、计算机可连接设备及仿真器程序
US20070156391A1 (en) * 2005-12-29 2007-07-05 Bull Hn Information Systems Inc. Host computer system emulating target system lagacy software and providing for incorporating more powerful application program elements into the flow of the legacy software
CN102318289A (zh) * 2011-07-29 2012-01-11 华为技术有限公司 带宽调整方法、总线控制器及信号转换器
US20130254444A1 (en) * 2012-03-23 2013-09-26 Ricoh Company, Ltd. Image processing apparatus
US20140136738A1 (en) * 2012-11-15 2014-05-15 Scott E. Matlock Emulated legacy bus operation over a bit-serial bus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
范国生: "基于VHDL的高速数据链路设计应用", 舰船电子工程, vol. 36, no. 1, pages 60 - 62 *

Also Published As

Publication number Publication date
EP3405866A1 (en) 2018-11-28
CN108885553B (zh) 2022-12-27
EP3405866A4 (en) 2019-08-07
US20170212820A1 (en) 2017-07-27
JP2020170541A (ja) 2020-10-15
JP6987185B2 (ja) 2021-12-22
KR20180104077A (ko) 2018-09-19
WO2017127634A1 (en) 2017-07-27
KR102160414B1 (ko) 2020-09-28
EP4145297A1 (en) 2023-03-08
US10102094B2 (en) 2018-10-16
CN108885553A (zh) 2018-11-23
JP6728370B2 (ja) 2020-07-22
JP2019505046A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
EP3796179A1 (en) System, apparatus and method for processing remote direct memory access operations with a device-attached memory
US7484016B2 (en) Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
JP5963282B2 (ja) 割り込み分配スキーム
JP5170782B2 (ja) ヘテロジニアス処理ユニットのための集中デバイス仮想化レイヤ
US11481316B2 (en) System and method to extend NVMe queues to user space
JP5583180B2 (ja) 仮想ｇｐｕ
EP3335124B1 (en) Register files for i/o packet compression
US8930568B1 (en) Method and apparatus for enabling access to storage
US20130185728A1 (en) Scheduling and execution of compute tasks
US8578387B1 (en) Dynamic load balancing of instructions for execution by heterogeneous processing engines
US9886327B2 (en) Resource mapping in multi-threaded central processor units
CN109983443B (zh) 实现分叉非易失性存储器快速驱动器的技术
US11966335B2 (en) Hardware interconnect with memory coherence
CN116401184B (zh) 模拟向后兼容的传统总线行为
US8570916B1 (en) Just in time distributed transaction crediting
CN116401184A (zh) 模拟向后兼容的传统总线行为
EP3340011A1 (en) Electronic devices and operation methods of the same
JP5911943B2 (ja) データの少なくとも一部が処理に利用可能であることの少なくとも１つのインジケーションの少なくとも部分的な提供
US9092581B2 (en) Virtualized communication sockets for multi-flow access to message channel infrastructure within CPU
US20240233066A1 (en) Kernel optimization and delayed execution
US20140146065A1 (en) Mpi communication of gpu buffers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant