CH468751A - Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode - Google Patents

Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode

Info

Publication number
CH468751A
CH468751A CH1090666A CH1090666A CH468751A CH 468751 A CH468751 A CH 468751A CH 1090666 A CH1090666 A CH 1090666A CH 1090666 A CH1090666 A CH 1090666A CH 468751 A CH468751 A CH 468751A
Authority
CH
Switzerland
Prior art keywords
discriminator
value
discriminators
amplitude
values
Prior art date
Application number
CH1090666A
Other languages
English (en)
Inventor
Karl Dr Euler
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Priority to CH1090666A priority Critical patent/CH468751A/de
Publication of CH468751A publication Critical patent/CH468751A/de

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Description


  Verfahren und Schaltungsanordnung     zur        Umsetzung    von     Amplitudenwerten    in einen     Binärcode       Die     Erfindung        betrifft        ein        Verfahren        zum    Umset  zen von nacheinander anfallenden     Amplitudenwerten,     die zwischen den     Grenzen    Null und     Amax    liegen kön  nen, in einen     n-stelligen    Binärcode. Ferner betrifft sie  eine Schaltungsanordnung zur Durchführung dieses  Verfahrens.  



  Die Erfindung geht aus von Verfahren und Schal  tungsanordnungen mit n     Amplituden-Diskriminatoren     Dl,     D2    usw. bis     D",        welche    jeden     ihnen    angebotenen  Analogwert daraufhin prüfen, ob er grösser ist als ein  Grenzwert, ausgehend von     A../2    für     den.        Amplituden-          diskrimmator    mit dem höchsten     Grenzwert,    für jeden  folgenden     Diskriminator    um die Hälfte     vermindert    ist  und die bei positivem Ergebnis dieser Prüfung eine       binäre    Eins,

   bei negativem eine binäre Null ausgeben.  Jeder der einem     Diskriminator,    mit Ausnahme desjeni  gen mit dem höchsten Grenzwert, angebotenen Ana  logwerte besteht dabei aus dem zu codierenden     Ampli-          tudenwert    und aus davon abgezogenen Festwerten, die  von den Ergebnissen der Prüfungen in den in der Wir  kungsreihenfolge vorausgehenden     Diskriminatoren     abhängen. Diese Festwerte werden von den vorausge  henden     Diskriminatoren    jeweils nur im Falle eines  positiven Ergebnisses der in ihnen durchgeführten Prü  fungen ausgegeben. Diese Festwerte weisen jeweils  einen Betrag von der Grösse des dem betreffenden       Diskriminator    zugeordneten Grenzwertes auf, also z. B.

    den Betrag     A.",/21,    wenn es sich um den     Diskrimina-          tor        Dl,    den Betrag     A","./22,    wenn es sich um den     Dis-          kriminator        D2    handelt.  



  Bei Verfahren und Schaltungsanordnungen des  soeben bezeichneten Typs benötigt jeder     Diskriminator     die Ergebnisse der in den     vorangegangenen        Diskrimi-          natoren    durchgeführten Prüfungen. Er muss also war  ten, bis diese Ergebnisse vorliegen. Hieraus ergibt sich  bei den bekannten Verfahren ein erheblicher Zeitauf  wand bei der Codierung.  



  Es     ist        .eine    Aufgabe der     vorliegenden        Erfindung,    ein  Verfahren zum Umsetzen von     Amplitudenwerten    zu  schaffen, das trotz der erwähnten Abhängigkeit der         Diskriminatoren    untereinander wesentlich schneller  arbeitet als die bekannten Verfahren des gleichen  Typs.  



  Diese Aufgabe wird     erfindungsgemäss    dadurch ge  löst, dass die     Diskriminatoren    mit den Analogwerten  nur solange     beaufschlagt    werden, wie der einzelne Dis  kriminator     zur    Prüfung     eines        Analogwertes        benötigt     und ihnen anschliessend sogleich der nächste Analog  wert zugeführt wird, derart, dass die     Diskriminatoren     zur gleichen Zeit an der Codierung so vieler verschie  dener     Amplitudenwerte    arbeiten können, wie     Diskrimi-          natoren    vorgesehen sind.  



  Dadurch wird in vorteilhafter Weise erreicht, bei n  Binärstellen     n-mal    schneller codieren zu     könen    als es  bisher mit Verfahren des genannten Typs möglich war.  



  Der Erfindung liegt die weitere Aufgabe zugrunde,  eine Schaltungsanordnung anzugeben, die in der Lage  ist, das erfindungsgemässe Verfahren vorteilhaft durch  zuführen.  



  Gemäss einer weiteren Ausbildung der Erfindung  umfasst eine solche Schaltungsanordnung Laufzeitan  ordnungen enthaltende Mittel, welche eine oder meh  rere Komponenten eines zu bildenden Analogwertes  solange verzögern, bis auch der oder die später entste  henden übrigen Komponenten desselben Analogwertes  verfügbar sind und dass dem     Diskriminator,    in dem  der betreffende Analogwert geprüft werden soll, dieser  in solchem zeitlichem Abstand zugeführt wird,     dass    der       Diskriminator    von dem vorhergehend verarbeiteten  Analogwert nicht mehr     beaufschlagt    ist.  



  Es ist in den meisten Fällen zweckmässig, wenn die  die Laufzeitanordnungen enthaltenden Mittel gleichzei  tig so     ausgebildet        sind,    dass die nacheinander     entste,          henden    zu ein und demselben umzusetzenden     Amplitu-          denwert    gehörenden binären Ziffernwerte auf dem  Wege von den n verschiedenen     Diskriminatoren    zu den  entsprechenden n Binärausgängen derart unterschied  lich verzögert werden, dass sie an letzteren gleichzeitig  erscheinen.

        In     einer    ersten     vorteilhaften        Ausführungsform    der  erfindungsgemässen Schaltungsanordnung ist eine erste  Laufzeitanordnung vorgesehen, die den     Diskriminato-          ren    die zu codierenden     Amplitudenwerte    nacheinander       zuführt,    ferner eine zweite     Laufzeitanordnung,

      die von  den     Diskriminatoren    mit den binären     Ziffernwerten     gespeist wird und einerseits die Zuführung der von  dem umzusetzenden     Amplitudenwert    jeweils abzuzie  henden     Festwerte        steuert    sowie andererseits die binä  ren Ziffernwerte den Binärausgängen     zuführt.     



  Vorzugsweise besteht die erste Laufzeitanordnung  aus einer Laufzeitleitung mit     äquidistanten        Anzapfun-          gen    und die zweite Laufzeitanordnung aus n Schiebere  gistern     unterschiedlicher        Stufenzahl.    Die     Leitungen    zu  den     Diskriminatoren    zur Zuführung der     Festwerte    sind  fest verdrahtet und werden von den Schieberegistern       derart    zeitrichtig angesteuert, dass sie die betreffenden       Diskriminatoren    gleichzeitig mit den     zugeordneten,

       über die Laufzeitleitung zugeführten     Amplitudenwerten          beaufschlagen.     



  In einer anderen vorteilhaften Ausführungsform  der erfindungsgemässen Schaltungsanordnung bilden  die die Laufzeitanordnungen enthaltenden Mittel un  mittelbar hinter jedem     Diskriminator    eine Differenz  schaltung, durch die von dem in diesem     Diskriminator          geprüften        Analogwert    der aus der     Prüfung    etwa her  vorgegangene     Festwert    abgezogen und die so entstan  dene Differenz dem nächsten     Diskriminator        zugeführt     wird, und in der eine Laufzeitleitung vorgesehen ist,  die den Analogwert jeweils solange verzögert, bis auch  der zur Bildung der Differenz benötigte Festwert zur  Verfügung steht.  



  Es ist besonders vorteilhaft, wenn jeder     Diskrimi-          nator    als     amplitudenempfindliches    Element eine Tun  neldiode enthält, welcher ein dem jeweils zu prüfenden       Analogwert    entsprechender Strom aufgeprägt wird. Die  Spannung springt an einer Tunneldiode von einem  relativ niedrigen Wert auf einen wesentlich grösseren       Wert,    sobald der der Tunneldiode aufgeprägte Strom  den     Sprungwert,    nämlich den     Maximumstromwert    der  Kennlinie, überschreitet. Der     Maximumstromwert    der  Kennlinie, also der     Sprungwert,        kann    z.

   B. durch ge  eignete     Vorströme    beliebig verschoben werden, so dass  er sich für jeden     Diskrimmator    auf den richtigen Wert,  d. h. auf die Hälfte des in diesem möglichen analogen       Grösstwertes    einstellen lässt.  



  Bei     Verwendung    von     Tunneldioden    werden die       Diskriminatoren    besonders einfach und schnell.     Aus-          serdem    haben sie dann einen geringen Leistungsbedarf.  



  Bei der     Verwendung    von     Tunneldioden    ist es  zweckmässig, für jede Tunneldiode einen Verstärker  vorzusehen, dessen Eingangsklemmen der Tunneldiode  parallel liegen.  



  Weitere Einzelheiten gehen aus der folgenden Be  schreibung von Ausführungsbeispielen der Erfindung  hervor, die     in    der     anliegenden        Zeichnung        dargestellt     sind.

   In der Zeichnung bedeuten:         Fig.    1: das     Prinzipschaltbild    einer in     Fig.2    näher  dargestellten Ausführungsform einer     erfindungsgemäs-          sen    Schaltungsanordnung zur Durchführung des Ver  fahrens nach der Erfindung;       Fig.2:    eine Ausführungsform einer Schaltungsan  ordnung nach der Erfindung;       Fig.    3: eine weitere Ausführungsform einer Schal  tungsanordnung nach der Erfindung.

      In     Fig.    1 ist ein     Schaltungsprinzip        dargestellt,    das  geeignet ist, die in Form von     PAM-Signalen    angebote  nen     Amplitudenwerte    in einen vierstelligen     Binärcode          umzusetzen.    Entsprechend sind vier     Diskriminatoren     vorgesehen, die mit     Dl,        D2,        D3    und     D4    bezeichnet  sind.

   Es ist angenommen, dass die Prüfung der den       Diskriminatoren    angebotenen     Amplitudenwerte        jeweils     eine Zeit r in Anspruch . nimmt. Dies ist     in        Fig.    1  dadurch     symbolisiert,    dass in Reihe zu dem jeweiligen       Diskriminator    eine in unterbrochener Linie dargestellte       Laufzeitleitung        mit    einer Verzögerung z angegeben  ist.  



  Der     Eingang    E, an dem die     PAM-Signale    erschei  nen, ist mit dem ersten     Diskriminator        Dl    unmittelbar,  mit dem zweiten über eine Laufzeitleitung mit der  Zeitverzögerung z, mit dem dritten über eine Lauf  zeitleitung mit der Zeitverzögerung 2z und     schliess-          lich    mit dem vierten     Diskriminator    über eine Laufzeit  leitung mit der Zeitverzögerung 3z verbunden.

   Zwi  schen dem     Diskriminätor        D1    und dem Binärausgang  mit dem Stellenwert 23 liegen     hintereinander    drei  Laufzeitleitungen, jeweils mit der Laufzeit z; zwi  schen dem     Diskriminator        D2    und dem Binärausgang  mit dem Stellenwert 22 befinden sich zwei solcher  Laufzeitleitungen, zwischen     D3    und dem Binärausgang  21 eine und zwischen     D4    und dem Binärausgang     2 ,     keine mehr. Jeweils an der Verbindungsstelle zwischen  zwei Laufzeitleitungen zweigen Leitungen ab, die zu  den einzelnen     Diskriminatoren    führen. Dadurch ge  langt z.

   B. der binäre     Wert,    den der     Diskriminator        Dl     als Ergebnis der in ihm     durchgeführten    Prüfung nach  Ablauf der Zeit z ausgibt, zunächst unmittelbar an  den     Diskriminator        D2,        dann    über eine Laufzeitleitung  mit der Verzögerung z an den     Diskriminator        D3,     nach einer weiteren Verzögerung um z an den Dis  kriminator     D4    und nach abermaliger Verzögerung  schliesslich an den Ausgang mit dem     Stellenwert    23.  



  Der     Diskriminator        D2    erhält, wie     Fig.    1 deutlich  macht, das Ergebnis der im     Diskriminator        Dl        durchge-          führten    Prüfung gleichzeitig mit dem umzusetzenden       Amplitudenwert,    nämlich beide um die Zeitspanne z  später als dieser     Amplitudenwert    am Eingang E er  schienen war.

   Diese Gleichzeitigkeit ist erforderlich,  damit aus beiden Komponenten der nächste     Analog-          wert    gebildet werden     kann,    der im     Diskriminator        D2     geprüft werden soll. Dazu wird, falls das von     Dl    gelie  ferte Ergebnis     eine    binäre Eins ist, von dem umzuset  zenden     Amplitudenwert    ein Festwert von der halben  Grösse des in     Dl    möglichen     Grösstwertes,    nämlich       A",.,/2,    abgezogen.

   Indem dies     geschieht,        beginnt     gleichzeitig die Prüfung des so entstandenen Analog  wertes in dem     Diskriminator        D2.     



  Das     Ergebnis    der in dem     Diskriminator        D2    durchge  führten Prüfung erscheint nach Ablauf wiederum einer  Zeitspanne z     am    Ausgang dieses     Diskriminators.    Es  entspricht entweder einer binären Eins oder einer binä  ren Null und gelangt einerseits unmittelbar an den     Dis-          kriminator        D3,    andererseits über eine Laufzeitleitung  mit der Zeitverzögerung z an den     Diskriminator        D4     und an jenen Ausgang des     Codierers,

      der die binäre  Stelle     finit    dem     Stellenwert    22 darstellt.  



  Zur gleichen Zeit, zu der der     Diskriminator        D3    das  Ergebnis des     Diskriminators        D2,    ferner auch das Er  gebnis des     Diskriminators        Dl    erhält, gelangt an ihn,  vom Eingang E her; über die     erwähnte        Laufzeitleitung     mit der Verzögerung 2z auch der     umzusetzende          Amplitudenwert,    Von diesem werden die den Ergebnis-      sen der     Diskriminatoren    Dl und D2     entsprechenden          Festwerte    zunächst abgezogen.

   Dies ist in     Fig.    1 wieder  um nicht im     einzelnen    dargestellt. Nacherfolgter Sub  traktion beginnt sofort die     Prüfung    des neuen Analog  wertes im     Diskriminator    D3.  



  Der beschriebene Vorgang setzt sich     fort,    bis alle       Diskriminatoren    im Zusammenhang mit dem ins Auge  gefassten     Amplitudenwert    wirksam geworden sind und  ihre Ergebnisse an den Ausgang des     Codierers    geliefert  haben. Das wesentliche der Erfindung besteht nun  darin, dass sich jeder     Diskriminator    bereits mit dem  nächsten umzusetzenden     Amplitudenwert    befassen  kann, sobald er die Verarbeitung des vorhergehenden  nach einer Zeitspanne x abgeschlossen hat.  



  Eine Folge von     Amplitudenwerten    sei z. B. mit     Al,          A2,        A3    und     A4    bezeichnet. Dann arbeitet der     Diskri-          minator        D3    bereits an der Umsetzung des Amplituden  wertes     A2,

      während der     Diskriminator        D4    noch mit  dem     AmpIitudenwert        A1    beschäftigt     ist.        Gleichzeitig     arbeitet der     Diskriminator        Dz    bereits an der Umset  zung des     Amplitudenwertes        A3    und der     Diskriminator          Dl    an der Umsetzung des     Amplitudenwertes    A4. Es  kommt also, wie man sieht, zu keinerlei Totzeiten,  d. h. jeder     Diskriminator    ist ohne nennenswerte Pause  beschäftigt.  



  Eine besonders vorteilhafte Ausführungsform des  in     Fig.    1 dargestellten Prinzips wird anhand der     Fig.    2  erläutert. Es ist ein Beispiel mit lediglich drei Binär  stellen.  



  Das am Eingang F anstehende kontinuierliche  Signal wird über das Gatter     G,    und mit Hilfe der vom  Taktgenerator T gelieferten Impulsfolge in ein     PAM-          Signal    umgewandelt und erscheint als solches am Ein  gang einer mit     äquidistanten        Anzapfungen    versehenen  Laufzeitleitung L. Diese ist an ihrem Ende durch ihren       Wellenwiderstand    Z     abgeschlossen,    damit es nicht zu  störenden     Reflexionen    kommt.

   Die     Anzapfungen    der       Laufzeitleitungen    L führen zu     Impedanzwandlern        Il,          I2    und     I3,    die aus den angelieferten Spannungsimpul  sen Stromimpulse machen. Die Stromimpulse werden  den     Diskriminatoren        Dl,        D2    und     D3    aufgeprägt, die  im dargestellten vorteilhaften Ausführungsbeispiel im  wesentlichen aus Tunneldioden bestehen.  



  Hat der der Tunneldiode aufgeprägte Stromimpuls  eine Amplitude, die grösser ist als ihr Sprungwert, also       grösser    als     A."/2    bei     D"    als     AmaJ4    bei     D2    bzw. als       Ama,/8    bei     D3,    so     vergrössert    sich bekanntlich die an  der Tunneldiode liegende Spannung sprunghaft.  Kommt es zu einem solchen Sprung, so bedeutet das  im vorliegenden Fall eine binäre Eins.

   Sie wird - je  nachdem, ob es sich um D"     D2    oder     D3    handelt   über einen der Verstärker     V"        V2    oder     V3,    deren Ein  gänge der zugehörigen Tunneldiode parallel liegen, in  das zugeordnete der drei vorgesehenen Schieberegister       S"        S2    oder     S3    eingespeist.  



       Das    Schieberegister S" das von dem     Diskriminator     D, gespeist wird, besitzt 3 Stufen, nämlich die Stufen  11, 12 und 13. Das     Schieberegister        S2,    das von dem     Dis-          kriminator        D2    gespeist wird, besitzt 2 Stufen, die mit  22 und 23 bezeichnet sind. Schliesslich besteht das  Schieberegister     S3,    das von dem     Diskriminator        D3    her  angesteuert wird, lediglich aus einer Stufe mit der  Nummer 33.

   Ihre Schiebeimpulse erhalten sämtliche  Schieberegister von dem selben Taktgenerator T, der  auch die Zuführung der     PAM-Impulse    zu der Laufzeit  leitung L steuert. Die Ausgänge der Schieberegister bil  den gleichzeitig die Ausgänge der ganzen Schaltungsan-         ordnung.    Jeder Registerausgang entspricht einer Stelle  des Binärcodes.  



  Den Tunneldioden     D"        D.    und     D3    werden nicht  nur die umzusetzenden     Amplitudenwerte    zugeführt,       sondern    mit negativem Vorzeichen gegebenenfalls auch       Festwerte,    die durch die Widerstände R, und     R,    sowie  durch eine gemeinsame Spannungsquelle B in ihrer  Grösse vorbestimmt sind. Die entsprechenden Ströme  überlagern sich in den Tunneldioden, so dass es zu der  gewünschten Differenzbildung kommt.  



  Ob die Festwerte tatsächlich zugeführt werden oder  nicht, wird durch die     Schieberegisterstufen    der Schiebe  register     S,    und     S2    über Gatter     G21    bzw.     G31    und       G32    gesteuert.

   Dazu ist die     Schieberegisterstufe    12 mit  dem     einen        Eingang    des Gatters     G21,        dien        Stufe    13 mit  dem entsprechenden Eingang des Gatters     G31    und die       Schieberegisterstufe    23 mit dem entsprechenden Ein  gang des Gatters     G32    verbunden. Die notwendige  Energie wird von der     Gleichspannungsquelle    B gelie  fert, die an die jeweils anderen Eingänge dieser Gatter  angeschlossen ist.  



  Die Wirkungsweise der Schaltungsanordnung nach  der     Fig.    2 ist folgende:  Ein     Amplitudenwert    A, gelange an den Eingang E  der Laufzeitleitung L. Durch den     Impedanzwandler    I,  wird er daraufhin sofort in einen entsprechenden  Stromwert verwandelt, der der Tunneldiode D, aufge  prägt wird. Er sei     grösser    als die     Hälfte    des möglichen       Grösstwertes,    d. h.     grösser    als     Am../2.    Daher springt  die Tunneldiode von einer     vernachlässigbar    kleinen  Spannung auf eine wesentlich höhere Spannung.

   Dieser  Spannungssprung wird in dem Verstärker V, verstärkt  und führt dazu, dass in die erste Stufe 11 des Schiebe  registers S, eine binäre Eins eingeschrieben wird.  



  Der Vorgang, soweit bisher beschrieben, hat  nahezu die Zeit     z    in Anspruch genommen. Nach die  ser Zeit kommt für die Schieberegister der nächste  Schiebeimpuls. Er verschiebt die in die Schieberegister  stufe 11 gerade eingeschriebene binäre Eins in die       Schieberegisterstufe    12. Damit wird das Gatter     G2,     geöffnet, so     dass    ein durch den Widerstand R,     und    die  Spannungsquelle B vorbestimmter Stromwert (Fest  wert) in die Tunneldiode     D2    eingeprägt wird.

   Diese  Tunneldiode erhält zur gleichen Zeit über den     Impe-          danzwandler   <B><U>1.</U></B> den umzusetzenden     Amplitudenwert,     nachdem dieser das zwischen den ersten beiden     Anzap-          fungen    gelegene Stück der Laufzeitleitung mit der Ver  zögerung z durchlaufen hat. Da die Richtungen der  Ströme des umzusetzenden     Amplitudenwertes    und des  aufgeprägten Festwertes einander entgegengesetzt sind,  wird in der Tunneldiode nur die Differenz wirksam.

    Der .durch die Differenzbildung entstandene Analog  strom sei kleiner als der     Sprungwert    der Tunneldiode       D..    Entsprechend kann diese nicht springen, und in  die erste Stufe 22 des Schieberegisters     S2    wird eine  binäre Null eingeschrieben.  



  Nachdem wiederum insgesamt die Zeit z verstri  chen ist, kommt der nächste Schiebeimpuls. Die in  den Schieberegistern S, und     S2    befindlichen Informa  tionen rücken damit um eine Stufe weiter und sind  dann in der Lage, die Gatter     G3,    und     G32    zu steuern.

    Entsprechend den getroffenen Annahmen wird das  Gatter G3, geöffnet, weil die ihm zugeordnete Schie  s     beregisterstufe    eine binäre Eins enthält, das Gatter       G32        bleibt        jedoch        geschlossen,    da die ihm     entspre-          chende        Schieberegisterstufe    eine- binäre Null aufweist.

        Es     kommt        wiederum    zur Bildung eines festen  Stromwertes     aufgrund    der Spannungsquelle B und des       Widerstandes        R2,    welcher der     Tunneldiode        D,    aufge  prägt wird. Zu dieser Tunneldiode ist inzwischen auch  der umzusetzende     Amplitudenwert    gelangt, nachdem er  ein weiteres Stück der Laufzeitleitung L wiederum mit  der Zeitverzögerung r durchlaufen hat.  



  Die Vorgänge brauchen nun im einzelnen nicht  weiter verfolgt zu werden. Es ist jedoch darauf hinzu  weisen, dass,     während    die     Tunneldiode        D3    noch mit  der     Prüfung    eines auf den     Amplitudenwert    A, zurück  gehenden     Analogwertes    beschäftigt ist, durch die Tun  neldiode     D2    bereits ein auf den     Amplitudenwert        A2          zurückgehender    Analogwert und durch die Tunnel  diode D, sogar schon der     Amplitudenwert        A3,    geprüft  wird.

   Die Ergebnisse dieser     Prüfungen    werden auf die  gleiche Weise, wie es oben für den     Amplitudenwert    A,  beschrieben wurde, in die inzwischen leer gewordenen  ersten Stufen der Schieberegister eingeschrieben.  



       Fig.3    zeigt eine andere vorteilhafte Ausführungs  form der Erfindung. Die Spannungsimpulse, die am  Eingang E der Schaltungsanordnung erscheinen, wer  den in dem     Impedanzwandler    1,     in    entsprechende  Stromimpulse umgewandelt, deren Amplituden zwi  schen Null und     A."$    liegen können.

   Die Stromimpulse  werden einem Stromkreis aufgeprägt, der aus der Rei  henschaltung der Tunneldiode     Dl    mit einem Wider  stand Z, besteht.     Parallel    zu der     Tunneldiode    liegen  die Eingangsklemmen eines besonderen Verstärkers  V" der, wenn die Tunneldiode     gesprungen    ist, einen       Festwert    vom halben Betrag des möglichen     Grösstwer-          tes    abgibt und an die Klemmen eines Widerstandes     Z2'     anlegt.

   Dieser Widerstand erhält ausserdem den ur  sprünglichen     Amplitudenwert,    der als Spannungsabfall  an dem Widerstand Z, entsteht und dem Widerstand       Z2    über eine Laufzeitleitung mit der Zeitverzögerung     a          zugeführt        wird.    Die     Verzögerung    x der Laufzeit  leitung ist so bemessen, dass der von dem Verstärker  V, gelieferte Impuls und der von dem Widerstand Z,  her übertragene Impuls an dem Widerstand     Z2'    gleich  zeitig     eintreffen.    Bei richtiger Wahl der Vorzeichen  kommt es dabei an dem Widerstand     Zj    zu der er  wünschten Differenzbildung, es sei denn,

   die Tunnel  diode     Dl    sei nicht     gesprungen,    so dass der Verstärker       V1    keinen Impuls abgegeben hat. In jedem Falle wird  der an Z. auftretende Spannungsimpuls in dem     Impe-          danzwandler        I2    des in gleicher Art aufgebauten näch  sten     Diskriminators        D2    in einen Stromimpuls umge  wandelt und einer     erneuten    Prüfung in dessen Tunnel  diode unterzogen, die genau so abläuft wie mit Bezug  auf den     Diskriminator    D, beschrieben wurde.  



       Während    die erwähnte Prüfung im     Diskriminator          D2        abläuft,    ist der     Diskriminator    D,     bereits    wieder  mit der     Prüfung    des nächsten     Amplitudenwertes    be  schäftigt, sofern dieser dem Eingang E genügend  schnell, d. h. nach Ablauf der Zeit     a    zugeführt wor  den ist.  



  Die Ergebnisse     der        in    den     Diskriminatoren        Dl,        D2     und     D,    durchgeführten Prüfungen werden von den  Ausgängen der Verstärker nicht nur dem jeweils näch  sten     Diskriminator,    sondern zur Bildung der Binärstel  len auch den Binärausgängen zugeführt.

   Dies geschieht  über Laufzeitleitungen mit     Verzögerung    2z zwischen  V, und dem Binärausgang mit dem Stellenwert 22, mit  der     Zeitverzögerung    z zwischen     V2    und dem Aus  gang mit dem Stellenwert 21 sowie der Verzögerung  Null     zwischen        V3    und dem     Ausgang    mit dem Stellen-    wert 2. Auf diese Weise erscheinen die Ergebnisse aller  3     Prüfungen,,    d, h. die zu ein und demselben     Amplitu-          denwert    gehörenden binären     Ziffern    an den Binäraus  gängen gleichzeitig, so dass sie dort parallel abgenom  men werden können.

Claims (1)

  1. PATENTANSPRÜCHE 1. Verfahren zum Umsetzen von nacheinander an fallenden Amplitudenwerten, die zwischen den Gren zen Null und Am". liegen können, in einen n-stelligen Binärcode, unter Verwendung von n Amplitudendiskri- minatoren (D,, D2 usw.
    bis D"), die jeden ihnen angebotenen Analogwert daraufhin prüfen, ob er grös- ser ist als ein Grenzwert, welcher Grenzwert, ausge hend von A../2 für den Amplitudendiskriminator mit dem höchsten Grenzwert, für jeden folgenden Diskri- minator um die Hälfte vermindert ist, und die bei posi tivem Ergebnis dieser Prüfung eine binäre Eins, bei negativem eine binäre Null ausgeben, bei dem die jedem Diskriminator,
    mit Ausnahme desjenigen mit dem höchsten Grenzwert, angebotenen Analogwerte aus verschiedenen Komponenten bestehen, nämlich dem zu codierenden Amplitudenwert selbst und davon abgezogenen Festwerten, die von den vorausgehenden Diskriminatoren im Falle eines positiven Ergebnisses der in ihnen durchgeführten Prüfung ausgegeben wer den und jeweils einen Betrag von der Grösse des dem betreffenden Diskriminator zugeordneten Grenzwertes aufweisen, dadurch gekennzeichnet,
    dass die Diskrimi- natoren mit den Analogwerten nur solange beauf- schlagt werden, wie der einzelne Diskriminator zur Prüfung eines Analogwertes benötigt, und ihnen an schliessend sogleich der nächste Analogwert zugeführt wird, derart, dass die Diskriminatoren zur gleichen Zeit an der Codierung so vieler verschiedener Amplitu- denwerte arbeiten können,
    wie Diskriminatoren vorge sehen sind. II. Schaltungsanordnung zur Durchführung des Verfahrens nach Patentanspruch I, gekennzeichnet durch Laufzeitanordnungen enthaltende Mittel, welche eine oder mehrere Komponenten eines zu bildenden Analogwertes solange verzögern, bis auch der oder die später entstehenden übrigen Komponenten desselben Analogwertes verfügbar sind und dass dem Diskrimi- nator, in dem der betreffende Analogwert geprüft wer den soll, dieser in solchem zeitlichem Abstand zuge führt wird,
    dass der Diskriminator von dem vorherge hend verarbeiteten Analogwert nicht mehr beaufschlagt ist. UNTERANSPRÜCHE 1. Schaltungsanordnung nach Patentanspruch II, dadurch gekennzeichnet, dass die die Laufzeitanord nungen enthaltenden Mittel gleichzeitig so ausgebildet sind, dass die nacheinander entstehenden, zu ein- und demselben umzusetzenden Amplitudenwert gehörenden binären Ziffernwerte auf dem Wege von den n ver schiedenen Diskriminatoren zu den entsprechenden n Binärausgängen derart unterschiedlich verzögert wer den, dass sie an letzteren gleichzeitig erscheinen.
    2. Schaltungsanordnung nach Patentanspruch Il oder Unteranspruch 1, dadurch gekennzeichnet, dass eine erste Laufzeitanordnung vorgesehen ist, die den Diskriminatoren die zu codierenden Amplitudenwerte nacheinander zuführt, und eine zweite Laufzeitanord nung, die von den Diskriminatoren mit den binären Ziffernwerten gespeist wird und einerseits die Zufüh rung der von dem umzusetzenden Amplitudenwert jeweils abzuziehenden Festwerte steuert sowie anderer seits die binären Ziffernwerte den Binärausgängen zu führt. 3.
    Schaltungsanordnung nach Unteranspruch 2, dadurch gekennzeichnet, dass die erste Laufzeitanord nung aus einer Laufzeitleitung mit äquidistanten An zapfungen und die zweite Laufzeitanordnung aus n Schieberegistern unterschiedlicher Stufenzahl besteht und dass die Leitungen zu den Diskriminatoren zur Zuführung der Festwerte fest verdrahtet sind und von den Schieberegistern derart zeitrichtig angesteuert wer den, dass sie die betreffenden Diskriminatoren gleich zeitig mit den zugeordneten, über die Laufzeitleitung zugeführten Amplitudenwerten beaufschlagen. 4.
    Schaltungsanordnung nach Patentanspruch II oder Unteranspruch 1, dadurch gekennzeichnet, dass die die Laufzeitanordnungen enthaltenden Mittel un mittelbar hinter jedem Diskriminator eine Differenz schaltung bilden, durch die von dem in diesem Diskri- minator geprüften Analogwert der aus der Prüfung etwa hervorgegangene Festwert abgezogen und die so entstandene Differenz dem nächsten Diskriminator zugeführt wird und in der eine Laufzeitleitung vorgese- hen ist, die den Analogwert jeweils solange verzögert,
    bis auch der zur Bildung der Differenz benötigte Fest wert zur Verfügung steht. 5. Schaltungsanordnung nach Patentanspruch Il und den Unteransprüchen 1 bis 4, dadurch gekenn zeichnet, dass jeder Diskriminator als amplitudenemp- findliches Element eine Tunneldiode enthält, welcher ein dem jeweils zu prüfenden Analogwert entsprechen der Strom aufgeprägt ist. 6. Schaltungsanordnung nach den Unteransprüchen 2, 3 und 5, dadurch gekennzeichnet, dass parallel zu jeder Tunneldiode der Eingang eines Verstärkers ge schaltet ist, dessen Ausgang die zweite Laufzeitanord nung speist. 7.
    Schaltungsanordnung nach den Unteransprüchen 4 und 5, dadurch gekennzeichnet, dass parallel zu jeder Tunneldiode der Eingang eines Verstärkers ge schaltet ist, dessen Ausgang gegebenenfalls den ent sprechenden Grenzwert als abzuziehenden Festwert lie fert und einerseits parallel zum Ausgang der in der Differenzschaltung vorgesehenen Laufzeitleitung liegt, andererseits am Eingang einer weiteren Laufzeitanord nung, die eine geeignete Verzögerung zwischen dem Diskriminatorausgang und dem betreffenden Binäraus gang bewirkt.
CH1090666A 1966-07-28 1966-07-28 Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode CH468751A (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH1090666A CH468751A (de) 1966-07-28 1966-07-28 Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1090666A CH468751A (de) 1966-07-28 1966-07-28 Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode

Publications (1)

Publication Number Publication Date
CH468751A true CH468751A (de) 1969-02-15

Family

ID=4368062

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1090666A CH468751A (de) 1966-07-28 1966-07-28 Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode

Country Status (1)

Country Link
CH (1) CH468751A (de)

Similar Documents

Publication Publication Date Title
DE2245360A1 (de) Pseudo-zufallszahlengenerator fuer datenverarbeitung
DE1798326A1 (de) Selbstorganisierendes Regelsystem fuer die Regelung einer Anlage mit einer Mehrzahl veraenderlicher Groessen und einer Mehrzahl von Betaetigungsorganen fuer die Verstellung der Anlage
DE2421992C2 (de) Vorrichtung zum Voreinstellen eines elektrischen Impulszählers
DE1474576A1 (de) Fehlerkontrolliereinrichtung
DE1094492B (de) Schaltung zur Umsetzung einer binaer dargestellten Zahl in eine Analogwechselspannung
DE1260530B (de) Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen
DE1100344B (de) Matrixanordnung zum Addieren zweier Ziffern
CH468751A (de) Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binärcode
DE1018657B (de) Mit Impulsgruppen nach der binaeren Zaehlweise arbeitendes Rechengeraet
DE2910543C2 (de) Schaltungsanordnung für die Durchführung von arithmetischen Operationen
DE1232201B (de) Verfahren und Schaltungsanordnung zur Umsetzung von Amplitudenwerten in einen Binaercode
DE1001324C2 (de) Schaltungsanordnung zum Erzeugen mindestens eines Impulses zu einer durch einen Ausgangsimpuls festgelegten Zeit
DE2424930B2 (de) Anordnung zur Analog/Digitalumwandlung
DE1259610B (de) Anordnung zur Durchfuehrung logischer Operationen
DE1925917A1 (de) Binaere Impulsfrequenz-Multiplizierschaltung
DE1296852B (de) Anordnung zur Abgabe von Stellbefehlen in Form von Analoggroessen fuer getrennte Verbraucherkreise
DE1075153B (de) Schaltungsanordnung mit Transfluxor
DE1803607C3 (de) Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl
AT244638B (de) Einrichtung zur Umsetzung kontinuierlich veränderbarer Größen in Serieninformationen
DE2307966C3 (de) Zielsteuerung für eine Förderanlage zum Fördern von Stückgut
DE1524160C (de) Schaltungsanordnung zur überlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen
DE2510862B2 (de) Einrichtung zur Übernahme beliebig modulierter und codierter Impulstelegramme in Fernwirkanlagen für einen programmierten Rechner
DE1424770A1 (de) Datenverarbeitungsschaltung
DE1253323B (de) Mehrstufige Auswahlschaltung fuer die Zwecke der Fernmeldetechnik
DE2056869A1 (de) Verfahren und Vorrichtung zum digitalen Vorwärts- und Rückwärtszählen von aufeinanderfolgenden Impulsen auf elektronisch-elektromechanischem Wege