Treiberanordnung für eine Informationsspeicher- oder Schaltmatrix Die Erfindung bezieht sich auf eine Treiberanord nung für eine Informationsspeicher- oder Schaltmatrix, bei der die Auswahl der Koordinationsleitungen durch Schalter erfolgt.
Es ist bekannt, in Informationsspeicher- oder Spei cherauswahlsystemen die Treiberstufen mit den Schal tern und der Matrix in Reihe zu schalten. Ist dabei der Treiber das erste Glied dieser Reihenschaltung, wird der an den Treiber gelangende Steuerimpuls nicht mit voller Amplitude zwischen Basis und Emitter des im Treiber liegenden Transistors wirksam.
Werden in der Reihen schaltung noch einen Trafoeingang besitzende Schalter verwendet, kann, nicht keinmal die thermiische Stabilität des Treibers gewährleistet werden.
Besteht das Speicher- und Speicherauswahlsystem aus der Reihenschaltung Schalter-Matrix-Schalter-Trei- ber, ist es auch in der genannten Darstellung erforder lich, die Schalter früher als den Treiber einzuschalten. Bei einem Transformator als Schalteingang bilden des sen Primär- und Sekundärspulen eine Störkapazität, die auf das Arbeitspotential des in dem Schalter befindlichen Transistors aufgeladen wird.
Beim Einschalten des Treibers entlädt sich diese Störkapazität. Der dabei entstehende Impuls gelangt an die Basis der in den Schaltern liegenden Transistoren. Diese werden leitfähig und geben ein Störsignal an die ihnen zugeordneten, dabei auch an die nicht ausgewähl ten Leiter ab.
Zweck der Erfindung ist es deshalb, zu verhindern, dass nicht ausgewählte Leiter von einem Strom durch flossen werden.
Der Erfindung liegt die Aufgabe zugrunde, eine thermisch stabile Treiberanordnung für eine Informa tionsspeicher- oder Schaltmatrix zu schaffen, bei der die durch Störkapazitäten erzeugten Störsignale nicht zum Betätigen der Schalter führen.
Erfindungsgemäss wird das dadurch erreicht, dass der Treiber parallel zu den die Zeilen und Spalten aus- wählenden Schaltern ider Informationsspeicher- oder Schaltmatrix angeordnet ist. Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispieles beschrieben. Es zei gen: Fig. 1 eine Informationsspeicher- oder Schaltmatrix mit Schaltern und Treibern, Fig. 2 eine schematische Darstellung bekannter Trei beranordnungen, Fig. 3 eine schematische Darstellung des Erfindungs gegenstandes nach Fig. 1.
Die Informationsspeicher- oder Schaltmatrix 1 be steht aus den Spaltenleitungen 2; 3 mit den Schaltern 4; 5 und 6; 7 und den Zeilenleitungen 8; 9 und 10; 11. Von diesen sind die Zeilenleitungen 8; 9 über die Dioden 12; 13 zur Zeile 20 und über die Dioden 14; 15 zur Zeile 21 verbunden worden, während die Zeilenleitungen 10; 11 über die Dioden 16; 17 die Zeile 22 und über die Dioden 18; 19 die Zeile 23 bilden. Die Zeilenleitungen 8; 9 werden über die Schalter 24; 25 und die Zeilen leitungen 10; 11 über die Schalter 26; 27 ausgewählt. Die Schalter 4 bis 7 und 24 bis 27 bestehen jeweils aus einem Transistor 28 bis 35, die je einen Transformator 36 bis 43 im Eingangskreis besitzen.
Die Primärspulen der Transformatoren 36 bis 43 sind einerseits mit der Quelle 44 für ein Eingangssignal, zum anderen mit der Masse 45 verbunden. Die Infor mationsspeicher- oder Schaltmatrix 1 ist ebenso an die Masse 45 wie auch an ein Potential -UB angeschlossen. Der Informationsspeicher- oder Schaltmatrix 1 ist ein Treiber 46 parallel geschaltet, der den durch die Schal ter 4 bis 7 und 24 bis 27 ausgewählten Speicherkernen 47 bis 62 Halbwähl- oder auch Vollströme zuführt. Der Treiber 46 ist als Negator geschaltet. Durch das Anlegen des Potentials -U1; an die Informationsspeicher- oder Schaltmatrix 1 liegen auch die Kollektoren der Transi storen 28 bis 35 und damit die Schalter 4 bis 7 und 24 bis 27 an dem Potential -Ur an.
Da es zum sicheren Betrieb einer jeden Informationsspeicher- oder Schalt matrix erforderlich ist, die Schalter 4 bis 7 und 24 bis 27 vor dem Treiber 46 einzuschalten, liegt an der Pri märwicklung der Transformatoren 36 bis 42 das Poten- tial der Quelle 44, so dass ein Strom zur Masse 45 flies sen kann. Infolge des an den Schaltern 4 bis 7 und 24 bis 27 anliegenden Potentials -UB werden die Transi storen 28 bis 35 leitend und die sich zwischen den Pri mär- und Sekundärwicklungen der Transformatoren 36 bis 42 ausbildende Eigen- oder Störkapazität 63 bis 70 auf -Up aufgeladen.
Bei der bisher üblichen Reihen schaltung Treiber 71, Schalter 72, Informationsspeicher- oder Schaltmatrix und Schalter 73 (Fig. 2) konnte sich beim Einschalten des Treibers 71 die Eigen- oder Stör kapazität 63 bis 70 über den Treiber 71 entladen und führte oft zu einem Betätigen der Schalter 4 bis 7; 24 bis 27 von selbst.
Diese Entladeströme verursachten auch in den nicht ausgewählten Zeilen 20 bis 23 oder Spalten 2; 3 Stör- Signale. Ist dagegen der Treiber 46 (Fig. 1 und 3) der Informationsspeicher- oder Schaltmatrix 1 parallel ge schaltet, können die Eigen- oder Störkapazitäten 63 bis 70 nicht aufgeladen und demzufolge den nicht ausge wählten Zeilen 20 bis 23 oder Spalten 2; 3 auch keine Störsignale zugeführt werden.