CH415866A - Dispositif semi-conducteur et procédé pour sa fabrication - Google Patents

Dispositif semi-conducteur et procédé pour sa fabrication

Info

Publication number
CH415866A
CH415866A CH688264A CH688264A CH415866A CH 415866 A CH415866 A CH 415866A CH 688264 A CH688264 A CH 688264A CH 688264 A CH688264 A CH 688264A CH 415866 A CH415866 A CH 415866A
Authority
CH
Switzerland
Prior art keywords
layer
polycrystalline
single crystal
metal electrode
semiconductor
Prior art date
Application number
CH688264A
Other languages
English (en)
Inventor
Grosrey Jean
Original Assignee
Secheron Atel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Secheron Atel filed Critical Secheron Atel
Priority to CH688264A priority Critical patent/CH415866A/fr
Priority to FR46030A priority patent/FR1434060A/fr
Priority to ES0313579A priority patent/ES313579A1/es
Priority to BE664373D priority patent/BE664373A/xx
Priority to NL6506725A priority patent/NL6506725A/xx
Publication of CH415866A publication Critical patent/CH415866A/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description


  Dispositif semi-conducteur et procédé pour sa     fabrication       L'invention comprend un     dispositif    semi-conduc  teur, de     préférence    de puissance, et un procédé pour  sa fabrication. Les dispositifs semi-conducteurs de  puissance     existants    sont     fabriqués    selon les procédés  bien connus en     employant    :des monocristaux de Ger  manium ou de     .Silicium    peu ou fortement     @dotés.    Pour  les redresseurs, on emploie souvent 3 couches     p-i-ri     ou     p-nu-n.     



  Pour former un bon contact avec les électrodes,  on augmente souvent la dotation des couches extérieu  res.     Maismême    pour des couches extrêmement dotées  n+ et p+, le cristal possède toujours un réseau     mono-          cristallin.     



  On     connaît    aujourd'hui trois procédés de dotation  l'alliage, la diffusion et     l'épitaxie.     



  Le     ,procédé    de     @1'all1iage    ale grand avantage de per  mettre de     travailler    avec des températures relative  ment basses, qui ne sont pas nuisibles aux bonnes pro  priétés du monocristal employé. Mais     l'électrode    mé  tallique doit toujours avoir une relativement grande  épaisseur. Elle a en général un     coefficient    de dilata  tion thermique différent de celui du monocristal. Pour  des pièces -de diamètres élevés, par exemple de 10, 20  ou 30 mm, cette différence de dilatation provoque  pour des cycles thermiques sévères d es tensions méca  niques considérables qui peuvent détruire le     mono-          cristal.     



  Pour le procédé de la diffusion thermique, on doit  employer des     températures    considérables, par exemple  1250  C pour le     Silicium    pendant 24 h, ce qui est nui  sible aux bonnes propriétés du     monocristal.    La durée  de vie des porteurs p et n     (life-time)    peut diminuer  énormément et les perturbations intérieures du réseau       cristallin        augmentent.       Pour arriver à une vitesse de dépôt raisonnable  dans le procédé de     Vépitaxie,    on doit également appli  quer des températures     élevées,    par exemple 1200 à  13000 C pour le     Silicium,

      ce     qui    est aussi nuisible aux  bonnes qualités du     monocristal    de base     et    de celui  déposé, notamment à leur durée de vie.  



       L'invention    a pour but de fournir un dispositif  présentant les avantages des     dispositifs        connus    tout en  évitant leurs inconvénients. On cherche à éviter les  températures au-dessus de     1000o    pour le Silicium. La  durée de vie du monocristal de base est donc peu  réduite.

   On peut partir, pour former ce dispositif, d'un  monocristal de base sur lequel on dépose des couches       polycristallnnes    par le     .procédé    d e la     -dissociation        ther-          rnique.    Il existe une température     limite    pour la disso  ciation thermique ; au-dessus, on obtient des     mono-          cristaux    et au-dessous des     polycristaux.    Cette tempé  rature limite est environ de 10000 C pour le Silicium  et plus basse pour le Germanium.

   La vitesse de dépôt  peut être .la même ou même un pou plus grande pour  les     polycristaux    comparés aux     monocristaux    parce  qu'on ne doit plus éviter     péniblement    la formation des  limites de grains. Le procédé devient encore plus avan  tageux si on augmente fortement la dotation des cou  ches     poilycristallines,    même jusqu'à la     dégénération    du  semi-conducteur.  



  Le     dispositif    semi-conducteur que comprend l'in  vention est caractérisé en ce     qu'il    comprend une cou  che semi-conductrice     monocristalline,    une électrode       métallique    et une couche     semi-conductrice        polycris-          talline    située entre les deux.  



  Le dessin annexé représente, à titre d'exemple,  quatre formes d'exécution du dispositif et illustre, éga  lement à titre d'exemple, une mise en     oeuvre    du pro-      cédé que comprend l'invention, ainsi qu'un diagramme  explicatif.  



  La     fig.    1 est 1e diagramme     explicatif.     



  Les     fig.    2 à 5 sont des vues     schématiques    de ces       quatre    formes     d'exécution,    respectivement.  



  La     fig.    6 illustre un stade de cette mise en     oeuvre,     et  les     fig.    7 à 12     illustrent        cette    mise en     aeuvre.     L'expérience a montré qu'on peut     obtenir    de très  bons contacts (c     ohmiques      entre le métal et le     semi-          conducteur    si le monocristal et le     polycristal    possèdent  la même polarité de dotation.

   Si le     monocristal    et le  polycristal sont de polarité opposée, il se     forme    une       jonction    entre des deux. On observe une faible     diffu-          sion        pendant    la     dissociation    thermique du dépôt     dans     le monocristal de base, ce qui est -représenté dans la       fig.    1. Le     monocristal    de base est désigné par 1, le       polycristal    par 2 et le métal de     l'électrode    .par m. La  couche 2 est déposée par dissociation thermique sur  le monocristal 1.

   Pendant ce procédé,     il    intervient une       diffusion    thermique des     doteurs    du polycristal 2 dans  le     monocristal    1, ce qui est ,représenté par la couche  3 ; elle est de faible épaisseur à cause de la tempéra  ture basse appliquée pendant la     dissociation    thermi  que. On voit donc que, par     l@applieation    de tempéra  tures     relativement    basses, on conserve les bonnes qua  lités du     monocristal        de    base.

   D'autre part, la chute  de tension due au passage :du courant     nominal    n'aug  mente -pas du tout si la couche     monocristalline    est     très     fortement dotée. Pendant la     dissociation        thermique,     on     peut    même augmenter     -successivement    ,la dotation  jusqu'à da     dégénération    du     semi-conducteur.     



  Le     dispositif        semi-conducteur    peut avoir une géo  métrie variée. Quatre formes     d'exécution    vont être  décrites en référence aux     fig.    2 à 5.  



  La fg. 2 montre un transistor     p-n-p    ou     urne    double  diode de     Zener.    Sur les deux côtés du     monocristal    n       sont    déposées par     dissociation    thermique deux cou  ches p     +        poilycrstallines        fortement    dotées, qui sont,  d'autre part, en bon     contact        électrique    et thermique  avec deux électrodes     métalliques    m.

   Sur les deux côtés  du     monocristal    n,     i0.    se forme     une    couche par     diffu-          sion        correspondant    à la     couche    3 de la     :fig.    1.     Ces     couches 3 ne sont     plus    représentées dans des     fig.    2 à  5. La couche n du     monocristal    peut     être        fabriquée     par     épitaxie.     



  La     fig.    3     représente    un redresseur     p+-n-n+    de       puissance    à tension élevée. Le     monocristal    n est en  touré de deux couches     polycristallnes    p+ et n+ de  polarités     différentes.    La     jonction    se     forme    entre les  couches p+ et n. Les     lettres    m désignent ici, comme  dans toutes les figures, deux électrodes métalliques.  



  La     fig.    4 montre un redresseur avec deux     couches          monocristallines    p et n et deux couches     polycristailli:-          nes   <I>p+</I> et<I>n+.</I>  



  La     fig.    5 montre un redresseur à quatre couches       p+-n-p-n+,    dont la couche p est pourvue d'une élec  trode de commande G.    Les couches p+ et n+ qui sont en contact avec les       électrodes    m sont     polycristallines.     



  Le procédé qui va être décrit peut s'appliquer  aussi à des     semi-conducteurs    à couches     multiples    et  même aux électrodes de commande pour des redres  seurs     contrôlés,    ou à des     interrupteurs        solides    comme  <B>l</B>e     Tecnétron    ou à des circuits intégrés.  



  La couche     métallique    m peut être déposée par       électrolyse    avec ou sans courant et son épaisseur peut       atteindre        plusieurs    centaines de microns. Mais il est  très avantageux que cette épaisseur soit     très    réduite,  soit de 50 microns, soit même de 5     microns    ou moins.  Les différences des dilatations thermiques entre ces  électrodes et le     cristal    ne sont alors plus     nuisibles.       On peut même déposer plusieurs couches métalli  ques, par exemple du nickel, de l'argent et de l'or.

    Cette succession est spécialement avantageuse, elle  évite la     diffusion    de l'or dans le     Silicium    tout en uti  lisant ses bonnes propriétés pour protéger la pièce  pendant les attaques     chimiques    .de finition et pour  former d es contacts inaltérables. L'argent     sert    de cou  che     intermédiaire.    L'épaisseur totale du dépôt ne de  vra     toutefois    pas dépasser 30 microns.  



  La     fig.    6 montre comment on établit les     contacts     à courant fort et     l'encapsulation    d'un dispositif     semi-          conducteur    4. Celui-ci est entouré de deux     pièces    mé  talliques 5 qui     @se    trouvent à l'intérieur d'une capsule       métallique    7 avec un     isolateur    6. Cette capsule est  étanche au vide. Elle se trouve entre deux corps mé  talliques 8 de forte épaisseur qui portent .des ailettes  'de refroidissement.

   Ces deux corps 8 sont pressés  contre des     parbies    5 et 4 pour     garantir    u n bon contact  électrique et thermique. On évite     ainsi    tous les sou  ,dages et les différents corps peuvent se dilater selon  leur     température.     



  Le     procédé    de fabrication     est    représenté sur les       fig.    7 à 10. Dans la     fig.    7, le monocristal de base 9  de Silicium, d'une résistivité de 50 ohms/cm ou plus  par exemple, est rodé :et attaqué.

   Il possède, par  exemple, une épaisseur de 200 à 300     microns.    Cette       plaquette    en     Silicium    est portée à une température de       9001>    C -sur     uneplaquette    10 en graphite qui fait     office     de     chaufferette    et de     masque    pour     @la    face opposée à  da couche déposée. La plaquette 10 en graphite est       chauffée,    .par exemple, par haute fréquence.

   L'en  semble des plaquettes est enfermé dans une enceinte  balayée par de l'hydrogène ayant une certaine con  centration de vapeur de     trichlorosilane        SiHC13    ou de  SiC14. La     dotatien    n+ est donnée par l'adjonction  dans la vapeur mentionnée d'une     certaine    quantité de  vapeur de trichlorure de phosphore     PCl3.    Selon le       procédé    de da dissociation     thermique,    une     certaine          quantité    d'atomes die Silicium et de Phosphore vien  dra se déposer -sur le     monocristal    9     de    :

  la     fig.    7. A  la température de     900o    C, le dépôt obtenu sera     poly-          cristallin,    parce que, pour un dépôt     monocristallin    de       Silicium,    on doit dépasser la .température limite qui  se trouve :environ à 1000  C. On     arrête    la dissociation      thermique si la     couche    a     atteint        une    épaisseur de 50  à 100 microns. La plaquette est     alors        réattaquée    en  masquant le dépôt avec une cire résistant à l'attaque.

    On élimine ainsi les dépôts qui .auraient pu s'effectuer  entre les plaquettes 9 et 10 ainsi que les dépôts sur les  côtés de la plaquette 9.  



  Si l'on désire une couche p+ sur le côté opposé  du monocristal 9 de la     fig.    7, on reprend alors le  procédé en     ayant    placé le premier dépôt contre la  plaquette 10 en graphite et en remplaçant le     PCl3    par  du     tribromure    de bore     BBr..    afin d'obtenir un dépôt  de     dotation    p+, par exemple d e 50     microns    d'épais  seur. Alors on rode les deux surfaces pour     parfaire     la géométrie désirée.

   Puis on procède à un dépôt de  nickel, d'argent et d'or par électrolyse avec     -ou    sans       courant    d'une épaisseur de 3 microns, par exemple,  ou plus pour assurer un bon contact électrique et  thermique avec les pièces     métalliques    5 de la     fig.    6.  Comme mentionné, le tout sera mis sous une pression       mécanique    assez élevée.  



  On a donc évité des températures supérieures à  10000 C. D'autre part, par le procédé du dépôt élec  trolytique, on évite toutes sortes de soudages et ainsi  les tensions     mécaniques    internes. Le métal m de l'élec  trode peut ainsi avoir une épaisseur de quelques mi  crons,     ce    qui est admissible selon ,les essais. Pour  encore améliorer le contact entre le dépôt électrolyti  que et     la,    pièce 5 de     la        fig.    7, on peut     appliquer    tous  les moyens bien connus; par exemple on peut entre  poser un mince     film    d'argent.  



  Le grand avantage du     dispositif    décrit est qu'on  garde,     d'une        part,    les bonnes     qualités    du     monocristal     de base, surtout la durée de vie des porteurs<I>p et n</I>  et, d'autre part, qu'on évite les tensions mécaniques,  ce qui est rendu possible par les couches     polycristalli-          nes    p+ et n+ fortement dotées. Le     d:!sposi#rif    semi  conducteur peut avoir une forme compliquée.

   Un       iautre    avantage est qu'on obtient des couches     poly-          cristallines    p+ et     n+    d'une épaisseur strictement cons  tante le long de la surface,     ce    qui est essentiel pour  les transistors et les redresseurs contrôlés et qui n'est  pas le cas des dispositifs obtenus par le     procédé    de  l'alliage. Le .dispositif n'est pas limité -au Germanium  et au Silicium, mais il ,peut comprendre d'autres     semi-          conducteurs    et leurs combinaisons.

Claims (1)

  1. REVENDICATION I Dispositif semi-conducteur, caractérisé en ce qu'il comprend une couche semi-conductrice monocristal- line, une électrode métallique et une couche semi conductrice polycristallinesituée entre les deux. SOUS-REVENDICATIONS 1.
    Dispositif selon la revendication, caractérisé en ce que la couche polycristalline possède la même po larité de dotation que da couche monocri.stalline. 2. Dispositif selon la revendication, caractérisé en ce que la couche @polycristallinepossède une polarité de -dotation opposée à celle de la couche monocris- talline. 3. Dispositif selon la revendication, caractérisé en ce que la couche polycristalline est fortement dotée. 4.
    Dispositif selon la revendication, caractérisé en ce que la couche polycristalline est dégénérée. 5. Dispositif selon la revendication, caractérisé en ce qu'il comprend au moins deux couches polycris- tallines. 6. Dispositif selon la revendication, caractérisé en ce que l'épaisseur de l'électrode métallique est infé rieure à 50 microns et, . de préférence, inférieure à 5 microns.
    REVENDICATION II Procédé de fabrication du dispositif semi-conduc teur selon la revendication I, caractérisé en ce qu'on forme la couche polycr:!stalline par dissociation ther mique. SOUS-REVENDICATIONS 7. Procédé selon la revendication II, caractérisé en ce que la température de dissociation thermique est inférieure à la température limite pour la forma tion de monocristaux. 8.
    Procédé selon la revendication II pour fabri quer un dispositif comprenant une couche de Sili cium, caractérisé,en ce que la température de disso ciation est inférieure à 10000 Cet, de préférence, à 900c) C. 9. Procédé selon @la revendication II, caractérisé en ce qu'on forme la couche monocristalline .par épitaxie. 10. Procédé selon la revendication II, caractérisé en ce qu'on forme l'électrode métall4@ue par électro lyse avec ou sans courant. 11.
    Procédé selon la revendication II, caractérisé en ce qu'-on forme l'électrode métallique d'une cou che de nickel, d'argent et d'or. 12. Procédé selon la revendication II, caractérisé en ce qu'on assure le contact électrique entre l'élec trode métallique et un conducteur extérieur d'amenée de courant par pression mécanique.
CH688264A 1964-05-27 1964-05-27 Dispositif semi-conducteur et procédé pour sa fabrication CH415866A (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CH688264A CH415866A (fr) 1964-05-27 1964-05-27 Dispositif semi-conducteur et procédé pour sa fabrication
FR46030A FR1434060A (fr) 1964-05-27 1965-05-21 Dispositif semi-conducteur
ES0313579A ES313579A1 (es) 1964-05-27 1965-05-21 Perfeccionamientos en la fabricacion de dispositivos semi- conductores.
BE664373D BE664373A (fr) 1964-05-27 1965-05-24
NL6506725A NL6506725A (fr) 1964-05-27 1965-05-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH688264A CH415866A (fr) 1964-05-27 1964-05-27 Dispositif semi-conducteur et procédé pour sa fabrication

Publications (1)

Publication Number Publication Date
CH415866A true CH415866A (fr) 1966-06-30

Family

ID=4316535

Family Applications (1)

Application Number Title Priority Date Filing Date
CH688264A CH415866A (fr) 1964-05-27 1964-05-27 Dispositif semi-conducteur et procédé pour sa fabrication

Country Status (5)

Country Link
BE (1) BE664373A (fr)
CH (1) CH415866A (fr)
ES (1) ES313579A1 (fr)
FR (1) FR1434060A (fr)
NL (1) NL6506725A (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2085358A1 (fr) * 1970-04-13 1971-12-24 Comp Generale Electricite

Also Published As

Publication number Publication date
NL6506725A (fr) 1965-11-29
FR1434060A (fr) 1966-04-01
ES313579A1 (es) 1966-01-01
BE664373A (fr) 1965-09-16

Similar Documents

Publication Publication Date Title
US6468884B2 (en) Method of forming silicon-contained crystal thin film
CA1071743A (fr) Detecteur de rayonnement electromagnetique a effet de champ pyroelectrique
US2789068A (en) Evaporation-fused junction semiconductor devices
FR2513016A1 (fr) Transistor v mos haute tension, et son procede de fabrication
FR3051970A1 (fr) Realisation d&#39;une structure de canal formee d&#39;une pluralite de barreaux semi-conducteurs contraints
US4193826A (en) Vapor phase diffusion of aluminum with or without boron
US2855334A (en) Method of preparing semiconducting crystals having symmetrical junctions
FR2837322A1 (fr) DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D&#39;UN TELLE DIODE
US3956023A (en) Process for making a deep power diode by thermal migration of dopant
CH415866A (fr) Dispositif semi-conducteur et procédé pour sa fabrication
JP7024668B2 (ja) Ｓｏｉウェーハ及びその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
KR100469503B1 (ko) 비정질막을결정화하는방법
JP3474406B2 (ja) シリコン製発熱体及びこれを用いた半導体製造装置
KR19990013304A (ko) 비정질 막을 결정화하는 방법
EP1223614B1 (fr) Procédé de fabrication d&#39;un substrat monocristallin, et circuit intégré comportant un tel substrat
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
EP1407486A2 (fr) Transistor et procede de fabrication d&#39;un transistor sur un substrat sige/soi
US6309974B1 (en) Method for eliminating residual oxygen impurities from silicon wafers pulled from a crucible
US3792525A (en) Method of making a semiconductive signal translating device
EP1225637A1 (fr) Circuit intégré comportant un dispositif semiconducteur de type photodiode, et procédé de fabrication
TW550655B (en) SOI substrate, annealing method therefor, semiconductor device having the SOI substrate, and method of manufacturing the same
JP5672786B2 (ja) 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置
JP2820880B2 (ja) 冷却機能付き保持装置