CA1147470A - Dispositif de conversion binaire en particulier pour emetteurs et recepteurs d'informations d'image a reduction de redondance - Google Patents

Abstract

L'invention porte sur un dispositif de conversion binaire de premiers mots binaires respectivement en seconds mots binaires selon une loi de transcodage et ses applications. Le dispositif est caractérisé en ce qu'il comporte un compteur dit compteur principal relié à une horloge dite horloge rapide et susceptible, au cours de l'évolution de son état, de délivrer tous les seconds mots possibles, un circuit de transcodage selon une loi inverse de ladite loi de transcodage définie recevant lesdits seconds mots délivrés successivement par le compteur principal et délivrant successivement les premiers mots respectivement correspondants, un comparateur recevant d'une part un desdits premiers mots à convertir et d'autre part lesdits premiers mots délivrés successivement par ledit circuit de transcodage et détectant leur identité, le second mot appliqué par le compteur principal au circuit de transcodage correspondant audit premier mot à convertir lors d'une détection d'identité entre les mots appliques au comparateur. L'invention est applicable à la transmission de fac-similés.

Description

F '1211 CIT/ALCATEL/T-DEL
8 pl.

~REVET D'INVENTION

DISPOSITIF DE CONVERSION ~INAI~E EN PARTICULIER POUR EMETTEURS ET
RECEPTEUR~ D'INFORMATIONS D'IMAGE A REDUCTION DE REDONDANCE
Invention d'Evelyne ROUX

Société Anonyme dite COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS CIT-ALCATEL

La pré~ente invention porte sur Im dispositif de conversion binaira permettant, en particulier 30n uti:Lisation aisée en codeur et/ou en décodeur. Elle s'applique tout particulièrement à un système émetteur et un ~ystème récepteur ou un système émetteur-récepteur, en particulier de s.ignaux de fac-~imilés, permettant une tr~n~mission des inrormations d'image avec réduction des redondances.
Dans une in~tallation de transmission de ~ac-similé~, il est connu en particulier pour réduire le temps affecté à la transmi3sion, d'utiliser, à l'émission, un codage des informations issue~ de l'analyse d'image en mots de lon~ueur de plage~ : les in~ormations blanches ~ 2.

et noires détectée~ au cour~ de llanalyse ne sont plu9 transmises individuellement, mais on détecte la longueur de chacune des plages blanches et noires rencontrées alternativement le long de chacune deq lignes d'analyqe et on élabore des mots de~inissant la longueur de chacune de ces plages. A la reception, on reconstitus le~ in~ormations à partir des mots de longueur de plage émis. On obtieat par ce codage une première reduction de la durée de transml~sion du contenu d'un document à tra~smettre.
Il est également connu, afin de réduire davantage le temps de trarQmis~ion, d'e~ectuer un tran~codage des mot~ de longueur de plage en d'autre~ mots difPérent3 les uns des autres et de longueur inégale, en adoptant un type particulier de codage dit code de Huffman.
Selon ce mode de codage, aux mot~ de longueur de plage ~e présentant le plu3 fréquemment on fait correspondre des mots de code courts tandi~
que, lnversement, aux mots de longueur de plage plus rares on Pait correspondre des mots de code plus longs. Ce mode de codage a éte amélioré de manière que le~ mots ~elon le code Huffman demeurent de longueur convenable. Ainsi dans un code de Huf~man dit tronqué, aux mots de longueur de plage inférieure à une valeur donnée, par exemple 64, on fait correspondre respectivement des mots de code, tou~our~ distincts les uni des autre~, appelés mot~ de code ter~inaux et traduisant une mesure ~ine de~ plage~ de lon~ueur in~érieure à cette valeur déPinie, tandis qu'à chacun des mot~ de longueur de plage supérieure ou égale à cette valeur, ici 64, on fait correspondre deux mots de code, l'un appelé mot de code de composition traduisant une mesure par tranche~
des longueur~ de plage et l'autre constitué par le mot de code terminal traduisant la longueur restante (inférieure à 64) de la plage ; les mots de code de composition sont aussi distincts entre eux et des . ~
~ 3-mots de code terminaux, il tradui~ent de~ mots de longueur de plage ~gale ou multiple de 64.
En re~ard de nombreux modes de codage, et en particulier en regard des mode3 de codage indiqués ci-avant, les circuits électroniques de codage et les circuits électronlques de décodage permettant l'utilisation de l'un ou l'autre de ces codes sont très onéreux.
Par le brevet ~rançais n 1 547 613 au nom de Xéro~ Corporation, on connalt un circuit de codage et un circuit de décodage correspondant utili3ables tout particulièrement dans les système~ de transmission de ~ac-similés, permettant une rédu~tion du nombre de bits à transmettre donc une réduction du temps a~fecté à la transmission.
Ces circuits utllisent un procédé de codage tenant compte, comme dans la technique de codage de Huffman, des différente~ probabi-lités d'apparition de difPérentes longueurq de trains de bit~ de même niveau.
Cependant, contrairement à la teohnique de codage de Hu~fman dans laquelle aux di~férents trains de bit3 de même nlveau on fait corre~pondre de~ mots codés dont les longueurs re~pectives sont dé~inies selon la probabilité d'apparition de ces trains, c'e~t-à-dire dans laquelle on n'af~ecte pas nécessairemen~ aux trains de bits de plus en plu~ longs des mots codéq de plus en plu~ longq, dan~ le procédé
de codage retenu dan~ ce brevet, les mots codés a~fectés aux différents train~ des bits d'un même niveau deviennent de plus en pluq longs avec des longueurs croissantes de trains. Alors que dans la technique de codage de Huffmann aucune liaison ne permet de déduire, à partir du mot codé af~ecté à un train de bits de longueur dé~inie, le mot codé a~ecté au train de bits de longueur au~mentée d'une unité, ~elon le procédé de codage retenu dans ce brevet le second mot codé se déduit du précédent en utilisant une technique de comptage du bit supplémentaire ~ 4.

ou en utilisant une technique de decalage d'un rang vers le~ poids forts c'e~t-à-dire d'accroissement de format pour certaines con~igurations de motq codés, Le codeur décrit utili3ant ce procédé de codage, détecte dan~ un train entrant à coder le~ bits successi~q qui le compo3e, génere danY un compteur, à commande de décalage de son contenu, les motq codé3 succes~iPs correspondant à ce train de longueur considérée crois3ante avec le~ bits qui le compose, par évolution de l'état du compteur au rythme des bit3 du train et décalage d'un ran~ vers les poids ~ortq du contenu du compteur pour certaines longueurs définies de train.
Le décodeur correspondant décrit destiné à restituer le train de bits à partir d'un mot codé qu'il reçoit e t construit autour du codeur précédent et utilise un comparateur entre mots codés engendrés quccessivement et le mot codé reçu. Dans ce décodeur, la restitution des bits du train dé~ini par le mot codé est e~ectuée au fur et à
mesure du décodage, ~ait progresser par comptage ou par décalage le contenu du compteur du codeur précédent ut,ilisé dans ce decodeur pour engendrer succes~ivement les mots correspondants aux bits restitués de ce train, et prend en compte le~ bits ~uccessifs du mot codé reçu con~ormément avec les longueurs des mots codéq succe~ifs engendres pour détecter, lors de l'identité bit à bit entre le mot codé reçu et l'un des motq codés engendrés, la ~in de ce train de bits alors entierement restitué. Au codage comme au décodage le~ trains de bits étant alternativement formés de bits 1 et 0~ dans le décodeur une bascule changeant d'état à chaque détection d'identité de comparaison définit le nive~u des bits du train à décoder et restituer.
Les réalisations de ce codeur et ce décodeur construit à
partir du codeur répondent notamment à des exigencas de coût. En e~et, g`~;

d~ns le cas prësent, le decodeur comporte les circuits du codeur comp:Letes par des circuits environnants moins im-portants. Cependant les realisations de ce codeur et de ce decodeur restent directement basees sur les liaisons existant entre un mot code -traduisant un train de bits et le mot code traduisant le train ayant un bit supplémentaire.
Lorsque les mots codes affectes ~ des trains de bits de longueur consideree croissan-te ne presentent pas une telle liaison entre eux, le codeur ne genère pas suc-cessivement les mots de code affectes aux trains moindrespour obtenir le mot code recherche. Cette liaison entre mots codes ne peut pas non plus être exploitee dans un dé-codeur utilisant le codeur.
La présente invention a pour but de définir un circuit de conversion (codeur ou décodeur)de mots binaires en d'autres mots binaires permettant, independamment de toute liaison directe entre mots successiEs, l'utilisation du circuit de conversion inverse.
La presente invention a pour objet un dispositi~
de conversion binaire de premiers mots binaires respective-ment en seconds mots binaires selon une loi de transcodage définie comportant: ~
- un en~emble de transcodage selon une loi inverse de la loi de transcodage définie, susceptible de délivrer successivement les premiers mots.
- un compteur, dit compteur principal, ayant une entree reliee à une horloge, dite horloge~rapide, commandant l'evolution de l'etat du compteur susceptible de représenter tous les seconds mots possibles et ayant des sorties reliees a des en~rees de l'ensemble de transcodage;
- un comparateur recevant, d'une part l'un des premiers mots à convert~r et, d'autre part, les premiers mots successivement délivrés par l'ensemble de transcodage et détectant l'identité entre les mots comparés simultanément, le contenu du compteur principal représentant, lors de la '~s détection dlidentité donnée par le comparateur, le second mot qul correspond au pren~ier mo-t ~ convertir.
L'un des deux groupes de mots ormés respecti-vement par les premiers mots e-t les seconds mots sont des mots codés selon un code HUFFMAN tronqué et llautre des deux groupes de mots exprimant en binaire des longueurs de suites de bits de même niveau.
Le dispositiE est caractérise en ce qu'il comporte en outre un circuit auxiliaire de transcodage assurant la conversion de c~aque mot de l'autre desdits groupes expri-mant en binaire la longueur d'une suite, à transformer en mot en code HUFFMAN de l'un desdits groupes, en un mot auxiliaire exprimant la longueur de ce mot en code HUFFMAN
pour activer les seuIes entrées correspondantes d'un cir-cuit recevant ce mot en code HUFFMAN.
La présente invention.a également pour objet un dispositif de conversion fonctionnant en codeur, décodeur ou codeur-décodeur pour Eaire correspondre des mots tradui sant des longueurs de plage d'analyse de document à des mots codés selon un code HUFFMAN tronqué.
Les caractéristiques et avantages de l'invention seront donnes en détail ci-après en regard de la description de modes de réalisation donnés à titre dlexemples et illus-tres dans les dessins ci-annexes. Dans ces dessins:
- la figure 1 illustre un dispositif de conversion binaire selon l'invention, - la figure 2 illustre un codeur et la figure 3 illustre un decodeur realise conformement à l'invention à partir de circuits du codeur de la figure 2, - la fi~ure 4 illustre un decodeur et la figure 5 illustre un codeur realise conformement à l'invention à
partir de circuits du decodeur de la figure 4, - la figure-.~.illustre un mode particulier de realisation de circuits rentrant dans les figures 2 et 5, - les figures 7 et 8 illustrent un codeur-decodeur realise conformement aux figures 2 et 3 ou aux figures 4 et 5.
. ,.~
,. 6 7~

Dans la figure 1, on a illustre sous forme de schema-blocs, un dispositif de conversion selon l'inven~
tion. Des premiers mots binaires a convertir sont appliques sur les entrées 1 du dispositif, les bits de chaque mots étank ici appliqués en parallèle. Des deuxiemes mot~

7.
binalres isqus de la conversion des premiers mot3 selon une loi de tran~codage dé~inie ~eront dslivré~ sur les sorties 2 du dispositif, les bits de chaque mot étant délivrés en parallàle.
Le dispositi~ aomprend un compteur 3, dont l'entrée est reliée à une horloge, ou base de temps, 4 à travers une porte logique ET
5 dont une des entrée3 est reliée à l'horloge 4 et la sortie à l'entrée du compteur 3. L'état du compteur 3, au fur et à mesure du comptage des impulsions d'horloge reçues, e3t donne sur ses sorties en parallèle.
Le dispositif comprend également un circuit de transcodage 6, de type connu, assurant une conversion de mots qui lui sont appliqués en entrée en d'autres mots ~elon une loi de tran~codage inverse de celle définie pour le dispoqitif. Ce circuit de transcodage a se3 entrées reliée3 aux sorties du compteur 3. Le dispositi~ comprend, en outre, un comparateur 7 recevant sur des premières entrées en parallèle les bits des mots délivré~ par le circuit de transcodage 6 et recevant sur des secondes entrées en parallèla les bits du mot à convertir appliqué sur leq entrées 1 du dispositi~. Ce comparateur 7 détecte l'identité des deux mots appliqués sur oes entréss ; il délivr-e sur sa ~ortie un signal qignificati~ de cette identité, ioi de niveau logique 0 en cas de non identité et de niveau 106ique 1 en cas d'identité. La sortie du comparateur 7 est reliée à la deuxième entrée, inversée, de la porte ET
5, elle commande le blocage de la porte 5 et donc des impulsions d'horloge appliquée~ au compteur 3 pour une détection d'identité entre le3 deux mot~ appliqués au comparateur 7. Un registre 8 à entrées en parallèle reliées aux sorties du compteur 3 et à sorties ~n parallèle reliées aux sorties 2 du dispositi~ est mis en état de chargement par le signal de détection d'identité entre les deux mots appliqués au comparateur 7.
Lors d'une détection d'identité, l'état du compteur 3 est chargé dans ~ ~ 8.

le registre 8 gui le delivrera 3ur les sorties 2.
Le circuit de transcodage 6 étant par exemple un codeur de type connu, le dispositif représenté dan~ la figure 1 constitue alors un décodeur. Son ~onctionnement est donné ci-après. Le compteur 3 est choisi de sorte que sa capacité de comptage permette de dé~inir le plus long mot décodé posqible correspondant aux mots à décoder qui peuvent être appliqués sur les entrées 1 du dispositif. Un mot à décoder étant appliqué sur les entrées 1 du dispoqitif, les impulsionq d'horloge appliquées au compteur 3 à travers la porte ET 5 passante, font évoluer son état. Le~ mots délivré3 sucoessivement sur le~ sortie~
du compteur, au ~ur et à me~ure de l'évolution de son état, sont des mots binaire~ dont l'un est le mot décodé qui correspond au mot pré~ent sur les entrées 1 du dispositif. Les mot~ délivrés successivement par le compteur 3 sont appliqués au circuit 6 qui les convertit en mots codés qui sont comparés dans le comparateur 7 au mot présent sur les entrées 1. Lorqque les deux mots appliqués au comparateur sont identiques, le signal de qortie du comparateur bloque la porte ET 5 et met le registre 8 en état de chargement. L'état du compteur reste Pixe, il définit le mot décodé recherohé correspondant au mot sur les entrées 1. Ce mot décodé est chargé dans le registre 8 d'où il sera prélevé pour être émis sur les sortie3 2. A titre d'exemple, le 3ignal de détection d'identité délivré par le comparateur 7 permettra, avec un léger retard par rapport à son apparition,le prélèvement du mot décodé du regiqtre, la remise à zéro du compteur et l'application d'un nouveau mot à décoder sur le entrées 1 du diqpositif. Ces dernières commandes ne sont pas illu~trées dans la figure 1, elles sont données

2 titre d'exemple pour indiquer un fonctionnement conkinu du dispositif.

9~

La dispositif de la figure 1 ~onctionne, de maniere comparable, en codeur lorsque la circuit 6 est un decodeur. Le compteur 3 peut, au cours de l'évolution de son éta~, délivrer tous le~ mots codés possible~ dont l'un détecté après décodage au niveau du comparateur correspond au mot à coder alors présent sur les en~rées 1 du dispositi~.
Dans la fi~ure 2, on a illustré un mode de réalisation d'un codeur rentrant dans un équipement émetteur de signaux de rac-similés.
Cet équipement émetteur comporte essentiellement, outre le codeur, un dispositif d'analyse de document, non représenté, permettant d'élaborer des données bir,aires DA d'analyse au rythme de balayage le long de chaque ligne d'analyse de document~ et un modulateur, non représenté, assurant la tran mission du ~ignal de ~ac~simllés sur une ligne télé-phonique. Les donnée~ i sues de l'analyse DA seront transmises au codeur à travers un ensemble de mémorisation comprenant par exemple une première mémoire non représentée recevant les données DA relatives a une ligno d'analyse, au rythme du balayage le long de la ligne, et une deuxième mémoire, ici 10, contenant de3 donnée~ DA relatives à la ligne d'analyse précédente et déchargée à un rythme HC élaboré
par le codeur. ~anJ cet ensemble de mémorisation ces deux mémoires seront alternativement miseQ en état de chargement et de déchargement.
La mémoire 10 est celle considérée en déchargement. Ainsi le codeur reçoit, au rythme HC, le9 données DA, formaes de séries variables de 0 alternant ~vec des séries variables de 1, correspondant aux plages blanches et noires alternées le long des lignes successives d'analyse du document. Ce codeur élabore, en réponse aux données DA, des données codées DC et délivre au modulateur au rythme du signal dthorloge Hm de ce dernier, en vue de leur émission en ligne, des données D~ consti-~2~ 10.

tuéeq par lea ensembles de donnée~ codées DC correspondant re3pective-ment aux lignes ~ucceqqives d'analy~e séparé~ le~ un~ des autres par un mot prédéterminé appelé mot de synchronisation de ligne.

Le codeur représenté est destiné à assurer le codage des 5 données DA en mots binaires 3elon un code Hu~man tronqué. Il comporte un déteoteur de transition 20 recevant en entrée le~ données DA. Ce détecteur 20 détecte le~ passages du niveau 0 au niveau 1 et du niveau 1 au niveau 0 dans la suite de bits des données DA et donc les changements de plages blanches ou noire~ analysées et délivre en réponse à chaque détection une impulsion brève ? de niveau 1 par exemple. Le détecteur de transition 20 est relié à une bascule 21, dite bascule de couleur,do dont l'état de sortie ~ur sa sortie Q, 0 ou 1, est modifié à chaque détection de tran~ition et est donc significatif de la couleur de la plage définie par les donnée~ DA alor~ reçues par le détecteur.
Un circuit de comptage 22, recevant de~ impul~ions donnant le rythme HC
des données DA appliquées au oodeur, assure le comptage des longueurs de plage (indépendamment de la couleur qu.i est dé~inie par la basoule 21).
Ce circuit de comptage 22 est relié à un osoillateur 23 à travers une porte logique ET 24 oommandée par le ~ignal de sortie d'une basoule 25.
Cette ba~oule 25, dite basoule de blooage, est commandée pour la mise a 0 de sa sortie Q, à travers une porte logique OU 19, d'une part par le détecteur de transition 20, à chaque détection de transition -- et d'autre part par un circuit qui 3era préci~é plu~ loir. ; elle e~t commandée pour la mise à 1 de sa sortie Q par un signal qui sera également précisa ci-après. A partir de l'o~cillateur 23, délivrant un signal d'horloge, par exemple à 5 MHz, la porte ET 24 délivre des impulsions constituant le signal d'horloge du codeur HC qui sont appliquées au circuit ~2. Ce circuit de comptage 22 est de capacité de comptaga choi~ie de 1728 pour une définition d'analyse choi~ie de 1728 points par lignc de balayage ; il définit la longueur des plages successives déflniss par les données DA. Lorsque la plage en cours de mesure e~t terminée, la porte ET 24 est bloquée a partir du détecteur 20 par la bascule de ~locage 25. Les éléments 19 à 25 constituent de~q moyens de conversion des donnée~ DA en mots binaires tradui~ant les longueurs des plage~ ~uccessivas et appelés mots de longueur de plage ; cas mots de longueur de plage ~ont délivrés sur le~ qorties en parallèle du circuit de comptage 22 schémati3ées par un double trait 3urchargé
d'une ~lèche.
Le codeur comporte un ensemble 26 de circuits de logique combinatoire, de préférence de type PLA (progr = able logic array) programmé pour assurer le tran~codage des mots de longueur de plage qu'il reçoit du circuit de comptage 22 en d'autres mots selon un code de Huffman tronqué choi~i. L'ensemble 26 reçoit à travers un circuit d'aiguillage 27 les mot~ de longueur de plage issus du circuit de comptage 22.
Dans l'exemple illustré le circuit de comptage 22 est formé
de deux compteurs : l'un desiené par la re~érence 28 est un compteur par 64, l'autre ré~érencé 29 est un compteur par 27, ceci étant défini ~ en ~onction du nombre de point~ analyséq par ligne de balayage, choisi égal à 1728 et du code ~u~fman tronqué adopté. Le compteur par 64, 28, reçoit le signal d'horloge HC et évolue de 0 à 63, le compteur par 27, 29, est relié à la sortie donnant l'état 0 du compteur 28 et compte donc pour une même plage, les passage3 3uccessifs par zéro du compteur 28. Pour une plage donnee, la longueur mesurée est donnée par le compteur 29 qui indique les multiples de 64 détectés, oe qui est donc une détection des tranches de longueur 64 dans cette plage, et par le compteur 28 qui indique la mesure fine du reste inférieur à 64 pour cette plage.

~ ~7~ 12.

Le circuit d'aiguillage 27, schématisé par un ~imple commutateur, peut être considéré comme un commutateur multiple à autant de voies que de sorties du compteur 28. Ce circuit 27 vient transférer l'état du compteur 28 ~ur des entrées en parallèle de l'ensemble 26, ces entrées étant en nombre correspondant au nombre de 30rties du compteur 28 ou vient transférer l'état du compteur 29 respectivement sur les entrées précédenteQ de plus ~aibles poid3 de l'enQemble 26, les autres entrées n'étant pa~ dan~ ce cas prises en compte.
L'ensemble de circuits de logique combinatoire 26 présente, en outre, une première entrée supplémentaire, dite entrée 'Icouleur''~
connectée à la sortie de la bascule de couleur 21 qui lui fournit l'information de couleur de la plage me~urée à traiter et une seconde entrée supplémentaire pour recevoir, ain~i qu'on le reverra plus loin, une in~ormation 3ur la position du circuit d'aiguillage 27. L'ensemble de circuits de logique combinatoire (PLA) 26 3era par exemple constitué
par de~ circuits tels que celui oommercialisé ~ous la référence 82 5100 de la Société La ~adiotechnique-Compeleo. Tous les clrcuits constituti~s du codeur peuvent être réali~é~ en un 3eu:L circuit intégré ~abriqué
spécialement à cet effet. DanQ ce cas, les circuits de logique combinatoire sont déPini à partir des tables de codage expriméei sous la ~orme canonique de sommes et de produit~ logiques des variables d'entrée.
L'ensemble de circuits 26 est programmé pour erfectuer le transcodage de chacun de~ mots de longueur ~e plage délivré par le circuit 22, ainsi que représenté ci-aprèQ dans le tableau I pour de~ plages détectée blanches et dans le tableau II pour les plages détectées noires.
Le transcodage e~ectué par cet ensemble, donné dans les tableaux I
et II, utilise un code de Huf~man tronqué. Dans un but de simplification, dans ces tableaux les mots de longueur de plage ont été exprimés en 13.

décimal. Pour chaque plags, l~ensemble programmé 26 déduit, du mot exprimant en binaire la longueur de la plage me~urée qu'il reçoit accompagné du bit de couleur de la plage, le mot de longeur variable corre~pondant de ce~ tableaux. Ainsi qu'il res~ort des tableaux I
et II~ ce transcodage permet une réduction de redondance, d'une part, en attribuant aux plage3 me3urées des mots de longueur variable, diffé-ren~s entre eux pour de~ longueur~ difrérentes de plages et également différents entre eux pour des plages de meme longueur mais de couleur différente et, d'autre part, en affectant aux plages mesurées des mots d'autant plu~ courts que la probabilité d'apparition de ces plage3 me~urées est plu9 grande.
La correspondanca enkre la longueur de chacune des plages blanches et nolre3 des données DA (exprimée par simplification en décimal et non en binaire dans le3 tableaux) et le mot tran~code, utill~ant ce code Huffman tronqué, est la suivante :

. ~ I Tableau I - plage~ blanches __ ___~_ __ ___. ~
I Longueur~ mot~ de cod~ longu~ur~ mot3 de code longueurs mot~ de code de plage terminaux de plageterminaux de plage de compo~ltlo DA DE DA DE DA D~
I _ ~ ~ __~
5! 00110101 32 00011011 64 11011 1 000111 33 00010010 128 loOlo

3 1000 35 00010100 256 0110111I 4 1011 36 00010101 320 00110110 10l 5 1100 37 00010110 384 00110111 l 6 1110 3~ 00010111 448 01100100 , 9 10100 41 00101010 640 01100111 i15~ lQ 00111 42 00101011 704 011001100 I , . 11 01000 43 00101100 ~6B 011001101 20l 15 110101 47 00001010 1024 011010101 ¦ 17 101011 49 01010010 1152 011010111 ¦ I 19 0001100 51 01010100 1280 011011001 ~51 20 0001000 52 01010101 1344 011011010 ; 22 0000011 54 00100101 1472 010011000 23 oooo100 55 olo11~00 1536 010011001 o101011 57 01011010 1664 011000 26 0010011 . 58 01011011 1728 010011011 27 0100100 59 01001010 .
2~ 0011000 60 01001011 i 29 00000010 61 00110010 l 31 00011010 63 00110100 I __~ ~ . _ ___ ~ _ _ _ ~ _ ___. _ _ _ _ . . . . .. . . ... .. . .. ... _ _ . . _ .

L 1~ ~ 7:~

¦ 1l Tablsau II ~ plag~3 noires ~ ¦
l ___ _ . _ __ __ ~_ longueur~ mots de code l~ngueur3 mots de code longueur~ mots de code de plage ter~inaux de plage terminaux de plage de compo~ition DA DE ~A DE DA DE
, ~ __ ___ _ __ ~
5i o OOC0110111 32 OOOC01101010 64 0000001111 2 11 34 000011010010 192 000011001001,, 3 10 3S 000011010011 256 000001011011 ' ~ 011 36 000011010100 320 ooooao110011 0011 37 000011010101 3~4 000000110100 6 oolo 38 000011010110 448 000000110101 7 ooo 1 1 39 oooo 1 1 o 1 o 1 1 1 512 0000001101100 I l 11 0000101 43 oooo1 lol lo 11768 0000001001100 I 1 2 oooo 111 44 00000 1 0 1 0 1 00 832~ 0000001001101 ! 13 00000100 45 000001010101 896 0000001110010 ~ 14 00000111 46 000001010110 960 oooooo1 110011 20, 15 000011000 47 000001010111 1024 0000001110100 , 16 0000010111 48 000001100100 1088 0000001110101 17 oooool looo 49 oooool 100101 1152 000000111011 l 19 00001100111 51 000001010011 1280 000000101001 Q ~5 20 00001101000 52 000000100100 1344 000000101001 ~ i 24 00000010111 56 000000101000 1600 000~00101101 :3o j 25 00000011000 57 000001011000 1664 000000110010 2~ 000011001010 5~ 0000010110~1 1728 00000011001 27 000011001011 . 59 000000101011 ! ~ 00001 1001 101 61 ooooo101 1010 .
35 ! 30 000001 101000 62 ooooo1 1oo1 10 ~¦ I 31 ¦ 000001101001 63 000001100111 l ~ ~ _~_ I I

J

~ ~ 16.

Le codage ef~ectué par cet ensemble 26 a~fecte aux plages mesurée~ dont la longueur re3te inférleure à une certaine limite définie (ici longueur 64 bits) des motq dits mots de code terminaux du code Huffman, tandis qu'il a~ecte aux plages de longueur égale ou multiple de cette limite de~ mots di~s mot~ da code de compo~ition. C'est pour ce tran~codage en mot~ de code de composition, correspondant à une mesure des plages par tranches, et/ou en mot3 de code terminaux, corres-pondant à une me~ure fine de~ plages ou parties restantes de longueur in~érieure à 64 bits, que le circuit de comptage 22 est ~ormé par les deux compteurs 28 et 29 précités.
Leq deux compteur~ 28 et 29, relié~q à l'ensemble.26 à tra~ers le circuit d'aiguillage 27, permettent, lor~qu'une plage de couleur dé~inie est mesurée, de délivrer d'abord le mot de composition en prenant en compte l'état du compteur par 27, 29, si l'éta~ de celui-ci n'est pa3 nu:L. Après élaboration du mot de composition, le codeur ~orme le mot terminal à partir de l'état du compteur par 64, 28. Lor~que la mesure de longueur d'une plage de couleur dé~inie est sans ef~`et ~ur l'état du compteur par 27, 29 (plage de moins de 64 bits : état du compteur par 27 à zéro), le mot termina:L est ~ormé directement à partir de l'état du compteur par 64, 28.
Par exemple : une plage noire de longueur 15 sera codée en 000011000 une plage blanche de lon~ueur 15 qera codee en 110101 une plage blanche de longueur 356 sera codée en 0011011000010101 (mot de code de composition correspondan~ à la longueur 320 sui~i du mot de code terminal correspondant à la longueur 36) une plage blanche de longueur 1728 sera codée en 0100110110011010 (mot de composition correspondant à la longueur 1728 sui~i du mot de code terminal correspondant à la longueur 0).

~ 17.

Pour ce tran~codage en mot de code terminal ou mot de code de composition suivi du mot de code terminal adéquat, l'état nul du compteur par 27, 29, commande le positionnement du circuit d'aiguil-lage 27 sur les sorties du compteur par 64, 28, tandis que l'état non nul du compteur par 27, 29, commande le positionnement du circuit d'aiguillage 27 sur les sortie~ de ce compteur 29 pour la prise en compte initiale de son état ; cette commande du circuit d'aiguillage 27 est ~ymbolisée ~ur la figure 2 par une liaison particulière 30 entre le compteur 29 et le cirouit d'aiguillage 27 transmettant l'information relativs à l'état du compteur 29 au circuit d1aiguillage ~ous forme d'un signal logique dont le niveau est par exemple 1 ou 0 ~elon que l'état du compteur 29 est nul ou non. Cette information sur 11état du compteur 291 qui est donc signi~icative de la position du oircuit d'aiguillage 27 est, de plu9 appliquée .~ur la seconde entrée ~upplé-mentaire de l'en~emble de circuits de logiqua combinatoire 26.
Un ensemble auxiliaire de circuit de logique combinatoire 26',de préférence de type PLA également, est associé à l'ensemble 26.
L'ensemble auxiliaire 26' est relié aux compteurs 28 et 29 à travers le circuit d'aiguillage 27 ; il est programmé pour assurer le trans-codage de chaque mot de longueur de plage reçu de l'un ou l'autrede ces compteurs en un autre mot traduisant la longueur ou nombre de bit~ du mot de code (élaboré par l'ensemble 26) correspondant à
ce mot de longueur de plage. Comme l'ensemble 26, l'en~emble auxiliaire 26' est relié en outre à la sortie de la bascule de couleur 21 ainsi qu'à
la liaison 30.
Le circuit de codage comporte, en ou~re, en sortie de l'ensemble de circuits de logique combinatoire 26, un registre de .qortie 32 et ?

.

18.

en 30rtie de l'ensemble auxiliaire de circuit~ de logique combinatoire 26', un compteur initialisable 31.
Le registre de 30rtie 32 est un registre à décalage chargé
en parallèle par le mot codé élaboré par l'en~emble 26 et commandé
à partir du ~ignal d'horloge du modulateur démodulateur, non représenté, de 1'équipement émetteur, donnant le rythme Hm, pour délivrer en série le9 bit3 des mots codés 3uccessi~ ~ormant les données codée~ DC.
Le registre 32 reçoit le signal d'horloge au rythme Hm à travers une porte ET 9 commandée par U l ~ignal qui sera précisé ci-après et qui bloque oette porte pour permettre l'émission du mot de synchronisation de ligne. Le compteur initiali~able 31 reçoit de l'en~emble auxiliaire de circuits de logique combinatoire 26' la longueur ou nombre de bits rentrant dans chaque mot codé (mot de code de composition ou mot de code terminal) et mémorise ce nombre. Ce compteur 31 reçoit le signal d'horloge au rythme Hm à travers la porte ET 9 et décompte pendant le déobargemant du registre 32 au rythme Hm. Une sortie délivrant une in~ormation 3ignificative de l'état zéro du compteur 31 est reliée à l'entrée de commande de chargement du re~istre de sortie 32 airsi qu'à l'entrée de co~mande d'initialiqation du compteur 31, pour un nouveau mot oodé. Cette sortie donnant l'in~rmation ~igni~icative de l'état zéro du compteur 31 est également reliée au compteur par 27, 29, pour 3a mise à zéro, le cas échéant, et à une porte ET 33. Cette porte ET 33 est rellée, par allleurs, à la liai30n 30 donnant l'infor-mation relative à l'état du compteur par 27, 29. Cette porte ET 33 ; 25 a un niveau 1 en sortie lorsque simultanément le compteur par 27, 29 et le compteur initialisable 31 sont à l'état nul L'état nul du compteur 31 provoquant immédiatement l'initialisation de ce compteur ~7~ 9.

par l'ensemble 26, le ~ignal de sortie de la porte ET 33 esS constitué
d'une ~uite de brè~es impulsions de niveau 1. Ces Lmpulsions, qui sont chacune caractéristiques du chargement d'un mot de code terminal dans le regiqtre 32, ~ont appliquéeR au compteur par 64, 28, pour sa mise à zéro, et à la bascul2 de blocage 25 pour son déblocage et donc la mise de ~a qortie à l'état 1.
Un compteur 34 par 172B, pour 1728 points ou bits d'analyse par ligne de balayage, reçoit le qignal d'horloge du codeur au rythme HC.
Ce compteur 34 délivre à son passage par 1728 une impulsion d'avance de llgne ALA au circuit d'analyse de document non représenté de l'équi-pement émetteur, cette impulsion ALA étant en outre appliquée au comp-teur 34 pour sa remise à zéro.
Dans le codeur, la sortie du compteur 34, qui délivre les impulsions ALA de niveau 1 par exemple, est reliée à la baqcule de 15 blocage 25 à travers la porte OU 19 en vue de la mise à l'etat 0 de cette bascule (c'est-à-dire la mlse à 0 de sa sortie Q) à chaque impul-sion ALA ; chaque arrivée à 1728 du compteur 34 provoque ainsi le blo¢aga de la porte ET 24.
Les lmpulsions ALA sont encore utilisées dans le codeur ; 20 pour provoquer l'iDitialisation à une va].eur donnée du niveau logique en sortie de la mémoire 10 ain~i que la mise à ur. état donné de la basoule de couleur 21, à chaque enqemble de données DA corre~pondant à une ligne d'analyse, de ~açon à permettre au codeur de traiter systéma-tiquement en début de ligne une plage de couleur dé~inie, par exemple blanche (si, ea pratique, la première plage est noire, le codeur traitera initialement une plage blanche de longueur 0). Les impulsions ALA
.~ sont en outre utilisée~ pour provoquer l'élaboration du mot de synchroni~
sation de ligne a chaque ensemble de données codées DC correspondant à une ligne d'analyse.

~ 20.

A ces finq, la qortie du compteur 34 eqt reliée à une entrée "1"
d'une première ba~tcule 12 et à une entrée "0" d'une seconde ba~cule 13 pour la mise à l'état 1 de la bascule 12 et à une entrée 0 d'une 3econde bascule 13 pour la mise à l'état l de la bascule 12 et la mise à l'état 0 de la bascule 13 à chaque arrivée à 1728 du compteur 34. Le signal sur la sortie Q de la bascule 12 est appliqué en commande d'une porte ET 14 qui reçoit par ailleurs le3 impulsionq déli~rées par la porte ET 33.
La ~ortie de la porte ET 14 e~t rebouclée à une entrée "0" de la ba~
cule 12 pour la mise à l'état 0 de cette ba~cule : la porte ET 14 ne laisse ainsi passer que la première impulsion délivrée par la porte ET 33 aprè~ chaque arrivée à 1728 du compteur 34. Les impulsions que laisse passer la porte ET 14 sont appliquées à la bascule de couleur 21 pour la mi3e à un état donné, 1 dans l'exemple considéré, de cette ba~cule 21 et à la basoule 13 pour la mise à l'état 1 de cette ba3cule 13. Ls signal sur la qortie Q de la bascule 13 e~t appliqué sur u~e entrée supplémentaire de la mémoire 10 pour Porcer le niveau logique en sortie de la mémoire l~ à une valeur donnée~ 0 dans l'exemple oonsldéré, lorsque lui-même est au niveau 0, c'ast-à~dire pendant l'i.ntervalle de temps gui sépare chaque in3tant d'arr:Lvée à 1728 du compteur 34 du premier instant suivant où le compteur par 27,29 et le compteur initialisable 31 ~ont simultanément à l'état nul. A cet e~fet, on prévoit une porte ET (non repré~entée) placée en sortie de la mémoire 10 et co~mandée par le signal de ~ortie de la bascule 13 appliqué sur ladite entrée 3upplémentaire~ La sortie de la porte ET 14 est en outre reliée à une entrée '-1t' d'une bascule 15 pour la mise à l'état 1 de cette ba~cule à chaque impulsion délivrée par oette porte. Le ~ignal de sortie de la bascule 15 commande une porte ET 16 qui est connectée ~ ~ 21.

par ailleur~ à la sortie du co~pteur 31 qui délivre l'in~ormation sigri~icative de l'etat zero de ce compteur. La porte ET 16 est rebouclée à une entrée 'IO'~ de la bascule 15 pour la mise à 1'état 0 de cette bascule : la porte ET 16 délivre une brève impulsion (de niveau 1) lor3 du premier pa~sage à zéro du compteur 31 qui ~e produit après chaque apparition d'une impul3ion en qortie par la porte ET 14. La sortie de la porte ET 16 est oonnectée à une entrée de commande d'un générateur de mot binaire 17 qui engendre le mot de synchroni3ation de ligne. Ce générateur 17 reçoit sur une autre entrée le ~ignal d'horloge du modulateur au rythme Hm. En répon~e à chaque impulsion re~ue de la porte ET 16, le générateur 17 émet en série, au rythme Hm, les bits du mot de 3ynchroni3ation de ligne con3titué p~r exemple par onze 0 successifs suivi3 d'un 1. Ce générateur délivre ~ur une sortie auxiliaire un ~ignal qui commande le blocage, pendant :La durée de l'émi~sion du mot de ~ynchronisation de ligne, de la porte ET 9 à
traver~ laquelle le signal d'horloge au ryth~e Hm est appliqué au registre de sortie 32 et au compteur initialisable 31.
Le ~ignal sur la sortie auxiliaire du générateur 17 est appliqué à une autre porte ET, 9/, qui est cormectée par ailleurs à la sortie du registre 32, pour ~ixer à 0 le niveau logique en sortie de cette porte 9' pendant la durée de 1'émission du mot de synchroni-sation de ligne.
Une porte OU 18 ayant une première entrée connectée au géné-; rateur 17 pour rècevoir le mot de synchronisation et une seconde entrée connectée, à traverY la porte ET 9', au registre de sortie 32 pourrecevoir le~ données DC délivre le~ donnée~ DE qui après un rééchantil-lonnage dans une bascule de rééchantillonage (non représentée) pilotée ~ 7~ 22.

par le signal d'horloge Hm, sont appliquées au modulateur en vue de leur émlssion en ligne.
En ~onctionnement du codeur au cours du traitement d'une ligne d'analyse, une plage étant mesurée par les compteur~ 28 et 29 alors que le compteur 34 n'est pas arrivé à 1728, le détecteur de tranQition 20 bloque, par la bascule de blocage 25 et la porte ET 24, le qignal d'horloge i~su de l'oscillateur 23; le signal d'horloge à la ~ortie de la porte ET 24, au rythme ~C, est donc "troué". L'état non nul du compteur par 27, 29, maintient la porte ET 33 et la bascule 25 bloquée3, et donc interrompt le signal d'horlo~e du codeur au rythme HC.
Les données DA ne 30nt plu~ prélevées de la mémoire 10 en déchargement.
Du fait de l'état non nul du compteur par 27, 29, le circuit d'aiguillage 27 est positionne sur le~ sorties de ce compteur 2g dont l'état est ainsi appliqué à l'ensemble de clrcuit~ de logique combinatoire 26 ain~i qu'à l'ensemble 26'. Pendant ce temps, le registre 32, chargé avec le mot de code terminal de la plage précédemment traitée se décharge à traver~ la porte 9' passante au rythme Hm reçu à traver~ la porte 9 passante tandis que le compteur 31 initialisé à la longueur de ce mot ds code se décharge au même rythme.
Le retour à zéro du compteur 31 commande le chargement du registre 32 par le mot codé correspondant à l'état du compteur par 27, 29 et l'enregi~trement de la longueur de ce mot dans le compteur initialisa~
ble 31. Le registre 32 délivre aussitôt, au rythme Hm, ce nouveau mot codé tandis que le compteur 31 décompte depuis sa nouvelle valeur ; 25 initiale. Par ailleurs le retour à zéro du compteur 31 provoque simulta-nément la remise à zéro du compteur par 27, 29 taprès un léger retard qi l'on veut éviter tout ri~que d'aléa, ce retard pouvant être obtenu par exemple à l'aide de deux inverseur3, non représentés, placés en 7 ~ 23-~erie A l'entrée remi~e à ~éro du compteur 29), ce qui positionne le circuit d'alguillage 27 sur le3 ~ortie3 du compteur par 64, 28 dont l'état ~e trouve ain3i appliqué à l'ensemble de circuit3 de logique combinatoire 26 et à l'ensemble auxiliaire 26'. La porte ET 24 re3te bloquée, aucune impul~ion n'apparai~sant en sortie de la porte ET 33.
Lorsque le compteur 31 arrive de nouveau à zéro le mot codé
corre~pondant à l'état du compteur par 64, 28 e3t chargé dan~ le regi~-tre 32 tandi3 que le compteur 31 enregi3tre la longueur de ce nouveau mot. Par ailleurs, l'état zéro 3imultané des compteur~ 31 et 29 ouvre la porte ET 33 qui met à æéro le compteur par 64, 29 et active, ou met à 1, la ba~cule 25. L'horloge du codeur au rythme HC e3t débloquée.
Le~ données DA sont à nouveau prélevées, au rythme HC, de la mémoire 10 et une nouvelle pla~e va ~etre mesurée. Le regi~tre 32 e~t déchargé
au rythme Hm, tandis que le compteur 31 revient à zéro pour permettre la réception d'un nouveau mot danq le regi~tre de sortie 32. Lorsque le compteur 34 arrive à 1728, l'impulsion ALA qu'il délivre bloque, par la ba~cule de blocage 25, la porte E~ 24, ce qui interrompt le signal d'horloge du codeur au rythme HC : le circuit de comptage 22 contient alors la longueur de la dernière plage de la ligne d'analy~e en cours de traitement. L'arrivée à 1728 du compteur 34, qui provoque par ailleurq la mi~e à l'état 1 de la ba~cule 12 et l'apparition d'un niveau 0 en sortie de la mémoire 10 par la mi3e à l'état 0 de la ba~-cule 13, se produit pendant l'émis3ion par le registre 32 du mot de code terminal pour l'avant-dernière plage de la ligne d'analyse considérée.
Lor3 du charge~ent du mot de code terminal pour la dernière plage dans le regi3tre 32 et de l'enregistrement de la longueur de ce mot dan3 le compteur 31, ce qui se produit lor~que le compteur 31 arrivé
à zéro à la fin de l'émi3sion du mot de code terminal pour l'avant-~7~ 24.
dernière plage ou, le cas échéant, du mot de code de composition pourla derniere plage, llimpulsion délivrés par la porte ET 33 pa3se à
travers la porte ET 14 alors ouverte et provoque l'initialisation à l'état l de la bascule de couleur 21, la cessation, par la mise à l'état 1 de la bascule 13, du maintien ~orcé à 0 du niveau en sortie de la mémoire lO et la mise à l'état 1 de la bascule 15.
Si la première donnée DA de la ligne d'analyse sulvante est un 1 (point noir) la mise à 1 de la bascule 13 provoque une tran-sition en sortie de la mémoire lO ; la bascule de blocage 25, mise à l'état l par l'impulsion en Qortie de la porte ET 33 est immédiatement remise à 1'état 0 par le détecteur de transition 20 qui met en outre - la ba~cule de couleur 21 à l'stat 0 ; le compteur 28, mis à zéro par cette même impul~ion, re~te à xéro de même que le compteur 29. L'ensemble de circult logique 26 code alors une plage blanche de longueur 0.
Si la première donnée DA de la ligne d'analyse suivante eqt un 0 (point blanc), la mi~e à l'état 1 de la baRcule ~3 ne provoque pa~ de transition en sortie de la mémoire 10 ; le oodeur traitera alors la première plage de cette ligne.
Pendant ce temps, le registre 32 émet au rythme Hm le mot de code terminal de la dernière plage de la ligne d'analyQe précédente tandis que le compteur 31 décompte à ce même rythme. Au retour à zéro du compteur 31, le premier mot de code pour la nouvelle ligne d'analyse est chargé dans le registre 32 et la longueur de ce premier mot enregistrée - dans le compteur 31, tandis que la porte ET 16, alors passante, délivre une impulsion de commande au générateur 17. Celui-ci émet alors le mot de synchronisation au rythme Hm, tout en bloquant, par la porte 9, le déchargement du registre 32 et du compteur 31, et inhibant, par ~ 7~ 25.

la porte 9', la sortie du registre 32. A la fin de l1émission du mot de synchronisation, le générateur 17 débloque le~ porte~ 9 et 9', le registre 32 se décharge au rythme Hm tandis que 18 compteur 31 revient à zéro pour permettre la réception d'un nouveau mot dans le registre de sortie 3Z.
La tran~mission deq données DE 9 1 ef~ectue ainsi au rythme régulier Hm. Le rythme HC (5 MH~ avec lnterruptions entre plage~) permet cette transmission des données DE au rythme régulier Hm (2.400 bit3/s).
Avec le~ valeurs préoédentes pour les rythmes HC et am, la me~ure de la longueur de chaque plage s'eP~ectue pendant le temp~
qéparant deux impul~ions d1horloge du modulateur. Il ~erait possible toutefoi3, dans le codeur de la figure 2, pour le code choisi dans lequel le mot de code le plu8 court a deux bits, d'e~fectuer la mesure de la longueur de chaque plage sur deux périodes du ~ignal d'horloge du modulateur.
Dan~ la ~igure 3, on a illu~tra un décodeur réalisé à partir du codeur de la ~igure 2 con~ormément au circuit donné dan~ la figure 1.
A~in de mettre plus en évidence l'analogie entre le circuit de la ~igure 2 et celui de la figure 3, le~ él~ments de la figure 3 comparables ou identiques à ceux de la ~igure 2 sont repérés par des ré~érences dont les chif~req de~ unité~q et des dizaines ~ont identique~ à ceux des ré~érence~ les désignant dans la ~igure 2.
Ce décodeur appartiert à un équipement récepteur dé signaux de ~ac-similés transmis à partir d'un équipement émetteur comportant un codeur analogue au codeur précédent. Outre le décodeur, l'équipement récepteur non illu~tré comportera un démodulateur délivrant un ~ignal d'horloge Hdm donnant le rythme des données reçues DR à décoder et un circuit diimpression assurant, à partir des donnée~ d'impression DI

~7~7~ 26.

recon~tituées à partir deq données DR décodées, la reqtitution du document au rythme de balayage des ligne~ successive~ d'impre~sion, Le décodeur de la ~igura 3 comporte un regi~tre d'entrée des données reçues DR à décoder 110 formé par un registre à décalage chargé en 3érie par le~ bits constituant les données DR au rythne du ciignal d'horloge Hdm donné par le circuit démodulateur de l'équipement récepteur. Le3 sorties en parallèle de ce regi~tre 110 ~ont reliées à un prem~er groupe d'entrées en parallèle d'un comparateur 35. Un compteur 111 est aq~ocié au registre 110 ; il reçoit en entrée le signal d'horloge Hdm, son état dé~init donc la longueur du mot à décoder formé par les données DR contenueq dans le regi~tre 110. L'état du compteur 111 e3t appliqué au comparateur 35. Le décodeur comporte en outre, un circuit de comptage 122 dont la capacité de comptage eqt telle que ~on état ~oit qu~ceptible de dé~inir le plu~ long mot de longueur de plage pos~ible, c'est-à-dire ici de 1728. Il est réalisé
par deux compteurs l'un 128 et l'autre 129. Le compteur 128 dont l'état évolue de 0 à 63 reçoit un 3ignal d'horloge rapide HR. Le compteur 129 dont l'état évolue de 0 à 27 enregistre les passages ~ucce~si~s à
zéro du compteur 128 au cour3 de l'évolution de son état.
Ces compteurs 128 et 129 sont relié3 à travers un aiguillage 127 à un ensemble de circuit~ de loglque comblnatoire 126 programmé pour assurer le codage de mots reçus de l'un ou l'autre des compteurs en motq de code Hu~fman tronqué choisi pour le codeur. Leq compteurq 128 et 129 sont en outre r,eliés, à travers l'aiguillage 127; à un ensemble ~5 auxiliaire de circuit~ de logique combinatoire 126', avantageusement de type PLA, programmé pour assurer le codage de chaque mot re~u de llun ou l'autre deq compteur~ en un autre mot traduiqant la longueur du mot de code correspondant élaboré par l'ensemble 126. La commande ~7~ 27.

de l'aiguillaee 127 e~t a~urée par une liai30n 130 tran~mettant un ~ignal logique significati~ de l'état nul (ici par son niveau l) ou non nul (ici par son niveau 0) du compteur 129 : 3elon que l'état du compteur 129 e~t nul ou non l'aiguillage 127 relie le compteur 128 ou le compteur 129 à l'ensemble 126. L'ensemble 126 et l'ensemble auxiliaire 126' reçoivent également, par la liaison 130, ce 3ignal ~ignificati~ de l'état nul ou non nul du compteur 129. Le~ sorties de l'ensemble 125 sont appliquées à un deuxième groupe d'entrée~ en parallèle du comparateur 35 gui reçoit par ailleurs les mots délivré~
par l'ensemble auxiliaire 126'. Ls comparateur 35 compare le~ deux mots présents sur son premier et son deuxième groupe d'entrées, respec-tivement, le nombre d'entrées du premier groupe prise3 en compte pour cette comparaison (en partant de l'entrée de plus ~aible poids) étant déterminé par l'état du compteur 111 et le nombre d'entrées du second groupe prise~ en compte pour cette comparaison (tou~our~ en partant de l'entrée de plu9 faible poids), par le mot traduisant la longueur du mot de code et délivré par l'ensemble auxiliaire 126' (bien entendu, 9i les deux longueurs dé~inie~ par l'ensemble auxiliaire 126' et le compteur 111, respectivement, dif~èrent, le comparateur détecte une non identité). Le comparateur 35 délivre un signal logique ici de niveau 1 lorsqu'il détecte l'identité de deux mot~ comparés et de niveau 0 lorsqu'il détecte la non identité de ce~ deux mots.
Le signal d'horloge rapide HR est obtenu à partir d'un osoilla-teur 123 dont la 30rtie est reliée à travers une porte ET 124 à une entrée "comptage" du circuit 122. Cette porte ET 124 e~t commandée par le signal de la ~ortie Q d'une bascule dite de blocage 125. Cette bascule 125 a une entrée "0", pour la mi3e de sa sortie Q à l'état 0, reliée à la sortie du comparateur 35 : la 30rtie Q e~t mise à l'état 0 ~ 28.

lorsqu'il y a identité entre les mots comparés par le comparateur 35.
Cette ba~cule 125 a une autre entrée "1", pour la mise à 1 de sa sortie Q, co~mandé par l'état 0 du aircuit de comptage 122, cette commande de mi3e a 1 de la sortie Q de la ba~cule 125 est ~chémakicée par une liaison 130' transmettant un signal logique ici de niveau 1 ou 0 selon que le3 deux compteurs 128 et 129 du circuit 122 sont ctimultanément à l'état nul ou non. La sortie du comparateur 35 e3t également reliée au compteur 111 et au registre d'entrée 110 pour leur remiC~e à zéro à chaque déteetion d'identité, à travers une porte OU 38 qui reçoit par ailleurs un signal qui sera précisé ci-aprè~.

Le décodeur comporte en outre une bascule, dite ba~cule de couleur 121 commandée à travers une porte OU 36 d'une part par le signal de sortie du comparateur 35. Pour changer d'état à chaque détection d'identité entre les deux mot~ comparés par le Gomparateur c'est-à-dire à la ~in du décodage de chaqua mot de code de composition ou terminal reçu et d'autre part par un autre signal precisé ci-après pour changer une seconde fois d'état à la suite du décodage de chaque mot de code de composition reçu, avant le décodage du mot de code terminal qui le complète. La qortie Q de la bascule 121 est reliée à une entrée de l'ensemble 126 ainsi qu'à une entrée de l'enqemble auxiliaire 126', elle leur fournit pendant l'opération de décodage de chaque mot de code reçu l'information couleur de la plage corres-pondante. Le signal sur la sortie Q de cette bascule, alternativement au niveau 1 ou 0, dé~init, avec un signal d'horloge du décodeur HD, le~ données d'impression DI. Ce signal HD est obtenu à partir de l'oscil-lateur 123 à la sortie d'une porte ET 37. Cet~e porte ET 37 est reliée à l'oscillateur et co~mandée par ].a sortie Q de la bascule 125. La ~7~ 29.

porte ET 37 eqt rendue pa~sante par la sortie Q mise à l'état 1 à
chaque détection d'identité entre les deux mots comparé~ par la compa-rateur 35. La ~ortie de la porte ~T 37 e~t reliée à une entrée "décomptage"
du circuit de comptage 122. Lorsque le9 compteurY 128 et 129 30nt a ~éro, la qortie Q de la bascule 125 paqse à l'état 0 : la porte ET 37 est bloquée et le signal d'horloge du décodeur HD est interrompu.
On notera ici que, pour éviter tout ri~que de décl0nchement intempesti~ du signal d'horloge du décodeur HD lor~ du décodage d'un mot de oode (terminal) traduisant une longueur de plage nulle, on prévoit en pratique, à l'entrée "0" de la bascule de blocage 125, un circuit d'inhibition (non représenté) commandé par une porte ET
(non repré~entée) reliée d'une part à la ~ortie du comparateur 35 et d'autre part à la llaison 130', pour inhiber toute oommande de mise à l'état 0 de cette bascule 125 que délivre le comparateur 35 alors que, simultanément, le circuit de comptage 122 esk à zéro.
En vue de la commande de la bascule de couleur 121, le signal 3ignificati~ de l'état nul ou non nul du compteur 129 et transmis par la liaison 130 est appliqué sur une première entrée, inversée, d'une porte ET 39 dont une 3econde entrée est connectée à la sortie du comparateur 35. La sortie de la porte 39 est reliée à une entrée "1"
d'une bascule 55 pour la misa à l'état 1 de cette bascule ahaque ~ois que le comparateur 35 détecte une identité alors que le comptPur 129 n ~ eqt pa~ à 0. La 90rtia Q de la bascule 55 est connectée à une porte ET 56 reliée par ailleurs à la liaison 130' transmettant le signal signi-ficati~ de l'etak nul ou non nul du cirouit de comptage 122. La sortie de la porte ET 56 est rebouclée sur une entrée 0 de la bascule 55 pour la remise à l'état 0 de cette bascule chaque fois que le circuit ~ 7 ~ 30-de comptage 122 arrive à l'état nul alors que cette ba~cule 55 est à l'état 1. Le signal de sortie de cette porte ET 56 est appliqué
à la bascule de couleur 121 à travers la porte OU 36, pour commander le changement d'état de cette ba~cule au. premier retour à zéro du circuit de comptage 122 après chaque détection d'identité effectuée par le comparateur 35 alors que, simultanément, l'état du compteur 129 n'est pas nul, c'est-à-dire à la .fin de la transmission au aircuit d'impression de chaque groupe de données DI correipondant à un mot de coda de compo~ition.
La ba~cule de couleur e~t en outre initiallsée à chaque début de ligne d'impression, c'est-à-dire est mise dans un état défini pour le traitement d'un mot de code relati~ à une plage de couleur dé~inie, blanche dans 1'exemple oonsidéré, à chaque début de ligne.
L'initialisation de la ba~cule 121 est col~mandée par un circuit 57 da reconnais3ance de mot binaire qui reço.it les données DR et le signal de rythme Hdm pour reconnaitre dan~ les données DR le mot de ~ynchro-nisation de ligne. Lors d'une telle reconnaissance, le circuit 57 délivre une impulsion dite de commande d'avance de ligne d'impres~ion, ALI, qui est délivrée au circuit d'impres~ion pour commander un changement de ligne d'impre3sion et, qui par ailleurs, ~orce la bascule de cpuleur 121 à un état donné ici 0 tradui3ant ladite couleur dé~inie. Cette impul3ion ALI commande également à travers la porte QU 38, la-remise à zéro du compteur 111 ainsi que celle du registre d'entrée 110.
En fonctionnement : le circuit de comptage 122 compte les impulsions d'horloge rapide HR délivrées par la porte ET 124. Les mots codés issus de l'ensemble 126, tradui~ant les états succes3ifs des compteurs 128 et 129 après codage, sont comparés avec le mot défini ~ 7~ 31.

par les données DR contenues dans le registre 110. Lorsque le comparateur détecte l~égalité de~ mots qu'il compare, le contenu du circuit de comptage 122 indique la longueur de plage correspondant au mot de code alorq present dans le registre d/entrée. La bascule de couleur 121 change dlétat, le niveau sur 3a ~ortie Q dé~init alors la couleur ; de plage correspondant à ce mot de code. Si 1'aiguillage 127 est posi-tionné 3ur les sorties du compteur 129 lors de la détection d'identité, le mot contenu dans le regi~tre d'entrée est un mot de code de compoqition.
Il sera suivi par un mot de code terminal relatif à la même couleur de plaee. A la suite du changement d'état de la bascule 121, l'in~ormation couleur appliquée par cette bascule (par sa sortie Q) aux ensemble3 126 et 126' indique une couleur différente. Lors d'une talle détection, la bascule 55 est mise à l'état 1 en vue d'un deuxieme changement d'état de la bascule de couleur 121 avant le décodage du mot de code terminal. Si l'aiguillage 127 est positionné sur le~ sorties du compteur 128 lors de la détection d'identité, le mot contenu dans le registre d'entrée est un mot de code terminal et la basoule 55 reste à l'état zéro.
Qu'il s'agis3e d'un mot de code de composition ou d'un mot de code terminal (traduisant une longueur de plage non nulle) décodé, le comparateur assure à chaque identité qu'il détecte le blocage des impulsion3 rapides HR
comptées dans le circuit 122 et la validation du signal d'horloge du décodeur HD pour la sortie des données d'impres3ion DI à ce rythme HD.
Le contenu du circuit 122 est alors décrémenté, il décro~t, jusqu'à
ce qu'il soit nul ; pour l'état nul du circuit 122 la bascule 125 a sa ~ortie Q remise à 1 et la bascule de couleur 121 ne ahange d'état que 3i la basoule 55 est simultanément à l'état 1. Chaque détection d'identité par le comparateur 35 provoque par ailleurs la remise à

~t7~7~ 32.

zéro du compteur 111 pour une nouvelle mesure de longueur du nouveau mot à décoder défini dans les données DR suivantes, ainsi que la reml~e à zéro du regi~tre d'entrée 110.
L'état du circuit de comptage 122 passe par toutes les valeurs possibles pendant l'intervalle de temps séparant deux impulsions au ryth~e Hdm (rythme Hdm de 2400 bits/s et signal d'horloge rapide à 5 MHz). Si aucune identité n'est détectée par le comparateur 35 un nouveau bit des données DR est reçu dans le registre 110 et est compté dans : le compteur associé 111. Dès qu'une identité est détectée par le compara-teur, le circuit de oomptage 122 fonctionne en décomptage ju3qu'à
sa remise à zéro pour dé~inir le~ données DI. La durée de l'ensemble : des deux opérations de décodage d'un mot de code regu puis d'émission vers le circuit d'impression des données d'impression DI corre3pondantes eqt ici toujours in~érieure à deux périodes du signal d'horloge Hdm, ce qui permet, pour le code choisi dans lequel le mot de code le plu9 court a deux bits, d'e~fectuer ces deux opérations, pour c~aque mot ; de code reçu, avant la ~in de la réception du mot de code quivant.
Bien entendu, de légère-q modi~ications aF)portées au circuit illustré, consistant à rajouter des regi~tres suppl.émentaires, permettront d'enregis-trer l'état de~q compteurs 128 at 129 et cle délivrer les données DI
; pendant la réception et le décodage du mot codé ~uivant des donnéeq DR.
Dans les figure3 4 et 5 on a illustré, en variante donnée en regard des ~igures 2 et 3, un décodeur à circuit de transcodage programmé pour eP~ectuer un décodage des mots codés reçus et un codeur à circuit de tran~codage constitué par celui du décodeur~ Ce décodeur et ce codeur sont, comme les circuit~ des ~igures 2 et 3, assooiés à un dispo3itif recevant des données DI d'impression ou d'analyqe ~7~ 33.

élaborant des données DA et à un démodulateur ou modulateur donnant le signal d'horloge Hdm de rythme des donnée~ reçues DR ou le signal d'horloge ~m de rythme de~ données émises DE.
Le décodeur de la figure 4 reçoit en entrées les données DR
au rythme Hdm de l'horloge du demodulateur associé (non représenté).
Il comporte un registre d'ertrée 40 recevant les données D~ en ~érie, au rythme Hdm, ~ormé par un registre à décalage commandé au rythme Hdm.
Ce registre 40 a ses sorties en parallèle reliées à des entrées en parallèle d'un ensemble de circuits de logique combinatoire 41 de type PLA, programmé pour a~surer la reconnai3sance de~ mots qu'il reçoit du registre 40 et le~ tran~ooder en mots de longueur de plage corre~pondants. Ainsi, en regard des tableaux I et II oi-avant, l'ensemble 41 a~sure la reconnaissance des mots de code terminaux et de~ mots de code de compo~ition qu'il reçoit et délivre en corre~pondance sur un groupe de ~orties en parallèle le~ mots de longueur de plage infé-rieure à 64 ou les mots de longueur de plage égala ou multiple de 64. L'ensemble 41 délivre en outre, sur une première sortie supplé-mentaire, un signal indiquant (par un niveau 1 ou 0), la reconnaissance ou la non reoonnaissanc2 d'un mot de code terminal, et sur une seconde sortie supplémentaire un ~ignal indiquant par son niveau 1 ou 0, la reconnaissance ou la non reconnaiqsance d'un mot de code de compo~ition.
. Un compteur 44 reoevant en entrée le signal au rythme Hdm est associé au registre 40. Il a ses sorties reliées à un deuxième groupe d'entrées en parallèle de l'ensemble 41. Ce compteur délimite la longueur du mot de code présent dans le registre 40 et fournit cette in~ormation à l'ensemble 41 qui n'active en conséquence que las entrées correspondantes reliées au registre 40.

~ ~q7~ 34 .

Le décodeur comporte en outre un compteur init~alisable 46, dont l'état maximal, ici 1728, est égal au nombre de point~ par ligne d'analyse ou d'impre3sion. Ce compteur pré3ente des entrées en parallèle pour l'affichage d'une valeur d'inltialisation, les entrées en parallèle de poids faiblea, de 0 à 6, constituant un premier groupe et les entrées en parallèle de poids fort~, supérieur~ à 6, un ~econd groupe. Un circuit d'aiguillage 42 relie les qorties en parallèle de l'ensemble 41 délivrant le3 mots de longueur de plage soit au premier soit au second groupe d'entrées en parallèle du compteur 46. La commAnde du circuit d'aiguillage 42 est assurée par le signal sur la seconde sortie ~upplé-mentaire de l'ensemble 41 : selon que cet ensemble reconna~t ou non un mot de code de composition, le circuit 42 e~t-positionné sur le second ou le premier groupe d'entrées en parallèle du compteur 46 tandis qus les entrées en parallèle de ce compteur non connectées à l'ensemble 41 sont à 0. Le compteur 46 présente une entrée de commande de char~ement connectée à la sortie d'une! porte OU 43 recevant d'une part le slgnal 3ur la première sortie supplémentaire de l'en~qemble 41 et d'autre part le signal sur la deuxième sortie supplémentaire de cet en~emble : le compteur 46 reçoit une commande de chargement à
chaque mot de code, de composition ou ter~inal, reconnu par l'ensemble 41, pour enregistrer le mot de longueur de plage correspondant délivré
alors par cet ensemble. Selon qu'il s'agit d'un mot de code de composition ou d'un mot de code terminal, le compteur 46 reçoit le mot de longueur de plage correspondant, par le circuit d'aiguillage 42, sur ses entrPes en parallèle de poids ~ort ou sur ses entrées en parallèle de poids faibles, ses autres entrées en parallèle étant dans les deux cas à 0.
Il se trouve donc initialiié à la longueur de plage correspondant à ce mot de code reconnu et décodé.

~ ~ ` ~ 35.

Le slgnal de 90rtie d~ la porte OU 43, appliqué à l'entrée de commande de chargement du compteur 469 est appliqué en outr~, à
traver~ une porte OU 49 recevant par ailleur~ un signal précisé ci-aprèstau compteur 44 et au registre d'entrée 40 pour leur remise à
zéro, RAZ, à la suite de chaque reconnaissance d'un mot de code.
Le compteur 46 est en outre relié9 à traverY une porte ET 47, à un oscillateur 48, par exemple à 5 MHz pour un rythme Hdm de 480Q
bits/s. Cette porte ET 47 a une entrée inversée reliée à une sortie du compteur 46 pour sa commande par 1'état non nul de ce compteur.
Le qignal is u de la porte ET 47 constitue le signal d'horloge du décodeur au rythme HD qui, appliqué au compteur initialisable 46, le commande en déoomptage pour qon retour à zéro.
Le ~lignal de sortie de la porte OU 43 appliqué à l'entrée de commande de chargement du compteur initialiqable 46 est également appliqué, à travers une porte OU 58 à une bascule 45, dite bascule de couleur, changeant d'état à chaque nouvelle commande de chargement du compteur 46. La bascule 45 change en c)utre d~état, sou~ la commande d'un autre signal reçu à travers la porte~ OU 58, lorsque le compteur 46 retourne à zéro après avoir été initiali~é à une longueur de plage correspondant à un mot de code de composition décodé. Cet autre ~ignal e~t délivré par une porte ET 59 connectée à la sortie Q d'une bascule 59', et reliée par ailleur~ a la sortie du compteur 46. La ba~cule 59' a une entrée "1" reliée, à travers un circuit de retard (non repré-senté) con3titué par exemple par deux inverseurq connectés en ~érie, à la seconde sortie supplémentaire de l'ensemble 41, pour sa mise à l'état 1 ; elle a une entrée "0", connectée à la sortie de la porte ET 59, pour sa mise à l'état 0. La bascule 59' est mise à l'état 1 chaque 7~ 36.
fois que l'ensemble 41 reconna~t un nouveau mot de code de composition, aprè~ un leger retard pour as~urer que le compteur 46, commandé en chargement, n'est plus alors à zéro ; elle est remise à zéro lorsque le compteur 46 retourne à zéro après avoir até chargé à la longueur de plage correspondant au mot de code de composition reconnu et decodé.
La ~ortie Q de la bascule 45 e~t reliée à une entrée de l'en~emble 41 pour lui fournlr l'in~ormation de couleur de plage relative au mot à décoder. Cette bascule de couleur 45 eqt par ailleurs remise à zéro par une commande qui lui e~t appliquée par l'ensemble 41, à partir du mot de synchronisation contenu dan3 les données DR et reconnu par l'ensemble 41. Cette même commande qui est en outre appliquée, à traver~
la porte OU 49, au compteur 44 et au registre 40 pour leur remise à zéro con~titue le ~ignal d'avance de ligne d'impression ALI fourni au di~positif d'$mpression.
Le~ donnees décodées DI sont constituées à partir du niveau de sortie Q de la bascule de couleur 45 qui sera découpé au rythme HD.
En ~onctionnement, la bascule de couleur 45 se trouve à
zéro en début de chaque ligne de balayage d'impression par le signal ALI. De manière systématique, la bascule de couleur est donc initialisée pour permettre le décodage d'un mot de code relatif à une plage de couleur dé~inie tplage bl~nche). L'e~semble de circuits de logique combinatoire 41 reçoit cette in~ormation de co~leur de début de ligne ainsi que le contenu du registre 40 pour la reconnaissance de~ mots de code successif~ et leur décodage.
Le registre 40, initialement à zéro, reçoit les données DR
au rythme Hdm ; l'état du compteur 44, également à ~éro initialement, indique le nombre de données DR reçue~ par le registre 40. A tout ~ 37.

moment, les donnéeq DR chargse~ dans le regiatre 40 sont appliquées a l'eosemble 41 tandis que l'état du compteur 44, également appliqué
à cet ensemble et délimitant le nombre de données DR pré3ente~ danq le registre, "active" en conséquence les antrées corre~pondantes de l'ensemble 41. Ainsi, par exemple, le mot codé re~u dans le registre 40 étant ~ormé de quatre bits, ce mot est accompagné, dans le registre 40, d'une série de 0 qui ne sera paq prise en con~idération par l'enqemble 41, grâce au compteur 44 dont l'état a pour valeur quatre et permet alors la seule sélection de~ quatre entrée~ de poids binaires les plus faibles de l'ensemble 41. .. -; Lorsqu'un mot de code est décodé, la longueur de plage correq-pondante exprimée en binaire est chargée dan~ le compteur 46 tandis que la bascule de couleur 45 changs d'état. S'il s'agit d'un mot de code de composition la bascule 59' eqt mise à l'état 1, s'il s'agit d'un mot de code terminal, cette basoule reste à l'état 0. Dans les deux ca~, le compteur 46 se met à décompter au rythme du signal HD
déclenché à la suite du chargement de ce compteur, sau~ bien entendu si la longueur de plage enregiqtrée est nulle ; le décodeur fournit au diqpositi~ d'impre3sion les données d'lmpre3sion DI déduites du mot de code décodé et ~ormées par le signal sur la sortie Q de la bascule de couleur 45 assooié au ~ignal cl'horloge HD. Le retour à
zéro du compteur 46 provoque l'i~terruption du qignal d'horloge HD.Si le mo~ qui vient d'être décodé est un mot de code de composition, ce retour à zéro du compteur 4S provoque en outre, par la bascule 59' à 1, un nouveau changement d'état de la bascule de couleur 45 ; celle-ci applique alors à l'ensemble 41 par sa sortie Q la même information couleur que lors du traitement de ce mot de code de composition, en vue du traitement du mot de code terminal qui suit ce mot de code ~ 3~-de composition et le complète. Si le mot qui vient d'ê-tre décodé est un mot de co~e terminal, le prochain mot de code qui sera reçu concerne une nouvelle plage (donc de couleur di~érente) ; le retour à zéro du compteur 46 ne provoque pas de nouveau changement d'état de la 5 bascule de couleur 45.
Dans la ~igure 5, on a illustre un codeur réalisé à partir du décodeur de la ~igure 4 et conformémen~ au circuit donné dan3 la figure 1. Dans catte ~igure 5 certain~ circuits ont même fonction que des circuits rentrant dan~ les ~igures 2, 3 et 4, de ce ~ait il9 ont été repéré~ par deq références dont les chif~res des unités et de~ dizaines demeurent inchangés. On a également considéré que ce codeur recevait des dor~ées DA à un ~ythme d'horloge du codeur HC, il élabore en réponse des dornéeR codées DC et délivre au modulateur (non représenté) au rythme Hm de ce dernier des données DE à émettre, constituée3 par les ensembles de donréss codées DC correspondant respec tivement aux lignes successives d'analyse, séparé~ les uns de~ autres par un mot prédéterminé ou mot de synchronisation de ligne.
Ce codeur comporte un détecteur de transition 220 recevant en entrée les données DA issues d'une mémoire 21~ à un rythme HC d'horloge du oodeur et délivrant ~ signal ~igni~ioati~ des changements de plage analy~ée. Il est relié à une bascule 245, dite bascule de couleur, donnant sur sa sortie Q l'lnformation de couleur de~ plages successive~
analysées. Un circuit de comptage 222, de capacité de comptage choisie égale au nombre de points par ligne d'analyse reçoit le signal d'horloge du codeur HC. Ce circuit de comptage est ici de capacité de 1728 et est ~ormé par deux compteurs, l'un 228 reçoit le signal HC et son état peut évoluer de O à 63 et l'autre 229 détecte les paqsages successi~s ~ ~ 39.

à 0 du compteur 228 et 30n état peut évoluer ~usqu'à 27. Ce circuit de oomptage 222 e3t relié à un oscillateur 223 à traverq une porte ET 224 délivrant le ~ignal horloge du codeur HC. La porte ET 224 e3t commandée par le ~ignal 3ur la sortie Q d'une ba cule 225, dite bascule de blocage.
La sortie du détecteur 220 e~t reliée, à traver~ une porte OU 219, à une entrée "0" de cette ba~cule de blocage 225, pour la mise à zéro de ~a sortie Q à chaque transition détectée par le détecteur 220 ;
elle est commandée pour la mise à l de 3a sortie Q par un 3ignal précisé
ci-aprè3. Le ~ignal HC est donc élaboré à partir de l'oqcillateur 223 pour le niveau 1 de la ~ortie Q de la ba~cule de blocage 225. Ce signal HC
dornant le rythme de données DA prélevée~ de la mémoire 210 permet de me~urer, dan~ le circuit 222, la longueur de chaque plage analysée, la couleur de la plage mequrée étant donnee sur la sortie Q de la baqcule 245.
; 15 Le mot de longueur de plage mesurée contenu dans le oircuit 222 e~t formé d'un ~ot contenu dans le compteur 229, multiple de 64 ou égal à 64, et d'un mot contenu dan~ le compteur 228 et in~érieur à
63.
Un circuit d'aiguillage commandé schématisé en 227 relie les 30rtie~ en parallèle de l'ur ou l'autre des compteurq 228 et 229 ~ à un premier groupe d'entrées en parallèle d'un comparateur 50. Ce ; circuit d~aiguillage e~t co~mandé par un 3ignal de sortie donné par le compteur 229 et ~chématisé par la liai~on 230 ; pour l'état non ~ nul du compteur 229 le.circuit d'aiguillage applique le contenu de ; 25 ce compteur 229 au comparateur, par contre c'est le contenu du compteur 228 qui est appliqué au comparateur lorsque le contenu du compteur 229 e~t à zéro. Ce codeur comporte un ensemble de circuit~ de logique ~ 40.

combinatoire 241 t identique au circuit 41 (~igure 4) de type PLA, programmé pour e~ectuer le décoda~e de mots codé~ (mots de code termi-naux ou mots de code de composition), qui lui sont appliqués et donc délivrer des mota decodé.q (mots de longueur de plage). Cet ensemble 241 a des entrées en parallèle reliee~ aux sorties en parallèle d'un compteur 244 dont ~a capacité de comptage est choi~e pour définir le plus long mot codé possible. Ce compteur 244 reçoit en entrée un signal d'horloge rapide ~R ici prélevé de l~oscillateur 223 relié à l'entrée du compteur 244 à travers une porte ET 51.
L'ensemble 241 est relié à la sortie Q de la bascule de couleur 245, il reçoit ainsi 1'information de couleur de la plage mesurée dont la longueur est à coder.
Cet ensemble 241 est également associé à un en~emble auxiliaire de transcodage 226', avantageusement de type PLA. Cet en~emble auxiliaire assure le transcodage d'un mot qu'il reçoit en un autre mot tradui3ant la longueur du ~ot codé corre~pondant, selon la loi de oodage définie pour le codeur.
Cet ensemble 226' a ses entrées en parallèle reliées aux ~orties en parallèle du circuik 227 pour recevoir, selon le positionnement de l'aiguillage, le contenu de l'un ou l'autre des compteurs 228 et 229. Il a également une entrée reliée a I.a sortie Q de la bascule de couleur 245 et une entrée reliée au compteur 229 par la liaison 230.
Il délivra sur 3es sorties en parallèle de~ mots définissant la longueur des mots de code correspondant aux mots qu'il reçoit du compteur 228 ou 229. Ain~i en regard des tableau~ donnés ci-avant, ~i la plage mesurée est blanche et a pour longueur 6 le contenu 110 du compteur 228 est appliqué à l'ensemble 226' ainsi que l'information significative 7~
~1 .

de sa couleur et l'in~ormation sur l'ét2t (nul) du coupleur 229, cet en~emble 226' delivre alor~ en conséquence le mot 100 indiquant que le mot coda recherché comportera quatre bits (ce mot codé étant 1110 selon le tableau I).
Les ~orties de l'ensemble auxiliaire 226', définisqant la longueur du mot codé recherché, sont reliée~ à des entrée~ en parallèle correspondantes de l'en~emble 241 pour lui ~ournir l'in~ormation de longueur du mot codé recherché et permettre en con3équence de rendra uniquement "active~" les ~ortie~, prise~ à partir du plus ~aible poids binaire, du compteur 244 dé~inissant tout mot codé possible de cette longueur. Ainsi pour le mot codé à 4 bits recherché, seules les quatre sortie3-de pluq faible~ poids du compteur 244 ou entrées correspon-dante3 de l'en~emble 241 seront rendue~ actives.
Ce sont les sorties en parallèle de l'ensemble 241 qui. sont reliées à un deuxième groupe d'entrées en parallèle du comparateur 50.
Le comparateur 50 détecte le~ identités entre les deux mot~ qu'il reçoit sur ses deux groupes d'entree~ La sortie du comparateur 50 e3t reliée à traver~ un inverseur 54 à la. porte ET 51 délivrant le ~ignal d'horloge rapide ~R : lors d'une identité entre les deux mot~
comparés, par la porte ET 51 bloquée, le signal HR e~t absent. La ~ sortie du comparateur 50 e~t aus~i reliée,à travers une porte ET 69,: à l'entrée de co¢mande de mi~e en ohargement d'un registre 232, du type registre à décalage, dont le~ entrée~ en parallèle qont reliées aux qorties du compteur 244 et qui e~ commandé à partir du signal d'horloge au rythme Hm pour délivrer des in~ormation~ en série constituant les donnée~ codées DC. Le regi~tre 232 reçoit le ~ignal d'horloge au rythme Hm à traYers une porte "ET" 209 co~mandée, par un ~ig~al ~7~ 42.

qui ~era préci~é ci-aprè~ et qui bloque cette porte pour permettre llémi3qion du mot de 3ynchronisation de ligne. Un compteur initialisable 231 associe au registre 232 e~t également commande en chargement par le comparateur 50 à travers la porte ET 69 et reçoit le mot is~u de l'ensemble auxiliaire 226' don~ant la longueur du mot codé. Ce compteur recoit le 3ignal d'horloge au rythme Hm à traver~ la porte ET 209 et décompte pendant le déchargement du regi~tre 232. Une sortie du compteur 231 délivre un signal signi~icatif par son niveau, ici 1 ou 0, de l'état nul ou non nul de ce compteur. Ce ~ignal est appliqué à la porte ET 69 qui commande le chargement du regi3tre de sortie 232 et du compteur 231 chaque fois que, ~imultanément, le comparateur 50 détecte une identité
et le compteur 231 e~t à 0. La porte ET 69 delivre ainsi une suite de breve~ impul~ion~ 1 de commande de chargement du compteur 231 et du regi~tre 232. Ces impulsions 30nt appliquées en outre en commande de remise a zéro du compteur 229, en commande de remise à zéro du compteur 244 ain~i qu'à une porte ET 233. Cette porte ET 233 e3t passante pour l'état nul du compteur 229 donné sur la liaison 230 : chaque impulsion que laisse passer la porte ET 233 qui est caractéristique d'un mot de code terminal dans le registre 232, co~mande la remi~0 à zéro du compteur 228 et la mi3e à 1 da la sortie Q de la bascule de blocage 225.
Un compteur 234, ici par 1728 pour les 1728 point~ par ligne d'analyie, reçoit le 3ignal d'horloge du codeur HC. Ce compteur délivre à chaque pa~age par 1728 une impulsion d'avance de ligne d'analyse ALA, qui est transmise au dispo3iti~ d'analyse non repré~enté a~socié au codeur et qui e~t en outre appliquée au compteur 234 pour qa remise à zéro. Dans le codeur, la sortie du compteur 234, qui délivre le3 ~ 43-impul3ions ALA de niveau 1 par exemple, e~t reliée à la bascule de blocage 225 à travers la porte OU 219 en vue de la mise à l'état 0 de cette ba~cule (c'est-à-dire la mise à 0 de sa 30rtie Q) à chaque impulsion ~LA ; chaque arri~ée à 1728 du oompteur 234 provoque ainsi le blocage de la porte ET 224.
Les impulsion~ ALA sont encore utillsées dans le codeur pour provoquer l'initiali~ation à une valeur donnée du niveau logique en ~ortie de la mémolre 210 ainsi que la mise à un état donné de la bascule de couleur 245, à chaque ensemble de données DA correspondant à une ligne d'analyse, de Paçon que la première plage traitée en début de ligne ~oit systématiquement d'une couleur donnée par exemple blanche (91, en pratique, la première plage analysée est noire 9 le codeur traitera inltialement une plage blanche de longueur 0). Les impulsions ~LA
sort en outre utilisées pour provoquer l'élaboration du mot de synchro nisation de liene à chaque ensemble de données codées DC correspondant à une ligne d'analy~e.
A ces fins, la sortie du compteur 234 est reliée à une entrée 1' d'une première ba~cule 212 et à une entree'O~d'une seconde ba~cula 213 pour la mise à l'état 1 de la bascule 212 et la mise à l'état 0 de : 20 la bascule 213 à chaque arrlvée à 1728 du compteur 234. Le ~ignal sur la sortie Q de la bascule 212 est appliqué en co~mande d'une porte ET 214 qui reçoit par ailleur~ les impulslon~ délivrées par la porte ET 233.
La sortie de la porte ET 214 est rebouclée à une entrée "0" de la bascule 212 pour la ~ise à l'état 0 de cette bascule : la porte ET 214 ne lai~e ainsi pas3er que la première impulsion délivrée par la porte ET 233 après chaque arr~vée à 1728 du compteur 234. Les impulsions que lais~e passer la porte ET 214 .~ont appliquées à la bascule de couleur 245 ~ 44.

pour la mise à un etat donné, 1 dans l'exemple considéré, de oette bascule 245 et à la bascule 213 pour la mise à l'état l de cette bas-cule 213. Le signal sur la sortie Q de la bascule 213 e~t appliqué
sur une entrée 3upplémentaire de la mémoire 210 pour forcer le niveau logi.que en sortie de la mémoire 210 à une valeur donnée, 0 dans l'exemple considéré, lorsque lui-même est au niveau 0, c'est-à-dire pendant l'intervalle de temps qui sépare chaque arrivée à 1728 du compteur 234 de la première commande de chargement du compteur 231 et du regiqtre 232 qui apparaît aprè~ cette arrivée et alors que le compteur 229 est à l'état nul. A oet effet, on prévoit une porte ET tnon représentée) placée en sortle de la mémoire 210 et commandée par le ~ignal de sortie de la bascule 213 appliqué sur ladite entrée ~upplémentaire. La sortie de la porte ET 214 est en outre reliée à une entrée "1" d'une bascule 215 pour la mise à l'état 1 de cette bascule à chaque impul~ion délivrée par cette porte. Le signal de sortie de la bascule 215 ¢ommande une porte ET 216 qui est connectée par ailleurs à la sortie de la porte ET 69 qui délivre le~ impulsions de commande de chargement du compteur 231 et du registre 232. La porte ET 216 est rebouclée à une entrée "0"
de la bascule 215 pour la mise à l'état 0 de cette bascule : la porte ET 216 ne laisse passer que la première impulsion délivrée par la porte ET 69 après chaque impul~ion que lai~se pa~ser la porte ET 214. La sortie de la porte ET 216 est connectée à une entrée de commande d'un générateur de mot binaire 217 qui engendre le mot de synchronisation de ligne.
Ce génér~teur 217 reçoit ~ur une autre entrée le signal d'horloge ~ 25 du modulateur au rythme Hm. En réponse à chaque impulsion reçue de ; la porte ET 216, le générateur 217 émet en séria~ au rythme Hm, le~
bit~ du mot de synchronisation de ligne constitué par exemple par ~ 45.

onze 0 successi~s suivi~ d'un l. Ce generateur délivre ~ur une 30rtie auxiliaire un signal qui commande le blocage, pendant la durée de l'émi~sion du mot de synchronisation de li~ne, de la porte ET 209 à travers laquelle le 3ignal d'horloge au rythme Hm est appliqué au registre de sortie 232 et au compteur initialisable 231.
Le signal sur la sortie auxiliaire du générateur 217 est appliqué à ure autre porte ET 209l, qui eqt connectée par ailleurs à la sortie du registre 232, pour fixer à 0 le niveau logique en ~ortie de cette porte 209' pendant la durée de l'émission du mot de qynchroni-~ation de ligne.
Une porte OU 218 ayant une première entrée connectée au générateur 217 pour recevoir le mot de synchroni~ation et une seconde entrée connectée, à travers la porte ET 209', au regi~tre de sortie 232 pour recevoir les données DC délivre les donnée~ DE qui, après un rééchantillonnage dans une bascule de rééohantillornage (non représentée) pilotee par le signal d'horloge Hm, sont appliquées au modulateur en vue de leur émis3ion en ligne.
En ~onctionnement du codeur au cours du traitement d'une ligne d'analyse, une plage de couleur donnée par la ~ortie Q de la 2~ bascule 245 étant mesurée par le clrcuit 222 alors que le compteur 234 n'est pas arrivé à 1728, le contenu du compteur 229, celui-ci n'étant par exemple pas nul, est appliqué au comparateur. Simultanément 9 l'en~emble 22 dé~init la longueur du mot codé reoherche et l'applique à l'en~em~le 241 qui ~électionne les sorties correspondantes du compteur 244. Simultanément aussi, le compteur 244 reçoit, à travers la porte ET 51 alors passante par le signal de non identité issu du comparateur 50, le ~ignal d'horloge ~ 46.

rapide HR i99U de l'o~cillateur. Son état évolue et prend l~s configu-ration3 ~uccessives po~sibles tandis que l'en~emble 241 déli~re les mots décodé~ qui correspondent respectivement aux mot3 qu ~ il resoit de~ ~orties sélectionnées du compteur 244. A l~identité des deu~ mot~
reçu~ par le comparateur 50 la porte ET 51 e~t bloquée et le signal HR
e~t donc ab~ent. Pendant ce temps, le registre 232, chargé avec le mot de code termlnal de la plage précédemment traité ; se décharge, à tra~er~ la porte 209' passante, au rythme Hm re~cu à travers la porte ET 209 pa~sante~ tandis que le compteur 231 initialisé à la longueur de ce mot de code ~e décharge au même rythme.
Le retour à zéro du compteur 231 commande, par la porte ET 69 alor3 passante, le chargement du contenu du compteur 244 dan~ le registre 232 et le chargement,dans le compteur 231 du mot donné par l'ensemble 226' et traduisant la longueur du mot codé. Le regi3tre 232 est alor~ déchargé
au rythme Hm tandis que le compteur 231 décompte depuis sa nouvelle valeur initlale. Par ailleurs, le retour à zéro du compteur 231 met à zéro le compt0ur 244 pour la recherche d'un nouveau mot aodé. Ce retour à zéro du compteur 231 provoque en outre la remise à zéro du compteur 229 et, 9i celui-ci était déjà nul, la remise à zéro du comptsur 228 et le déblocage de la bascule 225 : par la porte ET 224 alor~
pa~sante une nouvelle plage ~era me~urée. Le pas~age à zéro du compteur 231 provoque uniquement la remi~e à zéro du compteur 22g si 90n état n'était ; pa~ alors nul, la porte ET 233 restant bloquée. Le contenu du compteur 22B
e~t alors traité de même manière que celui du compteur 229 en recherchant le mot défini par l'état, que l'on ~ait évoluer, du compteur 244 exprimant le mot oodé qui lui correspond.
L'arrivée à 1728 du compteur 234 se produit pendant l'émission par le registre 232 du mot de code terminal pour l'avant-dernière ~7~ 47.

plage de la ligne d'analyse considérée. L'impulsion ALA que le compteur 234 dél~vre alor~ provoque le blocage de la bascule de blocage 225 et la mise forcée à 0 du niveau en sortie de la mémoire 210. Cette impul~ion e~t en outre mémorisée dans la bascule 212 pour provoquer, lors de la commande de char~ement dans le registre 232 du mot de code kerminal pour la dernière plage et de l'enreglstrement de la longueur de ce mot dans le compteur 231, l'initialisation (à 0) de la bascule de couleur 245 et la cessation de la mise ~orcée à 0 du niveau en sortie de la ~émoire 210. Lors de la co = nde de chargement, dans le registre 232, du mot de code suivant, qui ooncerne une nouvelle ligne d'analyse, le générateur 217 reçoit une impulsion de commande de la porte ET 216 alor~ pa~qqante ; il emet en répon~e, par la porte OU 218, le mot de synchronisation au rythme ~m tandls que le~ porte~ ET 209 et 209' 30nt bloquée~.A la ~in de l'émis3ion du mot de qynchronisation, le genérateur 217 débloque les porte~ ET 209 et 209' pour permettre l'émisqion des mot3 de code 3uccessifs de la nouvelle ligne d'analyse.
Dans les réalisations pratique~ d'un codeur et d'un décodeur tels que ceux des figures 2 et 3 ou des ~:Lgures 4 et 5, on peut limiter la capacité des regi~tres et compteurs recevant les mots codés. La lon~ueur des reei~tres est avantageu3ement limitée à 8 bit , l'état des compteurs e~t défini ~ur quatre bit~, ceci terant compte du ~ait que la longueur des mot~ codés donnés dans le~ tableaux I et II varient de 2 à 13 bits mai~ que tout mot codé de longueur supérieure à 8 bits commencent par de bit~ 0. Il est donc possible de définir tout mot de code par un octet signi~icatif tandis que la longueur réelle du mot de code ~era donnée indépendamment par un mot de quatre bits.
Ainsi en regard des figure~ 2 à 5, le registre de sortie 32, le registre d'entrée 110, le regi~tre d'entrée 40 et le regi~tre de ~ 48.

sortie 232 auront une longueur de 8 bits. Le~ compteur~ associés à
ceq registres, c'est-à-dire le compteur 31, le compteur 111, le compteur 44 et le compteur 231 définiront la longueur des mots codas ~ur 4 bits.
Dans ce cas si l'un des registre3 doit contenir le mot codé corre~pon-dant à une plage blanche de longueur 14 le contenu du registre 3ara 00110100, le contenu du compteur associé sera 0110, ceci signifie que le mot codé a une longueur de 6 bitq et est 110100. De manière similaire, 9i 1 ~ un de ces registres doit contenir le mot codé dé~ini3sant une plage noire de longueur 32, le contenu du registre ~era 01101010, le contenu du compteur sera 1100, ceci signi~ie que le mot codé a ; une lon~ueur de 12 bits et est 000001101010.
; En se référant plu3 particulièrement à la figure 5, on notera qu'il e~t avantaKeux de limiter également la capac~té du ccmpteur 244 à huit bits, l'ensemble 241 recevant outre l'état de oe compteur, la longueur réelle du mot de code recherohé donnée par 1'en~emble 225'.
Cette capacité li~itée du oompSeur 244 permet un codage beaucoup plus rapide de~ mots de longuaur de plage : un mot de longueur de plage à codar étant appli~ué par le circuit de compkage 222 au comparateur 50, il ~audra moins de 256 périodes d'horloge~ rapide pour trouver le mot de code corre~pondant. Ceci assure, avec un signal d'horloge rapide à 5 MHz et un rythme Hm à 4800 bits/s, une transmi~sion régulière au rythma Hm des données DE, la mesure de chaque longueur de plage pui~ le codage du premier mot, ou le cas échéant, urique mot de longuaur do plage pour cette plage étant e~ectuéq en moins d0 deux période~
du qignal d'horloge Hm c'est-à-dire tou~ourq avant la ~in de l'émi3sion du mot de code terminal pour la plage précédente (et, a ~ortiori) la recherche d'un mot de code terminal complétant un mot de code de ~ 49.

composition étant eff0ctuée avant la ~in de l'émission de ce mot de code de composition. La porte ET 69 qui commande le chargement du registre 232 et du compteur 231 se trouve ainqi toujours passante lors du retour à zéro du aompteur 231 à la fin de l'émisqion d'un mot de code ; ~on rôle est simplement d7é~iter un chargement intempestif du registre 232 et du compteur 231 au démarrage de l'émetteur.
Da~s la figure 6~ on a illu~tré ur. agencement du circuit assurant la restitution de~ donnée~ codée~ émises DC, ce circuit corre~pon~
dant au registre 32 et compteur 31 de la Pigure 2 ou au regiqtre 232 et compteur 231 de la figure 5, lor~que la longueur du regi~tre est limitée à 8 bits et la capacité du compteur e~t définie sur 4 bit~, comme indiqué ci-avant. Pour simplifier on n'a pas repré~enté la porte ET
ou 209, selon la figure 2 ou 5, à travers laquelle le circuit assurant la restitutiorl des données codées DC reçoit le signal d'horloge au rythme ~m. Dans cette figure 6, le regisl;re est repéré par la référence 332 le compteur est repéré par la ré~érence 331. Le regi~tre 332 qui reçoit un mot codé à emettre~ enregi~tre ce mot sou~ huit bits, le compteur inltialisable 331 associé reçoit la longueur du mot codé. Un compteur initialisable auxiliaire 60 est associé au compteur 3319 il reçoit 3imultanément avsc le compteur 331 la longueur du mot codé. Les sorties en parallèle du compteur 60 sont reliée~ à un comparateur à huit, 61.
Ge comparateur 61 délivre en regard du oontenu du compteur 60, un signal ~qignifiaatif de l'égalité, de la ~upériorité ou de l'inPériorité
par rapport à 8 du contenu du compteur 60. Ces trois signaux ~ont qymbolisés ~ur trois qorties du comparateur affectées du signe indiquant l'égalité ou le sen~ de llinégalité.
La ~ortie du comparateur 61, indiquant l'égalité à 8 du ; contenu du compteur 60 est reliée à une première entrée d'une porte ET 62 ~7~ 50.

recevant sur une ~euxième entrée le 3ignal d'horloge au rythme Hm.
La aortie de cette porte ET 62 eqt reliée à travers une porte OU 64 à 1'entrée de commande de déchargement du registre 332. Une porte ET 65, reliée à la qortie série du regi~tre 332 et commandée par le ~ignal indiquant que le contenu du compteur 60 est supérieur à 8, inversé
dans un inverseur 63, délivre le~ données DC.
Le compteur auxiliaire 60 est commandé en comptage par un signal d'horloge rapide Ho d'un o~cillateur non représenté ici toscilla-teur 23 ou 223 de la ~i~ure 2 ou 5) à 5 MHz traversant une porte ET 66 co~andee par le signal indiquant que le contenu du compteur 60 est in~érieur à 8, qui e~t donné par le comparateur 61. La sortie de la porte ET 66 est reliée à l'entrée comptage du compteur 60. Ce compteur 60 e~t aus~i commandé en décomptage par le signal d'horloge Hm tra~ersant une porte ET 67 commandée par le signal is3u du comparateur 61 et indiquant que le contenu du compteur 61 est qupérieur à 8. La sortie de cette porte ET 67 est reliée à l'entrée décomptage du compteur 60.
Le compteur 331 est commandé en décomptage par le sienal Rm EnPin, le registre 332 reçoit en outre sur son entrée de commande ds déchargement~ à travers la porte OU 64, le sigral d'horloge rapide Ho traversant la porte ET 66 commandée par le ~ignal indiquant que le contenu du compteur 60 est in~érieur à 8.
La restitution des d~nnée DE à partir du côntenu du regi3tre 332 e3t expliquée en con~idérant successivement les trois exemples possibles, à savoir, le mot codé pour lequel un octet est contenu dans le regi~tre 332 est égal? inférieur ou ~upérieur à 8.
Le mot codé a une longueur égale à 8 : cette longueur eqt exprimee par le contenu des compteurs 331 e~ 60 chargés à 8, le mot ~ 51.
e3t entière~ent et uniquement dé~ini dan~ le regi~tre 332. Dans ce cas, la ~ortie du ccmparateur 61 indiquant l'égalité à 8 du contenu du compteur 60 est activée, elle e~t au niveau 1. La porte 62 e t rendue passante pour le signal ~m par le signal d'égalité à 8 tandis que le3 porte~ 66 et 67 qont bloquées. Le signal issu de la porte 62 assure le dachargement du registre 332 au rythme Hm tandis que le compteur 331 décompte à ce même rythme. Le~ données DC qont régulièrement délivrée~ à la ~ortie de la porte ET 65 pas~anta par le signal i~su de l'inverseur 63. Le compteur 60 reste à l'état 8 auquel il a été
chargé. L'état de ce compteur 60 ne sera modifié, le ca~ échéant, que lor~ du chargement de la longueur d'un nouveau ~ot de code, à
la suite du retour à zéro du compteur 331.
Le mot codé a ure longueur in~érieure à 8, par exemple de 6, cette longueur est exprimée par le contenu da~ compteur~ 331 et 60 chargés à 6, le mot codé est contenu dans le registre 332 mai~
le~ deux premiers bits qui sont des 0 n'appartiennent pas à ce mot (les données DC étant émi~es poids fort~ en tête de chaque mot~. Dans ce cas, la sortie du comparateur 51 indiquant que le contenu du compteur 60 est inPérieur à 8 est au niveau 1. Cette sortie rend la porte ET 66 pa~sante pour le signal Ho ce qui porte très rapidement le compteur 60 à l'état 8 tandi~ que le registre 332 délivre les deux pre~iers bits qulil cor~tient. Le passage de 6 à 8 du contenu du compteur 60 s'ef~ectue entre deux lmpulsion~ Hm ; pendant ce pa~sage il n'y a eu aucure évolution de l'état du comptYur 331 et les deux bits délivrés par le regi~tre 332 au rythme Ho ne 30nt pas pris en co~pte par la bascule de rééchantillonnage (non représentée) en sortie du codeur. Par l'état 8 du compteur 60 la porte ET 66 ~e trouve alor~ bloquée tandi3 que la porte ET 62 ~ 52.
est débloquee : le registre 332 ~init de 3e décharæer au rythme Hm ~usqu'au retour à zéro du compteur 331 qui a lieu pour 6 impulsions du sienal Hm. Les donnée~ codées DC déli~rées en qortie du codeur sont ainsi constituées par les six dernier~ bits contenu3 dans le registre 332.
Le mot codé a une longueur ~upérieure à 8, par exemple de 12, cette longueur est exprimée par le contenu des compteurs 331 et 60 chargés à 12, le mot codé n'est pas entièrement contenu dans le registre 332, quatre bits Q de poids ~or~s doivent appartenir à ce mot codé. Danq ce ca~, la sortie du comparateur 61 indiquant que le contenu du oompteur 60 eqt ~upérieur à 8 est au niveau 1. La porte ET 67 est pas3ante pour le signal Hm : le compteur 60 décompte les impulsions ~m reçues, en même temps que le compteur 331. Simultanément, les portes ET 62 et 66 bloquées évitent le déohargement du registre 332 ; la porte ET 65 est é~alement bloquée, la sortie de cette porte ET reste à zéro ce qui équivaut à de~ bits 0 emis au rythme Hm. A l'arrivée à 8 du compteur 60, c'est-à-dire aprè~ quatre impulsion3 Hm, le contenu du compteur 331 étant aussi à 8, un ~ignal d'égalité à 8 est délivré sur la sortie correspondante du comparateur 61. La porte ET 67 est alors bloquée et le compteur 60 reste a 8, la porte ET 62 e~t passante. Le registre 332 se déoharge au rythme ~m à travers la porte ET 65 pas~ante. Simultanément le compteur 331 continue à déco~pter le~ impulsions Hm jusqu'à ~on retour à zéro. Le~ données DC constituées ici par quatre O de t8te puis le contenu du regi tre 332 ont été émises au rythme Hm.
On notera qu'entre deux impul~ions Em, on charge les compteurs et le registre 332 et, le cas échéant on amène par comptage le contenu du compteur 60 à 8 par des impul~ions Ho tandis que l'on décharge ~ ~ ~ , 53-partiellement, au rythme de ces impul3ions Ho, le regi~tre 332. Le contenu du compteur 60 e~t par contre, le ca3 échéant, amené à 8 par décomptage au rythme Hm.
Dan~ le~ figure~ 7 et 8 on a illustré un cirouit codeur-décodeur réalisé à partir des circuits de~ ~igures 2 et 3 ou des circuit~
des ~igures 4 et 5. En vue de ne paq surcharger ces deux figures, on a conserve le mode de restitution des donnée~ DC indiqué dans ces ; fi~ures, bien entendu il peut être remplacé par lz réalisation particulière donnée dans la figure 6.
Dans le même but de qimplification, on a simplement illustré le circuit de comptage de longueur de plage 22 ou 222 et non les deux compteurs qui le con~tituent en pratique, de ce fait les porte3 logiques ou circuits permettant de distinguer le~ mots de code de composition des mots de code terminaux et 109 commandes qui en découlent n'ont pas été données dans ceq deux figures. Toujours par souois de simpli~ication, on n'a pas non plu3 représenté les oirouj.ts ayant un rôle exclu ivement lié aux changements de ligne d'analyse ou d'impres~ion ni les commande3 qui en découlent. On a également indiqué par ~o le signal is~u de l'o~cillateur rentrant dans l'équipement illustré.
Danq la figure 7 les circuits sont ceux utilisés dans le codeur de la fi~ure 2 ou ~anq le décodeur de la ~igure 3, ils ne ~ont plu9 décritsO De ce fait, les ré~érence~ désignant les cir¢uit~ utilisés pour la fonction codage et pour la fonction décodage de ce oodeur-décodeur sont celle~ de la rigure 2, leq circuits ~upplémentaires utilisés uniquement pour la fonction codage sont repérés par les références le9 désignant dans la figure 2 et ceux supplémentaire~ utili~é~ uniquement pour la fonction décodage sont repérés par les références le~ désignant ~ 54.

dans la figure 3.
En regard de la ~igure 7, des circuits aiguillages commandés simultanement, ~elon que le codeur-décodeur est mis en Ponctionnement de codeur ou de décodeur, par exemple à partir d'une touche actionnée par l'opérateur, relient ~qélectivement certainq circuits. Ainqi, un aiguillage 71 relie la sortie du détecteur de tran3ition 20 ou la sortie du comparateur 35 à l'entrée de commande de la bascule de couleur 21.
Un aiguillage 72 relie la sortie du déteoteur de tran~ition 20 ou la ~ortie du comparateur 35 à l'entrée "0" de la basoule de blocage 25, tandis qu'un autre aiguillage 73, relie la sortie signi~icative de l'état zéro du compteur 31 ou la sortie 130' -~igni~icati~e de l'état zéro du cirouit de comptage 22 à l'entrée "1" de la bascule de blocage.
Des interrupteurs 75, 76 et 77, constitués chacun par exemple par une porte ET que l'on bloque ou que l'on rend pasqante, sont commandés en même temps que ces circuits d'aiguillage 71 à 73. L'interrupteur 75, placé en sortie du registre de sortie 32 bloque toute information en sortie de ce registre lorsque le codeur-décodeur ~onctionne en décodeur ; l'interrupteur 76, placé sur l.a liaison entre la sortie Q
de la ba~cule de blocage 25 et la porte E`T 37 coupe toute commande 2~ d'élaboration du signal d'horloge du décodeur HD lorsque le codeur-décodeur fonotionne en codeur tantis que llinterrupteur 77, disposé
à la ~ortie Q de la bascule de couleur 21 coupe alorq la liai~on entre cette bascule et le dispositif d'impression (non repré3enté). En outre, ~elon que le codeur-décodeur ~onctionne en codaur ou en décodeur, 25 le signal d'horloge incident ~m est pré~ent ou abqent et le signal d'horloge incident ~dm est absent ou présent. La commande simultanée de~ aiguillages 71 à 73 et des interrupteurs 76 et 77 est schématisée J~ 55.

par le tireté 74. Dans la figure 7 tou~q ce~ aiguillage3 et interrupteurs ~ont positionnés pour le ~onctionnement en codeur du codeur-décodeur repré~ente.
Dans la ~igure 8, les clrcuit~ illustrés sont ceu~ utili~és dans le décodeur de la figure 4 ou le codeur de la ~igure 5~ ne 30nt donc plus décrit en détail. De ce fait, les références déQignant le~ circuits utilisé~ pour les ~onctions décodage et codage 90nt celles de la figure 4, les circuits supplémentaires utilisés pour la ~eule ~onction décodage sont repérés par le9 référenoes correspondantes de la figure 4 et lej circuit~ ~upplémentaires utilisés pour la seule ~onction codage sont repérés par les ré~érenoes les dé~ignant dan~
la ~igure 5.
En rsgard de la Pigure 8, des aiguillages commandés simultanément, selon que le codeur-décodeur va ~onctionner en codeur ou en décodeur, par exemple à partir d'une touche commandée par un opérateur, relient ~électivement certains circuits entre eux. Ainsl un aiguillage 81 relie les sortie~ de l'ensemble auxiliaire 226' ou le3 sorties du compteur 44 à l'en~emble 41 pour lui appllquer l'information de longueur du mot codé recherché ou la longueur du mot codé à décoder. Un aiguillage 82, relie le~ sorties du aompteur 244 donnant le mot codé recherché au pa~age par l'une de3 configurations possibles de son état ou les sortie~ du regi~tre 40 recevant leA données DR à l'ensemble 41. Un aiguillage 83 relie la sortie du déteoteur de ~ransition 220 ou la sortie de l'ensemble L~l signi~icatlve du décodage d'un mot de code à l'entrée de commande de la bascule de couleur 45, le niveau de la ~ortie Q de cet~e bascule 45 constituant la sortie des données DI
qui seront pri~es au rythme HD. De~ interrupteurs 85, 86 et 87, ~6.

constitués chacun par 0xemple par une porte ET que l'on bloque ou que l'on rend pas~ante, sont commandés en même temps que le~ circuit3 d'aiguillage 81 à 83. L~interrupteur 85, plaoé en 30rtie du registre de sortie 232 bloque toute in~ormation en sortie de ce registre lorsque 5 le codeur-décodeur ronctionne en décodeur ; l'interrupteur 86~ placé
à la sortie de la porte ET 47 empêche toute élaboration du ~ignal d'horloge du décodeur HD lorsque le codeur-décodeur fon tionne en codeur tandi~ que l t interrupteur 87, disposé à la sortie Q de la bascule de couleur 45, coupe alor3 la liai~on entre cette ba~cule et le dispositi~
d'impres~ion (non repré~enté). En outre, selon que le codeur décodeur ~onctionne en codeur ou en décodeur, le signal d'horloge incident Hm e~t présent ou abqent et le signal dThorloge incldent Hdm e~t abqent ou pré~ent. La commande qimultanée de~ aiguillage~ 81 à 83 et des interrupteur~ 85 à 87 e~t ~chémati~é par de3 tireté~ 84.
Dans cette ~igure 8 tous ce~ aiguillageq et interrupteur~
~igurent po~itionnés pour un fonotionnement en codeur du codeur-déoodeur représenté.
La présente invention a été décrite en regard des ~igures jointes illustrant des exempleq de réali~ation. Il est évident que ; 20 l'on peut ~ apporter des modification~ de détail et remplacer certain~
moyen~ par d'autres techniquement équivalents, sans pour autant ~ortir du cadre de cette invention.

Claims (10)

Les réalisations de l'invention au sujet des-quelles un droit exclusif de propriété ou de privilège est revendiqué sont définies comme il suit:

1. Dispositif de conversion binaire de premiers mots binaires respectivement en seconds mots binaires selon une loi de transcodage définie comportant:
un ensemble de transcodage selon une loi inverse de la loi de transcodage définie, susceptible de délivrer successivement lesdits premiers mots;
un compteur, dit compteur principal, ayant une entrée reliée à une horloge, dite horloge rapide, com-mandant l'évolution de l'état du compteur susceptible de représenter tous les seconds mots possibles et ayant des sorties reliées à des entrées dudit ensemble de transco-dage;
un comparateur recevant, d'une part l'un desdits premiers mots à convertir et, d'autre part, lesdits premiers mots successivement délivrés par ledit ensemble de transcodage et détectant l'identité entre les mots comparés simultanément, le contenu dudit compteur principal représen-tant, lors de la détection d'identité donnée par le comparateur le second mot qui correspond audit premier mot à convertir;
l'un des deux groupes de mots formés res-pectivement par lesdits premiers mots et lesdits seconds mots sont des mots codes selon un code HUFFMAN tronqué et l'autre des deux groupes de mots exprimant en binaire des longueurs de suites de bits de même niveau;
le dispositif étant caractérisé en ce qu'il comporte en outre un circuit auxiliaire de transcodage as-surant la conversion de chaque mot de l'autre desdits groupes exprimant en binaire la longueur d'une suite à transformer en mot en code HUFFMAN de l'un desdits groupes, en un mot auxiliaire exprimant la longueur de ce mot en code HUFFMAN, pour activer les seules entrées correspondantes d'un circuit recevant ce mot en code HUFFMAN.

2. Dispositif de conversion selon la revendi-cation 1, pour le décodage des mots codés selon le code HUFFMAN tronqué et formés de données reçues à un rythme prédéterminé constituant lesdits premiers mots, en mots exprimant en binaire les longueurs de suites de bits de même niveau et constituant lesdits seconds mots, dans le-quel une bascule, dite bascule de couleur, commandée à
partir du comparateur, définit le niveau de bits de chaque suite de bits à reconstituer à partir des données reçues, caractérisé en ce que le circuit auxiliaire de transcodage a des entrées reliées aux sorties dudit compteur principal pour délivrer des mots auxiliaires exprimant les longueurs des premiers mots respectifs délivrés par ledit ensemble de transcodage et ayant des sorties reliées audit compara-teur pour activer en fonction du contenu instantané dudit compteur principal le nombre d'entrées dudit comparateur, constituant ledit circuit recevant le mot en code HUFFMAN, reliées audit ensemble de transcodage défini par le mot auxiliaire délivre en correspondance, et en ce qu'il com-porte en outre un compteur de longueur du premier mot à
décoder commandé audit rythme prédéterminé et relié audit comparateur pour activer selon son état le nombre correspon-dant d'entrées du comparateur recevant ledit premier à
décoder.

3. Dispositif de conversion selon la revendica-tion 2, caractérisé en ce qu'il comporte en outre des moyens de mise en décomptage dudit compteur principal, au rythme de ladite horloge rapide, commandés par ledit comparateur et par ledit compteur principal pour délivrer, lors d'une identité entre les mots appliqués au comparateur, les bits de la suite dont la longueur est définie par le contenu dudit compteur principal, au rythme des impulsions de la-dite horloge rapide appliquées sur l'entrée décomptage dudit compteur principal jusqu'à ce que celui-ci soit à zéro.

4. Dispositif de conversion selon l'une des re-vendications 2 ou 3, caractérisé en ce que ledit ensemble de transcodage et ledit circuit auxiliaire de transcodage sont constitués chacun par un ensemble de circuits de logique combinatoire programmé.

5. Dispositif de conversion selon la revendica-tion 1, pour le codage des suites de bits de même niveau, dont les longueurs respectives exprimées en binaire consti-tuent lesdits premiers mots définis dans un compteur pour compter la longueur de chaque suite et appliqués audit comparateur, en mots codés selon le code HUFFMAN tronqué
constituant lesdits seconds mots, caractérisé en ce que le circuit auxiliaire de transcodage de la longueur de chaque premier mot à coder en mot auxiliaire traduisant la longueur de chaque second mot correspondant dont les entrées sont reliées audit compteur de longueur de chaque suite et dont les sorties sont reliées audit ensemble de transco-dage constituant ledit circuit recevant le mot en code HUFFMAN,pour activer les entrées dudit ensemble de trans-codage reliées audit compteur principal qui correspondent à la longueur du second mot recherché.

6. Dispositif de conversion selon la revendi-cation 5, caractérisé en ce qu'il comporte, en outre, un registre de sortie de chacun des seconds mots dont les entrées en parallèle sont reliées aux sorties dudit compteur principal, et un compteur initialisable dont les entrées en parallèle sont reliées aux sorties dudit circuit auxi-liaire, tous deux commandés simultanément en chargement lorsque le signal de sortie du comparateur indique l'iden-tité entre les mots comparés et que simultanément le comp-teur initialisable est à zéro, ledit registre de sortie étant commandé en déchargement à un rythme défini tandis que simultanément le compteur initialisable fonctionne en décomptage audit rythme défini jusqu'à son retour à

zéro, chaque identité détectée par le comparateur étant maintenue tant que le compteur initialisable n'est pas à zéro.

7. Dispositif de conversion selon la revendi-cation 6, caractérisé en ce que ledit registre de sortie est choisi de capacité limitée de manière à contenir une représentation significative des mots codés en code HUFFMAN
selon laquelle le bit 1 de poids le plus fort de tout mot codé est défini mais peut être associé à des bits 0 supplé-mentaires de poids plus élevé définis par excès ou par dé-faut pour correspondre à une représentation réelle de ces mots codés et en ce qu'il comporte, en outre, un compteur initialisable auxiliaire chargé simultanément et identi-quement avec ledit compteur initialisable, un comparateur auxiliaire ayant une référencé de comparaison donnée par la capacité limitée dudit registre de sortie et relié au-dit compteur initialisable auxiliaire, assurant la compa-raison entre le contenu de ce compteur initialisable auxiliaire et ladite référencé de comparaison, et des portes logiques commandant, à partir du signal issu dudit compa-rateur auxiliaire, en déchargement ledit registre de sortie et simultanément en décomptage le compteur initialisable, audit rythme défini, lorsque le signal issu du comparateur traduit une égalité, en décomptage le compteur initialisable et le compteur initialisable auxiliaire, audit rythme défini, si le signal issu du comparateur auxiliaire indique que le contenu dudit compteur initialisable auxiliaire est supérieur à ladite référencé de comparaison, pour amener audit rythme défini le contenu dudit compteur initialisable auxiliaire à la valeur de référencé de comparaison tandis que le contenu du compteur initialisable décroît également à ce rythme défini, et en déchargement ledit registre de sortie et si-multanement en comptage ledit compteur initialisable auxi-liaire au rythme du signal de ladite horloge rapide, si le signal issu du comparateur auxiliaire indique que le contenu dudit compteur initialisable auxiliaire est inférieur à
ladite référencé de comparaison, pour porter le contenu dudit compteur initialisable auxiliaire à la valeur de ladite référencé; le rythme de ladite horloge rapide étant très supérieur audit rythme défini pour porter le contenu dudit compteur initialisable auxiliaire à la valeur de la-dite référencé entre deux impulsions audit rythme défini.

8. Dispositif de conversion selon l'une des revendications 5, 6 ou 7, caractérisé en ce que ledit en-semble de transcodage et ledit circuit auxiliaire de trans-codage sont constitués chacun par un ensemble de circuits de logique combinatoire programmé.

9. Dispositif de conversion selon la revendi-cation 1, susceptible d'assurer le codage des mots expri-mant en binaire les longueurs de suites de bits de même niveau constituant lesdits premiers mots, en mots codés selon le code HUFFMAN tronque donne constituant lesdits seconds mots ou d'assurer le décodage desdits mots codés selon ledit code HUFFMAN formés de données constituant lesdits premiers mots en mots exprimant en binaire les longueurs de suites de bits de même niveau, constituant lesdits second mots, caractérisé en ce que ledit compteur principal forme également un compteur de longueur des suites de bits de même niveau à coder dont les sorties sont reliées audit ensemble de transcodage constitué par un ensemble de circuits de logique combinatoire programme pour assurer le codage des mots qu'il reçoit en mots selon ledit code HUFFMAN tronqué, et en ce que le circuit auxiliaire de transcodage dont les entrées sont connectées aux sorties dudit compteur de lon-gueur des suites de bits de même niveau à coder assurant le trans-codage de chaque mot qu'il reçoit en un mot auxiliaire expri-mant la longueur du mot correspondant selon ledit code HUFFMAN
tronqué, un registre de sortie dont les entrées sont connec-tées, ainsi qu'un premier groupe d'entrées dudit comparateur, aux sorties dudit ensemble de circuits de logique combinatoire pour recevoir les mots codés, ledit registre de sortie étant commandé en déchargement par un premier signal d'horloge in-cident de rythme donné, et en chargement par l'état nul d'un compteur initialisable dont les entrées sont connectées aux sorties dudit circuit auxiliaire de transcodage pour recevoir les mots auxiliaires exprimant la longueur des mots codés, ledit compteur initialisable étant commandé en décomptage par ledit premier signal d'horloge incident de rythme donné
et en chargement par son état nul, un moyen commandable de blocage de toute information en sortie dudit registre de sortie, un registre d'entrée recevant lesdites données au rythme défini d'un second signal d'horloge incident, dont les sorties sont connectées à un deuxième groupe d'entrées dudit comparateur, et auquel est associé un compteur de longueur du mot reçu dans ce registre d'entrée, ledit comparateur étant en outre connecté audit compteur de longueur de mot reçu et audit circuit auxiliaire pour recevoir la longueur des mots à comparer, et en ce qu'il comporte une bascule, dite bascule de couleur, reliée à
uen entrée supplémentaire de l'ensemble de transcodage et du circuit auxiliaire de transcodage et commandée à
travers un premier aiguillage par un détecteur de transi-tion recevant lesdits bits à coder pour fournir le niveau de ces bits, ou à partir du comparateur pour fournir le niveau de données à reproduire à partir desdites données formant les mots codés selon le code HUFFMAN, une bascule de commande d'élaboration de signaux d'horloge, dite bascule de blocage, associée à un oscillateur et commandée d'une part à travers un deuxième aiguillage par ledit compteur initialisable ou par le compteur de longueur des suites de bits à coder, à leur pas-sage à l'état nul, pour l'élaboration d'un signal d'horloge du codeur ou dudit signal d'horloge rapide appliqué à l'en-trée de comptage dudit compteur de longueur des suites de bits à coder et d'autre part à travers un troisième aiguillage par le détecteur de transition à chaque transition ou par ledit comparateur à chaque identité pour bloquer ledit signal d'horloge du codeur ou pour bloquer ledit signal d'horloge rapide et commander l'élaboration d'un signal d'horloge de décodeur appliqué à l'entrée de décomptage dudit compteur de longueur des suites de bits à coder jusqu'à l'arrivée à zéro de ce compteur-ci, et un moyen commandable de blocage dudit signal d'horloge de décodeur, lesdits aiguillages étant commandés simultanément par un signal de mise en codeur ou en décodeur dudit dispositif de conversion, ce dernier signal commandant en outre le blocage de toute information en sortie du registre de sortie lorsque ledit dispositif fonctionne en décodeur et le blocage du signal d'horloge de décodeur, lorsque ledit dispositif fonctionne en codeur.

10. Dispositif de conversion selon la revendi-cation 1, susceptible d'assurer le codage des mots expri-mant en binaire les longueurs de suites de bits de même niveau constituant lesdits premiers mots en mots codés selon le code HUFFMAN tronqué donné constituant lesdits seconds mots, ou d'assurer le décodage desdits mots codés selon le code HUFFMAN formés de données constituant lesdits premiers mots en mots exprimant en binaire les longueurs de suites de bits de même niveau constituant lesdits seconds mots, caractérisé en ce que ledit ensemble de transcodage est constitué par un ensemble de circuits de logique combina-toire programmé pour assurer le décodage des mots codés selon ledit code HUFFMAN tronqué en mots exprimant la longueur des suites de bits de même niveau et qu'il comporte un premier aiguillage reliant les sorties dudit compteur principal recevant ledit signal d'horloge rapide ou les sorties d'un registre d'entrée recevant les données au rythme donné d'un premier signal d'horloge incident aux entrées dudit ensemble de circuits de logique combinatoire et en ce qu'il comporte un compteur de longueur des suites de bits de même niveau à coder recevant un signal d'horloge de co-deur définissant le rythme des bits à coder et dont les sorties sont reliées à un premier groupe d'entrées dudit comparateur dont un deuxième groupe d'entrées est relié aux sorties dudit ensemble, un circuit auxiliaire de transcodage assurant le transcodage du contenu dudit compteur de longueur des suites de bits à coder en un mot auxiliaire exprimant la longueur du mot.
codé correspondant selon ledit code HUFFMAN tronqué, un deuxième aiguillage reliant les sorties dudit circuit auxi-liaire ou d'un compteur de longueur de mot formé par lesdites données, recevant ledit premier signal d'horloge incident, audit ensemble pour activer le nombre d'entrées dudit ensemble qui correspond à cette longueur de mot, un premier compteur initialisable connecté aux sorties dudit ensemble de circuits de logique combinatoire pour recevoir les mots décodés, un registre de sortie du mot codé relié audit compteur princi-pal commandé en déchargement par un second signal d'horloge incident à un rythme défini et associé à un second compteur initialisable de longueur dudit mot codé relié aux sorties dudit circuit auxiliaire et commandé en décomptage par ledit second signal d'horloge incident, ledit registre de sortie et ledit second compteur initialisable étant commandés en chargement lors de l'identité des mots comparés par le compa-rateur pour l'état nul dudit second compteur initialisable et en ce qu'il comporte une bascule, dite bascule de couleur reliée à une entrée supplémentaire dudit ensemble de circuits de logique combinatoire ainsi qu'à une entrée supplémentaire dudit circuit auxiliaire et fournissant le niveau des bits à coder ou de données à reproduire à partir des données formant les mots codés en code HUFFMAN, commandée à travers un troisième aiguillage par un détecteur de transition recevant lesdits bits à coder ou à partir dudit ensemble délivrant un mot décodé, des moyens d'élaboration de signaux d'horloge associés à un os-cillateur et commandés d'une part par ledit comparateur et ledit second compteur initialisable de longueur dudit mot codé pour le blocage dudit signal d'horloge rapide à chaque identité entre les mots comparés tant que ledit second comp-teur initialisable n'est pas à l'état nul et pour l'élabo-ration d'un signal d'horloge de codeur à chaque identité
des mots comparés pour l'état nul de ce second compteur initialisable, d'autre part par le détecteur de transition pour le blocage du signal d'horloge de codeur à chaque transition, et, en outre, par ledit premier compteur initia-lisable de longueur des mots décodés pour l'élaboration d'un signal d'horloge de décodeur lors de son état non nul, un moyen commandable de blocage de toute information en sortie du registre de sortie, et un moyen commandable de blocage dudit signal d'horloge du décodeur, dans ce dis-positif de conversion lesdits aiguillages étant commandés simultanément par un signal de mise en fonctionnement en codeur ou décodeur qui commande en outre le blocage de toute information en sortie du registre de sortie lorsque ledit dispositif fonctionne en décodeur et le blocage du signal d'horloge du décodeur lorsque ledit dispositif fonc-tionne en codeur.