BR112016028400A2 - potência programável para uma interface de memória - Google Patents

potência programável para uma interface de memória

Info

Publication number
BR112016028400A2
BR112016028400A2 BR112016028400A BR112016028400A BR112016028400A2 BR 112016028400 A2 BR112016028400 A2 BR 112016028400A2 BR 112016028400 A BR112016028400 A BR 112016028400A BR 112016028400 A BR112016028400 A BR 112016028400A BR 112016028400 A2 BR112016028400 A2 BR 112016028400A2
Authority
BR
Brazil
Prior art keywords
delay
memory interface
delay circuit
update
voltage bias
Prior art date
Application number
BR112016028400A
Other languages
English (en)
Inventor
Christian Diffenderfer Jan
Claire Cheng Yuehchun
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of BR112016028400A2 publication Critical patent/BR112016028400A2/pt

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

trata-se de sistemas e métodos para o controle de atraso. em uma modalidade, um sistema de atraso compreende um primeiro circuito de atraso configurado para fornecer uma polarização de tensão para um segundo circuito de atraso, em que a polarização de tensão controla um atraso do segundo circuito de atraso, e para atualizar a polarização de tensão a uma taxa de atualização. o sistema de atraso também compreende um controlador de atualização configurado para ajustar a taxa de atualização do primeiro circuito de atraso. por exemplo, o controlador de atualização pode ajustar a taxa de atualização com base nas exigências de temporização de uma interface de memória que incorpora o sistema de atraso. a taxa de atualização pode ser reduzida quando as exigências de temporização forem mais relaxadas para reduzir a potência, e pode ser aumentada quando as exigências de temporização forem mais apertadas.
BR112016028400A 2014-06-06 2015-05-11 potência programável para uma interface de memória BR112016028400A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/298,730 US9443572B2 (en) 2014-06-06 2014-06-06 Programmable power for a memory interface
PCT/US2015/030214 WO2015187308A1 (en) 2014-06-06 2015-05-11 Programmable power for a memory interface

Publications (1)

Publication Number Publication Date
BR112016028400A2 true BR112016028400A2 (pt) 2017-08-22

Family

ID=53268893

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112016028400A BR112016028400A2 (pt) 2014-06-06 2015-05-11 potência programável para uma interface de memória

Country Status (11)

Country Link
US (1) US9443572B2 (pt)
EP (1) EP3152762B1 (pt)
JP (1) JP2017517077A (pt)
KR (1) KR20170015909A (pt)
CN (1) CN106663462B (pt)
BR (1) BR112016028400A2 (pt)
CA (1) CA2949492A1 (pt)
ES (1) ES2713443T3 (pt)
HU (1) HUE043506T2 (pt)
TW (1) TW201610993A (pt)
WO (1) WO2015187308A1 (pt)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520864B2 (en) * 2014-06-06 2016-12-13 Qualcomm Incorporated Delay structure for a memory interface
KR102248279B1 (ko) * 2014-06-13 2021-05-07 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 및 메모리 컨트롤러 사이의 통신을 중개하는 리타이밍 회로의 동작 방법
US10177751B2 (en) * 2016-05-27 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Delay line with short recovery time
CN112953530B (zh) * 2021-01-28 2024-02-23 星宸科技股份有限公司 除频器电路
JP2022146532A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム及び遅延制御方法
US11171654B1 (en) * 2021-05-13 2021-11-09 Qualcomm Incorporated Delay locked loop with segmented delay circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
TR200002649T2 (tr) 1998-03-16 2000-11-21 Jazio Inc. VLSI CMOS arayüz devreleri için yüksek hızlı sinyal üretimi.
JP4190662B2 (ja) * 1999-06-18 2008-12-03 エルピーダメモリ株式会社 半導体装置及びタイミング制御回路
JP2001250382A (ja) * 2000-03-03 2001-09-14 Hitachi Ltd クロック再生回路
US6859109B1 (en) 2003-05-27 2005-02-22 Pericom Semiconductor Corp. Double-data rate phase-locked-loop with phase aligners to reduce clock skew
JP4667196B2 (ja) * 2005-10-12 2011-04-06 パナソニック株式会社 位相調整回路
US9237000B2 (en) 2006-06-19 2016-01-12 Intel Corporation Transceiver clock architecture with transmit PLL and receive slave delay lines
KR100839499B1 (ko) * 2006-12-22 2008-06-19 삼성전자주식회사 딜레이 제어 장치 및 방법
US7746135B2 (en) * 2007-09-29 2010-06-29 Intel Corporation Wake-up circuit
US7795935B2 (en) * 2007-09-29 2010-09-14 Intel Corporation Bias signal delivery
TWI362836B (en) 2008-08-08 2012-04-21 Etron Technology Inc Dll with power-saving function
KR20100097927A (ko) 2009-02-27 2010-09-06 삼성전자주식회사 지연 동기 루프 및 이를 포함하는 전자 장치
CN101713994B (zh) * 2009-12-03 2011-09-21 陕西北人印刷机械有限责任公司 印刷机在线生产信息管理系统及其方法
WO2012118714A2 (en) 2011-03-02 2012-09-07 Rambus Inc. Timing calibration for multimode i/o systems
US8624645B2 (en) * 2011-08-15 2014-01-07 Nanya Technology Corp. Multi phase clock signal generator, signal phase adjusting loop utilizing the multi phase clock signal generator, and multi phase clock signal generating method
US9041464B2 (en) 2011-09-16 2015-05-26 Qualcomm Incorporated Circuitry for reducing power consumption
US9160350B2 (en) 2011-11-15 2015-10-13 Rambus Inc. Integrated circuit comprising a delay-locked loop
US8836394B2 (en) 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling

Also Published As

Publication number Publication date
ES2713443T3 (es) 2019-05-21
CN106663462A (zh) 2017-05-10
WO2015187308A1 (en) 2015-12-10
EP3152762A1 (en) 2017-04-12
EP3152762B1 (en) 2019-01-02
TW201610993A (zh) 2016-03-16
HUE043506T2 (hu) 2019-08-28
CA2949492A1 (en) 2015-12-10
US20150357017A1 (en) 2015-12-10
CN106663462B (zh) 2019-05-03
US9443572B2 (en) 2016-09-13
JP2017517077A (ja) 2017-06-22
KR20170015909A (ko) 2017-02-10

Similar Documents

Publication Publication Date Title
BR112016028400A2 (pt) potência programável para uma interface de memória
BR102015002978B8 (pt) Circuito eletrônico com controle de temperatura, e, método para prolongar e equalizar a vida efetiva de uma pluralidade de transistores
BR112017010916A2 (pt) célula de combustível autônoma para aviões
BR102014002343A8 (pt) montagem, método para proteção de um transistor bipolar de porta isolada contra condições de curto-circuito e método para proteção de pelo menos dois transistores bipolares de porta isolada conectados em série contra condições de curto-circuito
BR112018004887A2 (pt) sistemas e métodos de controle de potência.
BR112018067362A2 (pt) sistema controlador regulador de múltiplas entradas e múltiplas saídas
MX361203B (es) Configuracion automatica de un sistema de control de carga.
BR112015031305A2 (pt) sistemas e métodos para controle de evento de cátodo anômalo com controle de corrente de soldagem de acordo com o estado de voltagem detectada
BR112016029732A2 (pt) método para controle de distribuição de energia
BR112017009953A2 (pt) sistemas e métodos de controle adequados para utilização com sistemas e métodos de produção de energia
BR112016025271A2 (pt) composição de mensagens em um segmento de comunicação
BR112015019550A2 (pt) método para associar um elemento de interface de usuário a pelo menos uma fonte de luz, método para ajustar pelo menos uma fonte de luz em resposta a um elemento fixável, aparelho de iluminação que inclui uma memória e um controlador operável para executar instruções armazenadas na memória e sistema de iluminação
BR112018000030A2 (pt) módulo de controle de veículo, e, método para um módulo de controle de veículo
CL2016001276A1 (es) Punto de máxima potencia en un dispositivo de seguimiento, y método de evaluación de un módulo solar de células
BR112017003350A2 (pt) controle de envelhecimento de um sistema em chip
BR112018011360A2 (pt) retroalimentação de controle atrasado em uma portadora em duplexação por divisão de tempo que utiliza intermitências comuns
BR112017018620A2 (pt) método de administração de tradipitanto, e, tradipitanto.
BR112018067462A2 (pt) sistema de controle e método de controle para sistema de ddr
BR112014018141A8 (pt) Sistema de controle de regulador de voltagem, circuito integrado, método para controlar uma voltagem de processador e sistema de gestão de energia
BR112018005727A2 (pt) circuito de suprimento de corrente de fuga para reduzir a folga de regulador de tensão com baixa queda de tensão
EP3155664A4 (en) Field plates on two opposed surfaces of double-base bidirectional bipolar transistor: devices, methods, and systems
CL2019000069A1 (es) Sistema de sujetador y costillas estabilizadoras.
BR112018074718A2 (pt) composição líquida não oleosa, não aquosa, e, método de controle de nematódeos.
BR112015001647A2 (pt) método para associar um elemento óptico com pelo menos uma fonte de luz; elemento óptico ativo; aparelho de iluminação que inclui uma memória e um controlador que pode ser operado para executar as instruções armazenadas na memória; e sistema de iluminação
BR112017006735A2 (pt) sistema para controle de parâmetro de soldagem de um sistema de soldagem

Legal Events

Date Code Title Description
B08F Application fees: application dismissed [chapter 8.6 patent gazette]

Free format text: REFERENTE A 5A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: REFERENTE AO DESPACHO 8.6 PUBLICADO NA RPI 2566 DE 2020-03-10