BR112016005365B1 - Hospedeiro, dispositivo e método de funcionamento de um hospedeiro de cartão multimídia embutido (emmc) - Google Patents
Hospedeiro, dispositivo e método de funcionamento de um hospedeiro de cartão multimídia embutido (emmc) Download PDFInfo
- Publication number
- BR112016005365B1 BR112016005365B1 BR112016005365-6A BR112016005365A BR112016005365B1 BR 112016005365 B1 BR112016005365 B1 BR 112016005365B1 BR 112016005365 A BR112016005365 A BR 112016005365A BR 112016005365 B1 BR112016005365 B1 BR 112016005365B1
- Authority
- BR
- Brazil
- Prior art keywords
- host
- command
- control system
- task
- queue
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2206/00—Indexing scheme related to dedicated interfaces for computers
- G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
- G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer And Data Communications (AREA)
- Information Transfer Systems (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Information Transfer Between Computers (AREA)
- Communication Control (AREA)
Abstract
PROVISÃO DE ENFILEIRAMENTO DE COMANDOS EM MEMÓRIAS EMBUTIDAS A presente invenção se refere à provisão de enfileiramento de comandos em memórias embutidas. Em particular, aspectos aqui descritos se referem a um processo através do qual um status do enfileiramento é comunicado a um hospedeiro a partir de um dispositivo. Aspectos da presente invenção usam a estrutura de comando do padrão Multi-Media Card (eMMC) embutido, de tal modo que o hospedeiro pode determinar um status do enfileiramento no dispositivo próximo a uma extremidade conhecida de uma transferência de dados em andamento. Deste modo, o hospedeiro pode selecionar uma tarefa para começar após a conclusão de uma transferência de dados corrente enquanto a transferência de dados corrente ainda está em curso.
Description
[0001] O presente pedido reivindica prioridade ao Pedido de Patente US Provisório n° de série 61/875.721 depositado em 10 de Setembro de 2013 e intitulado “SYSTEMS AND METHODS FOR PROVIDING COMMAND QUEUING IN THE EMBEDDED MULTI-MEDIA CONTROLLER (eMMC) STANDARD, que é aqui incorporado por referência em sua totalidade.
[0002] O presente pedido também reivindica prioridade ao Pedido de Patente US n° de série 14/478.032 depositado em 05 de setembro de 2014, e intitulado “PROVIDING COMMAND QUEUING IN EMBEDDED MEMORIES” que é aqui incorporado por referência em sua totalidade.
[0003] A tecnologia da invenção refere-se em geral à memória embutida e particularmente à provisão de enfileiramento de comandos na fila.
[0004] Muitos dispositivos móveis se baseiam na memória flash para armazenar dados e / ou software para uso pelo dispositivo móvel. A memória flash vem em duas versões gerais: fixa (embutida) e removível. A memória flashremovível normalmente assume a forma de um cartão de memórias removível e é comumente usada em dispositivos como câmeras digitais ou dispositivos de áudio. A memória flash embutida é geralmente soldada ou de outro modo permanentemente afixada à placa de circuito ou outro meio de suporte dentro de um dispositivo móvel.
[0005] O Joint Electron Device Engineering Council (JEDEC) é responsável por produzir os padrões de cartão multimídia embutidos (eMMC) relativos a um tipo de memória flash embutida. eMMC descreve uma arquitetura que consiste em uma solução de armazenamento incorporado com interface decartão multimídia, memória flash e controlador, todos em umpequeno pacote ball grid array (BGA). eMMC é atualmente um protocolo síncrono, onde o hospedeiro (host) envia um comandopara ler a partir do dispositivo ou para escrever para o dispositivo. O dispositivo envia uma resposta e, em seguida,ocorre uma transferência de blocos de dados. Após a conclusãoda transferência de dados, o hospedeiro envia outro comando,recebe outra resposta e ocorre outra transferência de dados. Esta estrutura de comando síncrona ocorre para cada transferência de dados dentro e fora da memória eMMC. Normalmente, o software está envolvido com todos os comandos e respostas. Esse tipo de software é tipicamente uma entidade de reação lenta e o envolvimento do software em todos os comandos e respostas contribui para o atraso na realização das transferências de dados.
[0006] Em contraste com a estrutura de comando síncrona de eMMC, outro padrão de memória, o armazenamento flash universal (UFS), adota o Modelo de Arquitetura da interface para sistema de computação pequenos (SCSI) e protocolos de comando que suportam vários comandos com características de enfileiramento de comandos e que permitem um paradigma de programação multi-thread. Na prática, o enfileiramento de comandos permite que o hospedeiro envie uma pluralidade de tarefas para o dispositivo antes da execução dessas tarefas pelo dispositivo. Estas tarefas são armazenadas em uma fila no dispositivo. O dispositivo então seleciona uma tarefa da pluralidade de tarefas que recebeu, executa a tarefa selecionada, e informa o hospedeiro da conclusão.
[0007] O enfileiramento de comandos permite um uso mais eficiente do barramento no qual ocorre a transferência de dados porque o software no hospedeiro e o dispositivo podem trabalhar simultaneamente em vez de ter que esperar um pelo outro. eMMC se beneficiaria do enfileiramento de comandos e a melhoria na eficiência no uso do barramento de dados. No entanto, dado que eMMC historicamente não contemplou o enfileiramento de comandos, existe uma necessidade de definir como o hospedeiro pode tomar conhecimento do status das tarefas na fila no dispositivo.
[0008] Aspectos descritos na descrição detalhada incluem a provisão de enfileiramento de comandos em memórias embutidas. Em particular, os aspectos aqui descritos referem-se a um processo através do qual o status da fila é comunicado ao hospedeiro a partir do dispositivo. Aspectos da presente invenção utilizam a estrutura de comando do padrão de cartão multimídia embutido (eMMC), de tal modo que o hospedeiro pode determinar o status da fila no dispositivo próximo a um término conhecido de uma transferência de dados em andamento. Desta maneira, o hospedeiro pode selecionar uma tarefa para começar depois de concluída a transferência de dados corrente, enquanto a transferência de dados corrente ainda está em curso.
[0009] A este respeito, em um aspecto, é descrito um hospedeiro. O hospedeiro compreende um transceptor configurado para transmitir sinais para e receber sinais de um dispositivo compatível com um padrão eMMC. O hospedeiro também compreende um sistema de controle operacionalmente acoplado ao transceptor. O sistema de controle é configurado para emitir um comando para o dispositivo para determinar um estado de um registo de status de fila (QSR) no dispositivo. O sistema de controle também está configurado para receber uma resposta a partir do dispositivo com informações sobre o QSR do dispositivo.
[0010] Em outro aspecto, um dispositivo é descrito. O dispositivo compreende um transceptor configurado para transmitir sinais para e receber sinais a partir de um hospedeiro compatível com um padrão eMMC. O dispositivo também compreende um sistema de controle operacionalmente acoplado ao transceptor. O sistema de controle é configurado para receber um comando a partir do hospedeiro para determinar um estado de um QSR no dispositivo. O sistema de controle é ainda configurado para transmitir uma resposta ao hospedeiro com informações sobre o QSR do dispositivo.
[0011] Em outro aspecto, é descrito um método de funcionamento de um hospedeiro eMMC. O método compreende a transmissão de sinais de hospedeiro eMMC para um dispositivo que inclui um comando para determinar um estado de um QSR no dispositivo. O método também compreende a recepção de uma resposta do dispositivo com informações sobre o QSR do dispositivo.
[0012] A Figura 1 é um diagrama em blocos de uma ligação exemplar entre um hospedeiro e um dispositivo que usa um padrão de cartão multimídia embutido (eMMC);
[0013] A Figura 2 é um diagrama de temporização de sinais entre um hospedeiro e um dispositivo que usa um pin de interrupção;
[0014] A Figura 3 é um diagrama de temporização de sinais entre um hospedeiro e um dispositivo que usa uma estrutura de comando de acordo com aspectos exemplares da presente invenção;
[0015] A Figura 4 é um fluxograma de um processo exemplar da presente descrição; e
[0016] A Figura 5 é um diagrama em blocos de um sistema baseado em processador exemplificativo que pode incluir o hospedeiro e o dispositivo da Figura 1 funcionando de acordo com aspectos da presente invenção.
[0017] Com referência agora às figuras dos desenhos, são descritos vários aspectos exemplares da presente invenção. A palavra “exemplificativo” é aqui utilizada para significar “ servir como um exemplo, caso ou ilustração ” . Qualquer aspecto aqui descrito como “exemplificativo” não deve necessariamente ser interpretado como preferido ou vantajoso em relação a outros aspectos.
[0018] Aspectos descritos na descrição detalhada incluem aa provisão de enfileiramento de comandos em memórias embutidas. Em particular, os aspectos aqui descritos referem-se a um processo através do qual o status da fila é comunicado ao hospedeiro a partir do dispositivo. Aspectos da presente invenção utilizam a estrutura de comando do padrão de cartão multimídia embutido (eMMC), de tal modo que o hospedeiro pode determinar o estado da fila no dispositivo próximo a um término conhecido de uma transferência de dados em andamento. Desta maneira, o hospedeiro pode selecionar uma tarefa para começar depois de concluída a transferência de dados corrente, enquanto a transferência de dados corrente ainda está em curso.
[0019] Quando o hospedeiro cria uma tarefa, o hospedeiro a priori sabe a quantidade de dados em curso a ser transferida. Dado que o hospedeiro também instrui o dispositivo quando começar a transferência de dados, o hospedeiro pode determinar quando uma transferência de dados associada a uma determinada tarefa está prestes a terminar. Por conseguinte, o hospedeiro pode agendar uma consulta de sondagem em algum ponto antes da conclusão da transferênciade dados. Em um aspecto exemplar, o pedido de sondagem estásob a forma de um sinal de comando SEND_QUEUE_STATUS (CMD13)do hospedeiro para o dispositivo. O dispositivo responde com informações sobre o status da fila. O hospedeiro, em seguida,tem informações suficientes sobre quais tarefas estão prontas para execução na fila. No final da transferência de dados corrente, o hospedeiro pode emitir um comando para executar uma nova tarefa. Este arranjo evita a necessidade de um pin adicional. Evitar PINS extras economiza espaço e custos. Da mesma forma, este arranjo reduz o número de consultas de sondagem por vincular o evento da consulta ao término próximo da transferência de dados, em vez de se basear em uma sondagem periódica. Isto é, se a sondagem é feita periodicamente, o hospedeiro pode sondar duas vezes (ou mais) durante uma única transferência de dados. Em contraste, a presente invenção tem apenas um único evento de sondagem durante uma única transferência de dados (próximo ao término da transferência de dados). A eliminação da sondagem adicional proporciona a utilização mais eficiente do barramento de dados.
[0020] A adição do enfileiramento de comandos em um sistema eMMC permite ao dispositivo otimizar a ordem de execução. Tal otimização pode prolongar a vida útil da bateria e / ou eliminar o atraso na execução de tarefas. O enfileiramento de comandos facilita o dispositivo notificar o hospedeiro do status da fila atual e melhora o tratamento de erros. Além disso, o enfileiramento de comandos melhora os aspectos de temporização para os comandos.
[0021] A este respeito, a Figura 1 é um diagrama em blocos de um hospedeiro 10 acoplado a um dispositivo 12 por meio de condutores 14. As comunicações entre o hospedeiro 10 e o dispositivo 12 obedecem ao padrão eMMC, tal como padrão elétrico eMMC 5.0 publicado pelo Joint Electron Device Engineering Council (JEDEC) em junho de 2012. Revisão 5.01 foi publicada em Julho de 2014. O trabalho está sendo feito para concluir a revisão 5.1, com uma publicação alvo de Dezembro de 2014. Cópias desta norma estão disponíveis por JEDEC em 3103 North 10th Street, Suite 240 South, Arlington VA 22201-2107. O hospedeiro 10 inclui um controlador de hospedeiro 16 que é um sistema baseado em hardware com interface de comunicação adequada 18. O controlador de hospedeiro 16 interage com o software de hospedeiro 20. Coletivamente, o controlador hospedeiro 16 e software de hospedeiro 20 são um sistema de controle.
[0022] Com referência continuada à Figura 1, o dispositivo 12 inclui um controlador 22 que é um sistema baseado em hardware com interface de comunicação apropriada 24. O dispositivo 12 inclui ainda uma unidade de memória 26 (por exemplo, um dispositivo de armazenamento Flash AND negado e não AND (NAND)). O dispositivo 12 inclui ainda uma fila de tarefa 28. Coletivamente, o controlador 22 e qualquer software e firmware associado com o funcionamento do controlador 22 é um sistema de controle.
[0023] Houve uma proposta conjunta pela Samsung, SanDisk e Qualcomm perante JEDEC para incluir enfileiramento de comandos através de um pin QRDY. A utilização desse pin QRDY pode permitir o enfileiramento de comandos, mas pode aumentar os custos e / ou impor uma penalidade de espaço. No entanto, para ajudar no contraste de aspectos da presente invenção, os aspectos de um pin QRDY são apresentados na Figura 2. Em particular, a Figura 2 fornece uma progressão de sinal contra o fluxo de tempo 30 para um pin QRDY.
[0024] A este respeito, a Figura 2 ilustra o diagrama de temporização. Em particular, o hospedeiro 10 envia um comando 32 (C) e recebe uma resposta (R) 34. O comando 32 instrui o dispositivo 12 a começar a execução de uma tarefa na fila no dispositivo 12. Após a resposta 34, o fluxo de dados 36 começa. Embora o fluxo de dados 36 esteja em andamento, o dispositivo 12 termina de aprontar uma tarefa na fila de tarefas 28 para execução. O pin QRDY 38 é transferido de um alto para um baixo (veja transição 40). A alteração no nível do pin QRDY 38 faz com que o hospedeiro 10 envie um comando 42 para o dispositivo 12. Em um aspecto exemplar, o comando 42 é um CMD13. O dispositivo 12 envia de volta uma resposta 44, que pode incluir o estado da fila (QS), incluindo a tarefa recém-aprontada. No final do fluxo de dados 36, o hospedeiro emite um novo comando 46 instruindo o dispositivo 12 a começar a execução de uma das tarefas aprontadas na fila de tarefa 28. A utilização do pin QRDY 38 permite que o hospedeiro 10 saiba quando as tarefas estão prontas para execução. O hospedeiro 10 pode emitir os comandos de execução apropriados no término de um fluxo de dados existente, em vez de ter de esperar pelo término de um fluxo de dados, consultar o estado da fila no final do fluxo de dados e, em seguida, emitir um comando de execução da tarefa após a consulta.
[0025] Embora a adição do pin QRDY 38 facilite o enfileiramento de comandos e os seus ganhos de tempo e uso eficiente proporcionados do barramento de dados, a adição de um pin aumenta o custo de fabricação e impõe uma penalização de criação, visto que condutor adicional deve ser encaminhado ao novo pino. Além disso, a adição de um pin adiciona à pegada do dispositivo e o hospedeiro com o pin relativo a um dispositivo semelhante (e hospedeiro) sem o pin adicional. Assim, a adição do pin QRDY 38 é geralmente indesejável.
[0026] Aspectos da presente invenção evitam o uso do pin QRDY 38 utilizando o conhecimento que o hospedeiro 10tem sobre a transferência de dados atualmente ativa acoplada com um CMD13 para garantir uma atualização oportuna quanto ao status da fila no dispositivo 12. Registos adicionais podem ser adicionados na gama específica de fornecedor do mapa de registro da interface de controlador de hospedeiro (HCI) para ajudar a facilitar os processos da presente invenção. Antes de abordar os registros adicionados, é provida uma visão geral do processo.
[0027] A este respeito, a Figura 3 ilustra uma progressão de sinal contra o fluxo de tempo 50. Os sinaiscomeçam com o hospedeiro 10 enviando um comando 52 para odispositivo 12 e recebendo uma resposta 54. O comando 52 instrui o dispositivo 12 a executar uma tarefa pronta. O dispositivo 12 executa a tarefa pronta e a transferência dedados 56 começa. O hospedeiro 10 sabe a priori a quantidade de dados que será transferida como parte da transferência dedados 56 e, portanto, sabe (ou pode calcular) quando o término 58 da transferência de dados 56 irá ocorrer. Assim, dado que o sistema de controle do hospedeiro 10 pode saber quando o término 58 da transferência de dados 56 irá ocorrer, o sistema de controle do hospedeiro 10 pode selecionar um momento antes, mas próximo à extremidade 58. O sistema de controle do hospedeiro 10 envia um CMD13 60 para o dispositivo 12 no momento selecionado. O CMD13 60 inclui uma consulta sobre o estado da fila de tarefas 28. O dispositivo12 responde com um sinal QS 62, que tem informações sobre o estado da fila de tarefas 28, incluindo informações sobretodas as tarefas que estão prontas para execução. Com basenas tarefas prontas, o hospedeiro 10, em seguida, emite umcomando 64 para executar uma tarefa, e o processo se repete.
[0028] Um fluxograma mais robusto de um processo 98 por trás da progressão de sinal contra o fluxo de tempo 50 é apresentado com referência à Figura 4. O processo 98 começa com o hospedeiro 10 criando uma ou mais tarefas para execução pelo dispositivo 12 (bloco 100). O hospedeiro 10 põe em fila as tarefas (bloco 102) e passa uma ou mais tarefas para o dispositivo 12 (bloco 104) com um comando para enfileirar a(s) tarefa(s). O dispositivo 12 põem em fila as tarefas e começa a aprontar as tarefas para execução (bloco 106). Em algum ponto, o dispositivo 12 termina de aprontar uma ou mais tarefas para execução (bloco 108) e o dispositivo 12 atualiza a fila de tarefas 28.
[0029] Inicialmente, o hospedeiro 10 envia um CMD13 ao dispositivo 12 e toma conhecimento de que uma tarefa está pronta (bloco 110). O hospedeiro 10 comanda o dispositivo 12 para executar a tarefa pronta (bloco 112). O dispositivo 12 executa a tarefa e ocorre a transferência de dados 56. Enquanto isso, o dispositivo 12 continua a aprontar tarefas na fila para execução (bloco 114). Um ou mais tarefas adicionais podem ser aprontadas desta forma.
[0030] O hospedeiro 10, com base em seu conhecimento a priori d quando ocorrerá o término 58 da transferência de dados 56, envia um CMD13 60 antes, mas próximo ao término 58 da transferência de dados 56 (bloco116). O dispositivo 12 responde com uma mensagem de statusda fila (bloco 118) incluindo quaisquer tarefas que estejam prontas para execução desde a última atualização fornecida ao hospedeiro 10. Se não houver nenhuma tarefa pronta para a execução no bloco 118, o sistema retorna ao bloco 108 eexecuta a culta periódica até que uma tarefa esteja pronta.Se, no entanto, houver uma tarefa pronta para execução, a transferência de dados 56 é concluída (bloco 120) e o hospedeiro 10 envia um comando (CMD46 ou CMD47) 64 ao dispositivo 12 para executar uma tarefa pronta (bloco 122).O processo 98, então, se repete como observado com o dispositivo 12 que executa a tarefa.
[0031] Como mencionado acima, vários registos podem ser incluídos como Enfileiramento de Tarefas HCI. Estes registos são resumidos na Tabela 1 abaixo:TABELA 1: LISTA DE REGISTROS
[0032] Embora estes sejam descritos em detalhesno pedido de patente provisório original, de particular interesse é o campo Temporizador Ocioso de Comando de Status Enviado do Registro de Configuração de Status 1 Enviada, que permite ao controlador hospedeiro 16 saber o período de tempo durante o qual sondar o dispositivo 12 usando o comando STATUS para verificar o status da fila de comando. Sondagem periódica é usada quando tarefas estão pendentes no dispositivo 12, mas não ocorre nenhuma transferência de dados. Além disso, note que diferentes implementações podem referir-se a diferentes registos por nomes diferentes (por exemplo, “Configuração de Status 1 Enviada pelo Enfileiramento de Comandos”), sem afastamento do escopo da presente invenção.
[0033] Também de particular interesse é o campo Contador do Bloco de Comando de Status Enviado do Registro de Configuração de Status 1 Enviada, que indica ao controlador de hospedeiro 16 em qual bloco enviar o comando STATUS para verificar o status da fila de comando. O hospedeiro 10 irá enviar os blocos BLOCK_CNT-1 do comando de status antes do término da transferência.
[0034] Embora não mostrado, o sistema de controle pode emitir um pedido de gerenciamento de fila, a qual pode incluir um comando para descartar uma tarefa.
[0035] Os sistemas e métodos para proporcionar enfileiramento de comandos no padrão eMMC de acordo com aspectos aqui descritos podem ser fornecidos em, ou integrados em qualquer dispositivo baseado em processador. Exemplos, sem limitação, incluem: uma set top box, umaunidade de entretenimento, um dispositivo de navegação, um dispositivo de comunicações, uma unidade de dados de local fixo, uma unidade de dados de localização móvel, um telefone móvel, um telefone celular, um computador, um computador portátil, um computador desktop, um assistente pessoal digital (PDA), um visor, um visor de computador, uma televisão, um sintonizador, um rádio, um rádio via satélite, um reprodutor de música, um reprodutor de música digital, um reprodutor de música portátil, um reprodutor de vídeo digital, um reprodutor de vídeo, um reprodutor de disco de vídeo digital (DVD) e um reprodutor de vídeo digital portátil.
[0036] A este respeito, a Figura 5 ilustra um exemplo de um sistema baseado em processador 140 que pode empregar o hospedeiro 10 e o dispositivo 12 ilustrado na figura 1. Neste exemplo, o sistema baseado em processador 140 inclui uma ou mais unidades de processamento central (CPUs) 142, cada uma incluindo uma ou mais processadores 144. A(s) CPU(s) 142 pode ser um dispositivo mestre e executar o software 20. A(s) CPU(s) 142 podem ter memória cache 146 acoplada ao(s) processador(es) 144 para acesso rápido aos dados armazenados temporariamente. A(s) CPU(s) 142 é acoplada a um barramento de sistema 148 e podem interacoplar dispositivos incluídos no sistema baseado em processador 140. Como é bem conhecido, a(s) CPU(s) 142 se comunica com estes outros dispositivos através da troca de endereço, controle e informações de dados sobre o barramento de sistema 148. Por exemplo, a(s) CPU(s) 142 pode comunicar os pedidos de transação de barramento ao sistema de memória 150 que pode ser o dispositivo 12. Os pedidos de transaçãopodem passar por um controlador de memória 149, o qual podeser um controlador de hospedeiro 16. Embora não ilustrado na Figura 5, vários barramentos do sistema 148 podem ser proporcionados, em que cada barramento de sistema 148 constitui um tecido diferente.
[0037] Outros dispositivos podem ser ligados ao barramento de sistema 148. Como ilustrado na Figura 5, esses dispositivos podem incluir o sistema de memória 150, um ou mais dispositivos de entrada 152, um ou mais dispositivos de saída 154, um ou mais dispositivos de interface de rede 156 e um ou mais controladores de exibição 158, como exemplos. O(s) dispositivo(s) de entrada 152 pode incluir qualquer tipo de dispositivo de entrada, incluindo, mas não se limitando às teclas de entrada, comutadores, processadores de voz, etc. O(s) dispositivo(s) de saída 154 pode incluir qualquer tipo de dispositivo de saída, incluindo, mas não limitado a, áudio, vídeo, outros indicadores visuais, etc. O(s) dispositivo(s) de interface de rede 156 pode ser quaisquer dispositivos configurados para permitir a troca de dados para e a partir de uma rede 160. A rede 160 pode ser qualquer tipo de rede, incluindo, mas não se limitando a, uma rede com fios ou sem fios, rede privada ou pública, uma rede de área local (LAN), uma LAN ampla, LAN sem fios e a Internet. O(s) dispositivo(s) de interface de rede 156 pode ser configurado para suportar qualquer tipo de protocolo de comunicação desejado.
[0038] A(s) CPU(s) 142 também pode ser configurada para acessar o(s) controlador(es) de exibição 158 sobre o barramento de sistema 148 para controlar as informações enviadas a um ou mais visores 162. O(s) controlador(es) de vídeo 158 envia informações para o(s) visor(es) 162 para ser exibida através de um ou mais processador(es) de vídeo 164, que processam as informações a serem apresentadas em um formato adequado para o(s) visor(es) 162. O(s) visor(es) 162 pode incluir qualquer tipo de visor, incluindo, mas não limitado a, um tubo de raios catódicos (CRT), visor de diodo emissor de luz (LED), um visor de cristal líquido (LCD), um visor de plasma, etc.
[0039] Os especialistas na técnica irão ainda apreciar que os vários blocos lógicos, módulos, circuitos e algoritmos ilustrativos descritos em ligação com os aspectos aqui descritos podem ser implementados como hardware eletrônico, instruções armazenadas na memória ou em outro meio legível por computador e executadas por um processador ou outro dispositivo de processamento, ou combinações de ambos. Os hospedeiros e dispositivos aqui descritos podem ser usados em qualquer circuito, componente de hardware, circuito integrado (IC) ou chip IC, como exemplos. Memória aqui divulgada pode ser de qualquer tipo e tamanho de memória e pode ser configurada para armazenar qualquer tipo de informações desejadas. Para ilustrar claramente esta permutabilidade, vários componentes, blocos, módulos, circuitos e etapas ilustrativos foram descritos acima, geralmente em termos de sua funcionalidade. Como tal funcionalidade é implementada depende da aplicação em particular, escolhas de projeto, e / ou restrições de projeto impostas ao sistema geral. Os especialistas na técnica podem implementar a funcionalidade descrita de maneiras diferentes para cada aplicação em particular, mas tais decisões de execução não devem ser interpretadas como causa de afastamento do âmbito da presente descrição.
[0040] Os vários blocos lógicos, módulos e circuitos ilustrativos descritos em ligação com os aspectos aqui divulgados podem ser implementados ou executados com um processador, um processador de sinal digital (DSP), um Circuito Integrado de Aplicação Específica (ASIC), um Arranjo de Portas programável em Campo (FPGA) ou outro dispositivo lógico programável, porta discreta ou lógica transistor, componentes de hardware discretos, ou qualquer combinação deles concebida para executar as funções aqui descritas. Um processador pode ser um microprocessador, mas, em alternativa, o processador pode ser qualquer processador convencional, controlador, microcontrolador ou máquina de estado convencional. Um processador também pode ser implementado como uma combinação de dispositivos de computação, por exemplo, uma combinação de um DSP e um microprocessador, uma pluralidade de microprocessadores, um ou mais microprocessadores em conjunto com um núcleo de DSP, ou qualquer outro tipo de configuração.
[0041] Os aspectos aqui descritos podem ser incorporados em hardware e nas instruções que são armazenadas em hardware, e podem residir, por exemplo, na Memória de Acesso Aleatório (RAM), memória flash, Memória Apenas de Leitura (ROM), ROM programável eletricamente (EPROM), ROM programável eletricamente apagável (EEPROM), registos, um disco rígido, um disco removível, um CD-ROM, ou qualqueroutra forma de meio legível por computador conhecida na arte. Um meio de armazenamento exemplificativo é acoplado ao processador, de modo que o processador pode ler informações a partir de, e escrever informações para, o meio de armazenamento. Em alternativa, o meio de armazenamento pode ser parte integral do processador. O processador e o meio de armazenamento podem residir em um ASIC. O ASIC pode residir em uma estação remota. Em alternativa, o processador e o meio de armazenamento podem residir como componentes discretos em uma estação remota, estação base ou um servidor.
[0042] Também deve ser notado que as etapas operacionais descritas em qualquer um dos aspectos exemplares aqui são descritas para proporcionar exemplos e discussão. As operações descritas podem ser realizadas em várias outras sequências diferentes daquelas sequências ilustradas. Além disso, as operações descritas em uma única etapa operacional podem, na verdade, ser realizadas em uma série de diferentes etapas. Além disso, uma ou mais etapas operacionais discutidas nos aspectos exemplares podem ser combinadas. Deve ser entendido que as etapas operacionais ilustradas nos diagramas de fluxo podem ser sujeitas a numerosas modificações diferentes, como será prontamente aparente para um perito na arte. Os especialistas na técnica também entenderão que as informações e sinais podem ser representados utilizando qualquer de uma variedade de tecnologias e técnicas diferentes. Por exemplo, dados, instruções, comandos, informações, sinais, bits, símbolos e chips que podem ser referenciados em toda a descrição acima podem ser representados por tensões, correntes, ondas eletromagnéticas, campos ou partículas magnéticas, campos ou partículas óticas ou qualquer combinação deles.
[0043] A descrição anterior da invenção é proporcionada para permitir que qualquer pessoa perita na arte possa fazer ou utilizar a invenção. Várias modificações à divulgação serão prontamente evidentes para os peritos na arte, e os princípios genéricos aqui definidos podem ser aplicados a outras variações, sem afastamento do espírito ou âmbito da invenção. Assim, a descrição não deve ser limitada aos exemplos e desenhos aqui descritos, mas deve ser dado o mais vasto âmbito consistente com os princípios e características inovadores aqui descritos.
Claims (20)
1. Hospedeiro (10), compreendendo:um transceptor (18) configurado para transmitir sinais para e receber sinais a partir de um dispositivo (12) compatível com um padrão de cartão multimídia embutido, eMMC; eum sistema de controle (16, 20) operacionalmente acoplado ao transceptor;o hospedeiro caracterizado pelo fato de que o sistema de controle é configurado para:emitir um comando (60) para o dispositivo (12) para determinar um estado de um registo de status de fila, QSR, no dispositivo;determinar um fim iminente (58) para uma transferência de dados atuais (56) a partir do dispositivo; ereceber uma resposta (62) a partir do dispositivo com informações sobre o QSR do dispositivo antes do fim iminente (58).
2. Hospedeiro (10), de acordo com a reivindicação 1, caracterizado pelo fato de que o sistema de controle (16, 20) é adicionalmente configurado para emitir o comando em tempo próximo e antes do término iminente.
3. Hospedeiro (10), de acordo com a reivindicação 1, caracterizado pelo fato de que o sistema de controle é adicionalmente configurado para emitir um comando para enfileirar uma tarefa.
4. Hospedeiro (10), de acordo com a reivindicação 1, caracterizado pelo fato de que o sistema de controle é adicionalmente configurado para emitir um pedido de gerenciamento de fila.
5. Hospedeiro (10), de acordo com a reivindicação4, caracterizado pelo fato de que o pedido de gerenciamento de fila é um comando para descartar uma tarefa.
6. Hospedeiro (10), de acordo com a reivindicação1, caracterizado pelo fato de que o sistema de controle é adicionalmente configurado para emitir um comando de execução de leitura de tarefa ou um comando de execução de tarefa de escrita.
7. Hospedeiro (10), de acordo com a reivindicação 1, caracterizado pelo fato de que é integrado em um dispositivo selecionado a partir do grupo que consiste em um set top box, uma unidade de entretenimento, um dispositivode navegação, um dispositivo de comunicações, uma unidade dedados de localização fixa, uma unidade de dados de localização móvel, um telefone móvel, um telefone celular, um computador, um computador portátil, um computador desktop, um assistente pessoal digital, PDA, um monitor, um monitor de computador, uma televisão, um sintonizador, um rádio, um rádio via satélite, um reprodutor de música, um reprodutor de música digital, um reprodutor de música portátil, um reprodutor de vídeo digital, um reprodutor de vídeo, um reprodutor de disco de vídeo digital, DVD, e umreprodutor de vídeo digital portátil.
8. Dispositivo (12), compreendendo:um transceptor (24) configurado para transmitir sinais para e receber sinais de um hospedeiro (10) compatível com um padrão de cartão multimídia embutido, eMMC; eum sistema de controle (22) operacionalmente acoplado ao transceptor;o dispositivo caracterizado pelo fato de que o sistema de controle é configurado para: receber um comando (60) a partir do hospedeiro (10) para determinar um estado de um registro de status de fila, QSR, no dispositivo; etransmitir uma resposta (62) ao hospedeiro com informações sobre o QSR do dispositivo antes do fim iminente (58) para a transferência de dados atuais (56) do dispositivo (12).
9. Dispositivo (12), de acordo com a reivindicação 8, caracterizado pelo fato de que o sistema de controle (22)é adicionalmente configurado para determinar o estado do QSRno dispositivo antes de transmitir a resposta.
10. Dispositivo (12), de acordo com areivindicação 8, caracterizado pelo fato de que o sistema de controle é adicionalmente configurado para receber um comando para enfileirar uma tarefa.
11. Dispositivo (12), de acordo com areivindicação 8, caracterizado pelo fato de que o sistema de controle é adicionalmente configurado para receber um pedido de gerenciamento de filas.
12. Dispositivo (12), de acordo com areivindicação 11, caracterizado pelo fato de que o pedido de gerenciamento de fila é um comando para descartar uma tarefa.
13. Dispositivo (12), de acordo com areivindicação 8, caracterizado pelo fato de que o sistema de controle é adicionalmente configurado para receber um comando de execução de tarefa de leitura ou um comando de execução de tarefa de escrita.
14. Método (98) de funcionamento de um hospedeiro (10) de cartão multimídia embutido, eMMC, caracterizado pelo fato de que compreende:transmitir (116) sinais a partir de um hospedeiro eMMC (10) a um dispositivo (12) que inclui um comando (60) para determinar um estado de um registo de status de fila, QSR, no dispositivo (12);determinar um fim iminente (58) para uma transferência de dados atuais a partir do dispositivo (12); ereceber (118) uma resposta (62) a partir do dispositivo (12) com informações sobre o QSR do dispositivo antes do fim iminente (58).
15. Método (98), de acordo com a reivindicação 14, caracterizado pelo fato de que compreende adicionalmente emitir o comando em tempo próximo e antes do término iminente (58).
16. Método (98), de acordo com a reivindicação 15, caracterizado pelo fato de que compreende adicionalmente receber a resposta antes do término iminente (58).
17. Método (98), de acordo com a reivindicação 14, caracterizado pelo fato de que compreende adicionalmente emitir um comando para enfileirar uma tarefa.
18. Método (98), de acordo com a reivindicação 14, caracterizado pelo fato de que compreende adicionalmente emitir um pedido de gerenciamento de fila.
19. Método (98), de acordo com a reivindicação 18, caracterizado pelo fato de que emitir o pedido de gerenciamento de fila compreende enviar comando ao dispositivo (12) para descartar uma tarefa.
20. Método (98), de acordo com a reivindicação 14, caracterizado pelo fato de que compreende ainda emitir um comando de execução de tarefa de leitura ou um comando de execução de tarefa de escrita.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361875721P | 2013-09-10 | 2013-09-10 | |
| US61/875,721 | 2013-09-10 | ||
| US14/478,032 | 2014-09-05 | ||
| US14/478,032 US9519440B2 (en) | 2013-09-10 | 2014-09-05 | Providing command queuing in embedded memories |
| PCT/US2014/054527 WO2015038468A1 (en) | 2013-09-10 | 2014-09-08 | Providing command queuing in embedded memories |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR112016005365A2 BR112016005365A2 (pt) | 2017-08-01 |
| BR112016005365B1 true BR112016005365B1 (pt) | 2022-01-11 |
Family
ID=52626671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112016005365-6A BR112016005365B1 (pt) | 2013-09-10 | 2014-09-08 | Hospedeiro, dispositivo e método de funcionamento de um hospedeiro de cartão multimídia embutido (emmc) |
Country Status (22)
| Country | Link |
|---|---|
| US (1) | US9519440B2 (pt) |
| EP (1) | EP3044688B1 (pt) |
| JP (1) | JP6165342B2 (pt) |
| KR (1) | KR101817932B1 (pt) |
| CN (1) | CN105518640B (pt) |
| AR (1) | AR099265A1 (pt) |
| AU (1) | AU2014318040B2 (pt) |
| BR (1) | BR112016005365B1 (pt) |
| CA (1) | CA2920900C (pt) |
| CL (1) | CL2016000559A1 (pt) |
| ES (1) | ES2650121T3 (pt) |
| HK (1) | HK1222006A1 (pt) |
| HU (1) | HUE037357T2 (pt) |
| MX (1) | MX349240B (pt) |
| MY (1) | MY176801A (pt) |
| NZ (1) | NZ717269A (pt) |
| PH (1) | PH12016500353A1 (pt) |
| RU (1) | RU2640652C2 (pt) |
| SA (1) | SA516370692B1 (pt) |
| SG (1) | SG11201600762WA (pt) |
| TW (1) | TWI588662B (pt) |
| WO (1) | WO2015038468A1 (pt) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9824004B2 (en) * | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
| KR102111741B1 (ko) * | 2014-01-10 | 2020-05-15 | 삼성전자주식회사 | 임베디드 멀티미디어 카드 및 이의 동작 방법 |
| US10108372B2 (en) * | 2014-01-27 | 2018-10-23 | Micron Technology, Inc. | Methods and apparatuses for executing a plurality of queued tasks in a memory |
| US9454310B2 (en) * | 2014-02-14 | 2016-09-27 | Micron Technology, Inc. | Command queuing |
| KR102254099B1 (ko) * | 2014-05-19 | 2021-05-20 | 삼성전자주식회사 | 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템 |
| US9965323B2 (en) | 2015-03-11 | 2018-05-08 | Western Digital Technologies, Inc. | Task queues |
| KR20160111222A (ko) * | 2015-03-16 | 2016-09-26 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 그것을 포함하는 컴퓨팅 시스템 |
| KR20160118836A (ko) * | 2015-04-03 | 2016-10-12 | 에스케이하이닉스 주식회사 | 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법 |
| GB2539443B (en) * | 2015-06-16 | 2020-02-12 | Advanced Risc Mach Ltd | A transmitter, a receiver, a data transfer system and a method of data transfer |
| US10318193B2 (en) | 2015-09-14 | 2019-06-11 | Sandisk Technologies Llc | Systems and methods of command authorization |
| US10379781B2 (en) * | 2016-04-20 | 2019-08-13 | Sandisk Technologies Llc | Storage system and method for improved command flow |
| TWI587214B (zh) * | 2016-04-21 | 2017-06-11 | 慧榮科技股份有限公司 | 資料儲存裝置、其控制單元及其任務排序方法 |
| KR20190032809A (ko) * | 2017-09-20 | 2019-03-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| CN107729140B (zh) * | 2017-09-22 | 2020-07-28 | 华南理工大学 | 一种并行实现多个eMMC主机接口命令排队功能的装置及方法 |
| US10303384B1 (en) | 2017-11-28 | 2019-05-28 | Western Digital Technologies, Inc. | Task readiness for queued storage tasks |
| CN108397046B (zh) * | 2018-04-23 | 2023-08-29 | 深圳市易联网络技术有限公司 | 智能钥匙扣联合管理系统与方法 |
| CN108958950A (zh) * | 2018-05-29 | 2018-12-07 | 联发科技（新加坡）私人有限公司 | 电子存储设备的任务管理方法、主机和存储装置 |
| KR20220048303A (ko) | 2020-10-12 | 2022-04-19 | 삼성전자주식회사 | 크레딧을 이용하는 호스트 장치와 스토리지 장치의 동작 방법 |
| CN114116008B (zh) * | 2022-01-26 | 2022-05-27 | 深圳佰维存储科技股份有限公司 | 命令队列管理方法、装置、可读存储介质及电子设备 |
| CN117827704A (zh) * | 2022-07-19 | 2024-04-05 | 荣耀终端有限公司 | 命令发送方法及电子设备 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6751606B1 (en) | 1998-12-23 | 2004-06-15 | Microsoft Corporation | System for enhancing a query interface |
| WO2005050432A1 (ja) * | 2003-11-19 | 2005-06-02 | Matsushita Electric Industrial Co., Ltd. | 記録媒体アクセス装置及び記録媒体アクセス方法 |
| US20090094678A1 (en) | 2007-10-05 | 2009-04-09 | Nokia Corporation | Mulimode device |
| KR101486987B1 (ko) * | 2008-05-21 | 2015-01-30 | 삼성전자주식회사 | 불휘발성 메모리를 포함하는 반도체 메모리 장치 및 불휘발성 메모리를 위한 커맨드 스케줄링 방법 |
| TWI424435B (zh) * | 2009-08-31 | 2014-01-21 | Phison Electronics Corp | 對快閃記憶體下達程式化指令的方法、控制器與儲存系統 |
| US9779057B2 (en) | 2009-09-11 | 2017-10-03 | Micron Technology, Inc. | Autonomous memory architecture |
| US8356131B2 (en) * | 2009-10-25 | 2013-01-15 | Sony Mobile Communications Ab | System and method for controlling interruption of a process in electronic equipment based on priority of the process, and program |
| US8615621B2 (en) * | 2009-12-24 | 2013-12-24 | St-Ericsson Sa | Memory management |
| US8966176B2 (en) * | 2010-05-27 | 2015-02-24 | Sandisk Il Ltd. | Memory management storage to a host device |
| US10026458B2 (en) | 2010-10-21 | 2018-07-17 | Micron Technology, Inc. | Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size |
| TWI521343B (zh) * | 2011-08-01 | 2016-02-11 | Toshiba Kk | An information processing device, a semiconductor memory device, and a semiconductor memory device |
| JP5762930B2 (ja) * | 2011-11-17 | 2015-08-12 | 株式会社東芝 | 情報処理装置および半導体記憶装置 |
| TWI443513B (zh) * | 2011-08-05 | 2014-07-01 | Phison Electronics Corp | 記憶體儲存裝置、記憶體控制器與資料寫入方法 |
| JP5547154B2 (ja) | 2011-09-21 | 2014-07-09 | 株式会社東芝 | メモリ・デバイス |
| EP3346386B1 (en) * | 2011-09-30 | 2020-01-22 | Intel Corporation | Non-volatile random access memory (nvram) as a replacement for traditional mass storage |
| JP5505456B2 (ja) * | 2012-05-08 | 2014-05-28 | ブラザー工業株式会社 | デバイス制御システム及びプログラム |
| RU2486581C1 (ru) * | 2012-07-11 | 2013-06-27 | Открытое акционерное общество "Научно-исследовательский институт "Субмикрон" | Параллельная вычислительная система с программируемой архитектурой |
-
2014
- 2014-09-05 US US14/478,032 patent/US9519440B2/en active Active
- 2014-09-08 SG SG11201600762WA patent/SG11201600762WA/en unknown
- 2014-09-08 NZ NZ717269A patent/NZ717269A/en not_active IP Right Cessation
- 2014-09-08 MX MX2016002986A patent/MX349240B/es active IP Right Grant
- 2014-09-08 BR BR112016005365-6A patent/BR112016005365B1/pt active IP Right Grant
- 2014-09-08 HU HUE14772505A patent/HUE037357T2/hu unknown
- 2014-09-08 EP EP14772505.5A patent/EP3044688B1/en active Active
- 2014-09-08 AU AU2014318040A patent/AU2014318040B2/en not_active Ceased
- 2014-09-08 CN CN201480049706.5A patent/CN105518640B/zh active Active
- 2014-09-08 ES ES14772505.5T patent/ES2650121T3/es active Active
- 2014-09-08 WO PCT/US2014/054527 patent/WO2015038468A1/en active Application Filing
- 2014-09-08 MY MYPI2016700398A patent/MY176801A/en unknown
- 2014-09-08 KR KR1020167007265A patent/KR101817932B1/ko active IP Right Grant
- 2014-09-08 RU RU2016107809A patent/RU2640652C2/ru not_active IP Right Cessation
- 2014-09-08 JP JP2016540459A patent/JP6165342B2/ja active Active
- 2014-09-08 CA CA2920900A patent/CA2920900C/en not_active Expired - Fee Related
- 2014-09-09 TW TW103131040A patent/TWI588662B/zh active
- 2014-09-09 AR ARP140103369A patent/AR099265A1/es not_active Application Discontinuation
-
2016
- 2016-02-22 PH PH12016500353A patent/PH12016500353A1/en unknown
- 2016-03-07 SA SA516370692A patent/SA516370692B1/ar unknown
- 2016-03-10 CL CL2016000559A patent/CL2016000559A1/es unknown
- 2016-08-23 HK HK16110014.3A patent/HK1222006A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NZ717269A (en) | 2018-03-23 |
| CA2920900A1 (en) | 2015-03-19 |
| SG11201600762WA (en) | 2016-03-30 |
| PH12016500353B1 (en) | 2016-07-04 |
| CN105518640A (zh) | 2016-04-20 |
| RU2640652C2 (ru) | 2018-01-10 |
| EP3044688B1 (en) | 2017-10-18 |
| HUE037357T2 (hu) | 2018-08-28 |
| CN105518640B (zh) | 2018-11-27 |
| JP6165342B2 (ja) | 2017-07-19 |
| EP3044688A1 (en) | 2016-07-20 |
| RU2016107809A (ru) | 2017-10-16 |
| MX349240B (es) | 2017-07-18 |
| TW201523271A (zh) | 2015-06-16 |
| AU2014318040B2 (en) | 2018-09-13 |
| CA2920900C (en) | 2018-05-15 |
| WO2015038468A1 (en) | 2015-03-19 |
| BR112016005365A2 (pt) | 2017-08-01 |
| JP2016529638A (ja) | 2016-09-23 |
| CL2016000559A1 (es) | 2016-11-18 |
| MX2016002986A (es) | 2016-06-02 |
| PH12016500353A1 (en) | 2016-07-04 |
| MY176801A (en) | 2020-08-21 |
| SA516370692B1 (ar) | 2018-10-04 |
| KR101817932B1 (ko) | 2018-01-12 |
| AU2014318040A1 (en) | 2016-03-10 |
| AR099265A1 (es) | 2016-07-13 |
| ES2650121T3 (es) | 2018-01-17 |
| HK1222006A1 (zh) | 2017-06-16 |
| TWI588662B (zh) | 2017-06-21 |
| US9519440B2 (en) | 2016-12-13 |
| US20150074294A1 (en) | 2015-03-12 |
| KR20160053942A (ko) | 2016-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR112016005365B1 (pt) | Hospedeiro, dispositivo e método de funcionamento de um hospedeiro de cartão multimídia embutido (emmc) | |
| US9563368B2 (en) | Embedded multimedia card and method of operating the same | |
| US10360176B2 (en) | Techniques for command validation for access to a storage device by a remote client | |
| TWI530793B (zh) | 用以改善整體非通透橋接裝置之操作的方法與系統 | |
| BR112016005368B1 (pt) | Sistema de armazenamento flash universal, método de controle de um sistema de memória e sistema de memória do controlador multimídia embutido | |
| US20150012607A1 (en) | Techniques to Replicate Data between Storage Servers | |
| US10866737B2 (en) | Apparatus, method and system to store information for a solid state drive | |
| US9881680B2 (en) | Multi-host power controller (MHPC) of a flash-memory-based storage device | |
| US9690720B2 (en) | Providing command trapping using a request filter circuit in an input/output virtualization (IOV) host controller (HC) (IOV-HC) of a flash-memory-based storage device | |
| WO2015199909A1 (en) | Accelerating boot time zeroing of memory based on non-volatile memory (nvm) technology | |
| ES2674546T3 (es) | Método, aparato y chip para implementar una operación mutuamente excluyente de múltiples hilos | |
| US9632953B2 (en) | Providing input/output virtualization (IOV) by mapping transfer requests to shared transfer requests lists by IOV host controllers | |
| JP2012079320A (ja) | ハードウェアのダイナミックなキャッシュパワー管理 | |
| US20160371222A1 (en) | COHERENCY DRIVEN ENHANCEMENTS TO A PERIPHERAL COMPONENT INTERCONNECT (PCI) EXPRESS (PCIe) TRANSACTION LAYER | |
| WO2022143295A1 (zh) | 固件升级方法和相关设备 | |
| US20140223077A1 (en) | Memory system | |
| US10942672B2 (en) | Data transfer method and apparatus for differential data granularities | |
| KR20170073266A (ko) | 시리얼 인터페이스를 사용하는 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법 | |
| EP4155894A1 (en) | Technologies for memory mirroring across an interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 08/09/2014, OBSERVADAS AS CONDICOES LEGAIS. |