CN107729140B - 一种并行实现多个eMMC主机接口命令排队功能的装置及方法 - Google Patents

一种并行实现多个eMMC主机接口命令排队功能的装置及方法 Download PDF

Info

Publication number
CN107729140B
CN107729140B CN201710863672.9A CN201710863672A CN107729140B CN 107729140 B CN107729140 B CN 107729140B CN 201710863672 A CN201710863672 A CN 201710863672A CN 107729140 B CN107729140 B CN 107729140B
Authority
CN
China
Prior art keywords
task
command
request
emmc
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710863672.9A
Other languages
English (en)
Other versions
CN107729140A (zh
Inventor
贺小勇
卢腾辉
荆朝霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710863672.9A priority Critical patent/CN107729140B/zh
Publication of CN107729140A publication Critical patent/CN107729140A/zh
Application granted granted Critical
Publication of CN107729140B publication Critical patent/CN107729140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/5021Priority

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种并行实现多个eMMC主机接口命令排队功能的装置及方法,所述装置包括寄存器组、任务读取模块、任务执行状态机和命令发送模块;寄存器组中设有32个主机ID寄存器,软件对32个主机ID寄存器分别写入主机ID号,可以灵活配置32个任务ID分别对应的eMMC主机接口;任务执行状态机与受控eMMC主机接口数量相同,一个任务执行状态机负责向对应的一个eMMC主机接口发起任务状态轮询请求和任务执行请求;命令发送模块负责接收其他模块发起的请求,根据主机ID寄存器或发起请求的任务执行状态机,将请求与命令信息发送给对应的eMMC主机接口。本发明能够使多个eMMC主机接口同时实现命令排队功能,改善大容量、高带宽存储系统的碎片化存取和随机存取的传输性能。

Description

一种并行实现多个eMMC主机接口命令排队功能的装置及方法
技术领域
本发明涉及嵌入式存储设备领域,具体涉及一种并行实现多个eMMC主机接口命令排队功能的装置及方法。
背景技术
eMMC(Embedded Multimedia Card)将NAND Flash及其控制芯片封装在一个BGA芯片内,很好地解决了NAND Flash管理困难的问题,简化了终端产品关于存储方案的设计,缩短了新产品推出的时间;eMMC凭借其体积小、设计简便、传输速度快和安全性高等优势备受青睐,成为目前市场上主流的嵌入式存储设备。
eMMC协议5.1版本首次引入了命令排队功能,主要包括新任务排队功能、任务状态轮询功能和任务执行功能,可以有效改善存储系统碎片化存取和随机存取的传输性能。
要实现命令排队功能,需要在eMMC主机接口加入一个命令排队控制模块;软件在系统存储中设置一个任务描述符表,由32个插槽组成,分别存放32个任务信息;eMMC设备内部管理了一个任务队列,命令排队控制模块从任务描述符表中读取任务描述符,根据任务描述信息在eMMC设备的任务队列中排入数据读写任务,eMMC设备为执行新排入队列的任务做准备,命令排队控制模块需要轮询任务队列的状态,当eMMC设备已经准备好执行某一任务时,命令排队控制模块可以通过eMMC主机接口命令eMMC设备开始执行该任务。
目前市场上大部分支持命令排队功能的eMMC主机接口都在内部集成了一个命令排队控制模块,只能用于一个eMMC主机接口的命令排队控制。但是,随着用户对设备存储空间和数据传输速度的需求不断提高,单一接口的传输性能已经无法满足大容量、高带宽存储系统的要求。
发明内容
本发明的目的在于克服普通命令排队控制模块只能用于一个eMMC主机接口的不足,提供了一种并行实现多个eMMC主机接口命令排队功能的装置,使系统能够同时使用多个eMMC主机接口的命令排队功能并行访问多个eMMC设备,改善大容量、高带宽存储系统的碎片化存取和随机存取的传输性能。
本发明的另一目的在于提供一种基于上述并行实现多个eMMC主机接口命令排队功能的装置的命令排队功能实现方法。
本发明的目的可以通过如下技术方案实现:
一种并行实现多个eMMC主机接口命令排队功能的装置,所述装置包括寄存器组、任务读取模块、任务执行状态机和命令发送模块;软件通过读写寄存器组,进行命令排队功能的配置,读取状态信息;任务读取模块负责读取系统存储中的任务描述符,保存命令信息,发起任务排队请求;任务执行状态机与受控eMMC主机接口数量相同,一个任务执行状态机专门负责向对应的一个eMMC主机接口发起任务状态轮询请求和任务执行请求;命令发送模块负责接收其他模块发起的请求,并将请求与命令信息发送给对应的eMMC主机接口。
进一步地,所述寄存器组中设有32个主机ID寄存器,分别存放32个任务ID对应的主机ID号,软件对32个主机ID寄存器分别写入主机ID号,能够灵活配置32个任务ID分别对应的eMMC主机接口。
进一步地,所述任务执行状态机包括6个状态:IDLE、SQS、RESP、WAIT、EXEC和TIME;在IDLE状态下,当数据传输到第n个数据块时(其中n的值由软件配置),或者eMMC设备中有任务挂载且数据线空闲时,任务执行状态机进入SQS状态;在SQS状态下,任务执行状态机向命令发送模块发起任务状态轮询请求,并在命令发送完成后进入RESP状态接收任务状态响应,如果响应指明没有任务准备好执行,则进入TIME状态,否则进入WAIT状态;在TIME状态下,计数器开始计数,直至达到由软件配置的阈值时,再次进入SQS状态;在WAIT状态下,任务执行状态机选择准备好的任务中的最小任务ID作为待执行的任务ID,等到当前数据传输完成,数据线空闲时,进入EXEC状态;在EXEC状态下,任务执行状态机向命令发送模块发起任务执行请求,并在命令发送完成后回到IDLE状态。
进一步地,命令发送模块接收到来自任务读取模块的任务排队请求时,根据任务ID读取对应的主机ID寄存器中的主机ID号,将请求和任务排队命令信息发送给主机ID号对应的eMMC主机接口;命令发送模块接收到来自任务执行状态机的任务状态轮询请求或任务执行请求时,根据发起请求的任务执行状态机,将请求和任务状态轮询命令或任务执行命令信息发送给对应的eMMC主机接口;所述命令发送模块处理各种请求的优先级排序从高到低为:任务执行请求、任务状态轮询请求和任务排队请求,保证了当eMMC设备准备好执行某一任务时,主机能尽快发送任务执行命令给eMMC设备,避免给数据传输造成不必要的延迟。
本发明的另一目的可以通过如下技术方案实现:
一种基于上述并行实现多个eMMC主机接口命令排队功能的装置的命令排队功能实现方法,所述方法包括多个eMMC主机接口的新任务排队功能的实现方法、多个eMMC主机接口的任务状态轮询功能的实现方法和多个eMMC主机接口的任务执行功能的实现方法三部分。
进一步地,所述多个eMMC主机接口的新任务排队功能的实现方法包括以下步骤:
S1.1、软件在系统存储中设置一个由32个插槽组成的任务描述符表,并在指定插槽中写入任务描述符;
S1.2、软件对寄存器组中的32个主机ID寄存器分别写入主机ID号;
S1.3、软件写寄存器组,配置任务描述符地址和待读取插槽号,发起读取任务描述符请求;
S1.4、任务读取模块接收到读取任务描述符请求,从系统存储中读取指定插槽中的任务描述符,保存命令信息,发起任务排队请求;
S1.5、命令发送模块接收到任务排队请求,读取任务ID对应的主机ID寄存器,发送请求和任务排队命令信息给主机ID号对应的eMMC主机接口;
S1.6、eMMC主机接口接收到请求和任务排队命令信息,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务排队命令,并接收返回的响应。
进一步地,所述多个eMMC主机接口的任务状态轮询功能的实现方法包括以下步骤:
S2.1、任务执行状态机在数据传输到指定块数时,或队列中有任务挂载但无数据传输时,或一定时间间隔内,发起任务状态轮询请求;
S2.2、命令发送模块接收到任务状态轮询请求,根据发起请求的任务执行状态机,发送请求和任务状态轮询命令信息给对应的eMMC主机接口;
S2.3、eMMC主机接口接收到请求和任务状态轮询命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务状态轮询命令,并接收返回的响应。
进一步地,所述多个eMMC主机接口的任务执行功能的实现方法包括以下步骤:
S3.1、任务执行状态机通过eMMC主机接口接收任务状态轮询响应,获得任务队列状态信息,选择已经准备好的任务中的最小任务ID作为待执行任务ID,发起任务执行请求;
S3.2、命令发送模块接收到任务执行请求,根据发起请求的任务执行状态机,发送请求和任务执行命令信息给对应的eMMC主机接口;
S3.3、eMMC主机接口接收到请求和任务执行命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务执行命令,接收返回的响应,并通过系统总线完成系统存储和eMMC设备之间的数据传输。
本发明与现有技术相比,具有如下优点和有益效果:
本发明相比于采用普通命令排队控制模块的单一接口主机系统,能够并行实现多个eMMC主机接口命令排队功能,使系统能同时使用多个eMMC主机接口的命令排队功能并行访问多个eMMC设备,改善大容量、高带宽存储系统的碎片化存取和随机存取的传输性能;相比于采用多个普通命令排队模块一一实现多个eMMC主机接口命令排队功能的主机系统,本发明可以简化电路结构,减小电路面积。
附图说明
图1为本发明实施例一种并行实现多个eMMC主机接口命令排队功能的装置整体结构示意图。
图2为本发明实施例中任务执行状态机的状态转换图。
图3为本发明实施例中命令发送模块处理请求的流程图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例:
本实施例提供了一种并行实现四个eMMC主机接口命令排队功能的装置,所述装置的整体结构示意图如图1所示,包括总线从机接口、总线主机接口、寄存器组、任务读取模块、命令发送模块和四个任务执行状态机;总线从机接口一端与系统总线相连,另一端与寄存器组相连,软件通过总线从机接口读写寄存器组,进行命令排队功能的配置,读取状态信息;总线主机接口用于访问系统存储,一端通过系统总线与系统存储相连,另一端与任务读取模块相连;任务读取模块负责通过总线主机接口读取系统存储中的任务描述符,保存命令信息,发起任务排队请求;任务执行状态机负责发起任务状态轮询请求,根据任务状态,选择已经准备好的任务并发起任务执行请求;命令发送模块负责接收其他模块发起的请求,并将请求与命令信息发送给对应的eMMC主机接口。
所述并行实现四个eMMC主机接口命令排队功能的装置一端与系统总线连接,另一端分别与四个eMMC主机接口连接;四个eMMC主机接口都与系统总线连接,每个eMMC主机接口又分别与一个eMMC设备连接;eMMC主机接口负责接收来自所述并行实现四个eMMC主机接口命令排队功能的装置的请求和命令信息,按照协议格式完成命令、响应、数据的打包与拆解,向eMMC设备发送命令,接收响应,通过系统总线完成系统存储与eMMC设备之间的数据传输;所述并行实现四个eMMC主机接口命令排队功能的装置可以通过eMMC主机接口获得eMMC设备的信息:响应、中断状态、数据传输状态、命令传输状态。
软件在系统存储中建立了一个任务描述符表,由32个插槽组成,1个插槽存放一个任务描述符,一个任务描述符包含了一个数据读写任务的信息,32个插槽按顺序编号,一个插槽号对应一个任务ID,即第i个插槽中的任务描述符包含了任务ID=i的任务信息(i=0,2,3,……,30,31)。软件在插槽中写好任务描述符后,通过总线从机接口写寄存器通知命令排队控制器,任务读取模块就通过总线主机接口读入指定插槽中的任务描述符,保存发送命令信息,供命令发送模块取用。
寄存器组中设有32个主机ID寄存器,分别存放32个任务ID对应的主机ID号,即主机ID寄存器i存放任务ID=i的任务对应的主机ID号(i=0,2,3,……,30,31;主机ID=0,1,2,3),每个主机ID寄存器为2bit,软件对32个主机ID寄存器分别写入主机ID号,可以灵活配置32个任务ID分别对应的eMMC主机接口;例如,软件对主机ID寄存器3写入值为2,即设置成任务ID=3的任务将通过eMMC主机接口2发送到eMMC设备2。
任务执行状态机的数量与受控eMMC主机接口的数量相同,都为4个;任务执行状态机0负责向eMMC主机接口0发起任务状态轮询请求和任务执行请求,任务执行状态机1负责向eMMC主机接口1发起任务状态轮询请求和任务执行请求,任务执行状态机2负责向eMMC主机接口2发起任务状态轮询请求和任务执行请求,任务执行状态机3负责向eMMC主机接口3发起任务状态轮询请求和任务执行请求;如图2所示,任务执行状态机包括6个状态:IDLE,SQS,RESP,WAIT,EXEC,TIME;在IDLE状态下,当数据传输到第n个数据块时(n的值由软件配置),或者eMMC设备中有任务挂载且数据线空闲时,状态机进入SQS状态;在SQS状态下,状态机向命令发送模块发起任务状态轮询请求,并在命令发送完成后进入RESP状态接收任务状态响应,如果响应指明没有任务准备好执行,则进入TIME状态,否则进入WAIT状态;在TIME状态下,计数器开始计数,直至达到由软件配置的阈值时,再次进入SQS状态;在WAIT状态下,状态机选择准备好的任务中的最小任务ID作为待执行的任务ID,等到当前数据传输完成,数据线空闲时,进入EXEC状态;在EXEC状态下,状态机向命令发送模块发起任务执行请求,并在命令发送完成后回到IDLE状态。
命令发送模块接收到请求时的处理流程如图3所示;命令发送模块接收到来自任务读取模块的任务排队请求时,根据任务ID读取对应的主机ID寄存器中的主机ID号,将请求和任务排队命令信息发送给主机ID号对应的eMMC主机接口;命令发送模块接收到来自任务执行状态机的任务状态轮询请求或任务执行请求时,根据发起请求的任务执行状态机,将请求和任务状态轮询命令或任务执行命令信息发送给对应的eMMC主机接口;命令发送模块处理各种请求的优先级排序从高到低为:任务执行请求、任务状态轮询请求、任务排队请求,保证了当eMMC设备准备好执行某一任务时,主机能尽快发送任务执行命令给eMMC设备,避免给数据传输造成不必要的延迟;对于来自不同任务执行状态机的相同请求,命令发送模块优先处理主机ID号较小的请求。
本实施例中,在eMMC设备的任务队列中排入新任务包括以下步骤:
1、软件在系统存储中设置1个由32个插槽组成的任务描述符表,并在指定插槽中写好任务描述符;
2、软件通过总线从机接口对寄存器组中的32个主机ID寄存器分别写入主机ID号;
3、软件通过总线从机接口写寄存器组,配置任务描述符地址和待读取插槽号,发起读取任务描述符请求;
4、任务读取模块接收到读取任务描述符请求,通过总线主机接口访问系统存储,读取指定插槽中的任务描述符,保存命令信息,发起任务排队请求;
5、命令发送模块接收到任务排队请求,读取任务ID对应的主机ID寄存器,发送请求和任务排队命令信息给主机ID号对应的eMMC主机接口;
6、eMMC主机接口接收到请求和任务排队命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务排队命令,并接收返回的响应。
本实施例中,轮询eMMC设备的任务队列状态包括以下步骤:
1、任务执行状态机在数据传输到指定块数时,或队列中有任务挂载但无数据传输时,或一定时间间隔内,发起任务状态轮询请求;
2、命令发送模块接收到任务状态轮询请求,根据发起请求的任务执行状态机,发送请求和任务状态轮询命令信息给对应的eMMC主机接口;
3、eMMC主机接口接收到请求和任务状态轮询命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务状态轮询命令,并接收返回的响应。
本实施例中,执行eMMC设备中的数据传输任务包括以下步骤:
1、任务执行状态机通过eMMC主机接口接收任务状态轮询响应,获得任务队列状态信息,选择已经准备好的任务中的最小任务ID作为待执行任务ID,发起任务执行请求;
2、命令发送模块接收到任务执行请求,根据发起请求的任务执行状态机,发送请求和任务执行命令信息给对应的eMMC主机接口;
3、eMMC主机接口接收到请求和任务执行命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务执行命令,接收返回的响应,并通过系统总线完成系统存储和eMMC设备之间的数据传输。
以上所述,仅为本发明专利较佳的实施例,但本发明专利的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明专利所公开的范围内,根据本发明专利的技术方案及其发明专利构思加以等同替换或改变,都属于本发明专利的保护范围。

Claims (7)

1.一种并行实现多个eMMC主机接口命令排队功能的装置,其特征在于:所述装置包括寄存器组、任务读取模块、任务执行状态机和命令发送模块;软件通过读写寄存器组,进行命令排队功能的配置,读取状态信息;任务读取模块负责读取系统存储中的任务描述符,保存命令信息,发起任务排队请求;任务执行状态机与受控eMMC主机接口数量相同,一个任务执行状态机专门负责向对应的一个eMMC主机接口发起任务状态轮询请求和任务执行请求;命令发送模块负责接收其他模块发起的请求,并将请求与命令信息发送给对应的eMMC主机接口;
所述任务执行状态机包括6个状态:IDLE、SQS、RESP、WAIT、EXEC和TIME;在IDLE状态下,当数据传输到第n个数据块时,或者eMMC设备中有任务挂载且数据线空闲时,任务执行状态机进入SQS状态;在SQS状态下,任务执行状态机向命令发送模块发起任务状态轮询请求,并在命令发送完成后进入RESP状态接收任务状态响应,如果响应指明没有任务准备好执行,则进入TIME状态,否则进入WAIT状态;在TIME状态下,计数器开始计数,直至达到由软件配置的阈值时,再次进入SQS状态;在WAIT状态下,任务执行状态机选择准备好的任务中的最小任务ID作为待执行的任务ID,等到当前数据传输完成,数据线空闲时,进入EXEC状态;在EXEC状态下,任务执行状态机向命令发送模块发起任务执行请求,并在命令发送完成后回到IDLE状态;其中n的值由软件配置。
2.根据权利要求1所述的一种并行实现多个eMMC主机接口命令排队功能的装置,其特征在于:所述寄存器组中设有32个主机ID寄存器,分别存放32个任务ID对应的主机ID号,软件对32个主机ID寄存器分别写入主机ID号,能够灵活配置32个任务ID分别对应的eMMC主机接口。
3.根据权利要求2所述的一种并行实现多个eMMC主机接口命令排队功能的装置,其特征在于:命令发送模块接收到来自任务读取模块的任务排队请求时,根据任务ID读取对应的主机ID寄存器中的主机ID号,将请求和任务排队命令信息发送给主机ID号对应的eMMC主机接口;命令发送模块接收到来自任务执行状态机的任务状态轮询请求或任务执行请求时,根据发起请求的任务执行状态机,将请求和任务状态轮询命令或任务执行命令信息发送给对应的eMMC主机接口;所述命令发送模块处理各种请求的优先级排序从高到低为:任务执行请求、任务状态轮询请求和任务排队请求。
4.一种基于权利要求1所述并行实现多个eMMC主机接口命令排队功能的装置的命令排队功能实现方法,其特征在于:所述方法包括多个eMMC主机接口的新任务排队功能的实现方法、多个eMMC主机接口的任务状态轮询功能的实现方法和多个eMMC主机接口的任务执行功能的实现方法三部分。
5.根据权利要求4所述的方法,其特征在于,所述多个eMMC主机接口的新任务排队功能的实现方法包括以下步骤:
S1.1、软件在系统存储中设置一个由32个插槽组成的任务描述符表,并在指定插槽中写入任务描述符;
S1.2、软件对寄存器组中的32个主机ID寄存器分别写入主机ID号;
S1.3、软件写寄存器组,配置任务描述符地址和待读取插槽号,发起读取任务描述符请求;
S1.4、任务读取模块接收到读取任务描述符请求,从系统存储中读取指定插槽中的任务描述符,保存命令信息,发起任务排队请求;
S1.5、命令发送模块接收到任务排队请求,读取任务ID对应的主机ID寄存器,发送请求和任务排队命令信息给主机ID号对应的eMMC主机接口;
S1.6、eMMC主机接口接收到请求和任务排队命令信息,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务排队命令,并接收返回的响应。
6.根据权利要求4所述的方法,其特征在于,所述多个eMMC主机接口的任务状态轮询功能的实现方法包括以下步骤:
S2.1、任务执行状态机在数据传输到指定块数时,或队列中有任务挂载但无数据传输时,或一定时间间隔内,发起任务状态轮询请求;
S2.2、命令发送模块接收到任务状态轮询请求,根据发起请求的任务执行状态机,发送请求和任务状态轮询命令信息给对应的eMMC主机接口;
S2.3、eMMC主机接口接收到请求和任务状态轮询命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务状态轮询命令,并接收返回的响应。
7.根据权利要求4所述的方法,其特征在于,所述多个eMMC主机接口的任务执行功能的实现方法包括以下步骤:
S3.1、任务执行状态机通过eMMC主机接口接收任务状态轮询响应,获得任务队列状态信息,选择已经准备好的任务中的最小任务ID作为待执行任务ID,发起任务执行请求;
S3.2、命令发送模块接收到任务执行请求,根据发起请求的任务执行状态机,发送请求和任务执行命令信息给对应的eMMC主机接口;
S3.3、eMMC主机接口接收到请求和任务执行命令信息后,根据命令信息,按照协议格式打包命令,向eMMC设备发送任务执行命令,接收返回的响应,并通过系统总线完成系统存储和eMMC设备之间的数据传输。
CN201710863672.9A 2017-09-22 2017-09-22 一种并行实现多个eMMC主机接口命令排队功能的装置及方法 Active CN107729140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710863672.9A CN107729140B (zh) 2017-09-22 2017-09-22 一种并行实现多个eMMC主机接口命令排队功能的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710863672.9A CN107729140B (zh) 2017-09-22 2017-09-22 一种并行实现多个eMMC主机接口命令排队功能的装置及方法

Publications (2)

Publication Number Publication Date
CN107729140A CN107729140A (zh) 2018-02-23
CN107729140B true CN107729140B (zh) 2020-07-28

Family

ID=61207509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710863672.9A Active CN107729140B (zh) 2017-09-22 2017-09-22 一种并行实现多个eMMC主机接口命令排队功能的装置及方法

Country Status (1)

Country Link
CN (1) CN107729140B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114116008B (zh) * 2022-01-26 2022-05-27 深圳佰维存储科技股份有限公司 命令队列管理方法、装置、可读存储介质及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103677665A (zh) * 2012-09-14 2014-03-26 三星电子株式会社 嵌入式多媒体卡、控制其的主机及操作其系统的方法
CN104461964A (zh) * 2014-12-12 2015-03-25 杭州华澜微科技有限公司 一种存储装置
CN105159613A (zh) * 2015-09-08 2015-12-16 福州瑞芯微电子股份有限公司 一种emmc控制系统及其访问方法
CN105518640A (zh) * 2013-09-10 2016-04-20 高通股份有限公司 在嵌入式存储器中提供命令排队
CN105788636A (zh) * 2016-04-05 2016-07-20 山东华芯半导体有限公司 一种基于并行多通道结构的eMMC控制器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977664B1 (ko) * 2012-09-14 2019-05-13 삼성전자주식회사 임베디드 멀티미디어 카드와 이를 제어하는 호스트
KR102367982B1 (ko) * 2015-06-22 2022-02-25 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103677665A (zh) * 2012-09-14 2014-03-26 三星电子株式会社 嵌入式多媒体卡、控制其的主机及操作其系统的方法
CN105518640A (zh) * 2013-09-10 2016-04-20 高通股份有限公司 在嵌入式存储器中提供命令排队
CN104461964A (zh) * 2014-12-12 2015-03-25 杭州华澜微科技有限公司 一种存储装置
CN105159613A (zh) * 2015-09-08 2015-12-16 福州瑞芯微电子股份有限公司 一种emmc控制系统及其访问方法
CN105788636A (zh) * 2016-04-05 2016-07-20 山东华芯半导体有限公司 一种基于并行多通道结构的eMMC控制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Design of command queuing engine in eMMC5.1 host system;He xiaoyong,et al.,;《EDSSC 2017 - 13th IEEE InternationalConference on Electron Devices and Solid-State Circuits》;20171018;1-2 *

Also Published As

Publication number Publication date
CN107729140A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
EP3462326A1 (en) Nvme device, and methods for reading and writing nvme data
US5175825A (en) High speed, flexible source/destination data burst direct memory access controller
US7908403B2 (en) Reserved device access contention reduction
CN108228492B (zh) 一种多通道ddr交织控制方法及装置
CN109558344B (zh) 一种适用于网络传输的dma传输方法及dma控制器
WO2016127552A1 (zh) 一种直接内存存取dma控制器及数据传输的方法
WO2007005046A2 (en) System and method for communicating with memory devices
US8386908B2 (en) Data transmission methods and universal serial bus host controllers utilizing the same
US11010094B2 (en) Task management method and host for electronic storage device
CN110647359B (zh) 半导体装置、其操作方法和具有其的层叠存储装置
CN112947857B (zh) 一种数据搬移方法、装置、设备及计算机可读存储介质
CN112131176B (zh) 一种基于pcie的fpga快速局部重构方法
CN107710179B (zh) 具有多个sdio单元的多址单sdio接口
CN115248791A (zh) 基于地址监测实现内存管理的硬件设备和方法
CN112181887B (zh) 数据传输方法及装置
CN107729140B (zh) 一种并行实现多个eMMC主机接口命令排队功能的装置及方法
CN117076353B (zh) 描述符的配置方法和描述符的配置装置
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
WO2024103720A1 (zh) 一种数据传输方法、装置、电子设备及非易失性可读存储介质
CA3238254A1 (en) Storage control method, storage controller, storage chip, network card, and readable medium
CN112732176B (zh) 基于fpga的ssd访问方法及装置、存储系统及存储介质
US8462561B2 (en) System and method for interfacing burst mode devices and page mode devices
CN113032307A (zh) 一种集成器件访问请求处理方法及相关组件
CN113076138B (zh) 一种NVMe命令处理方法、设备及介质
CN103995675A (zh) 硬盘读写装置的控制方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant