BE1020440A5 - Pixel matrix met individuele controle van de belichtingstijd voor enn pixel of een gebied van pixels. - Google Patents

Description

PIXEL MATRIX MET INDIVIDUELE CONTROLE VAN DE BELICHTINGSTIJD VOOR EEN PIXEL OF EEN GEBIED VAN PIXELS

DOMEIN VAN DE UITVINDING

Deze uitvinding heeft betrekking op pixel structuren en op matrices van pixel structuren welke kunnen worden gébruikt in toepassingen zoals beeldopnemer.

ACHTERGROND VAN DE UITVINDING

Beeldopnemers kunnen worden ontworpen met een matrix van actieve pixels die gebruik maken van een halfgeleiderproces zoals CMOS. Een gekend type van - actieve-pixels-is een 4--transistor-(4-T)- pixeL-Dit-pixel-ty-pe- wordt, getoonddn figuur. 1,........

en omvat een lichtgevoelig element zoals een fotodiode PD, een buffer versterker (bronvolger) sf, een resetschakelaar res met een contrólelijn RES en een selectieschakelaar sel met een controlelijn SEL. Dit pixel bevat een spanningsconversie-element, ook genoemd een vlottende diffusie fd. Een transfer gate tr vormt een verbinding tussen het fotogevoelige element PD en het ladingsconversie element fd.- De belichtingstijd in een vier transistor (4T) pixel wórdt gecontroleerd door de transfer lijn. Voor de start van de belichtingstijd wordt de transferlijn gepulst wanneer de vlottende diffusie in zijn reset toestand wordt gehouden. Typisch is de transfer lijn een horizontale lijn van de pixel matrix die verbonden is met een rij van pixels in de matrix. Dit betekent dat de belichtingstijd zal starten op het zelfde moment voor alle pixels verbonden aan diezelfde transfer lijn.

Het verdient voorkeur in sommige toepassingen om een verschillende belichtingstijd voor verschillende gebieden in het beeld te kunnen gebruiken. Een voorbeeldtoepassing in het gebied van de automobieltoepassingen wordt beschreven . in US 2009/0225189A1 en een voorbeeld van een ster volger gebruikt voor navigatie in ruimtetuiger. wordt beschreven in O. Yadid-Pecht, et al, “CMOS Active Pixel Sensor Star Tracker with Regional Electronic Shutter”, IEEE Journal of Solid State

Circuits, vol. 32, No. 2, Feb. 1997, p. 285-288.

Het artikel van O. Yadid-Pecht beschrijft een techniek om de belichtingstijd individueel per pixel te controleren. Dit wordt toegepast op een klassiek drie transistor (3T) actief pixel. Een serieschakelaar wordt verbonden tussen de reset controlelijn en de poort van de reset transistor in het pixel.

SAMENVATTING VAN DE UITVINDING

De uitvinding streeft ernaar om de belichtingstijd van een pixelstructuur 'op een alternatieve manier te controleren, ,en betreft ook de pixel structuur met voorzieningen om belichtingstijd te controleren.

Een implementatie van de uitvinding voorziet een pixel matrix die een veelvoud aan pixel structuren omvat. Elke pixel structuur omvat een fotogevoelig elementom ladingte genereremals responsieopinvallend -lichtpeen ladingsconversie . ... — element; een eerste transferpoort en een tweede transferpoort in serie verbonden tussen het fotogevoelige element en het ladingsconversie element of tussen het fotogevoelige element en een voedingslijn; en een uitgangstrap. Een eerste transferpoort controlelijn is verbonden aan de eerste transferpoorten van een eerste sub-set van pixel structuren in de matrix; en een tweede transferpoort controlelijn is verbonden aan de tweede transferpoorten-van een tweede sub-set van pixel structuren .-in de matrix. De eerste sub-set van pixel structuren en de tweede sub-set van pixel structuren overlappen gedeeltelijk, en hebben ten minste één pixel structuur gemeen.

In een andere implementatie, wordt een matrix van pixelstructuren voorzien, waarbij elke pixelstructuur bestaat uit een fotogevoelig element om lading te genereren als responsie op invallend licht, een ladingsconversie element, een eerste transferpoort en een tweede transferpoort in serie verbonden tussen het fotogevoelige element en het ladingsconversie element of tussen het fotogevoelige element en een voedingslijn en een uitgangstrap, deze matrix omvattende: werkingsvoorzieningen zoals controlelogica voor de eerste poorten van een eerste sub-set van de pixelstructuren in de matrix; en werkingsvoorzieningen zoals controlelogica voor de tweede poorten van een tweede sub-set van de pixelstructuren in de matrix voor een periode die op zijn minst gedeeltelijk overlapt met de werking van de eerste transferpoorten, waarbij de eerste sub-set van pixelstructuren en de tweede sub-set van pixel structuren gedeeltelijk overlappen, en ten minste een pixel structuur gemeenschappelijk hebben.

Al de pixel matrices hierboven beschreven kunnen worden gecombineerd met de elementen van elk van de conclusies 2 tot 15.

Een voordeel van de pixel matrix is dat de pixelstructuren in de matrix verschillende belichtingstijden kunnen hebben.

Een pixelstructuur kan worden gereset wanneer beide controlelijnen voor'de transferpoorten, en bijgevolg zowel de eerste als de tweede transferpoort, op hetzelfde moment worden geactiveerd als wanneer de reset trap wordt geactiveerd.

Dit bepaalt de start van de belichtingstijd. Bij voorkeur is een reset controlelijn - verbonden aan-de-reset-trap, bij-voorbeeld-in-een-van^een eerste sub^set van- pixel________1_____ structuren en een tweede sub-set van pixel structuren.

Aangezien de transferpoort controlelijnen verbonden zijn aan verschillende sub-sets van pixel structuren, kunnen deze verschillende sub-sets verschillend aangestuurd worden.

De belichtingstijd kan apart worden gecontroleerd voor een sub-set (bij voorbeeld een gebied) van pixels of individueel voor elk pixel, indien vereist, door een geschikte configuratie van de transferpoort controlelijnen en de controlelogica die de transferpoort controlelijnen aanstuurt.

Bij wijze van voordeel hebben de eerste sub-set van pixelstructuren en de tweede sub-set van pixelstructuren slechts één pixelstructuur gemeenschappelijk. Dit laat toe om de belichtingstijd van elk pixel individueel te controleren.

Bij wijze van voordeel zijn de eerste sub-set van pixelstructuren en de tweede sub-set van pixelstructuren loodrecht geplaatst in de matrix. De eerste sub-set van pixelstructuren kan een rij ofwel een kolom van de matrix zijn, en de tweede suh-set van de pixelstructuren kan dan de kolom ofwel de rij van de matrix zijn. Een transferpoort controlelijn loopt langs een rij van de matrix, en een andere transferpoort controlelijn loopt langs een kolom van de matrix.

In op zijn minst één implementatie worden de eerste en de tweede transferpoort in serie verbonden tussen het fotogevoeiige element en 'de ladingsconversieknoop. Een pixelstructuur kan worden gereset wanneer beide transferpoort controlelijnen, en bijgevolg beide transferpoorten, op hetzelfde moment worden aangeschakeld wanneer de ladingsconversieknoop in reset wordt gehouden.

Dit bepaalt de start van de belichtingstijd. Lading wordt getransfereerd van het . - * fotogevoeiige element naar de ladingsconversieknoop wanneer beide transferperort . controlelijnen, en bijgevolg beide transferpoorten, worden aangeschakeld. {‘Dit definieert het einde van de belichtingstijd. Bij voorkeur wordt : de ladingsconversieknoop niet in reset gehouden op dit moment.

In op zijn minst één implementatie worden de eerste en de tweede transferpoort in serie verbonden tussen het fotogevoeiige element en een voedingslijn. Wanneer zowel de eerste als de tweede transfergate wórdt - -aangeschakeld,- wordt-de- -pixelstructuur-gereset. -Dit-definieert. de- start van—de------ belichtingstijd van het pixel. Een extra transferpoort kan worden voorzien op'de conventionele positie tussen het fotogevoeiige element en dé ladingsconversieknoop.

De pixelmatrix omvat een veelvoud aan eerste transferpoort controlelijnen, elk verbonden aan een respectievelijke eerste sub-set van pixelstructuren, en een veelvoud aan tweede transferpoort controlelijnen, elk verbonden aan .een respectievelijke tweede sub-set van pixelstructuren.

Bij wijze van voordeel omvat de uitgangstrap van elke pixelstructuur een selectieschakelaar. Een van de controlelijnen van de transferpoorten kan worden verbonden aan de selectieschakelaars in dezelfde sub-set van pixels als de transferpoort controlelijn. Dit heeft tot voordeel dat het aantal controlelijnen in.de pixel matrix niet wordt verhoogd.

Bij wijze van voordeel wordt de tweede transferpoort verbonden aan het ladingsconversie element. De pixelmatrix voorziet verder controlelogica voorzien Qm de uitlezing de controleren van de pixelstructuren in een mode waarbij ladingen getransfereerd van het fotogevoeiige element worden opgeslagen op een combinatie van de tweede transferpoort en het ladingsconversie element. Dit voorziet een · werkingsmode met een hoge capaciteit, of een In^e conversie fâctor.

Bij wijze van voordeel is de spanning op de tweede transferpoort hoger dan.

op de eerste transferpoort. Dit maakt het makkelijker om lading te transfereren van de fotodiode naar de ladingsconversieknoop, en vermijdt dat lading terugvloeit naar de fotodiode op het moment dat de poorten worden afgeschakeld.

Implementaties van de huidige uitvinding voorzien een methode om een belichtingstijd te controleren van een eerste pixelstructuur in een matrix van pixelstructuren, waarbij elke pixelstructuur een fotogevoelig element om lading te genereren als responsie op invallend licht, een ladingsconversie element, een eerste transfer poort en een tweede transfer poort verbonden in serie tussen het fotogevoelige element en het ladingsconversie element, of tussen het fotogevoelige element en een voedingslijn, en een uitgangstrap omvat. De methode kan omvatten: aansturen van een eerste transferpoort controlelijn verbonden aan de eerste poorten van een eerste sub-set van pixels in de matrix; en .

------- aansturen-van-een- tweede-transfer-poort-controlelijn -verbonden-aan de tweede--------------- poorten van een tweede sub-set van pixelstructuren in de matrix gedurende een periode die op zijn minst gedeeltelijk overlapt met het aansturen van de eefste transferpoort controlelijn, waarbij de eerste sub-set van pixelstructuren en de tweede sub-set van ; pixelstructuren gedeeltelijk overlappen, en ten minste een pixelstructüur . gemeenschappelijk hebben. : '

In elk van de implementaties kan de pixelstructuur een halfgeleider pixelstructuur zijn gevormd door een proces zoals CMOS.

KORTE BESCHRIJVING VAN DE TEKENINGEN

Implementaties van de uitvinding zullen beschreven worden enkel bij wijze van voorbeeld, met referentie naar de toegevoegde tekeningen, waarin:

Figuur 1 toont een vier transistor (4T) actief pixel; · ’ .

Figuur 2 toont een pixelstructuur volgens een implementatie van de huidige uitvinding met twee transferpoorten in serie verbonden;

Figuur 3 toont een timing diagramma dat de werking van de pixel structuur, van figuur 2 illustreert;

Figuur 4 toont de architectuur van een beeldopnemer volgens een implementatie van de huidige uitvinding met pixels van het type zoals getoond in figuur 2;

Figuur 5 toont routing van controle-, voedings- en uitgangslijnen van het pixel van figuur 2;

Figuren 6 en 7 tonen alternatieve routing voor de controle-, voedings- en uitgangslijnen, met de selectie controlelijn gedeeld met een van de transferpoort controlelijnen;

Figuur 8 toont een doorsnede van de pixelstructuur van figuur 2;

Figuren 9 en 10 tonen potentiaaldiagramma’s gedurende de werking van de pixelstructuur van figuur 2;

Figuur 11 toont een timing diagramma voor de werking van de pixelstructuur - -vaa-figttttf-2·;----------------------------- --------------------------------—------------------------------------------

Figuur 12 toont de werking van de transferpoorten om ladingstransfer te verbeteren;

Figuur 13 toont twee mogelijke uitleesmodes voor de pixelstructuur van figuur 5;

Figuur 14 toont het gebruik van een uitleesmode met lage conversiefactor öm een groot ladingspakket uit te lezen;

Figuur 15 toont een variabele controle van de potentiaal van de transferpoort;

Figuur 16 tot 18 tonen timing diagramma’s voor de uitlezing van de . pixelstructuur;

Figuren 19 tot 23 tonen pixelstructuren in staat tot werking met globale sluiter;

Figuur 24 toont een pixeknatrix en een controller;

Figuur 25 toont belichtingscontrole van gebieden uit een pixelmatrix;

Figuren 26 en 27 tonen een ander 4T pixelstructuur met controle van de belichtingstijd voorzien door een extra schakelaar verbonden tussen de transferpoort controlelijn en de transfer poort.

BESCHRIJVING VAN PREFERENTIELE IMPLEMENTATIES

De huidige uitvinding zal beschreven worden door middel van specifieke implementaties en met referentie naar bepaalde tekeningen maar de uitvinding is niet hiertoe beperkt, doch enkel door de conclusies. De beschreven tekeningen zijn enkel schematisch en niet beperkend. In de tekeningen kan de grootte van sommige elementen overdreven zijn en niet op schaal getekend zijn, voor illustratieve doeleinden. Wanneer de term “omvattende” wordt gebruikt in deze beschrijving en in de conclusies, dan sluit het geen andere elementen of stappen uit. Daarenboven worden de termen eerste, tweede, derde, en dergelijke gebruikt in de beschrijving, en de claims om onderscheid te maken tussen gelijkaardige elementen en niet .

* . * . f ' noodzakelijk om een sequentie of een chronologische volgorde te beschrijven. .Het moet worden verstaan dat de termen die zo gebruikt worden uitwisselbaar zijn onder geschikte omstandigheden en dat de implementaties van de uitvindingen- hierin beschreven in staat zijn om te werken in andere sequenties dan deze hierin beschreven of geïllustreerd.

Figuur 2 toont een pixelstructuur volgens een implementatie van de huidige uitvinding. De pixelstructuur is een aangepast 4T (vier transistor) pixel omvattende een fotogevoelig element PD zoals een pinned diode, een reset schakelaar res met een controlelijn RES, een buffer versterker (source volger) sf en .een selectieschakelaar sel met een controlelijn SEL. Het pixel omvat, een ladingsconversie element, ook genoemd een vlottende diffusie fd. Twee transfer poorten TRX en TRY zijn in serie verbonden tussen het fotogevoelige element PD en het ladingsconversie element fd. De eerste transfer poort TRI is verbonden aan een zijde aan de fotodiode PD en aan de andere zijde aan de tweede transfer poort TR2.

De tweede transfer poort TR2 is aanliggend aan de eerste transfer poort TRI en het ladingsconversie element fd. Een uitgangstrap van het pixel omvat de buffer versterker sf en de selectieschakelaar sei. Elk van de transferpoorten TRI, TR2 is verbonden aan een controlelijn TRX, TRY die de werking van de poort controleert. Contrqlelijnen TRX, TRY zijn verbonden aan een veelvoud aan pixels in de matrix, in een voordelige implementatie is controlelijn TRX verbonden aan de ; transferpoorten TRI in een rij van pixels van de matrix en is controlelijn TRY

verbonden aan de transferpoorten TR2 in een kolom van de pixeimatrix. Elk van de individuele pixels van de matrix kan individueel gecontroleerd worden door ‘een combinatie van de TRX en TRY controlelijnen. Er is een controlelijn TRX voor elke rij van pixels in de matrix, en een controlelijn TRY voor elke kolom van pixels in de matrix. Controlelogica controleert de werking van de controlelijnen TRX, TRY en andere lijnen RES, SEL van de pixeimatrix. Logica kan een individueel pixel controleren, of kan meervoudige pixels (of een gebied van interesse) controleren. Dit laat toe om fotodiodes te resetten enkel op specifieke pixels of voor specifieke gebieden in de pixel matrix, en zo de belichtingstijd voor elk pixel of elk gebied apart te controleren. Daarenboven is het mogelijk om het eindtijdstip van een belichting van een pixel te controleren door het aanschakelen van TRI en TR2 op een specifiek tijdstip, door gebruik te maken van transfer poorten TRI en TR2 tussen de fotodiode PD en de wlottende -diffusie fd.-Deze laatste-werking is echter niet - - . mogelijk wanneer de twee poorten in serie verbonden, verbonden zijn aan de voedingslijn.

Figuur 3 toont een timing diagramma voor de werking van pixels van het type getoond in figuur 2. Bij de Start van de belichtingstijd van een specifiek pixel wordt de fotodiode volledig gedepleteerd door het aanschakelen van TRI (via 'de controlelijn TRX) en TR2-(via-de controlelijn TRY) op- hetzelfde moment als het aanschakelen van de resetschakelaar res. Dit reset ook de vlottende diffusie fd. Deze operatie kan individueel gecontroleerd worden, per pixel. Figuur 3 toont hoe verschillende pixels in de matrix worden gecontroleerd. Een eerste pixel (rij y, kol 1) wordt gecontroleerd zodat het pixel wordt gereset en zijn belichtingstijd begint. Vervolgens wordt een tweede pixel (rij y, col2) van de matrix gecontroleerd zodat het pixel wordt gereset en zijn belichtingstijd begint. In praktijk wordt de verticale transferpoort controlelijn TRX hoog gezet op een pixel van een rij dat moet worden gereset. Dan wordt de horizontale transferlijn TRY gepulst samen met de resetlijn RES om de fotodiode te depleteren en de belichting te starten voor de geselecteerde pixels. Dit kan op verschillende tijdstippen worden gedaan voor verschillende pixels van dezelfde rij.

De uitlezing wordt nu beschreven. De vlottende diffusie fd wordt eerst. - gereset door een puis op de RES lijn. Het resetniveau wordt bemonsterd in een kol om versterker van de beeldopnemer. Dan wordt de lading getransfereerd naar de vlottende diffusie voor de pixels waarbij beide transfer poort controielijnen hoog gepulst worden. Alle pixels in een bepaalde rij kunnen op hetzelfde moment uitgelezen worden, elk via een respectievelijke kolomuitleeslijn, zoals getoond' in figuur 3. Pixel (rij y, coll) heeft een langere belichtingstijd dan pixel (rij y, col 2).

Bij wijze van alternatief, kunnen pixel in verschillende kolommen van een bepaalde lijn uitgelezen worden op verschillende momenten, indien nodig. Het is ook mogelijk om verschillende kolommen op verschillende momenten in tijd uit te lezen en zo een uitlezing te genereren aan hoge snelheid met korte belichtingstijd voor een gebied ’ fc r van pixels, en tegelijk een langzame uitlezing te doen van een gebied van pixels met een langere belichtingstijd.

-Figuur- 4 - toont--een--architectuur- -van- een--beeldopnemer, .waarbij -de.......

beeldopnemer een pixel matrix 40 bevat, die wordt uitgelezen aan een regelmatige beeldfrequentie (bij voorbeeld 30 beelden per seconde). De pixels kunnen van het type zijn zoals getoond in figuur 2 of een ander pixel type beschreven in deze tekst.

In een implementatie van de uitvinding geïllustreerd in figuur 4, kunnen 4 gebieden van pixels 42 uitgelezen worden aan veel hogere snelheid (bij voorbeeld 300 of 3000 keren per seconde). Dit kan bijvoorbeeld worden -gebruikt om het gemiddelde belichtingssignaal te meten gedurende de belichting van de gewonde pixels in de matrix. Deze uitlezing kan destructief zijn, hierbij de lading vernietigend die is . geïntegreerd in de pixels. Dit zal het geval zijn met begraven fotodiodes (“pinried . photodiodes”). Gedurende elke uitlezing worden de pixels in het gebied 42 gerè'set.

Om de pixels uit te lezen zijn, bij wijze van voordeel, twee rijlogica controlecircuits . voorzien, een 222,223 aan de linkerkant, en een 220, 221 aan de rechterkant van de pixel matrix. De twee rijcontrolelogica circuits controleren welke rijen wórden uitgelezen en/of gereset gedurende de uitlezing van een beeld. De rijlogica aan de rechterzijde van de pixel matrix kan worden samengesteld uit een rij adres register 220 en een schuifregister 221. Het rij adres register 220 geeft aan welke rijen worden uitgelezen voor de volle resolutie, lage snelheids-, uitlczin^. Inehen een logis che 1 geschreven is in het register van de rij, wordt deze rij uitgelezen. Indien een logische - ' ‘O’ geschreven is in het register van de rij, zal het schuifregister 221 deze rij overslaan. Voor een uitlezing aan volledige resolutie, wordt een logische ‘Γ geschreven in elke lijn in het volledige register 220. Het schuifregister 221 zal dan, bij wijze van voordeel, doorheen de volledige pixelmatrix scannen. Het schuifregister 221 stuurt horizontale controlesignalen aan in de pixel matrix 40 via controlelijnen 26. Deze kunnen signalen omvatten om de rij van pixels te resetten.en een van de twee transfer gate signalen TRI. Het andere transfer gate signaal TR2 ' wordt aangestuurd door controlelijnen 25. Deze worden bij wijze van voordeel verticaal aangestuurd van een kolom adres register 210 of 211. Deze kolom adres registers controleren welke kolommen worden uitgelezen (en/of gereset) wanneer het, . ·.

beeld wordt uitgelezen (en/of gereset). Kolom adres register 221 kan . worden gebruikt voor uitlezing van het volledige beeld in het voorbeeld. Wanneer TRI wordt —aangestuurd via-register-220, dan-wordt-TR2-aangestuurd via register-21-1Voor- een-------- snelle beelduitlezing worden de horizontale controlelijnen 26 aangestuurd van het rij adres register 222 en het schuifregister 223. In dit voorbeeld hebben slechts vier rijen # een logische ‘1’ in hun linkse rij adres register 222. Enkel deze vier rijen zullen worden uitgelezen in de snelle uitleèscyClus. Kolom adres register 210 kan worden gebruikt in verbinding met het rij schuif register en rijlogica 223 en rij adres register 222. Het kolomadresregister 210 controleert welke kolommen worden uitgelezen en ‘ gereset gedurende de snelle uitleescyclus. In dit voorbeeld bevatten slechts vier kolommen een logische ‘ Γ in hun kolomregister. Enkel deze vier kolommen worden . . gebruikt in de uitlezing van het snelle beeld. Dit resulteert in vier gebieden veto pixels · 42, elk 2x2 pixels omvattend, welke worden uitgelezen Omdat dit slechts 16 pixels betreft, kan deze uitlezing zeer snel gebeuren. Gedurende de uitlezing kunnen de pixels ook worden gereset. De belichtingstijd van deze 16 pixels kan dan ook zeer kort zijn. De belichtingstijd van de andere pixels van de pixelmatrix 40 kan veel langer zijn. Gedurende uitlezing van het gehele beeld kunnen de pixels in gebieden 42 ook opnieuw worden uitgelezen. Ze zullen in dit geval een veel kleiner signaal hebben. Figuur 4 toont verder uitgangscircuits 30 omvattende een multiplexer 33 en een uitgangsversterker 34 welke kunnen worden gebruikt om de signalen vah de kolom uitgangslijnen uit te lezen en te multiplexen. Multiplexer 33 kan worden samengesteld uit een kolomversterker, een schuifregister en een analoge muitiplexer naar een uitgangsbus. Het schuifregister in muitiplexer 33 kan bij voorkeur enkel -de kolommen adresseren welke een logische ‘Γ hebben inde kolomregisters 210'en 211. Het is ook mogelijk om de analoge muitiplexer te vervangen door een kolom AD convertor en een digitale muitiplexer.

Wanneer meerdere pixels worden uitgelezen op hetzelfde moment, moeten de transfer pulsen niet noodzakelijk gelijk zijn in vorm. In plaats hiervan moeten'de transfer pulsen enkel overlappen gedurende een gedeelte van de tijd. Voor uitlezing is het voordelig om TR2 op (hoog) te houden, omdat dit de capaciteit van.» de vlottende diffusie fd verhoogd. Dit is nuttig voor uitlezing van grote ladingspakketten.

Het is mogelijk om TRI op (hoog) te houden gedurende de belichtingstijd.

• Dit verhoogt de capaciteit-van -de- fotodiode, maar- heeft -als - nadeel-dat-de. donkerstroom aanzienlijk hoger is. Dit is omdat de transfer poort typisch een oppervlaktekanaal transistor is en het ladingspakket in de fotodiode wordt dan niet afgeschermd van het oppervlak.

Bij wijze van voorkeur zal eens wanneer TRI. aangeschakeld wordt (hoog), het niet meer afgeschakeld worden vooraleer TR2 aangeschakeld wordt. - Dit voorkomt dat lading terugvloeit naar de fotodiode.

Indien de adresseringslogica en de uitleeslogica voor TRX en TRY het ondersteunen, kunnen meer dan twee belichtingstijden worden geïmplementeerd voor verschillende pixels in de matrix.

Figuur 5 toont een mogelijke routing van de transferpoort controlelijnen. TRX, TRY tezamen met de select controlelijn SEL, reset controlelijn RES, uitgangslijn UITGANG en voedingslijn VDD.

Figuren 6 en 7 tonen twee alternatieve configuraties waarin een van de twee transfer gate controlelijnen TRX/TRY wordt gedeeld met de selectiecontrolelijn SEL. Dit heeft het voordeel dat het aantal controlelijnen vereist voor routing over de pixels wordt gereduceerd.

Figuur 6 toont een controlelijn TRY/SEL, welke is verbonden aan de eerste . transfeipoort TRI, naburig aan de begraven fotodiode PD, en de selectieschakêlaar SEL. Deze configuratie voorziet de ladingsconversieknoop fd met de laagst mogelijke capaciteit en de hoogst mogelijke conversiefactor, wat tot voordeel is voor een uitlezing met lager ruis.

Figuur 7 toont een controlelijn TRY/SEL welke is verbonden aan de tweede transfer gâte TR2 en de selectieschakelaar. Hierbij is de capaciteit van de ladingsconversieknoop fd groter gedurende de uitlezing (wanneer SEL is ingeschakeld). Dit is voordelig in het geval wanneer een groot ladingspakket moet worden uitgelezen.

Figuur 8 toont een doorsnede van de lagen in de halfgeleider welke de fotodiode PD vormen, de transferpoorten TRI, TR2 en de ladingsconversieknoop fd.

Figuren 9 en 10 tonen potentiaaldiagramma’s gedurende een eerste (standaard) werkingsmode van het pixel van figuur 8. Figuur 11 toont de timing van het - pi-xel- -in de -standaardwerkingsmode. -Figuur- 9(a) - toont- -de - start van~,een- -belichtingsperiode. Transferpoorten TRI en TR2 zijn uitgeschakeld (lage potentiaal). Gedurende een belichtingsperiode worden ladingen geaccumuleerd op de fotodiode PD. De hoeveelheid aan geaccumuleerde lading is proportioneel aan de lichtintensiteit van het licht dat op het pixel valt.

Figuur 9(b) toont het einde van de belichtingsperiode met TRI en TR2 nog steeds uitgeschakeld (lage potentiaal). Een hoeveelheid ladingen is geaccumuleerd op de fotodiode PD. Het resetniveau van de vlottende diffusie kan worden uitgelezen. Dit vormt het referentieniveau van het pixel.

Transferpoort TRI wordt nu aangeschakeld (hoge potentiaal). Figuur 9C toont het einde van de belichtingstijd met TRI aan en TR2 af. Lading is op zijn minst gedeeltelijk getransfereerd van de fotodiode naar TRI.

Beide transfer poorten TRI, TR2 worden aangeschakeld (hoge potentiaal). Figuur 10(a) toont TRI en TR2 aan. Lading is getransfereerd naar de ladingsconversieknoop fd.

Figuur 10(b) toont de uitlezing van het signaal. Transferpoorten TRI en TR2 zijn nu af (lage potentiaal) om te vermijden dat verdere lading de ladingsconversieknoop bereikt.

Een extra reset kan worden uitgevoerd (indien vereist) voor de start van de volgende belichtingsperiode. Dit wordt getoond in figuur 10©. TRI, TR2 en RES zijn aangeschakeld (hoge potentiaal). Deze extra reset kan nodig zijn. om overblijvende lading op de fotodiode weg te halen. Het kan ook nodig zijn om de start van de volgende belichtingsperiode te definiëren.

Bij wijze van voorkeur, voor een betere ladingstransfer, is het hoog niveau op de tweede transferpoort TR2 hoger dan op de eerste transferpoort TRI. Dit maakt het makkelijker voor de ladingen om te bewegen naar de vlottende diffusie fd, ten gevolge van het laterale elektrische veld. Dit wordt getoond in figuur 12.

Modulatie van de capaciteit van de ladingsconversieknoop

Figuur 13 toont een voordelige eigenschap. De transferpoort TR2 aanliggend aan hét ladingsconversie element fd kan worden aangestuurd om de capaciteit van de -ladingsconversieknoop fd -te - moduleren,—Dit -voorziet een -pixel - met - twee -ladingsconversiefactoren in standaard 4T mode: een lage versterkings- (hoge capaciteits-) mode waarin de transferpoort TR2 aangeschakeld is (op hoge potentiaal); en een hoge versterkings- (lage capaciteits-) mode waarin de transferpoort TR2 afgeschakeld is (lage potentiaal).

Figuur 13(a) toont de mode met hoge versterking. Dit is nuttig in situaties met weinig licht. Figuur 13(b) toot de mode met lage versterking. Dit is geoptimaliseerd voor de volledige lading van de fotodiode. Een groter ladingspakket kan worden uitgelezen. Figuur 14 illustreert dit. In figuur 14 kan een groot ladingspakket niet worden gestockeerd op de vlottende diffusie wanneer TRI en TR2 uitgeschakeld zijn. Echter, · hetzelfde ladingspakket kan worden gestockeerd op de vlottende diffusie wanneer TR2 aangeschakeld is.

De versterking in de mode met lage versterking wordt bepaald door de grootte van de transferpoort. De grootte van de TR2 poort kan worden geselecteerd om een voorziene hoeveelheid ladingen te stockeren. Het is ook mogelijk om de spanning op TR2 te veranderen om de relatieve diepte van het ladingspakket aan te passen. Dit v/ordt getoond in figuur 15.

Elk van bovenstamde kan worden gecombineerd met een variabele belichtingstijd voor de pixels. Het is mogelijk om twee uitlezingen van het pixel te nemen: een lezing met lage versterking en een lezing met hoge versterking.

Figuren 16 tot 18 tonen mogelijke uitleeschema’s. Figuur 17 toont een timing diagramma voor een geval met twee bemonsteringen. De vlottende diffusie wordt eerst gereset, en dit resetniveau wordt gelezen. Dan wordt lading getransfereerd via TRI en TR2 naar de vlottende diffusie en TRI en TR2 worden beiden terug uitgeschakeld. Het signaal op de vlottende diffusie wordt dan gelezen. De TRI' en TR2 poorten worden dan opnieuw hoog gepulst om een tweede ladingstransfer uit te voeren. De overblijvende lading van de fótodiode zal transfereren naar de vlottende diffusie en de TR2 poort. TRI wordt dan opnieuw afgeschakeld, en het signaal wordt dan bemonsterd met een lage conversiefactor, bepaald door de capaciteit van de TR2 poort en de vlottende diffusie. Beide bemonsteringen kunnen worden gerefereerd naar het resetni-veau -van -de- wlottende- 4iffusie-voor— de- eerste -ladingstransfer. Gecorreleerde dubbele bemonstering kan worden toegepast op beide bemonsteringen door dit resetniveau af te trekken van beide bemonsteringsniveaus. Dit elimineert de reset (kTC) ruis van de signalen.

Optioneel kan er een bijkomende reset puls zijn tussen de eerste en tweede ladingstransferperiode. In dat geval moet het tussenliggende resetniveau worden uitgelezen om gecorreleerde dubbele bemonstering te doen op de tweede bemonstering (met de lage conversiefactor). Dit wordt getoond in figuur 18.

Het pixel kan ook gebruikt worden alleen met lage versterking. De timing voor deze mode is getoond in figuur 16.

Combinatie met een globale sluiter

Het pixel kan ook worden gecombineerd met een globale sluiter. Een aantal mogelijke manieren worden getoond in figuren 19 tot 23.

Figuur 19 toont een pixel met vier transfer poorten: TRX, TRY, TRS, TRR, in serie geplaatst tussen fotodiode PD en ladingsconversieknoop fd. Een verdere poort VAB is verbonden tussen de fotodiode PD en de voedingslijn VDD. Start van de belichting wordt gecontroleerd door het pulsen van VAB. Bij wijze van alternatief kan de start van de belichting worden gecontroleerd door de vier aanliggende transferpoorten hoog te zetten en de ladingsconversieknoop (fd) in reset te plaatsen. Bij het einde van de belichtingsperiode van een pixel op locatie (x,y) worden de horizontale en verticale transfercontrolelijnen die TRY en TRX respectievelijk controleren hoog gezet. TRS wordt ook hoog gezet, op een hogere spanning. Elektronen geaccumuleerd op de fotodiode PD zullen transfereren van de fotodiode naar de TRS poort. Gedurende uitlezing wordt eerst de ladingsconversieknoop FD gereset en het resetniveau wordt bemonsterd in het uitleescircuit. Dan wordt . TRR gepulst om de elektronen naar de ladingsconversieknoop te laten bewegen, en de ladingsconversieknoop fd wordt opnieuw bemonsterd. Dit pixel laat een combinatie toe van gecorreleerde dubbele bemonstering (CDS) en-een.individuelexontrole van-de-pixelbelichtingstijd. Behalve controle-over......

de start van de belichtingstijd, wordt VAB ook gebruikt als een horizontale anti-overbelichtings afvoer om lading van de fotodiode te laten afvloeien in geval van overbelichting Bij wijze van voordeel wordt het laag niveau van VAB zo gekozen dat deze poort als een effectieve anti-overbelichtingsafvoer werkt. Het laag niveau van VAB zal dan hoger zijn dan het laag niveau van TRX of TRY.---------

Figuur 20 toont een alternatieve implementatie. Het voorziet in een globale sluiter functionaliteit met gecorreleerde dubbele bemonstering. Het pixel heeft drie transferpoorten: TX, TS, TR, in serie geplaatst tussen fotodiode PD en ladingsconversieknoop fd. Poorten VABX en VABY zijn in serie verbonden tussen de fotodiode PD en de voedingslijn VDD. Om de start van de belichting te controleren, worden de aanliggende poorten VABX en VABY samen gepulst. VABX wordt gecontroleerd door een verticale controlelijn en VABY wordt gecontroleerd door een horizontale controlelijn. Enkel wanneer beide lijnen hoog zijn, wordt de fotodiode gereset. Het laag niveau van VABX en VABY wordt gekozen zo dat beide gates werken als een anti-overbelichtingsafvoer.

Figuur 21 toont een implementatie van dezelfde regionale sluitercontrole, gebruik makende van twee aanliggende transfer poorten, maar nu als toevoeging aan een 5-transistor globale sluiter pixel zoals beschreven in US patent 7,045,753. De twee serie-verbonden poorten VABX, VABY . worden op eenzelfde manier gebruikt als in figuur 19.

Figuren 22 en 23 tonen andere implementaties van globale sluiter pixels welke zijn aangepast om twee in serie verbonden transfer poorten te . gebruiken. In figuur 22, zijn de toegevoegde poorten TRX, TRY. In figuur'23 zijn de toegevoegde poorten VABX, VABY De pixels worden in detail beschreven in United States Patent Application US 2009/256060A1, waarvan de inhoud hier ter referentie is opgenomen.

Figuur 24 toont een toestel 10 voor een pixel matrix 40. Een pixel matrix 40 omvat een meervoud aan pixels 41 Van elk van de types beschreven hierboven.

- -Controller-20- controleert, de-werking-vamde-pixel-matrix-40-en de uitgangscixcuits-.....

30. Controller 20 omvat kolom selectie/lijn aansturing circuits 21 om controlesignalen te genereren op controlelijnen 25 welke zijn gealigneerd met kolommen van de matrix, en rijselectie / lijn aansturingscircuits 22 om controlesignalen te genereren op controlelijnen 26 welke zijn gealigneerd met rijen van de pixel matrix. De signalen 25, 26 sturen pixels 41 in de matrix 40 aan. Controller 20 controleert: het resetten van de pixels om de start van een belichtingstijd te controleren (inclusief werking van de transfer poorten TRI, TR2); werking van de transfer poorten TRI, TR2 om lading te transfereren naar-de vlottende diffusie fd; werking van de schakelaars res, sei om de uitlezing van een pixel te controleren. ; ;

Voorbeeld timing schema’s voor de controlesignalen zijn getoond. De pixelmatrix kan worden uitgelezen op een conventionele manier, met pixels die worden gescand op een rij-bij-rij basis. Bij wijze van alternatief kan controller 20 een globale sluiter functie uitvoeren door synchrone operatie van de controlesignalen welke respectievelijk de belichtingstijden controleren van elk van de pixels in de matrix. Controller 20 heeft ook controlelogica 23 om de werking van uitgangscircuits 30 te controleren. De controlelogica van controller 20 kan worden bewaard in hard gecodeerde vorm, zoals in een Applicatie Specifiek Geïntegreerd Circuit (ASIC), of het kan worden bewaard in een of andere vorm van reconfigureerbare processor, zoals een logic array (programmeerbare array, reconfigureerbare array) of een processor welke software uitvoert. Alle elementen getoond in figuur 24 kunnen worden voorzien op een enkel halfgeleidersubstraat of de elementen kunnen worden verdeeld over verscheidene aparte substraten. Uitgangscircuit 30 kan kolom processing circuits 32 voorzien, toegewezen aan elke kolom, zoals: een analoog-digitaal omzetter (ADC), een of meerdere versterkers, stockage om waarden, te stockeren om functies uit te voeren zoals gecorreleerde dubbele bemonstering (CDS).. . Uitgangscircuit 30 geeft een signaal 35 uit.

Figuur 25 toont een implementatie van de rij en kolomlogica 21, 22 die een regionale sluiterfunctie toelaat. Verschillende schuifregisters zijn geïmplementeerd ' in de rijlogica (links/rechts van de pixel matrix) en de kolomlogica (boven/onderzijde - -van de pixel matrix);- De-SGhuiifegisters-zin- opgeladen met een patroon-dat- de-rijen en kolommen identificeert die moeten worden uitgelezen voor de belichting. In ëen globale sluiter werking, worden de pixels gereset door de TRY lijnen direct aan te sturen door de inhoud van een van de schuifregisters in de rijlogica, en de TRX lijnen direct aan te sturen door de inhoud van een van de schuifregisters in de kolomlogica. Op verschillende momenten in tijd worden gebieden van pixels gereset door het aansturen - van de TRX en TRY lijnen via de overeenkomstige schuifregisters. Voor een werking met een rollende sluiter bevat de rijlogica extra logica om de inhoud van de schuifregisters samen te nemen met de reset puls, welke wordt gegenereerd door een enkele puls.

Een andere implementatie van een belichtingscontrole voor een 4T pixel zal nu beschreven worden met referentie naar figuren 26 en 27. Een schakelaar- is toegevoegd tussen de transfer controlelijn TR en de transfer poort. Een schakelaar tussen de transfer controlelijn TR en de transferpoort wordt gebruikt om de pixels te selecteren die worden gecontroleerd door de transfercontrolelijn. In het geval dat een pixel geen ladingstransfer nodig heeft, zal de transfer puls worden onderdrukt door het openen van de schakelaar tussen.de transfer controle lijn en de transfer poort. Figuur 26 toont de timing van dit pixel. De transter poort zal vlottend blijven gedurende deze tijd. Aangezien de transfer tijd enkel gedurende korte tijd wordt aangeschakeld (minder dan 10 microseconden), kan het geen kwaad om de poort vlottende te houden voor korte tijd. Indien dit toch een bezorgdheid is, of indien de transfer poort moet worden ingeschakeld voor langere tijd, kan een extra schakelaar worden voorzien die de poort naar een lage spanning trekt (bij voorbeeld GND). Dit is echter typisch niet noodzakelijk.

Deze implementatie heeft een nadeel omdat de transfer poort moet worden geplaatst op een hoge spanning om een goede ladingstransfer te garanderen. Het hoog niveau van de transfer poort moet op zijn minst even hoog zijn als de som van de depletiespanning van de fotodiode en de drempelspanning van de transfer poort.

In het pixel kunnen enkel NMOS transistors gebruikt worden. De schakelaar tussen de transfercontrolelijn en de transferpoort is een NMOS transistor. De poort van deze transistor moet worden gestuurd naar een spanning die aanzienlijk hoger is dan'de -transferpoort-,- om-too te-staan-dat-het hoog-niveau-van 4e-transferpoort controlelijn op------- de transferpoort terecht komt. Omdat de maximale spanning die op- de schakeltransistor kan worden geplaatst praktisch beperkt is, wordt ook de hoogste spanning die kan worden toegepast op de transfer poort gereduceerd. De andere implementaties beschreven in dit document hebben niet deze beperking.

De uitvinding is niet gelimiteerd tot de implementaties hierin beschreven, welke kunnen worden gewijzigd of gevarieerd zonder af te wijken van het bereik van de uitvinding.

Claims (18)

1. Een pixelmatrix omvattende: een meervoud aan pixelstructuren, elke pixelstructuur omvattende: een fotogevoelig element om lading te genereren als responsie op invallend licht; een ladingsconversie element; een eerste transfer poort en een tweede transfer poort in serie verbonden tussen het fotogevoelige element en het ladingsconversie element of tussen het fotogevoelige element en een voedingslijn; een uitgangstrap; een eerste transferpoort controlelijn verbonden aan de eerste transferpoorten van een eerste sub-set van pixelstructuren in de matrix; een tweede transferpoort controlelijn verbonden aan de tweede transferpoorten van een tweede sub-set van pixelstructuren in de matrix, waarbij de eerste sub-set van pixelstructuren en de tweede sub-set van pixelstructuren gedeeltelijk overlappen, en ten minste één pixelstructuur gemeenschappelijk hebben, en waarbij het fotogevoelig element een begraven fotodiode (ENG : “pinned photodiode”) omvat.

2. Een pixelstructuur volgens conclusie 1, waarbij de eerste sub-set van pixel structuren en de tweede sub-set van pixelstructuren slechts één pixelstructuur gemeenschappelijk hebben.

3. Een pixelstructuur volgens conclusie 1, waarbij de eerste sub-set van pixelstructuren en de tweede sub-set van pixelstructuren loodrecht in de matrix zijn geplaatst.

4. Een pixelstructuur volgens conclusie 2, waarbij de eerste sub-set van pixelstructuren een rij ofwel een kolom van de matrix is, en de tweede sub-set van pixelstructuren een kolom ofwel een rij van de matrix is.

5. Een pixelstructuur volgens conclusie 1, waarbij er een meervoud aan eerste transferpoorten controlelijnen is, elk verbonden aan een respectievelijke eerste sub-set van pixelstructuren en een meervoud aan tweede transferpoort controlelijnen, elk verbonden aan een respectievelijke tweede sub-set van pixel structuren.

6. Een pixelstructuur volgens conclusie 1, waarbij de uitgangstrap van elke pixelstructuur een selectieschakelaar omvat en waarbij een van de transferpoort controlesignalen verbonden is aan de selectieschakelaars in dezelfde sub-set van pixelstructuren als de transferpoort controlelijn.

7. Een pixelstructuur volgens conclusie 1, waarbij de tweede transferpoort is verbonden aan het ladingsconversie element en de pixel matrix verder controlelogica voorziet geconfigureerd om een van de pixelstructuren uit te lezen in een mode waarbij lading getransfereerd van het fotogevoelige element wordt gestockeerd op een combinatie van de tweede transferpoort en het ladingsconversie element.

8. Een pixelstructuur volgens conclusie 1, verder omvattende controlelogica welke is geconfigureerd voor de uitlezing van een of meerdere pixelstructuren in een mode waarbij lading getransfereerd van het fotogevoelige element enkel wordt gestockeerd op het ladingsconversie element.

9. Een pixelstructuur volgens conclusie 1, waarbij de tweede transferpoort is verbonden aan een ladingsconversie element, en waarbij de tweede transferpoort een hoger potentiaalniveau heeft dan de eerste transferpoort wanneer de transferpoorten worden gebruikt.

10. Een pixelstructuur volgens conclusie 1, waarbij elk pixel een reset trap voorziet om de ladingsconversieknoop te resetten en waarbij de pixelmatrix verder controlelogica voorziet welke is geconfigureerd om de start van een belichtingsperiode te controleren door het aanschakelen van de eerste transferpoort en de tweede transfer poort op hetzelfde moment als het gebruiken van de reset trap.

11. Een pixelstructuur volgens conclusie 1, waarbij een reset controlelijn verbonden is aan de reset trap in een van de eerste sub-set van pixelstructuren ofwel de tweede sub-set van pixelstructuren.

12. Een pixelstructuur volgens conclusie 1, verder omvattende controlelogica welke is geconfigureerd om het einde van een belichtingsperiode van een van de pixelstructuren te controleren door het gebruiken van de eerste transferpoort controle lijn en de tweede transferpoort controle lijn om lading te transfereren van het fotogevoelige element naar het ladingsconversie element.

13. Een pixelstructuur volgens conclusie 1, waarbij de eerste transferpoort en de tweede transferpoort in serie verbonden zijn tussen het fotogevoelige element en een voedingslijn, en waarbij elke pixelstructuur op zijn minst een extra transferpoort heeft verbonden tussen het fotogevoelige element en het ladingsconversie element.

14. Een pixelstructuur volgens conclusie 1, verder omvattende controlelogica welke is geconfigureerd om de eerste transferpoort controlelijn en de tweede transfer gate controle lijn aan te sturen.

15. Een pixelstructuur volgens conclusie 14, waarbij de controlelogica is geconfigureerd om zowel de eerste transferpoort controlelijn als de tweede transferpoort controlelijn te activeren voor een periode die op zijn minst gedeeltelijk overlapt.

16. Een pixel matrix omvattende: een meervoud aan pixel structuren, elke pixelstructuur omvattende een fotogevoelig element om lading te genereren als responsie op invallend licht, waarbij het fotogevoelig element een begraven fotodiode (ENG : “pinned photodiode”) omvat, een ladingsconversie element, een eerste transfer poort en een tweede transfer poort verbonden in serie tussen het fotogevoelige element en het ladingsconversie element of tussen het fotogevoelige element en een voedingslijn, en een uitgangstrap, de matrix omvattende: een eerste controle logica voor de aansturing van eerste poorten van een eerste sub-set van de pixel structuren in de matrix; en een tweede controle logica voor de aansturing van tweede poorten van een tweede sub-set van de pixelstructuren in de matrix voor een periode die op zijn minst gedeeltelijk overlapt met de aansturing van de eerste transferpoort controlelijn, waarbij de eerste sub-set van pixelstructuren en de tweede sub-set van pixelstructuren gedeeltelijk overlappen, en ten minste één pixelstructuur gemeenschappelijk hebben.

17. Een methode om een belichtingsperiode te controleren van een eerste pixelstructuur in een matrix van pixelstructuren, elke pixelstructuur omvattende een fotogevoelig element voor het genereren van lading als responsie op invallend licht, waarbij het fotogevoelig element een begraven fotodiode (ENG : “pinned photodiode”) omvat, een ladingsconversie element, een eerste transferpoort en een tweede transferpoort in serie verbonden tussen het fotogevoelige element en het ladingsconversie element of tussen het fotogevoelige element en een voedingslijn, en een uitgangstrap, de methode omvattende: aansturen van een eerste transferpoort controlelijn verbonden aan de eerste poorten van een eerste sub-set van pixelstructuren in de matrix; en aansturen van een tweede transferpoort controlelijn verbonden aan de tweede poorten van een tweede sub-set van pixel structuren in de matrix gedurende een periode die op zijn minst gedeeltelijk overlapt met de aansturing van de eerste transferpoort controlelijn, waarbij de eerste sub-set van pixelstructuren en de tweede sub-set van pixelstructuren gedeeltelijk overlappen, en ten minste één pixelstructuur gemeenschappelijk hebben.

18. Een methode volgens conclusie 17 waarbij de stappen van aansturing van de eerste transferpoort controlelijn en de aansturing van de tweede transferpoort controlelijn de start van een belichtingsperiode definiëren voor de eerste pixelstructuur, en waarin een tweede pixelstructuur in de matrix een andere belichtingsperiode heeft.