<Desc/Clms Page number 1>
Die Erfindung bezieht sich auf ein Verfahren zur gesicherten Datenubertragung in synchronen Ubertragungssystemen, bei welchem die Daten in Übertragungsrahmen mit einem Overhead und einer Payload und einer neunzeihgen Struktur übertragen werden, und bei welchen Paritätsbytes in der zweiten, dntten, sechsten, siebenten und achten Zeile des Overhead eingefügt werden, der Übertragungsrahmen in fünf gleich lange Codierungsblöcke geteilt wird, und je alle ersten, zweiten bis achten Bits der zu sichernden Bytes eines Codierungsblockes durch einen zwei Fehler korrigierenden Block-Code gesichert werden, dessen Kontrollinformation dem Overhead eingefügt wird.
Ebenso bezieht sich die Erfindung auf ein Verfahren zur gesicherten Datenübertragung In synchronen Übertragungssystemen, bel welchem die Daten in Übertragungsrahmen mit einem Overhead und einer Payload und einer neunzeiligen Struktur übertragen wurden, und bei welchem Paritätsbytes in den Overhead eingefügt werden sowie der Übertragungsrahmen in fünf gleich lange Codierungsblöcke geteilt wird
Um bei der Datenübertragung in synchronen Übertragungssystemen, welche nach der synchronen digitalen Hierarchie SDH arbeiten, beispielsweise mit STM-N- oder OC-3N-Signalen, werden zur Verringerung der Fehierrate fehlerkorrigierende Codes verwendet. Dabei muss allerdings besonders darauf geachtet werden, dass die vom ITU (International Telecommunication Union) empfohlenen Ubertragungspulsrahmen nicht geändert werden.
Für STM-1-Pulsrahmen ist in der Recommendatlon G. 708 (März 1993), Fig 5-2, ein Pulsrahmen dargestellt, bei welchem die benötigten Kontroll- oder Paritätsbytes in frei verfügbaren Zeitschlitzen (Bytes) eingefügt sind (STM = Synchronous Transport Module)
Ein konkreteres Verfahren zur gesicherten Datenübertragung in SDH-Systemen ist in der WO 98/49799 der Anmelderin angegeben. Dabei wird eine strenge Aufteilung der Paritätsbytes jedes Blockes dahingehend vorgeschneben, dass sämtliche Paritätsbytes eines Blockes genau In einer Zelle enthalten sind. Dies setzt wiederum eine ganz bestimmte Grundstruktur der Übertragungsrahmen voraus, die trotz der genannten Normung nicht überall vorhanden ist.
Eine Aufgabe der Erfindung liegt daher dann, ein Verfahren anzugeben, das umfangreiche und flexibler einzusetzen ist als die bekannten Verfahren.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art gelöst, bel welchem erfindungsgemäss die jeweiligen Paritätsbytes der zugehörigen Codierungsblöcke auf die Zeilen des Rahmens aufgeteilt werden und zumindest in einer Zelle zusätzlich zu den Paritätsbytes eines Blockes ein oder mehrere Paritätsbytes des vorgehenden und/oder nachfolgenden Blockes hinzugefügt werden.
Dank der Erfindung kann das unterschiedliche Platzangebot an freien Bytes innerhalb der Rahmen berucksichtigt werden, wobei trotz der gewünschten Verbesserung der Flexibilität des Verfahrens zu Zwecken der Zwischenspeicherung nur geringfügige und nicht ins Gewicht fallende grössere Verzogerungszeiten erforderlich sind.
Im Sinne einer Verringerung des Speicherbedarfes für Zwischenspeicherung ist es zweckmä- ssig, wenn zu den Paritätsbytes eines Blockes Paritätsbytes des vorgehenden Blockes hinzugefügt werden.
Weiters kann es vorteilhaft sein, wenn ein Codierungsblock mit dem Ende der siebenten Zeile endet Damit wird ein Interleaving von Pantäts- und Informationsbytes eines Blockes vermieden, sodass keine zusätzliche Verzögerung von Informationsbytes In einem Coder notwendig ist Eine vorteilhafte Variante zeichnet sich weiters dadurch aus, dass der Block-Code ein BCHCode mit 1944 Bits, davon 1922 Datenbits ist, da ein solcher Code relativ einfach zu implementieren ist und einen guten Schutz besitzt. BCH ist dabei die Abkürzung für Bose-ChandhuriHocquenghem.
Ein weiteres Verfahren nach der Erfindung, dessen Vorteil darin hegt, dass es relativ wenig Paritätsbits benotigt, zeichnet sich dadurch aus, dass alle Bits eines Codierungsblocks durch einen mindestens acht Fehler komgigierenden Blockcode gesichert werden. Dabei ist es ratsam, wenn die Paritatsbytes In der zweiten, dntten, fünften, siebenten und neunten Zeile des Overheads eingefugt werden
Eine besonders zweckmässige und die Ressourcen gut nutzende Ausführungsform ist dadurch gekennzeichnet, dass ein zehn Fehler korng ! erender Btock-Code verwendet wird.
Dabei kann es auch vorteilhaft sein, wenn jeweils sämtliche Pantatsbytes eines Codierungblockes In einer Zelle des Pulsrahmens angeordnet sind.
<Desc/Clms Page number 2>
Die Erfindung ist zweckmassigerweise bei einem System realisiert, bei welchem das synchrone Ubertragungssystem STM-N- bzw. OCN-3N-Signale verwendet.
Es empfiehlt sich besonders, wenn Nein ganzzahliges Vielfaches von vier ist, da sich eine grössere Anzahl verfügbarer Overhead-Bytes ergibt.
Die Erfindung ist auch besonders dann sehr zweckmässig, wenn die zur Einteilung der Codierungsblöcke verwendeten Übertragungsrahmen durch byteweises Demultiplexen aus Rahmen hoherer Ordnung abgeleitet werden.
Es ist auch empfehlenswert, wenn die Spalten 1,5, 9,17, 21,25, 29 und 33 von Paritätsbytes freigehalten werden.
Die Erfindung samt weiterer Vorteile ist im folgenden anhand beispielsweiser Ausführungsformen unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen
Fig. 1 die Unterteilung eines STM-4-Rahmens in Codierungsblocke,
Fig. 2 die Belegung des Section Overhead mit Paritätsbytes bei einem Block-Code BCH (1944,1922, 2),
Fig. 3 bei einer anderen Ausführungsform die Unterteilung des STM-4-Rahmens in Codie- rungsblöcke bei einer achtfach-Sicherung,
Fig. 4 die Belegung des Section Overhead im Falle eines Codeblocks BCH (15552,15440,
8),
Fig. 5 die Unterteilung eines STM-4-Rahmens in Codierungsblbcke bei einer zehnfach-
Sicherung, und
Fig. 6 die Belegung des Section Overhead mit Paritätsbytes bei einem Code BCH (15552,
15412,10).
Der in Fig. 1 dargestellte Pulsrahmen entsteht aus einem STM-N oder OC3-N-Signal, durch bytewelses Demultiplexen in STM-4-ähnliche Signale. Beispielsweise kann ein STM-16-Signal in vier derartige Pulsrahmen geteilt werden. Jeder Pulsrahmen wird dann in 40 Codierungs-SubBlöcke unterteilt, wobei die acht Bit eines STM-Bytes jeweils parallel bearbeitet - in acht "Spuren" werden, und pro Spur fünf Sub-Blöcke aufeinanderfolgen. Die Darstellung nach Fig. 1 geht von einem 1944,1922, 2-BCH-Code aus, somit von einem zwei Fehler korrigierenden Code. In Fig. 1 sind die einzelnen Blöcke zur besseren Übersicht auseinandergezogen, und man sieht, dass jeder, tatsächlich aus acht Subblöcken zusammengesetzte Codierungsblock aus insgesamt drei oder zwei Zeilen besteht.
Die Darstellung ist ähnlich wie jene In der bereits eingangs erwähnten WO 98/49799. Die einzelnen Blocke sind mit BL 0 bis BL 4 bezeichnet, und man sieht, dass bel dieser Ausführungsform der Erfindung der Block BL 2 mit dem Ende der siebenten Zeile endet, wodurch ein Interleaving von Paritäts- und Informationsbytes vermieden wird, was vorteilhaft ist, da ein solches Interleaving eine Verzogerung der Informationsbytes in einem Coder nach sich ziehen würde
BCH-Codes und ihre Implementierung sind beispielsweise beschrieben in : Lin, Shu/Costeilo, Daniel J., Error Controlling, Prenbce Hall, 1983, oder in Rhee, Man Young, Error Correcting Theory, McGraw Hall, 1989.
Bel STM-N- bzw. OC-3N-Signalen besteht die Grundstruktur aus Rahmen oder Abschnitten mit einer Dauer von 125 fls, und jeder solcher Rahmen wird in neun Zeilen und 270*N Spalten unterteilt. Zu Beginn jedes Rahmens ist ein Rahmenkennwort mit 6*N bzw. 24 Byte zur Synchronisierung vorgesehen. Die Bedeutung der Bytes in den Overheads wird in den Normen angegeben, wobei einige dieser Bytes frei definierbar sind. Verwiesen wird hier auf die bereits erwähnte) ITU- Recommendation G. 708, jedoch auch auf die ITU-Recommendation G. 707 (3/96). In diesen Empfehlungen sind auch die Bezeichnungen der einzelnen Bytes, wie später in Fig. 2 verwendet, angegeben.
Bezüglich der Struktur von OC-3N-Signalen (SONET) sei verwiesen auf das Dokument ANSI T1 105-1995 des American National Standards Institute, Inc.
Die genannte Blockeinteilung bedingt eine Signalverzögerung von 55, 7 fls, und es konnen, unabhängig von der Datensignalrate, Fehlerbursts mit einer maximalen Dauer von 25, 7 ns korrigiert werden.
Für jede Spur eines Blocks werden 22 Paritätsbits benötigt, die im Section Overhead gemäss Fig. 2 untergebracht werden. Dabei sind die Positionen der normspeztfischen Bytes B1, D1 bis 12, E1, E2, F1, K1, K2 und S1 nur im ersten STM-4-Teil belegt, falls beispielsweise ein STM-16-Signal vorliegt. Die Position von M1 befindet sich dann nur im dritten STM-4-Tell. Bei Anwendungen mit
<Desc/Clms Page number 3>
STM-4-Slgnalen liegt das Byte MS-REI (Multiplex Section Remote Error Indication) an der Position M1'statt auf M1.
Wie sich aus den Darstellungen ergibt, werden Paritätsbytes in der zweiten, dritten, sechsten, siebenten und achten Zeile des Overhead eingefugt, und je alle ersten, zweiten bis achten Bits jedes Bytes eines Codierungsblockes werden durch den Block-Code so gesichert, dass zwei Fehler korrigiert werden können. Dabei sind die jeweiligen Paritätsbytes Pi der entsprechenden Codierungsblocke BLi auf die Zeilen des Rahmens aufgeteilt. Zumindest in einer Zeile, hier der Zeile Z 3, werden zusätzlich zu den Paritätsbytes P 4 eines Blockes BL 4 ein oder mehrere Paritätsbytes P 3 des hier vorgehenden Blockes BL 3 hinzugefügt Prinzipiell könnten auch Paritätsbytes eines nachfolgenden Blockes hinzugefügt werden, doch ist es im Hinblick auf die Nutzung der vorhandenen Speicherressourcen zweckmässiger, Paritätsbytes des vorgehenden Blockes zu verwenden.
Wenn im Rahmen der Erfindung von einer STM-4-Struktur gesprochen wird, so ist darauf hinzuweisen, dass diese STM-4-Struktur durch entsprechendes Demultiplexen von Rahmen höherer Ordnung, wie z. B. STM-16-oder STM-64-Rahmen entstehen kann. Da die Erfindung die starre, In der WO 98/49799 angegebene Struktur bezüglich der Einordnung der Blöcke in die Zeilen verlässt, ergibt sich eine höhere Flexibilität, und es können je nach den vorhandenen Möglichkeiten verfügbare Bytes genutzt werden. Es kann sich zwar die Notwendigkeit ergeben, geringfügig grössere Verzögerungszeiten bel der Signalverarbeitung zu verwenden, doch fallen diese im Hinblick auf die erreichbare Flexibilität des Verfahrens nicht ins Gewicht.
Prinzipiell lassen sich Paritätsbytes zur Sicherung ökonomischer verwenden, wenn die Blocke länger sind. Bei der Ausführung nach Fig. 3 und 4 der Erfindung geht man in ähnlicher Welse wie die WO 98/49799 von einem Verfahren zur Sicherung von Daten aus, wobei jedoch die Paritatsbytes Pi in der zweiten, dritten, fünften, siebenten und neunten Zeile des Overheads eines Übertragungsrahmens mit einer STM-4-Struktur verwendet werden Auch hier wird der Übertragungsrahmen in fünf gleich lange Codierungsblöcke eingeteilt, und alle Bits eines Codierungsblockes werden durch einen acht Fehler korrigierenden Block-Code gesichert. Es handelt sich um einen BCH-Code mit Insgesamt 15 552 Bytes, wobei vierzehn Paritätsbytes je Codierungblock vorgese-
EMI3.1
552, 15 440,abhängig von der Datensignairate Fehlerbursts mit einer maximalen Dauer von 12, 8 ns korrigiert werden.
Insgesamt benötigt man 70 Paritätsbytes, d. h. 14 für jeden der fünf Blöcke, die gemäss Fig. 4 In dem Section Overhead untergebracht sind.
Bei einer Variante der Erfindung, die in den Fig. 5 und 6 veranschaulicht ist, wird ein zehnfach korngierender BCH-Code des Typs BCH (15 552, 15 412, 10) verwendet, und auch hier wird wiederum ein STM-N bzw. OC-3N-Signal durch byteweises Demultiplexen in N/4 STM-4-ähnliche Signale aufgeteilt, und diese wiederum in fünf Codierungsblöcke unterteilt. Der Block BL 0 startet mit dem Byte S (1,55, 1) des STM-4-Rahmens.
Bei dieser Blockeinteilung wird eine Signalverzögerung von 36, 4 gs benötigt, und es konnen bei STM-4-Slgnalen Fehlerbursts mit einer maximalen Dauer von 16 ns korrigiert werden, bei STM- 64-Signalen hingegen beträgt die maximal korrigierbare Burst-Fehlerlange 13 ns. Es werden 90 Paritätsbytes benötigt, und davon werden 5 Bytes nur zur Hälfte zur Unterbringung der Parität genutzt und gemäss Fig. 6 im Section Overhead untergebracht. Hier sind die Positionen von B1, D1
EMI3.2
dritten STM-4-Teil. Bei Anwendungen mit STM-4-Signalen ist M1 mit dem 11 P 3 (Position S (9, 4, 3)) zu vertauschen.
Der Fachmann erkennt noch, dass die Spalten 1,5, 9,17, 21,25, 29 und 33 von Paritätsbytes freigehalten werden, wobei die Ausfuhrungen nach Fig. 1 bis 4 auch eine freie dreizehnte Spalte aufweisen.
Es ist weiters erwähnenswert, dass diejenigen Datenbytes (-bits) eines Codierungsabschnitts, deren Veranderung durch zwischen Codern und Decodern befindliche Geräte beabsichtigt ist, von der Korrektur ausgeschlossen werden, und im Coder wie im Decoder durch fixe Bitfolgen ersetzt werden, z. B. werden bei einem FEC-Verfahren (Forward Error Correction) über einen MultiplexAbschnitt die Bytes des gesamten RSOH (Regenerator Section Overhead) oder zumindest deren
<Desc/Clms Page number 4>
von einem Regenerator veränderbaren Anteile ausgeschlossen. Beispielsweise gehört das Rahmenwort zum RSOH, doch es wird von jedem Regenerator ident eingesetzt.
PATENTANSPRÜCHE :
1. Verfahren zur gesicherten Datenubertragung In synchronen Übertragungssystemen, bei welchem die Daten in Übertragungsrahmen mit einem Overhead und einer Payload und einer neunzeiligen Struktur übertragen werden, und bei weichen Paritätsbytes in der zwei- ten, dritten, sechsten, siebenten und achten Zeile des Overhead eingefugt werden, der
Ubertragungsrahmen in fünf gleich lange Codierungsblöcke geteilt wird, und je alle ersten, zweiten bis achten Bits der zu sichernden Bytes eines Codierungsblockes durch einen zwei Fehler korrigierenden Block-Code gesichert werden, dessen Kontrollinformation dem
Overhead eingefügt wird, dadurch gekennzeichnet, dass die jeweiligen Paritätsbytes der zugehörigen Codierungsblöcke auf die Zeilen des Rah- mens aufgeteilt werden und zumindest in einer Zeile (Z 3) zusatzlich zu den Paritätsbytes (P 4)
eines Blockes ein oder mehrere Paritätsbytes (P 3) des vorgehenden und/oder nach- folgenden Blockes (BL 3) hinzugefügt werden.