JP3745078B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP3745078B2
JP3745078B2 JP10927497A JP10927497A JP3745078B2 JP 3745078 B2 JP3745078 B2 JP 3745078B2 JP 10927497 A JP10927497 A JP 10927497A JP 10927497 A JP10927497 A JP 10927497A JP 3745078 B2 JP3745078 B2 JP 3745078B2
Authority
JP
Japan
Prior art keywords
film
electron
image forming
spacer
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10927497A
Other languages
Japanese (ja)
Other versions
JPH10302677A (en
Inventor
博嗣 高木
宣明 大栗
和生 黒田
陽一 大里
好真 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10927497A priority Critical patent/JP3745078B2/en
Publication of JPH10302677A publication Critical patent/JPH10302677A/en
Application granted granted Critical
Publication of JP3745078B2 publication Critical patent/JP3745078B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は画像形成装置に係わり、特に複数の電子放出素子を形成した基板と画像形成部材を形成した基板とをスペーサを介して対向させた構造を有する画像形成装置に関するものである。
【０００２】
【従来の技術】
奥行きの薄い平面型ディスプレイは省スペースかつ軽量であることから、ブラウン管型ディスプレイに置き変わるものとして注目される。現在平面型ディスプレイには液晶型、プラズマ発光型、マルチ電子源を用いたものがある。プラズマ発光型およびマルチ電子源ディスプレイは視野角が大きく、画質がブラウン管並みであるために高品位な画像の表示が可能である。
【０００３】
図１６は多数の微小な電子源を使用したディスプレイの断面模式図であり、５１がガラスからなるリアプレート５２上に形成された電子源、５４は蛍光体等が形成されたガラスからなるフェースプレートである。電子源は高密度化が可能な円錐状あるいは針状の先端から電子を電界放出させる電界放出型電子放出素子あるいは表面伝導型電子放出素子などの冷陰極型電子放出素子が開発されている。この図１６は電子源を駆動するための配線は省略してある。ディスプレイの表示面積が大きくなるにしたがい、内部の真空と外部の大気圧差による基板の変形を抑えるためリアプレートおよびフェースプレートを厚くする必要がある。これはディスプレイの重量を増加させるのみならず、斜めから見たときに画像のひずみをもたらす。そこで、比較的薄いガラス板を使用して大気圧を支えるためリアプレートとフェースプレートとの間はスペーサあるいはリブと呼ばれる構造支持体が用いられる。電子源が形成されたリアプレートと蛍光体が形成されたフェースプレートとの間は通常サブミリないし数ミリに保たれ、前述したように内部は高真空に保持されている。
【０００４】
電子源からの放出電子を加速するために電子源と蛍光体との間には数百Ｖ以上の高電圧が不図示のアノード電極（メタルバック）に印加されている。すなわち、蛍光体と電子源との間には電界強度にして1kV/mmを越える強電界が印加されるため、スペーサ部での放電が懸念される。また、スペーサは近傍電子源から放出された電子の一部が当たることにより、あるいは放出電子によりイオン化した正イオンがスペーサに付着することにより帯電をひきおこす。スペーサの帯電により電子源から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる場所に到達し、表示画像を前面ガラスを介して見たとき、スペーサ近傍の画像がゆがんで表示される。
【０００５】
この問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案がなされている（特開昭57-118355号公報、特開昭61-124031号公報）。そこでは絶縁性のスペーサの表面に高抵抗薄膜を形成することにより、スペーサ表面に微小電流が流れるようにしている。ここで用いられている帯電防止膜は酸化スズ、あるいは酸化スズと酸化インジウム混晶薄膜や金属膜である。
【０００６】
【発明が解決しようとする課題】
上記従来例に使用された酸化スズ等の薄膜はガスセンサに応用されるほど酸素等のガスに敏感なため雰囲気でその抵抗値が変化しやすい。また、これらの材料や金属膜は比抵抗が小さいために高抵抗化するには島状に成膜したり、極めて薄膜化する必要がある。
【０００７】
すなわち、従来の高抵抗膜は成膜の再現性が難しかったり、ディスプレイ作製工程でのフリット封着やベーキング（ディスプレイ内を真空にひきながら加熱する工程）といった熱工程で抵抗値が変化しやすいという課題がある。
【０００８】
本発明は上記従来スペーサの課題を克服し、安定性が高く、再現性が良いスペーサを用いた画像形成装置を提供するものである。
【０００９】
【課題を解決するための手段および作用】
本発明の画像形成装置は、複数の電子放出素子を形成した基板と画像形成部材を形成した基板とをスペーサを介して対向させた構造を有する画像形成装置において、該スペーサは基材表面に熱処理を施した酸化物サーメット膜が被覆されたスペーサであって、前記酸化物サーメット膜は貴金属を含むことを特徴とする。
【００１０】
本発明に用いることができる電子放出素子としては、熱電子型と冷陰極型の２種類が知られている。 冷陰極型電子放出素子には既に説明した電界放出型（以下ＦＥ型と略す）、表面伝導型電子放出素子（以下ＳＣＥと略す）や、金属／絶縁層／金属型（以下ＭＩＭ型と略す）等がある。本発明における電子放出素子の方式は特に限定されないが、特に冷陰極型が好適に用いられる。
【００１１】
ＳＣＥ型の例としては、M.I.Elinson、Radio Eng. Electron Pys.、10、(1965)等がある。ＳＣＥ型は基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によるもの［G.Dittmer:"Thin Solid Films"、9、317(1972)］ 、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M.Hartwell and C.G.Fonstad:"IEEE Trans. ED Conf."、519(1975)］、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。また、後述する実施形態で説明するような電子放出部等に微粒子膜を用いたものもある。ＦＥ型の例としてはW.P.Dyke&W.W.Dolan、"Field emission"、Advance in Electron Physics、8、89(1956) あるいはC.A.Spindt,"PHYSICAL Properties of thin-film field emission cathodes with molybdenium cones",J.Appl.Phys.,47,5248(1976)等が知られている。ＭＩＭ型の例としてはC.A.Mead、"The tunnel-emission amplifier、J.Appl.Phys.、32、646(1961)等が知られている。
【００１２】
帯電防止膜は絶縁性基材の表面を導電性膜で被覆することにより、絶縁性基材表面に蓄積した電荷を除去するものであり、通常、帯電防止膜の表面抵抗（シート抵抗Rs）が１０12Ω以下であることが必要である。さらに、十分な帯電防止効果を得るためにはより低い抵抗値であればよく１０11Ω以下であることが好ましく、より低抵抗であれば除電効果が向上する。
【００１３】
帯電防止膜を上記ディスプレイのスペーサに適応した場合においては、スペーサの表面抵抗値Rsは帯電防止および消費電力からその望ましい範囲に設定される。シート抵抗の下限はスペーサにおける消費電力により制限される。低抵抗であるほどスペーサに蓄積する電荷を速やかに除去することが可能となるが、スペーサで消費される電力が大きくなる。スペーサに使用する帯電防止膜としては比抵抗が小さい金属膜よりは半導電性の材料であることが好ましい。その理由は比抵抗が小さい材料を用いた場合、表面抵抗Rsを所望の値にするためには帯電防止膜の厚みを極めて薄くしなければならないからである。薄膜材料の表面エネルギーおよび基板との密着性や基板温度によっても異なるが、一般的に10nmより小さい薄膜は島状となり、抵抗が不安定で成膜再現性に乏しい。
【００１４】
従って、比抵抗値が金属導電体より大きく、絶縁体よりは小さい範囲にある半導電性材料が好ましいのであるが、これらは抵抗温度係数が負の材料が多い。抵抗温度係数が負であると、スペーサ表面で消費される電力による温度上昇で抵抗値が減少し、さらに発熱し温度が上昇しつづけ、過大な電流が流れる、いわゆる熱暴走を引き起こす。しかし、発熱量すなわち消費電力と放熱がバランスした状況では熱暴走は発生しない。また、帯電防止膜材料の抵抗温度係数（TCR）の絶対値が小さければ熱暴走しずらい。
【００１５】
TCRが−１％の帯電防止膜を用いた条件でスペーサ１平方cm当たりの消費電力がおよそ0.1Wを越えるようになるとスペーサに流れる電流が増加しつづけ、熱暴走状態となることが実験で認められた。これはもちろんスペーサ形状とスペーサ間に印加される電圧Vaおよび帯電防止膜の抵抗温度係数により左右されるが、以上の条件から、消費電力が1平方cmあたり0.1Ｗを越えないRsの値は10×Va2Ω以上である。すなわち、スペーサ上に形成した帯電防止膜のシート抵抗Rsは10×Va2Ωから1011Ωの範囲に設定されることが望ましい。
【００１６】
上述したように絶縁性基材上に形成された帯電防止膜の厚みｔは10nm以上が望ましい。一方膜厚ｔが1μmを超えると膜応力が大きくなって膜はがれの危険性が高まり、また成膜時間が長くなるため生産性が悪い。従って、膜厚は10nm〜1μm、さらに好適には20〜500nmであることが望ましい。
【００１７】
比抵抗ρはシート抵抗Rsと膜厚ｔの積であり、以上に述べたRsとtの好ましい範囲から、帯電防止膜の比抵抗ρは10-7×Va2Ωｍ〜105Ωｍであることが望ましい。さらにシート抵抗と膜厚のより好ましい範囲を実現するためには、ρは（2×10-7）Va2Ωｍ〜5×104Ωｍとするのが良い。
【００１８】
ディスプレイにおける電子の加速電圧Vaは100Ｖ以上であり、ＣＲＴに通常用いられる高速電子用蛍光体を平面型ディスプレイに用いた場合に十分な輝度を得るためには1kV以上の電圧を要する。Va=1kVの条件においては、帯電防止膜の比抵抗は0.1Ωｍ〜105Ωｍが好ましい範囲である。
【００１９】
本発明者らは、以上に述べた帯電防止膜の特性を実現する材料を鋭意検討した結果、酸化物サーメット膜が帯電防止膜として極めて優れていることを見いだした。酸化物サーメットとは酸化物と金属との混合体であり、酸化物は絶縁的な材料が良い。金属元素はその酸化物の生成エネルギが前記酸化物の生成エネルギよりも大きいことが望ましい。酸化物と金属がこの条件を満たす場合、金属が安定に酸化物中に存在し、画像形成装置の製造工程で受ける熱の影響が小さく、抵抗値の安定性が良い。
【００２０】
前記条件に適する酸化物としては、酸化シリコン、アルミナ、酸化タンタル等がある。金属は特に限定されないが、貴金属、クロム、モリブデン、クロム合金であるニクロム等が適する。なかでもクロムは熱工程の影響を受けにくい金属である。画像形成装置への組込み前に予め安定化処理（熱処理）をすることにより抵抗の安定性をさらに向上することができる。酸化物が酸化シリコンの場合については、二酸化シリコンよりは酸素不足の酸化シリコンのほうが良好な安定性を示した。
【００２１】
酸化物サーメット膜の抵抗値は酸化物と金属の組成を制御することにより、低抵抗から絶縁体まで広く変化させることができ上記スペーサとして好ましい範囲である比抵抗が０．１〜１０5 Ωｍの帯電防止膜を作製することが可能である。さらに、画像形成装置のスペーサの形状や動作条件に合わせて、最適な抵抗値に調整することができる。
【００２２】
また、酸化物サーメットの抵抗温度係数は一般に負であるが、組成を選択することによりその絶対値を１％より小さく熱暴走しにくくできる。
【００２３】
酸化物サーメット膜はスパッタ法、反応性スパッタ法、電子ビーム蒸着法、イオンプレーティング法、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成することができる。たとえばスパッタ法の場合は、酸化物および金属のターゲットをガス中でスパッタすることにより形成される。あらかじめ酸化物と金属を組成を調整して化合物としたターゲットを用いることも可能である。
【００２４】
なお、画像形成装置用のスペーサとしては、例えばPCT/US94/00602 において、導電性のあるスペーサで、かつ２次電子放出効率が１に近いものを用いて、極力スペーサの電位変化を抑えようとすることが記載されている。ここでは導電性のあるスペーサとして、シート抵抗が１０9〜１０14Ω／□、層厚が0.05〜20μｍ、材質がクロム酸化物，銅酸化物等の酸化物を用いることが記載されている。
【００２５】
しかし、PCT/US94/00602には酸化物サーメットを用いることについては記載がなく、上記の酸化物をスペーサ用の帯電防止膜として用いると、帯電防止膜として望ましい比抵抗に制御するのが容易ではなく、またディスプレイ作製中での酸化雰囲気中でのフリット封着工程、あるいは真空処理工程といった熱工程で抵抗値が変化し、抵抗値の制御が難しい。本発明に用いる酸化物サーメットは抵抗値を酸化物と金属の組成を変えることで制御可能であり、また膜厚を厚くすることもできるので、膜全体の抵抗値の大幅な変化を抑えることができる。
【００２６】
【発明の実施の形態】
以下、本発明の帯電防止膜およびその帯電防止膜を用いたスペーサを備えた画像形成装置について図面を用いて具体的に述べる。
【００２７】
図１はスペーサ１０を中心とした画像形成装置の断面模式図である。図２はスペーサの断面構成を示す図である。図１において、１は電子源、２はリアプレート、３は側壁、７はフェースプレートであり、リアプレート２，側壁３，フェースプレート７により表示パネルの内部を真空に維持するための気密容器（外囲器８）を形成している。
【００２８】
スペーサ１０は絶縁性基材１０aの表面に本発明に係わる帯電防止膜１０cが形成されている。スペーサ１０は外囲器８内を真空にすることにより大気圧を受けて、真空外囲器８が破損あるいは変形するのを避けるために設けられる。スペーサ１０の材質、形状、配置、配置本数は外囲器８の形状ならびに熱膨張係数等、外囲器の受ける大気圧、熱等を考慮して決定される。スペーサの形状には、平板型、十字型、Ｌ字型等があり、また図１４（ａ），（ｂ）のように基板に各電子源又は複数の電子源に対応して穴を開けた形状、すなわちマトリクス状またはライン状に穴を開けた形状でもよく、適宜設定される。スペーサ１０の利用は、画像形成装置が大型化するにしたがって効果が顕著になる。
【００２９】
絶縁性基材１０aはフェースプレート７およびリアプレート２にかかる大気圧を支持する必要からガラス、セラミクス等の機械的強度が高く耐熱性の高い材料が適する。フェースプレート、リアプレートの材質としてガラスを用いた場合、画像形成装置作製工程中の熱応力を抑えるために、スペーサ絶縁性基材１０aはできるだけこれらの材質と同じものか、同様の熱膨張係数の材料であることが望ましい。
【００３０】
絶縁性基材１０aにソーダガラス等アルカリイオンを含むガラスを使用した場合、例えばNaイオンにより帯電防止膜の導電性等を変化させるおそれがあるが、窒化Si、酸化Al等の Naブロック層１０bを絶縁性基材１０aと帯電防止膜１０cの中間に形成することでNa等アルカリイオンの帯電防止膜１０cへの侵入を抑制することができる。
【００３１】
帯電防止膜１０ｃは酸化物サーメット膜である。比抵抗値は酸化物サーメット膜中に含まれる金属元素比により異なるので一概に規定できないが、上述のディスプレイ用として好ましい比抵抗が得られる比率は金属がＣｒの場合で５ｖｏｌ．％〜４５ｖｏｌ．％である。クロム以外の貴金属、モリブデン等の比率も同様の範囲が好ましい。
【００３２】
スペーサ１０はメタルバック６および電子源を駆動するためのＸ方向配線９（詳しくは後述する）と電気的に接続することにより、スペーサ１０の両端にはほぼ加速電圧Vaが印加される。本例ではスペーサは配線上と接続されているが別途形成した電極に接続させてもよい。さらに、フェースプレート７とリアプレート２との間に電子ビームの整形あるいは基板絶縁部の帯電防止を目的とした中間電極板（グリッド電極等）を設置した構成においては、スペーサが中間電極板等を貫通してもよいし、中間電極板等を介して別々に接続してもよい。
【００３３】
Al,Au等良導電性である電極１１をスペーサの両端に形成すると、帯電防止膜とフェースプレート上の電極およびリアプレート上の電極との電気的接続の向上に効果がある。
【００３４】
次に、上記スペーサ１０を用いた画像形成装置の基本構成について説明する。図３は、上記スペーサを用いた表示パネルの斜視図であり、内部構造を示すためにパネルの１部を切り欠いて示している。
【００３５】
図３において、図１と同様に、２はリアプレート、３は側壁、７はフェースプレートであり、リアプレート２、側壁３、フェースプレート７により表示パネルの内部を真空に維持するための気密容器（外囲器８）を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、たとえばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼成することにより封着するが、窒素雰囲気中で行った方が好ましい。気密容器内部を真空に排気する方法については後述する。
【００３６】
リアプレート２には、基板１３が固定されているが、該基板上には冷陰極型電子放出素子１がＮ×Ｍ個形成されている（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。たとえば、高品位テレビジョンの表示を目的とした画像形成装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。）。前記Ｎ×Ｍ個の冷陰極型電子放出素子は、Ｍ本のX方向配線９とＮ本のY方向配線１２により単純マトリクス配線されている。前記、冷陰極型電子放出素子１、X方向配線９、Y方向配線１２、基板１３によって構成される部分をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法や構造については、後で詳しく述べる。
【００３７】
本実施形態例においては、気密容器のリアプレート２にマルチ電子ビーム源の基板１３を固定する構成としたが、マルチ電子ビーム源の基板１３が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板１３自体を用いてもよい。
【００３８】
また、フェースプレート７の下面には、蛍光膜５が形成されている。本実施形態例はカラー画像形成装置であるため、蛍光膜５の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図４（ａ）に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色体５bが設けてある。黒色体５bを設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにすることや、外光の反射を防止して表示コントラストの低下を防ぐことなどである。黒色体５bには、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。又は黒色体５bを導電性としても良い。
【００３９】
また、３原色の蛍光体の塗り分け方は前記図４（ａ）に示したストライプ状の配列に限られるものではなく、たとえば図４（ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。
【００４０】
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜５に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００４１】
また、蛍光膜５のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック６を設けてある。メタルバック６を設けた目的は、蛍光膜５が発する光の一部を鏡面反射して光利用率を向上させることや、負イオンの衝突から蛍光膜５を保護することや、電子ビーム加速電圧を印加するための電極として作用させることや、蛍光膜５を励起した電子の導電路として作用させることなどである。メタルバック６は、蛍光膜５をフェースプレート基板４上に形成した後、蛍光膜表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成した。なお、蛍光膜５に低加速電圧用の蛍光体材料を用いた場合には、メタルバック６は用いない場合がある。
【００４２】
また、本実施形態例では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上等を目的として、フェースプレート基板４と蛍光膜５との間に、たとえばＩＴＯを材料とする透明電極を設けてもよい。
【００４３】
また、Ｄx1〜ＤxmおよびＤy1〜ＤynおよびＨｖは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄx1〜Ｄxmはマルチ電子ビーム源のX方向配線と、Ｄy1〜Ｄynはマルチ電子ビーム源のY方向配線と、Ｈｖはフェースプレートのメタルバック６と電気的に接続している。
【００４４】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を10-5［Pa］程度の圧力まで排気する。その後、排気管を封止するが、気密容器内の圧力を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は10-3ないしは10-5［Pa］の圧力に維持される。
【００４５】
次に、前記実施形態例の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本実施形態の画像形成装置に用いるマルチ電子ビーム源は、冷陰極型電子放出素子を単純マトリクス配線した電子源であれば、冷陰極型電子放出素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型電子放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極型電子放出素子を用いることができる。
【００４６】
ただし、表示画面が大きくてしかも安価な画像形成装置が求められる状況のもとでは、これらの冷陰極型電子放出素子の中でも、表面伝導型電子放出素子が特に好ましい。すなわち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型電子放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、本発明者らは、表面伝導型電子放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像形成装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施形態例の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型電子放出素子を用いた。そこで、まず好適な表面伝導型電子放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
〔表面伝導型電子放出素子の好適な素子構成と製法〕
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型電子放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
（平面型の表面伝導型電子放出素子）
まず最初に、平面型の表面伝導型電子放出素子の素子構成と製法について説明する。
【００４７】
図５（ａ）は、平面型の表面伝導型電子放出素子の構成を説明するための平面図、図５（ｂ）は図５（ａ）の断面図である。図中、１３は基板、１４と１５は素子電極、１６は導電性薄膜、１７は通電フォーミング処理により形成した電子放出部、１８は通電活性化処理により形成した薄膜である。
【００４８】
基板１３としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ2を材料とする絶縁層を積層した基板、などを用いることができる。
【００４９】
また、基板１３上に基板面と平行に対向して設けられた素子電極１４と１５は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，W，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3 −ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００５０】
素子電極１４と１５の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数十nmから数十μmの範囲から適当な数値を選んで設計されるが、なかでも画像形成装置に応用するために好ましいのは数μmより数十μmの範囲である。また、素子電極の厚さｄについては、通常は数十nmから数μmの範囲から適当な数値が選ばれる。
【００５１】
また、導電性薄膜１６の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００５２】
微粒子膜に用いた微粒子の粒径は、数nmの1/10から数百nmの範囲に含まれるものであるが、なかでも好ましいのは1nmから20nmの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極１４あるいは１５と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数nmの1/10から数百nmの範囲のなかで設定するが、なかでも好ましいのは１nmから５０nmの間である。
【００５３】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，などをはじめとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【００５４】
以上述べたように、導電性薄膜１６を微粒子膜で形成したが、そのシート抵抗値については、１０3から１０7［オーム／□］の範囲に含まれるよう設定した。
【００５５】
なお、導電性薄膜１６と素子電極１４および１５とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図５の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【００５６】
また、電子放出部１７は、導電性薄膜１６の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜１６に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数nmの1/10から数十nmの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図５においては模式的に示した。
【００５７】
また、薄膜１８は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１７およびその近傍を被覆している。薄膜１８は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００５８】
薄膜１８は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５０nm以下とするが、３０nm以下とするのがさらに好ましい。
【００５９】
なお、実際の薄膜１８の位置や形状を精密に図示するのは困難なため、図５においては模式的に示した。
【００６０】
以上、好ましい素子の基本構成を述べたが、実施形態例においては以下のような素子を用いた。
【００６１】
すなわち、基板１３には青板ガラスを用い、素子電極１４と１５にはＮｉ薄膜を用いた。素子電極の厚さｄは１００nm、電極間隔Ｌは２μmとした。
【００６２】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１０nm、幅Ｗは１０nmとした。
【００６３】
次に、好適な平面型の表面伝導型電子放出素子の製造方法について説明する。図６（ａ）〜（ｄ）は、表面伝導型電子放出素子の製造工程を説明するための断面図で、各構成部材において図４の構成部材と同一なものは同一符号を付する。
１） まず、図６（ａ）に示すように、基板１３上に素子電極１４および１５を形成する。形成するにあたっては、あらかじめ基板１３を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、一対の素子電極１４，１５を形成する。
２） 次に、図６（ｂ）に示すように、導電性薄膜１６を形成する。形成するにあたっては、まず素子電極１４，１５が形成された基板１３に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。具体的には、本実施形態例では主要元素としてＰｄを用いた。また、実施形態例では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。
【００６４】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施形態例で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
３） 次に、図６（ｃ）に示すように、フォーミング用電源１９から素子電極１４と素子電極１５との間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１７を形成する。
【００６５】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１６に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部１７）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１７が形成される前と比較すると、形成された後は素子電極１４と素子電極１５の間で計測される電気抵抗は大幅に増加する。
【００６６】
通電方法をより詳しく説明するために、図７に、フォーミング用電源１９から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態例の場合には同図に示したようにパルス幅Ｔ1の三角波パルスをパルス間隔Ｔ2で連続的に印加した。その際には、三角波パルスの波高値Ｖpfを、順次昇圧した。また、電子放出部１７の形成状況をモニターするためのモニターパルスＰmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計２０で計測した。
【００６７】
実施形態例においては、たとえば10-3Pa程度の真空雰囲気下において、たとえばパルス幅Ｔ1を１ミリ秒、パルス間隔Ｔ2を１０ミリ秒とし、波高値Ｖpfを１パルスごとに０．１Ｖずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖpmは０．１Ｖに設定した。そして、素子電極１４と素子電極１５の間の電気抵抗が１×１０6オームになった段階、すなわちモニターパルス印加時に電流計２０で計測される電流が１×１０-7Ａ以下になった段階で、フォーミング処理にかかわる通電を終了した。
【００６８】
なお、上記の方法は、本実施形態例の表面伝導型電子放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型電子放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
４） 次に、図６（ｄ）に示すように、活性化用電源２１から素子電極１４と素子電極１５の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【００６９】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１７に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。図６（ｄ）においては、炭素もしくは炭素化合物よりなる堆積物を部材１８として模式的に示した。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【００７０】
具体的には、10-1ないし10-4Paの範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１８は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５０nm以下、より好ましくは３０nm以下である。
【００７１】
通電方法をより詳しく説明するために、図８（ａ）に、活性化用電源２１から印加する適宜の電圧波形の一例を示す。本実施形態例においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖacは１４Ｖ，パルス幅Ｔ3は１ミリ秒，パルス間隔Ｔ4は１０ミリ秒とした。なお、上述の通電条件は、本実施形態例の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００７２】
図６（ｄ）に示す２２は該表面伝導型電子放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極で、直流高電圧電源２３および電流計２４が接続されている。なお、基板１３を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極２２として用いる。
【００７３】
活性化用電源２１から電圧を印加する間、電流計２４で放出電流Ｉｅを計測して通電活性化処理の進行状況をモニターし、活性化用電源２１の動作を制御する。電流計２４で計測された放出電流Ｉｅの一例を図８（ｂ）に示すが、活性化電源２１からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉｅは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉｅがほぼ飽和した時点で活性化用電源２１からの電圧印加を停止し、通電活性化処理を終了する。
【００７４】
なお、上述の通電条件は、本実施形態例の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００７５】
以上のようにして、図６（ｅ）に示す平面型の表面伝導型電子放出素子を製造した。
（垂直型の表面伝導型電子放出素子）
図９は電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型電子放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型電子放出素子である。図９は、垂直型の基本構成を説明するための模式的な断面図であり、図中の２５は基板、２６と２７は素子電極、２８は段差形成部材、２９は微粒子膜を用いた導電性薄膜、３０は通電フォーミング処理により形成した電子放出部、３１は通電活性化処理により形成した薄膜である。
【００７６】
垂直型が先に説明した平面型と異なる点は、片方の素子電極２６が段差形成部材２８上に設けられており、導電性薄膜２９が段差形成部材２８の側面を被覆している点にある。したがって、前記図５の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材２８の段差高Ｌｓとして設定される。なお、基板２５、素子電極２６および２７、微粒子膜を用いた導電性薄膜２９、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材２８には、たとえばＳｉＯ2のような電気的に絶縁性の材料を用いる。
〔画像形成装置に用いた表面伝導型電子放出素子の特性〕
以上、平面型と垂直型の表面伝導型電子放出素子について素子構成と製法を説明したが、次に画像形成装置に用いた素子の特性について述べる。
【００７７】
図１０に、画像形成装置に用いた素子の（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【００７８】
画像形成装置に用いた素子は、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【００７９】
第一に、ある電圧（これを閾値電圧Ｖthと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉｅはほとんど検出されない。すなわち、放出電流Ｉｅに関して、明確な閾値電圧Ｖthを持った非線形素子である。
【００８０】
第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大きさを制御できる。
【００８１】
第三に、素子に印加する電圧Ｖｆに対して素子から放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【００８２】
以上のような特性を有するため、表面伝導型電子放出素子を画像形成装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた画像形成装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【００８３】
また、第二の特性または第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
〔多数素子を単純マトリクス配線したマルチ電子ビーム源の構造〕
次に、上述の表面伝導型電子放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００８４】
図１１に示すのは、前記図５の表示パネルに用いたマルチ電子ビーム源の平面図である。基板上には、前記図５で示したものと同様な表面伝導型電子放出素子が配列され、これらの素子はX方向配線電極９とY方向配線電極１２により単純マトリクス状に配線されている。X方向配線電極９とY方向配線電極１２の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。図１１のＡ−Ａ’に沿った断面図を図１２に示す。
【００８５】
なお、このような構造のマルチ電子源は、あらかじめ基板上にX方向配線電極９、Y方向配線電極１２、電極間絶縁層（不図示）、および表面伝導型電子放出素子の素子電極と導電性薄膜を形成した後、X方向配線電極９およびY方向配線電極１２を介して各素子に給電通電フォーミング処理と通電活性化処理を行うことにより製造した。
【００８６】
【実施例】
以下、本発明の具体的な実施例について図面を用いて説明する。
（参考例１）
以下、図１を用いて説明する。本参考例では、まず、未フォーミングの複数の表面伝導型電子源１をリアプレート２に形成した。リアプレート２として清浄化した青板ガラスを用い、これに図１２に示した表面伝導型電子放出素子を160個×720個マトリクス状に形成した。素子電極１４、１５はNiスパッタ膜であり、Ｘ方向配線９、Ｙ方向配線１２はスクリーン印刷法により形成したAg配線である。導電性薄膜１６はPdアミン錯体溶液を焼成したPdO微粒子膜である。
【００８７】
画像形成部材であるところの蛍光膜５は図４（ａ）に示すように、各色蛍光体５aがY方向にのびるストライプ形状を採用し、黒色体５bとしては各色蛍光体５a間だけでなく、X方向にも設けることでY方向の画素間を分離しかつスペーサー１０を設置するための部分を加えた形状を用いた。先に黒色体（導電体）５bを形成し、その間隙部に各色蛍光体５aを塗布して蛍光膜５を作成した。ブラックストライプ（黒色体５b）の材料として通常よく用いられている黒鉛を主成分とする材料を用いた。ガラス基板４に蛍光体５aを塗布する方法はスラリー法を用いた。
【００８８】
また、蛍光膜５より内面側（電子源側）に設けられるメタルバック６は、蛍光膜５の作成後、蛍光膜５の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、Alを真空蒸着することで作成した。フェースプレート７には、更に蛍光膜５の導電性を高めるため、蛍光膜５より外面側（ガラス基板と蛍光膜の間）に透明電極が設けられる場合もあるが、本参考例ではメタルバックのみで十分な導電性が得られたので省略した。
【００８９】
スペーサ１０は清浄化したソーダライムガラスからなる絶縁性基材１０ａ（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、Ｎａブロック層１０ｂとして窒化シリコン膜を０．５μｍ成膜し、その上にＳｉＯとＣｒの酸化物サーメット膜１０ｃをスパッタ法により形成し成膜した。
【００９０】
本参考例で用いたＣｒ−ＳｉＯ膜はスパッタリング装置を用いてアルゴン雰囲気中でＣｒとＳｉＯのターゲットを同時スパッタすることにより成膜した。スパッタ装置については図１３のようになっている。図１３において、４１は成膜室、４２はスペーサ部材、４３，４４はそれぞれＣｒ，ＳｉＯのターゲット、４５，４７はターゲット４３，４４にそれぞれ高周波電圧を印加するための高周波電源、４６，４８はマッチングボックス、４９はアルゴンを導入するための導入管である。
【００９１】
成膜室４１にアルゴンを０．５Ｐａ程度導入し、それぞれのターゲットにかける電力を変化することにより組成の調節を行い、種々の抵抗値のスペーサを作製した。作製したＣｒ−ＳｉＯ膜は次の６種類である。なお、比抵抗の値は後述する５００℃で１時間の熱処理後の値を示す。
（１）Ｃｒターゲットに８Ｗ，ＳｉＯターゲットに５００Ｗを投入し、約４６分成膜した。膜厚は８０ｎｍ，比抵抗は２．１×１０5Ωｍであった。
（２）Ｃｒターゲットに２２Ｗ，ＳｉＯターゲットに５００Ｗを投入し、約４４分成膜した。膜厚は８０ｎｍ，比抵抗は１．０×１０4Ωｍであった。
（３）Ｃｒターゲットに１８Ｗ，ＳｉＯターゲットに５００Ｗを投入し、約４５分成膜した。膜厚は８０ｎｍ，比抵抗は１．５×１０4Ωｍであった。
（４）Ｃｒターゲットに３０Ｗ，ＳｉＯターゲットに５００Ｗを投入し、約４１分成膜した。膜厚は８０ｎｍ，比抵抗は５．０×１０3Ωｍであった。
（５）Ｃｒターゲットに４０Ｗ，ＳｉＯターゲットに５００Ｗを投入し、約２９分成膜した。膜厚は８０ｎｍ，比抵抗は２．１×１０3Ωｍであった。
（６）Ｃｒターゲットに５５Ｗ，ＳｉＯターゲットに５００Ｗを投入し、約２２分成膜した。膜厚は８０ｎｍ，比抵抗は２．０×１０2Ωｍであった。
【００９２】
さらに、表１は作製したスペーサの組成と比抵抗値を示している。
【００９３】
【表１】

Figure 0003745078
スペーサ１０は、Ｘ方向配線及びメタルバックとの接続を確実にするためにその接続部にＡｌによる電極１１を設けた。この電極１１はＸ方向配線からフェースプレートに向かって５０μｍ、メタルバックからリアプレートに向かって３００μｍの範囲で外囲器８内に露出するスペーサ１０の４面を完全に被覆した。ただし、電極１１が無くても十分な電気的接続が取れる場合には電極１１を配さなくてもよい。スペーサ１０は画像形成装置組込み前に５００℃で１時間熱処理した。以上のように作製したスペーサ１０を等間隔でフェースプレート７上に固定した。
【００９４】
その後、電子源１の３．８ｍｍ上方にフェースプレート７を支持枠３を介し配置し、リアプレート２、フェースプレート７、支持枠３及びスペーサ１０の接合部を固定した。
【００９５】
リアプレート２と支持枠３の接合部及びフェースプレート７と支持枠３の接合部はフリットガラスを塗布し（スペーサとフェースプレート７との接合部には導電性フリットを用いた）、スペーサ表面の酸化物サーメット（Ｃｒ−ＳｉＯ膜）が酸化されないように窒素中で４３０℃で１０分以上焼成することで封着した。
【００９６】
スペーサ１０はフェースプレート７側では黒色体５ｂ（線幅３００μｍ）上に、Ａｕを被覆シリカ球を含有した導電性フリットガラスを用いることにより、帯電防止膜とフェースプレートとの導通を確保した。なお、メタルバックとスペーサとが当接する領域においてはメタルバックの一部を除去した。
【００９７】
以上のようにして完成した外囲器８内の雰囲気を排気管を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｘ１〜ＤｘｍとＤｙ１〜Ｄｙｎを通じ電子放出素子１の素子電極１４，１５間に電圧を印加し、導電性薄膜１６を通電処理（フォーミング処理）することにより電子放出部１７を形成した。フォーミング処理は、図７に示した波形の電圧を印加することにより行った。
【００９８】
次に排気管を通してアセトンを０．１Ｐａとなるように真空容器に導入し、容器外端子Ｄｘ１〜ＤｘｍとＤｙ１〜Ｄｙｎに電圧パルスを定期的に印加することにより、炭素、あるいは炭素化合物を堆積する通電活性化処理を行った。通電活性化は図８に示すような波形を印加することにより行った。
【００９９】
次に、容器全体を２００℃に加熱しつつ１０時間真空排気した後、１０-4Ｐａ程度の圧力で、排気管をガスバーナーで熱することで溶着し外囲器８の封止を行った。
【０１００】
最後に、封止後の圧力を維持するために、ゲッター処理を行った。
【０１０１】
以上のように完成した画像形成装置において、各電子放出素子１には、容器外端子Ｄｘ１〜Ｄｘｍ，Ｄｙ１〜Ｄｙｎを通じ走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック６には、高圧端子Ｈｖを通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜５に電子を衝突させ、蛍光体を励起・発光させることで画像を表示した。なお、高圧端子Ｈｖへの印加電圧Ｖａは１ｋＶ〜５ｋＶ、素子電極１４，１５間への印加電圧Ｖｆは１４Ｖとした。
【０１０２】
スペーサ１０について帯電防止膜１０ｃの抵抗値および性能を表１に示す。Ｃｒ３０％以下の画像形成装置は５ｋＶまで印加することができたが、Ｃｒ４０％については抵抗値が小さく高いＶａを印加することができなかったために、相対的に輝度不足であった。また、Ｃｒ５％では、除電不足のためにスペーサ近傍の電子源からの電子ビームはスペーサ側に引き寄せられており、その部分の画像にゆがみを生じた。
【０１０３】
抵抗温度係数はＣｒ１０％の組成で−０．３％であった。
（参考例２）
参考例１のＳｉＯに代わり酸化物にアルミナ（酸化アルミニウム）を使用して成膜方法については参考例１と同様にスペーサを作製した。金属はＣｒを用いて表１に示した金属組成および膜厚の違う８種類のスペーサを作製した。
【０１０４】
本参考例で用いたＣｒ−アルミナ膜はスパッタリング装置を用いてアルゴン雰囲気中でＣｒとアルミナのターゲットを同時スパッタすることにより成膜した。スパッタ装置については図１３の装置を用いた。成膜室４１にアルゴンを０．７Ｐａ程度導入し、それぞれのターゲットにかける電力を変化することにより組成の調節を行い、種々の抵抗値のスペーサを作製した。なお、比抵抗の値は後述する５００℃で１時間の熱処理後の値を示す。
（１）Ｃｒターゲットに５Ｗ，アルミナターゲットに５００Ｗを投入し、約５５分成膜した。膜厚は８０ｎｍ，比抵抗は２．０×１０7Ωｍであった。
（２）Ｃｒターゲットに８Ｗ，アルミナターゲットに５００Ｗを投入し、約５４分成膜した。膜厚は８０ｎｍ，比抵抗は２．１×１０5Ωｍであった。
（３）Ｃｒターゲットに９Ｗ，アルミナターゲットに５００Ｗを投入し、約５４分成膜した。膜厚は８０ｎｍ，比抵抗は６．８×１０4Ωｍであった。
（４）Ｃｒターゲットに１２Ｗ，アルミナターゲットに５００Ｗを投入し、約５０分成膜した。膜厚は８０ｎｍ，比抵抗は４．０×１０4Ωｍであった。
（５）Ｃｒターゲットに１４Ｗ，アルミナターゲットに５００Ｗを投入し、約４２分成膜した。膜厚は８０ｎｍ，比抵抗は２．２×１０4Ωｍであった。
（６）Ｃｒターゲットに２０Ｗ，アルミナターゲットに５００Ｗを投入し、約３６分成膜した。膜厚は８０ｎｍ，比抵抗は４．０×１０3Ωｍであった。
（７）Ｃｒターゲットに３３Ｗ，アルミナターゲットに５００Ｗを投入し、約２７分成膜した。膜厚は２０ｎｍ，比抵抗は８．４×１０2Ωｍであった。
（８）Ｃｒターゲットに４５Ｗ，アルミナターゲットに５００Ｗを投入し、約２０分成膜した。膜厚は１０ｎｍ，比抵抗は７．５×１０1Ωｍであった。
【０１０５】
これらのスペーサを５００℃、１時間熱処理後、参考例１と同じく作製したリアプレート、フェースプレートおよび枠とともに封着し、画像形成装置を作製し、参考例１と同様の評価を行った。
【０１０６】
なお、高圧端子Ｈｖへの印加電圧Ｖａは１ｋＶ〜５ｋＶ、素子電極１４，１５間への印加電圧Ｖｆは１４Ｖとした。
【０１０７】
Ｃｒが２ｖｏｌ．％のスペーサ入り表示装置においてはスペーサ近傍の電子ビームがスペーサに引き寄せられ正常な画像表示ができない。Ｃｒ４％のサンプルはスペーサに最も近い電子源からの電子ビームのみスペーサに引き付けられていたが離れた電子源からの電子ビームは正常である。Ｃｒが３０ｖｏｌ．％まで正常な画像を再現したが、４５％のサンプルはビームがスペーサに引き寄せられていた。この原因はスペーサの抵抗が熱処理により不均一になったためと考えられる。
【０１０８】
Ｃｒ−アルミナ（Ｃｒが５〜１０％程度）の抵抗温度係数は約−０．３％であった。Ｃｒの好ましい組成範囲（５ｖｏｌ．％〜４５ｖｏｌ．％）で抵抗温度係数は−０．１〜−０．３％程度となる。
（実施例１）
参考例２のＣｒに代わりＰｔを用いた。成膜方法については参考例２と同様である。本実施例で用いたＰｔ−アルミナ膜はスパッタリング装置を用いてアルゴン雰囲気中でＰｔとアルミナのターゲットを同時スパッタすることにより成膜した。スパッタ装置については図１３の装置を用いた。成膜室４１にアルゴンを０．３Ｐａ程度導入し、それぞれのターゲットにかける電力を変化することにより組成の調節を行い、種々の抵抗値のスペーサを作製した。なお、比抵抗の値は参考例２と同様に熱処理後の値を示す。
（１）Ｐｔターゲットに２０Ｗ，アルミナターゲットに５００Ｗを投入し、約５５分成膜した。膜厚は８０ｎｍ，比抵抗は８．５×１０5Ωｍであった。
（２）Ｐｔターゲットに２７Ｗ，アルミナターゲットに５００Ｗを投入し、約５３分成膜した。膜厚は２００ｎｍ，比抵抗は３．２×１０5Ωｍであった。
（３）Ｐｔターゲットに３２Ｗ，アルミナターゲットに５００Ｗを投入し、約４８分成膜した。膜厚は２００ｎｍ，比抵抗は５．１×１０4Ωｍであった。
（４）Ｐｔターゲットに４０Ｗ，アルミナターゲットに５００Ｗを投入し、約３８分成膜した。膜厚は２００ｎｍ，比抵抗は２．５×１０4Ωｍであった。
【０１０９】
組成および抵抗値と評価結果を表１に示した。
【０１１０】
このスペーサ１０を用いた画像形成装置において、Ｐｔが４ｖｏｌ．％のスペーサを組込んだサンプルではスペーサ近傍の電子ビームが曲げられわずかに画像の乱れが観察されたが、Ｐｔが６ｖｏｌ．％以上のサンプルではビームずれがなく良好な画像を再現した。
（実施例２及び参考例３）
酸化物として酸化タンタル、金属に金およびモリブデンを用いた酸化物サーメット帯電防止膜としたスペーサを作製し、これを用いた画像形成装置を参考例１と同様に作製した。酸化物サーメット膜は酸化ＴａとＡｕあるいはＭｏを電子ビーム蒸着法により絶縁性基板上に成膜した（Ａｕは実施例２、Ｍｏは参考例３である）。
【０１１１】
電子ビーム蒸着装置の概略的な構成を図１５に示す。図１５に示すように、真空ポンプ６５で真空チャンバ６１内を圧力１０-3Ｐａ台とし、基板温度を２５０℃程度に加熱して、酸化物及び金属にそれぞれ電子ビームを照射して蒸発させてスペーサ６２を作製する。
【０１１２】
組成、抵抗値および再生画像の結果を表１に示す。いずれのサンプルも電子ビームのゆがみがみられず、良好な画像を再現した。
（比較例）
比較例として前記と同様な方法で導電膜にＳｉＯとＣｒの酸化物サーメット膜の代わりにＳｎＯ2 を用いた（ａｓ ｄｅｐｏ抵抗値６．７×１０8Ω、膜厚５ｎｍ）。スパッタ装置としては図１３に示した装置を用い、金属ターゲットの代わりにＳｎＯ2ターゲットを用いてスパッタを行なった。スパッタガスはアルゴンで圧力は０．５Ｐａ、投入電圧は５００Ｗで５分成膜を行なった。
【０１１３】
各組立工程において導電膜１０ｃの抵抗値が大きく変動した。全組立工程通過後には比抵抗は５．２×１０3Ωｍ、抵抗値で１．８×１０6 Ωになり、Ｖａを１ｋＶまで印加することができなかった。すなわち、ディスプレイ作製工程で抵抗が大きく変化し、かつその変化量が一定でないため、工程終了後の抵抗のバラツキが大きくなり制御性に乏しい。また、このＳｎＯ2 の比抵抗値では膜厚を１ｎｍ以下と極めて薄くしなければならず、さらに抵抗の制御性は難しい。
【０１１４】
【発明の効果】
以上説明したように、また本発明の画像形成装置によれば、素子基板とフェースプレート間に配置された絶縁性部材表面に、酸化物サーメット膜を帯電防止膜として用いることで、スペーサ近傍でのビームの乱れが抑制され、本来発光するべき蛍光体位置に電子ビームが衝突するため良好な画像表示が可能となった。
【図面の簡単な説明】
【図１】 本発明の帯電防止膜を用いた画像形成装置のスペーサ近傍の概略断面図である。
【図２】 スペーサの断面構成を示す図である。
【図３】 本発明の実施形態例である画像形成装置の、表示パネルの一部を切り欠いて示した斜視図である。
【図４】 表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図５】 マルチ電子ビーム源の基板の平面図及び断面図である。
【図６】 平面型表面伝導型電子放出素子の形成工程図である。
【図７】 電子ビーム源のフォーミング形成印加パルス波形図である。
【図８】 通電活性化工程の印加パルス波形図である。
【図９】 垂直型表面伝導型電子放出素子の断面図である。
【図１０】 表面伝導型電子放出素子の素子電圧と素子電流、放出電流の関係を示す特性図である。
【図１１】 単純マトリクス配線図である。
【図１２】 平面型表面伝導型電子放出素子の断面図である。
【図１３】 スパッタ装置の概略的構成図である。
【図１４】 本発明で用いるスペーサの他の形態を示す斜視図である。
【図１５】 電子ビーム蒸着装置の概略的な構成を示す図である。
【図１６】 多数の微小な電子源を使用したディスプレイの断面模式図である。
【符号の説明】
１ 電子源（電子放出素子）
２ リアプレート
３ 側壁
４ ガラス基板
５ 蛍光膜
６ メタルバック
７ フェースプレート
８ 外囲器
９ Ｘ方向配線
１０ スペーサ
１０a 絶縁性基材
１０b Naブロック層
１０c 帯電防止膜
１１ 良導電性の電極
１２ Ｙ方向配線
１３ 基板[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an image forming apparatus, and more particularly to an image forming apparatus having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a substrate on which an image forming member is formed are opposed to each other via a spacer.
[0002]
[Prior art]
  Thin flat display is space-saving and lightweight, and is attracting attention as a replacement for CRT display. Currently, flat-panel displays include liquid crystal displays, plasma emission displays, and multi-electron sources. Plasma emission type and multi-electron source displays have a large viewing angle and image quality comparable to that of a cathode ray tube, so that high-quality images can be displayed.
[0003]
  FIG. 16 is a schematic cross-sectional view of a display using a large number of minute electron sources, 51 is an electron source formed on a rear plate 52 made of glass, and 54 is a face plate made of glass on which a phosphor or the like is formed. It is. As the electron source, a cold cathode type electron emitting device such as a field emission type electron emitting device or a surface conduction type electron emitting device for emitting electrons from a conical or needle-like tip capable of increasing the density has been developed. In FIG. 16, wiring for driving the electron source is omitted. As the display area of the display increases, it is necessary to increase the thickness of the rear plate and the face plate in order to suppress the deformation of the substrate due to the difference between the internal vacuum and the external atmospheric pressure. This not only increases the weight of the display, but also causes image distortion when viewed from an angle. Therefore, in order to support atmospheric pressure using a relatively thin glass plate, a structural support called a spacer or a rib is used between the rear plate and the face plate. The space between the rear plate on which the electron source is formed and the face plate on which the phosphor is formed is usually maintained at a submillimeter to several millimeters, and the interior is maintained at a high vacuum as described above.
[0004]
  In order to accelerate the electrons emitted from the electron source, a high voltage of several hundred volts or more is applied to an anode electrode (metal back) (not shown) between the electron source and the phosphor. That is, since a strong electric field exceeding 1 kV / mm is applied between the phosphor and the electron source, there is a concern about discharge at the spacer portion. The spacer is charged when a part of electrons emitted from a nearby electron source hits or positive ions ionized by emitted electrons adhere to the spacer. The electrons emitted from the electron source due to the charging of the spacer are bent in their trajectories, reach a place different from the normal position on the phosphor, and when the display image is viewed through the front glass, the image near the spacer is Displayed distorted.
[0005]
  In order to solve this problem, proposals have been made to remove the charge so that a minute current flows through the spacer (Japanese Patent Laid-Open Nos. 57-118355 and 61-124031). In this case, a high resistance thin film is formed on the surface of the insulating spacer so that a minute current flows on the surface of the spacer. The antistatic film used here is tin oxide, or a mixed crystal thin film or metal film of tin oxide and indium oxide.
[0006]
[Problems to be solved by the invention]
  The thin film of tin oxide or the like used in the conventional example is more sensitive to a gas such as oxygen as it is applied to a gas sensor. In addition, since these materials and metal films have a small specific resistance, it is necessary to form them into islands or to make them extremely thin in order to increase the resistance.
[0007]
  In other words, the conventional high resistance film has difficulty in reproducibility of film formation, and the resistance value is likely to change in a heat process such as frit sealing and baking in a display manufacturing process (a process of heating while vacuuming the display). There are challenges.
[0008]
  The present invention overcomes the problems of the conventional spacer and provides an image forming apparatus using a spacer having high stability and good reproducibility.
[0009]
[Means and Actions for Solving the Problems]
  The image forming apparatus of the present invention is an image forming apparatus having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a substrate on which an image forming member is formed are opposed to each other via a spacer.Heat treatedIt is a spacer coated with an oxide cermet film.The oxide cermet film includes a noble metal..
[0010]
  As an electron-emitting device that can be used in the present invention, two types, a thermoelectron type and a cold cathode type, are known. Cold cathode type electron-emitting devices include field emission type (hereinafter abbreviated as FE type), surface conduction type electron-emitting device (hereinafter abbreviated as SCE), metal / insulating layer / metal type (hereinafter abbreviated as MIM type). Etc. The method of the electron-emitting device in the present invention is not particularly limited, but a cold cathode type is particularly preferably used.
[0011]
  Examples of the SCE type include M.I.Elinson, Radio Eng. Electron Pys., 10, (1965) and the like. The SCE type utilizes a phenomenon in which electron emission occurs when a current is passed through a small-area thin film formed on a substrate in parallel to the film surface. As this surface conduction electron-emitting device, SnOl by Erinson et al.2Using thin film, using Au thin film [G. Dittmer: "Thin Solid Films", 9, 317 (1972)], In2OThree/ SnO2By thin film [M. Hartwell and CGFonstad: "IEEE Trans. ED Conf.", 519 (1975)], by carbon thin film [Hisa Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983) ] Have been reported. In some cases, a fine particle film is used for an electron emission portion or the like as described in an embodiment described later. Examples of FE types include WPDyke & W.W.Dolan, “Field emission”, Advance in Electron Physics, 8, 89 (1956) or CASpindt, “PHYSICAL Properties of thin-film field emission cathodes with molybdenium cones”, J. Appl. Phys., 47, 5248 (1976), etc. are known. As an example of the MIM type, C.A.Mead, “The tunnel-emission amplifier, J.Appl.Phys., 32, 646 (1961)” and the like are known.
[0012]
  The antistatic film removes the electric charge accumulated on the surface of the insulating base material by coating the surface of the insulating base material with a conductive film. Usually, the surface resistance (sheet resistance Rs) of the antistatic film is low. 1012Must be Ω or less. Furthermore, a lower resistance value is sufficient to obtain a sufficient antistatic effect.11The resistance is preferably Ω or less, and if the resistance is lower, the charge removal effect is improved.
[0013]
  In the case where the antistatic film is applied to the spacer of the display, the surface resistance value Rs of the spacer is set in a desirable range from antistatic and power consumption. The lower limit of the sheet resistance is limited by the power consumption in the spacer. The lower the resistance, the quicker the charge accumulated in the spacer can be removed, but the power consumed by the spacer increases. The antistatic film used for the spacer is preferably a semiconductive material rather than a metal film having a small specific resistance. The reason is that when a material having a small specific resistance is used, the antistatic film must be extremely thin in order to obtain the desired surface resistance Rs. Although it depends on the surface energy of the thin film material, the adhesion to the substrate and the substrate temperature, generally a thin film smaller than 10 nm is island-like, and the resistance is unstable and the film formation reproducibility is poor.
[0014]
  Therefore, a semiconductive material having a specific resistance value larger than that of the metal conductor and smaller than that of the insulator is preferable. However, many of these materials have a negative resistance temperature coefficient. If the temperature coefficient of resistance is negative, the resistance value decreases due to the temperature rise due to the electric power consumed on the spacer surface, further generates heat, and the temperature continues to rise, causing so-called thermal runaway in which excessive current flows. However, thermal runaway does not occur in a situation where the amount of heat generated, that is, power consumption and heat dissipation are balanced. If the absolute value of the temperature coefficient of resistance (TCR) of the antistatic film material is small, thermal runaway is difficult.
[0015]
  Experiments have confirmed that when the power consumption per square centimeter of the spacer exceeds 0.1 W under the condition of using an antistatic film with a TCR of -1%, the current flowing through the spacer continues to increase, resulting in a thermal runaway state. It was. Of course, this depends on the shape of the spacer and the voltage Va applied between the spacers and the resistance temperature coefficient of the antistatic film. From the above conditions, the Rs value where the power consumption does not exceed 0.1 W per square centimeter is 10 × Va2Ω or more. That is, the sheet resistance Rs of the antistatic film formed on the spacer is 10 × Va2Ω to 1011It is desirable to set in the range of Ω.
[0016]
  As described above, the thickness t of the antistatic film formed on the insulating substrate is desirably 10 nm or more. On the other hand, when the film thickness t exceeds 1 μm, the film stress increases and the risk of film peeling increases, and the film formation time becomes longer, resulting in poor productivity. Therefore, the film thickness is desirably 10 nm to 1 μm, more preferably 20 to 500 nm.
[0017]
  The specific resistance ρ is the product of the sheet resistance Rs and the film thickness t. From the above-mentioned preferable range of Rs and t, the specific resistance ρ of the antistatic film is 10-7× Va2Ωm ～ 10FiveIt is desirable that it is Ωm. Furthermore, in order to realize a more preferable range of sheet resistance and film thickness, ρ is (2 × 10-7) Va2Ωm ～ 5 × 10FourIt should be Ωm.
[0018]
  The acceleration voltage Va of electrons in the display is 100 V or higher, and a voltage of 1 kV or higher is required to obtain sufficient luminance when a high-speed electronic phosphor usually used for CRT is used in a flat display. Under the condition of Va = 1kV, the specific resistance of the antistatic film is 0.1Ωm to 10FiveΩm is a preferred range.
[0019]
  As a result of intensive studies on materials that realize the characteristics of the antistatic film described above, the present inventors have found that an oxide cermet film is extremely excellent as an antistatic film. An oxide cermet is a mixture of an oxide and a metal, and the oxide is preferably an insulating material. It is desirable that the metal element has an oxide generation energy larger than the oxide generation energy. When the oxide and the metal satisfy this condition, the metal is stably present in the oxide, the influence of heat received in the manufacturing process of the image forming apparatus is small, and the resistance value is stable.
[0020]
  Examples of the oxide suitable for the above conditions include silicon oxide, alumina, and tantalum oxide. The metal is not particularly limited, but noble metal, chromium, molybdenum, nichrome which is a chromium alloy, and the like are suitable. Among them, chromium is a metal that is not easily affected by the thermal process. The stability of the resistance can be further improved by performing a stabilization process (heat treatment) in advance before incorporation into the image forming apparatus. When the oxide was silicon oxide, oxygen-deficient silicon oxide showed better stability than silicon dioxide.
[0021]
  The resistance value of the oxide cermet film can be widely changed from low resistance to insulator by controlling the composition of the oxide and the metal, and the specific resistance which is a preferable range as the spacer is 0.1 to 10.FiveIt is possible to produce an antistatic film of Ωm. Furthermore, the resistance value can be adjusted to an optimum value in accordance with the shape of the spacer of the image forming apparatus and the operating conditions.
[0022]
  In addition, the temperature coefficient of resistance of oxide cermet is generally negative, but by selecting the composition, its absolute value can be made smaller than 1% and thermal runaway can be prevented.
[0023]
  The oxide cermet film can be formed on the insulating member by thin film forming means such as sputtering, reactive sputtering, electron beam evaporation, ion plating, or ion assist evaporation. For example, in the case of sputtering, it is formed by sputtering an oxide and metal target in a gas. It is also possible to use a target prepared by adjusting the composition of oxide and metal in advance.
[0024]
  As the spacer for the image forming apparatus, for example, in PCT / US94 / 00602, a conductive spacer having a secondary electron emission efficiency close to 1 is used to suppress the potential change of the spacer as much as possible. It is described to do. Here, the sheet resistance is 10 as a conductive spacer.9-1014It describes that Ω / □, the layer thickness is 0.05 to 20 μm, and the material is an oxide such as chromium oxide or copper oxide.
[0025]
  However, PCT / US94 / 00602 does not describe the use of oxide cermet, and when the above oxide is used as an antistatic film for spacers, it is not easy to control the specific resistance desired as an antistatic film. In addition, the resistance value changes in a frit sealing process in an oxidizing atmosphere during display manufacture or a thermal process such as a vacuum processing process, and it is difficult to control the resistance value. In the oxide cermet used in the present invention, the resistance value can be controlled by changing the composition of the oxide and the metal, and the film thickness can be increased, so that a significant change in the resistance value of the entire film can be suppressed. it can.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, an image forming apparatus provided with an antistatic film and a spacer using the antistatic film of the present invention will be specifically described with reference to the drawings.
[0027]
  FIG. 1 is a schematic cross-sectional view of the image forming apparatus with the spacer 10 as the center. FIG. 2 is a diagram showing a cross-sectional configuration of the spacer. In FIG. 1, 1 is an electron source, 2 is a rear plate, 3 is a side wall, and 7 is a face plate, and the rear plate 2, the side wall 3 and the face plate 7 are used to keep the inside of the display panel in a vacuum ( An envelope 8) is formed.
[0028]
  The spacer 10 has an antistatic film 10c according to the present invention formed on the surface of an insulating substrate 10a. The spacer 10 is provided in order to prevent the vacuum envelope 8 from being damaged or deformed by receiving atmospheric pressure by evacuating the inside of the envelope 8. The material, shape, arrangement, and number of the spacers 10 are determined in consideration of the atmospheric pressure, heat, and the like received by the envelope, such as the shape of the envelope 8 and the thermal expansion coefficient. The spacer has a flat plate shape, a cross shape, an L shape, and the like, and a hole is formed in the substrate corresponding to each electron source or a plurality of electron sources as shown in FIGS. It may be a shape, that is, a shape in which holes are formed in a matrix shape or a line shape, and is set as appropriate. The use of the spacer 10 becomes more significant as the image forming apparatus becomes larger.
[0029]
  Since the insulating base material 10a needs to support the atmospheric pressure applied to the face plate 7 and the rear plate 2, a material having high mechanical strength such as glass and ceramics and high heat resistance is suitable. When glass is used as the material for the face plate and the rear plate, the spacer insulating substrate 10a is made of the same material as possible or has the same thermal expansion coefficient in order to suppress thermal stress during the image forming apparatus manufacturing process. A material is desirable.
[0030]
  When glass containing alkali ions such as soda glass is used as the insulating base material 10a, there is a possibility that the conductivity of the antistatic film may be changed by Na ions, for example, but the Na block layer 10b such as Si nitride, Al oxide, etc. By forming in the middle of the insulating substrate 10a and the antistatic film 10c, it is possible to suppress the entry of alkali ions such as Na into the antistatic film 10c.
[0031]
  The antistatic film 10c is an oxide cermet film. Although the specific resistance value varies depending on the ratio of metal elements contained in the oxide cermet film, it cannot be specified unconditionally. However, a preferable specific resistance ratio for the display is 5 vol. % To 45 vol. %. The ratio of noble metals other than chromium, molybdenum, etc. is preferably in the same range.
[0032]
  The spacer 10 is electrically connected to the metal back 6 and an X-directional wiring 9 (described later in detail) for driving the electron source, so that an acceleration voltage Va is applied to both ends of the spacer 10. In this example, the spacer is connected to the wiring, but may be connected to a separately formed electrode. Furthermore, in a configuration in which an intermediate electrode plate (grid electrode or the like) is installed between the face plate 7 and the rear plate 2 for the purpose of shaping an electron beam or preventing the substrate insulating portion from being charged, the spacer is used for the intermediate electrode plate or the like. It may penetrate or may be connected separately via an intermediate electrode plate or the like.
[0033]
  Forming the electrodes 11 having good conductivity such as Al and Au at both ends of the spacer is effective in improving the electrical connection between the antistatic film and the electrodes on the face plate and the rear plate.
[0034]
  Next, a basic configuration of an image forming apparatus using the spacer 10 will be described. FIG. 3 is a perspective view of a display panel using the spacer, and a part of the panel is cut away to show the internal structure.
[0035]
  3, as in FIG. 1, 2 is a rear plate, 3 is a side wall, and 7 is a face plate, and an airtight container for maintaining the inside of the display panel in a vacuum by the rear plate 2, the side wall 3, and the face plate 7. (Envelope 8) is formed. When assembling an airtight container, it is necessary to seal the joints of each member in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and in the air or in a nitrogen atmosphere, Celsius. Although it seals by baking at 400-500 degree | times for 10 minutes or more, the direction performed in nitrogen atmosphere is preferable. A method for evacuating the inside of the hermetic container will be described later.
[0036]
  A substrate 13 is fixed to the rear plate 2, and N × M cold cathode electron-emitting devices 1 are formed on the substrate (N and M are positive integers of 2 or more, For example, in an image forming apparatus intended for high-definition television display, it is desirable to set N = 3000 and M = 1000 or more. . The N × M cold cathode electron-emitting devices are simply matrix-wired by M X-direction wirings 9 and N Y-direction wirings 12. The portion constituted by the cold cathode type electron-emitting device 1, the X-direction wiring 9, the Y-direction wiring 12, and the substrate 13 is called a multi-electron beam source. The manufacturing method and structure of the multi electron beam source will be described later in detail.
[0037]
  In the present embodiment, the multi-electron beam source substrate 13 is fixed to the rear plate 2 of the hermetic container. However, if the multi-electron beam source substrate 13 has sufficient strength, the air-tight container The substrate 13 itself of the multi-electron beam source may be used as the rear plate of the container.
[0038]
  A fluorescent film 5 is formed on the lower surface of the face plate 7. Since this embodiment is a color image forming apparatus, the phosphor film 5 is coated with phosphors of three primary colors red, green, and blue used in the field of CRT. For example, as shown in FIG. 4A, the phosphors of the respective colors are separately applied in stripes, and a black body 5b is provided between the stripes of the phosphors. The purpose of providing the black body 5b is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, to prevent the reflection of external light, and to prevent the display contrast from being lowered. It is. The black body 5b is made of graphite as a main component, but other materials may be used as long as they are suitable for the above purpose. Alternatively, the black body 5b may be conductive.
[0039]
  In addition, the method of separately applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 4A. For example, the delta arrangement shown in FIG. It may be an array.
[0040]
  When producing a monochrome display panel, a monochromatic phosphor material may be used for the phosphor film 5, and a black conductive material is not necessarily used.
[0041]
  Further, a metal back 6 known in the field of CRT is provided on the surface of the fluorescent film 5 on the rear plate side. The purpose of providing the metal back 6 is to improve the light utilization by specularly reflecting a part of the light emitted from the fluorescent film 5, to protect the fluorescent film 5 from negative ion collisions, and to the electron beam acceleration voltage. For example, to act as an electrode for applying a voltage, or to act as a conductive path for excited electrons in the fluorescent film 5. The metal back 6 was formed by forming the fluorescent film 5 on the face plate substrate 4, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. When a phosphor material for low acceleration voltage is used for the phosphor film 5, the metal back 6 may not be used.
[0042]
  Although not used in the present embodiment, a transparent electrode made of, for example, ITO is used between the face plate substrate 4 and the fluorescent film 5 for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film. May be provided.
[0043]
  Dx1 to Dxm, Dy1 to Dyn, and Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the X direction wiring of the multi electron beam source, Dy1 to Dyn are electrically connected to the Y direction wiring of the multi electron beam source, and Hv is electrically connected to the metal back 6 of the face plate.
[0044]
  In order to evacuate the inside of the hermetic container, after assembling the hermetic container, connect an exhaust pipe (not shown) and a vacuum pump,-FiveExhaust to a pressure of [Pa]. Thereafter, the exhaust pipe is sealed. In order to maintain the pressure in the hermetic container, a getter film (not shown) is formed at a predetermined position in the hermetic container immediately before or after sealing. A getter film is a film formed by, for example, heating and vapor-depositing a getter material containing Ba as a main component by a heater or high-frequency heating.-3Or 10-FiveThe pressure is maintained at [Pa].
[0045]
  Next, a method for manufacturing a multi-electron beam source used for the display panel of the above embodiment will be described. The multi-electron beam source used in the image forming apparatus of the present embodiment is not limited in the material, shape, or manufacturing method of the cold cathode electron-emitting device as long as it is an electron source in which the cold cathode electron-emitting devices are wired in a simple matrix. Accordingly, for example, a cold cathode electron-emitting device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0046]
  However, a surface conduction electron-emitting device is particularly preferable among these cold-cathode electron-emitting devices under the circumstances where an image forming apparatus having a large display screen and a low price is required. That is, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and thus an extremely accurate manufacturing technique is required. This achieves a large area and a reduction in manufacturing cost. This is a disadvantageous factor. Further, in the MIM type, it is necessary to make the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. In that respect, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost. Further, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron emission portion or its peripheral portion is formed from a fine particle film are particularly excellent in electron emission characteristics and can be easily manufactured. . Therefore, it can be said that it is most suitable for use in a multi-electron beam source of an image forming apparatus having a high luminance and a large screen. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron emitting portion or its peripheral portion is formed from a fine particle film is used. First, the basic configuration, manufacturing method, and characteristics of a suitable surface conduction electron-emitting device will be described, and then the structure of a multi-electron beam source in which a large number of devices are wired in a simple matrix will be described.
[Suitable device structure and manufacturing method of surface conduction electron-emitting device]
  There are two types of typical structures of the surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film, a planar type and a vertical type.
(Plane type surface conduction electron-emitting device)
  First, the device configuration and manufacturing method of a planar surface conduction electron-emitting device will be described.
[0047]
  FIG. 5A is a plan view for explaining the configuration of a planar surface conduction electron-emitting device, and FIG. 5B is a cross-sectional view of FIG. In the figure, 13 is a substrate, 14 and 15 are element electrodes, 16 is a conductive thin film, 17 is an electron emission portion formed by energization forming treatment, and 18 is a thin film formed by energization activation treatment.
[0048]
  As the substrate 13, for example, various glass substrates including quartz glass and blue plate glass, various ceramic substrates including alumina, or the above-mentioned various substrates such as SiO 22A substrate on which an insulating layer made of a material is stacked can be used.
[0049]
  The device electrodes 14 and 15 provided on the substrate 13 so as to face the substrate surface in parallel are formed of a conductive material. For example, metals such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag, etc., or alloys of these metals, or In2OThree-SnO2A material may be appropriately selected from metal oxides such as silicon, semiconductors such as polysilicon, and the like. In order to form the electrode, it can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching, but it can be formed by using other methods (for example, a printing technique). No problem.
[0050]
  The shapes of the device electrodes 14 and 15 are appropriately designed according to the application purpose of the electron-emitting device. In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several tens of nanometers to several tens of micrometers, but among these, several tens of micrometers to several tens of micrometers are preferable for application to an image forming apparatus. It is in the range of μm. For the element electrode thickness d, an appropriate value is usually selected from the range of several tens of nm to several μm.
[0051]
  A fine particle film is used for the conductive thin film 16 portion. The fine particle film described here refers to a film (including an island-like aggregate) containing a large number of fine particles as a constituent element. If the fine particle film is examined microscopically, usually, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
[0052]
  The particle diameter of the fine particles used for the fine particle film is in the range of 1/10 to several hundred nm of several nm, and the preferable one is in the range of 1 nm to 20 nm. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the conditions necessary for a good electrical connection with the element electrode 14 or 15, the conditions necessary for a good energization forming described later, and the electric resistance of the fine particle film itself to an appropriate value described later. The conditions necessary for Specifically, it is set within the range of 1/10 to several hundreds of nanometers, and the preferred range is between 1 nm and 50 nm.
[0053]
  Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metals such as PdO, SnO2, In2OThree, PbO, Sb2OThree, And other oxides, and HfB2, ZrB2, LaB6, CeB6, YBFour, GdBFour, Borides such as TiC, ZrC, HfC, TaC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., Si, Ge, etc. And the like, carbon, and the like, which are appropriately selected from these.
[0054]
  As described above, the conductive thin film 16 is formed of a fine particle film.ThreeTo 107It was set to be included in the range of [Ohm / □].
[0055]
  In addition, since it is desirable that the conductive thin film 16 and the device electrodes 14 and 15 are electrically connected to each other well, the conductive thin film 16 and the device electrodes 14 and 15 have a structure in which a part of each other overlaps. In the example of FIG. 5, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom. In some cases, the substrate, the conductive thin film, and the device electrode are stacked in the order from the bottom. No problem.
[0056]
  Moreover, the electron emission part 17 is a crack-like part formed in a part of the conductive thin film 16, and has a property of being higher in resistance than the surrounding conductive thin film. The crack is formed by performing an energization forming process to be described later on the conductive thin film 16. In some cases, fine particles having a particle size of 1/10 to several tens of nanometers are arranged in the crack. In addition, since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emission portion, it is schematically shown in FIG.
[0057]
  The thin film 18 is a thin film made of carbon or a carbon compound and covers the electron emission portion 17 and the vicinity thereof. The thin film 18 is formed by performing an energization activation process to be described later after the energization forming process.
[0058]
  The thin film 18 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and the film thickness is 50 nm or less, more preferably 30 nm or less.
[0059]
  In addition, since it is difficult to accurately illustrate the position and shape of the actual thin film 18, it is schematically shown in FIG.
[0060]
  The basic configuration of a preferable element has been described above. In the embodiment, the following elements are used.
[0061]
  That is, blue glass was used for the substrate 13 and Ni thin films were used for the device electrodes 14 and 15. The thickness d of the device electrode was 100 nm, and the electrode interval L was 2 μm.
[0062]
  Pd or PdO was used as the main material of the fine particle film, the thickness of the fine particle film was about 10 nm, and the width W was 10 nm.
[0063]
  Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described. FIGS. 6A to 6D are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the same components as those in FIG.
1) First, device electrodes 14 and 15 are formed on a substrate 13 as shown in FIG. In the formation, the substrate 13 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and then the element electrode material is deposited (as a deposition method, for example, a vacuum film formation method such as a vapor deposition method or a sputtering method). Use technology.) Thereafter, the deposited electrode material is patterned using a photolithography / etching technique to form a pair of device electrodes 14 and 15.
2) Next, as shown in FIG. 6B, the conductive thin film 16 is formed. In the formation, first, an organic metal solution is applied to the substrate 13 on which the device electrodes 14 and 15 are formed, dried, heated and fired to form a fine particle film, and then formed into a predetermined shape by photolithography and etching. Pattern. Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive thin film. Specifically, in the present embodiment example, Pd is used as the main element. In the embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used.
[0064]
  In addition, as a method for forming a conductive thin film made of a fine particle film, for example, a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, or the like other than the method by applying an organometallic solution used in this embodiment example May be used.
3) Next, as shown in FIG. 6 (c), an appropriate voltage is applied between the element electrode 14 and the element electrode 15 from the forming power source 19, and the energization forming process is performed. Form.
[0065]
  The energization forming process is a process in which a conductive thin film 16 made of a fine particle film is energized, and a part thereof is appropriately destroyed, deformed or altered, and changed into a structure suitable for electron emission. That is. In the portion of the conductive thin film made of the fine particle film that has changed to a structure suitable for electron emission (that is, the electron emission portion 17), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrode 14 and the device electrode 15 significantly increases after the formation, compared to before the electron emission portion 17 is formed.
[0066]
  In order to explain the energization method in more detail, FIG. 7 shows an example of an appropriate voltage waveform applied from the forming power source 19. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. Applied. At that time, the peak value Vpf of the triangular wave pulse was boosted sequentially. Further, a monitor pulse Pm for monitoring the formation state of the electron emission portion 17 was inserted between the triangular wave pulses at an appropriate interval, and the current flowing at that time was measured by the ammeter 20.
[0067]
  In the example embodiment, for example, 10-3In a vacuum atmosphere of about Pa, for example, the pulse width T1 was set to 1 millisecond, the pulse interval T2 was set to 10 milliseconds, and the peak value Vpf was increased by 0.1 V for each pulse. The monitor pulse Pm was inserted at a rate of once every time 5 pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 V so as not to adversely affect the forming process. The electrical resistance between the device electrode 14 and the device electrode 15 is 1 × 10.6The current measured by the ammeter 20 when the ohm is reached, that is, when the monitor pulse is applied is 1 × 10-7When the temperature became A or less, the energization related to the forming process was terminated.
[0068]
  The above-described method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the device electrode interval L is changed. In some cases, it is desirable to change the energization conditions accordingly.
4) Next, as shown in FIG. 6 (d), an appropriate voltage is applied between the device electrode 14 and the device electrode 15 from the activation power source 21, and the energization activation process is performed, so that the electron emission characteristics are improved. Make improvements.
[0069]
  The energization activation process is a process of energizing the electron emission portion 17 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. In FIG. 6D, a deposit made of carbon or a carbon compound is schematically shown as the member 18. By performing the energization activation process, it is possible to increase the emission current at the same applied voltage typically 100 times or more compared to before the energization activation process.
[0070]
  Specifically, 10-110-FourBy applying a voltage pulse periodically in a vacuum atmosphere within the range of Pa, carbon or a carbon compound originating from an organic compound present in the vacuum atmosphere is deposited. The deposit 18 is one of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof, and has a film thickness of 50 nm or less, more preferably 30 nm or less.
[0071]
  In order to describe the energization method in more detail, FIG. 8A shows an example of an appropriate voltage waveform applied from the activation power supply 21. In this embodiment, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, the rectangular wave voltage Vac is 14 V, the pulse width T3 is 1 millisecond, and the pulse is activated. The interval T4 was 10 milliseconds. The energization conditions described above are preferable conditions for the surface conduction electron-emitting device according to the present embodiment. When the design of the surface conduction electron-emitting device is changed, the conditions are appropriately changed accordingly. desirable.
[0072]
  Reference numeral 22 shown in FIG. 6D is an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, and a DC high voltage power supply 23 and an ammeter 24 are connected to the anode electrode. When the activation process is performed after the substrate 13 is incorporated in the display panel, the phosphor screen of the display panel is used as the anode electrode 22.
[0073]
  While the voltage is applied from the activation power supply 21, the emission current Ie is measured by the ammeter 24 to monitor the progress of the energization activation process, and the operation of the activation power supply 21 is controlled. An example of the emission current Ie measured by the ammeter 24 is shown in FIG. 8B. When a pulse voltage is applied from the activation power supply 21, the emission current Ie increases with time, but eventually becomes saturated. Almost no increase. As described above, when the emission current Ie is almost saturated, the voltage application from the activation power supply 21 is stopped, and the energization activation process is terminated.
[0074]
  The energization conditions described above are preferable conditions for the surface conduction electron-emitting device according to the present embodiment. When the design of the surface conduction electron-emitting device is changed, the conditions are appropriately changed accordingly. desirable.
[0075]
  As described above, the planar surface conduction electron-emitting device shown in FIG. 6E was manufactured.
(Vertical surface conduction electron-emitting devices)
  FIG. 9 shows another typical configuration of a surface conduction electron-emitting device having an electron-emitting portion or its periphery formed of a fine particle film, that is, a vertical surface-conduction electron-emitting device. FIG. 9 is a schematic cross-sectional view for explaining the basic structure of the vertical type, in which 25 is a substrate, 26 and 27 are element electrodes, 28 is a step forming member, and 29 is a conductive film using a fine particle film. , 30 is an electron emission portion formed by energization forming treatment, and 31 is a thin film formed by energization activation treatment.
[0076]
  The vertical type is different from the planar type described above in that one element electrode 26 is provided on the step forming member 28 and the conductive thin film 29 covers the side surface of the step forming member 28. . Therefore, the element electrode interval L in the planar type in FIG. 5 is set as the step height Ls of the step forming member 28 in the vertical type. For the substrate 25, the device electrodes 26 and 27, and the conductive thin film 29 using the fine particle film, the materials listed in the description of the planar type can be used similarly. Further, the step forming member 28 includes, for example, SiO.2An electrically insulating material such as
[Characteristics of surface conduction electron-emitting devices used in image forming apparatuses]
  The device configuration and manufacturing method have been described for the planar and vertical surface conduction electron-emitting devices. Next, the characteristics of the devices used in the image forming apparatus will be described.
[0077]
  FIG. 10 shows typical examples of (emission current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the elements used in the image forming apparatus. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.
[0078]
  The element used in the image forming apparatus has the following three characteristics with respect to the emission current Ie.
[0079]
  First, when a voltage greater than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases abruptly. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is almost no. Not detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
[0080]
  Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0081]
  Third, since the response speed of the current Ie emitted from the element is high with respect to the voltage Vf applied to the element, the amount of electrons emitted from the element can be controlled by the length of time for which the voltage Vf is applied.
[0082]
  Due to the above characteristics, the surface conduction electron-emitting device could be suitably used for the image forming apparatus. For example, in an image forming apparatus in which a large number of elements are provided corresponding to the pixels of the display screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element in accordance with the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected state element. By sequentially switching the elements to be driven, it is possible to display by sequentially scanning the display screen.
[0083]
  Further, since the light emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.
[Structure of multi-electron beam source with multiple elements in simple matrix wiring]
  Next, the structure of a multi-electron beam source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
[0084]
  FIG. 11 is a plan view of the multi-electron beam source used in the display panel of FIG. On the substrate, surface-conduction electron-emitting devices similar to those shown in FIG. 5 are arranged, and these devices are wired in a simple matrix by X-direction wiring electrodes 9 and Y-direction wiring electrodes 12. An insulating layer (not shown) is formed between the X-direction wiring electrode 9 and the Y-direction wiring electrode 12 so that electrical insulation is maintained. FIG. 12 shows a cross-sectional view along A-A ′ of FIG. 11.
[0085]
  The multi-electron source having such a structure has an X-directional wiring electrode 9, a Y-directional wiring electrode 12, an interelectrode insulating layer (not shown), and element electrodes of the surface conduction electron-emitting device and conductivity on the substrate in advance. After the thin film was formed, each element was manufactured by performing a feeding energization forming process and an energization activation process via the X direction wiring electrode 9 and the Y direction wiring electrode 12.
[0086]
【Example】
  Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
(Reference Example 1)
  Hereinafter, a description will be given with reference to FIG. BookReference exampleFirst, a plurality of unformed surface conduction electron sources 1 were formed on the rear plate 2. A cleaned blue plate glass was used as the rear plate 2, and the surface conduction electron-emitting devices shown in FIG. 12 were formed in a matrix of 160 × 720. The device electrodes 14 and 15 are Ni sputtered films, and the X direction wiring 9 and the Y direction wiring 12 are Ag wirings formed by a screen printing method. The conductive thin film 16 is a PdO fine particle film obtained by firing a Pd amine complex solution.
[0087]
  As shown in FIG. 4A, the fluorescent film 5 serving as an image forming member adopts a stripe shape in which each color phosphor 5a extends in the Y direction. A shape in which a portion for separating the pixels in the Y direction by providing them also in the X direction and for installing the spacer 10 was used was used. First, a black body (conductor) 5b was formed, and each color phosphor 5a was applied to the gap portion to form a phosphor film 5. A material mainly composed of graphite, which is often used as a material for the black stripe (black body 5b), was used. As a method of applying the phosphor 5a to the glass substrate 4, a slurry method was used.
[0088]
  Further, the metal back 6 provided on the inner surface side (electron source side) from the fluorescent film 5 performs a smoothing process (usually called filming) on the inner surface side of the fluorescent film 5 after the fluorescent film 5 is formed. It was created by vacuum-depositing Al. In order to further increase the conductivity of the fluorescent film 5 on the face plate 7, a transparent electrode may be provided on the outer surface side (between the glass substrate and the fluorescent film) from the fluorescent film 5.Reference exampleHowever, it was omitted because sufficient conductivity was obtained with only the metal back.
[0089]
  The spacer 10 has a silicon nitride film of 0.5 μm formed as an Na block layer 10b on an insulating base material 10a (height 3.8 mm, plate thickness 200 μm, length 20 mm) made of cleaned soda-lime glass, A SiO and Cr oxide cermet film 10c was formed thereon by sputtering.
[0090]
  BookReference exampleThe Cr—SiO film used in 1 was formed by simultaneously sputtering a Cr and SiO target in an argon atmosphere using a sputtering apparatus. The sputtering apparatus is as shown in FIG. In FIG. 13, 41 is a film forming chamber, 42 is a spacer member, 43 and 44 are Cr and SiO targets, 45 and 47 are high-frequency power supplies for applying a high-frequency voltage to the targets 43 and 44, and 46 and 48 are A matching box 49 is an introduction tube for introducing argon.
[0091]
  Argon was introduced into the film formation chamber 41 at about 0.5 Pa, and the composition was adjusted by changing the electric power applied to each target, thereby producing spacers having various resistance values. The produced Cr—SiO films are the following six types. In addition, the value of specific resistance shows the value after the heat processing for 1 hour at 500 degreeC mentioned later.
(1) 8 W was applied to the Cr target and 500 W was applied to the SiO target, and a film was formed for about 46 minutes. The film thickness is 80 nm and the specific resistance is 2.1 × 10FiveIt was Ωm.
(2) 22 W was charged for the Cr target and 500 W for the SiO target, and the film was formed for about 44 minutes. The film thickness is 80 nm and the specific resistance is 1.0 × 10FourIt was Ωm.
(3) 18 W was introduced into the Cr target and 500 W into the SiO target, and the film was formed for about 45 minutes. The film thickness is 80 nm and the specific resistance is 1.5 × 10FourIt was Ωm.
(4) 30 W was charged into the Cr target and 500 W into the SiO target, and the film was formed for about 41 minutes. The film thickness is 80 nm and the specific resistance is 5.0 × 10.ThreeIt was Ωm.
(5) 40 W was charged into the Cr target and 500 W into the SiO target, and the film was formed for about 29 minutes. The film thickness is 80 nm and the specific resistance is 2.1 × 10ThreeIt was Ωm.
(6) 55 W was charged into the Cr target and 500 W into the SiO target, and the film was formed for about 22 minutes. The film thickness is 80 nm and the specific resistance is 2.0 × 102It was Ωm.
[0092]
  Further, Table 1 shows the composition and specific resistance value of the manufactured spacer.
[0093]
[Table 1]
Figure 0003745078
  The spacer 10 was provided with an electrode 11 made of Al at the connection portion in order to ensure the connection with the X direction wiring and the metal back. This electrode 11 completely covered the four surfaces of the spacer 10 exposed in the envelope 8 in the range of 50 μm from the X-direction wiring to the face plate and 300 μm from the metal back to the rear plate. However, the electrode 11 does not need to be provided when sufficient electrical connection can be obtained without the electrode 11. The spacer 10 was heat-treated at 500 ° C. for 1 hour before incorporating the image forming apparatus. The spacers 10 produced as described above were fixed on the face plate 7 at equal intervals.
[0094]
  Thereafter, the face plate 7 was disposed 3.8 mm above the electron source 1 with the support frame 3 interposed therebetween, and the joints of the rear plate 2, the face plate 7, the support frame 3 and the spacer 10 were fixed.
[0095]
  Frit glass is applied to the joint between the rear plate 2 and the support frame 3 and the joint between the face plate 7 and the support frame 3 (conductive frit is used for the joint between the spacer and the face plate 7). Sealing was performed by baking at 430 ° C. for 10 minutes or more in nitrogen so that the oxide cermet (Cr—SiO film) was not oxidized.
[0096]
  On the face plate 7 side, a conductive frit glass containing silica spheres coated with Au is used on the black body 5b (line width 300 μm) on the face plate 7 side, thereby ensuring conduction between the antistatic film and the face plate. In the region where the metal back and the spacer contact each other, a part of the metal back is removed.
[0097]
  The atmosphere in the envelope 8 completed as described above is evacuated by a vacuum pump through an exhaust pipe, and after reaching a sufficient degree of vacuum, the electron-emitting device 1 of the electron-emitting device 1 is passed through the container outer terminals Dx1 to Dxm and Dy1 to Dyn. A voltage was applied between the device electrodes 14 and 15, and the conductive thin film 16 was energized (forming) to form the electron emission portion 17. The forming process was performed by applying a voltage having the waveform shown in FIG.
[0098]
  Next, acetone or carbon compound is deposited by introducing acetone into the vacuum vessel through the exhaust pipe so that the pressure becomes 0.1 Pa, and periodically applying voltage pulses to the external terminals Dx1 to Dxm and Dy1 to Dyn. The energization activation process was performed. The energization activation was performed by applying a waveform as shown in FIG.
[0099]
  Next, the whole container was evacuated for 10 hours while being heated to 200 ° C.-FourThe exhaust pipe was heated by a gas burner at a pressure of about Pa, and the envelope 8 was sealed.
[0100]
  Finally, a getter process was performed to maintain the pressure after sealing.
[0101]
  In the image forming apparatus completed as described above, electrons are applied to each electron-emitting device 1 by applying scanning signals and modulation signals from the signal generating means (not shown) through the container external terminals Dx1 to Dxm and Dy1 to Dyn, respectively. The emitted electron beam was accelerated by applying a high voltage to the metal back 6 through the high voltage terminal Hv, the electrons were collided with the fluorescent film 5, and the phosphor was excited and emitted to display an image. The applied voltage Va to the high voltage terminal Hv was 1 kV to 5 kV, and the applied voltage Vf between the device electrodes 14 and 15 was 14V.
[0102]
  Table 1 shows the resistance value and performance of the antistatic film 10 c for the spacer 10. An image forming apparatus with Cr of 30% or less was able to apply up to 5 kV. However, with respect to Cr 40%, since the resistance value was small and high Va could not be applied, the luminance was relatively insufficient. In Cr 5%, the electron beam from the electron source in the vicinity of the spacer was attracted to the spacer side due to insufficient charge removal, and the image of that portion was distorted.
[0103]
  The temperature coefficient of resistance was -0.3% for a Cr 10% composition.
(Reference Example 2)
  Reference exampleFor film-forming method using alumina (aluminum oxide) as oxide instead of 1 SiOReference exampleA spacer was prepared in the same manner as in 1. As the metal, eight kinds of spacers having different metal compositions and film thicknesses shown in Table 1 were prepared using Cr.
[0104]
  BookReference exampleThe Cr-alumina film used in 1 was formed by simultaneously sputtering a Cr and alumina target in an argon atmosphere using a sputtering apparatus. As the sputtering apparatus, the apparatus shown in FIG. 13 was used. Argon was introduced into the film formation chamber 41 at about 0.7 Pa, and the composition was adjusted by changing the electric power applied to each target, thereby producing spacers having various resistance values. In addition, the value of specific resistance shows the value after the heat processing for 1 hour at 500 degreeC mentioned later.
(1) 5 W was applied to the Cr target and 500 W was applied to the alumina target, and the film was formed for about 55 minutes. The film thickness is 80 nm and the specific resistance is 2.0 × 107It was Ωm.
(2) 8 W was charged into the Cr target and 500 W into the alumina target, and the film was formed for about 54 minutes. The film thickness is 80 nm and the specific resistance is 2.1 × 10FiveIt was Ωm.
(3) 9 W was charged into the Cr target and 500 W into the alumina target, and the film was formed for about 54 minutes. The film thickness is 80 nm and the specific resistance is 6.8 × 10FourIt was Ωm.
(4) 12 W was charged into the Cr target and 500 W into the alumina target, and the film was formed for about 50 minutes. The film thickness is 80 nm and the specific resistance is 4.0 × 10.FourIt was Ωm.
(5) 14 W was charged into the Cr target and 500 W into the alumina target, and the film was formed for about 42 minutes. The film thickness is 80 nm and the specific resistance is 2.2 × 10FourIt was Ωm.
(6) 20 W was charged into the Cr target and 500 W into the alumina target, and the film was formed for about 36 minutes. The film thickness is 80 nm and the specific resistance is 4.0 × 10.ThreeIt was Ωm.
(7) 33 W was loaded into the Cr target and 500 W into the alumina target, and the film was formed for about 27 minutes. The film thickness is 20 nm and the specific resistance is 8.4 × 10.2It was Ωm.
(8) 45 W was applied to the Cr target and 500 W was applied to the alumina target, and the film was formed for about 20 minutes. The film thickness is 10 nm and the specific resistance is 7.5 × 101It was Ωm.
[0105]
  These spacers were heat treated at 500 ° C. for 1 hour,Reference example1 together with the rear plate, face plate and frame produced in the same manner as in No. 1 to produce an image forming apparatus,Reference exampleEvaluation similar to 1 was performed.
[0106]
  The applied voltage Va to the high voltage terminal Hv was 1 kV to 5 kV, and the applied voltage Vf between the device electrodes 14 and 15 was 14V.
[0107]
  Cr is 2 vol. % Of the display device with a spacer, the electron beam in the vicinity of the spacer is attracted to the spacer, and normal image display cannot be performed. In the Cr 4% sample, only the electron beam from the electron source closest to the spacer is attracted to the spacer, but the electron beam from the remote electron source is normal. Cr is 30 vol. % Normal images were reproduced, but 45% of the samples had the beam attracted to the spacer. This is considered to be because the resistance of the spacer becomes non-uniform due to the heat treatment.
[0108]
  The temperature coefficient of resistance of Cr-alumina (Cr is about 5 to 10%) was about -0.3%. The temperature coefficient of resistance is about -0.1 to -0.3% in a preferable composition range of Cr (5 vol.% To 45 vol.%).
(Example 1)
  Reference examplePt was used instead of 2 Cr. About the film formation methodReference exampleSame as 2. The Pt-alumina film used in this example was formed by simultaneously sputtering a target of Pt and alumina in an argon atmosphere using a sputtering apparatus. As the sputtering apparatus, the apparatus shown in FIG. 13 was used. Argon was introduced into the film forming chamber 41 at about 0.3 Pa, and the composition was adjusted by changing the power applied to each target, thereby producing spacers having various resistance values. The specific resistance value isReference exampleThe value after heat treatment is shown as in 2.
(1) 20 W was applied to the Pt target and 500 W was applied to the alumina target, and the film was formed for about 55 minutes. The film thickness is 80 nm and the specific resistance is 8.5 × 10.FiveIt was Ωm.
(2) 27 W was put into the Pt target and 500 W was put into the alumina target, and the film was formed for about 53 minutes. The film thickness is 200 nm and the specific resistance is 3.2 × 10.FiveIt was Ωm.
(3) 32 W was put into the Pt target and 500 W was put into the alumina target, and the film was formed for about 48 minutes. The film thickness is 200 nm and the specific resistance is 5.1 × 10.FourIt was Ωm.
(4) 40 W was applied to the Pt target and 500 W was applied to the alumina target, and the film was formed for about 38 minutes. The film thickness is 200 nm and the specific resistance is 2.5 × 10FourIt was Ωm.
[0109]
  The composition, resistance value and evaluation results are shown in Table 1.
[0110]
  In the image forming apparatus using this spacer 10, Pt is 4 vol. %, The electron beam near the spacer was bent and a slight disturbance of the image was observed, but Pt was 6 vol. % Of the samples reproduced a good image with no beam shift.
(Example 2 and Reference Example 3)
  An oxide cermet antistatic film using tantalum oxide as an oxide and gold and molybdenum as a metal is manufactured, and an image forming apparatus using the spacer is manufactured.Reference example1 was produced. The oxide cermet film was formed by depositing Ta and Au or Mo oxide on an insulating substrate by electron beam evaporation.(Au is Example 2 and Mo is Reference Example 3).
[0111]
  FIG. 15 shows a schematic configuration of the electron beam evaporation apparatus. As shown in FIG. 15, the inside of the vacuum chamber 61 is pressurized by a vacuum pump 65 with a pressure of 10-3The substrate 62 is heated to a substrate temperature of about 250 ° C., and the oxide 62 and the metal are each irradiated with an electron beam and evaporated to produce the spacer 62.
[0112]
  Table 1 shows the composition, resistance value, and results of the reproduced image. None of the samples reproduced the good image with no electron beam distortion.
(Comparative example)
  As a comparative example, SnO instead of an oxide cermet film of SiO and Cr was used for the conductive film in the same manner as described above.2(As depo resistance value 6.7 × 108Ω, film thickness 5 nm). As the sputtering apparatus, the apparatus shown in FIG. 13 is used, and SnO is used instead of the metal target.2Sputtering was performed using a target. The sputtering gas was argon, the pressure was 0.5 Pa, the input voltage was 500 W, and the film was formed for 5 minutes.
[0113]
  In each assembly process, the resistance value of the conductive film 10c greatly fluctuated. The specific resistance is 5.2 × 10 after passing through the whole assembly process.ThreeΩm, resistance value 1.8 × 106Ω and Va could not be applied up to 1 kV. That is, the resistance greatly changes in the display manufacturing process, and the amount of change is not constant, so that the resistance variation after the process is large and the controllability is poor. This SnO2In the specific resistance value, the film thickness must be extremely thin, 1 nm or less, and the resistance controllability is difficult.
[0114]
【The invention's effect】
  As described above, according to the image forming apparatus of the present invention, the oxide cermet film is used as the antistatic film on the surface of the insulating member disposed between the element substrate and the face plate, so that the vicinity of the spacer is obtained. The disturbance of the beam is suppressed, and the electron beam collides with the position of the phosphor that should originally emit light, so that a good image display is possible.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view in the vicinity of a spacer of an image forming apparatus using an antistatic film of the present invention.
FIG. 2 is a diagram showing a cross-sectional configuration of a spacer.
FIG. 3 is a perspective view of the image forming apparatus according to the exemplary embodiment of the present invention, with a part of the display panel cut away.
FIG. 4 is a plan view illustrating phosphor arrays on a face plate of a display panel.
FIG. 5 is a plan view and a cross-sectional view of a substrate of a multi-electron beam source.
FIG. 6 is a process chart of forming a planar surface conduction electron-emitting device.
FIG. 7 is a waveform diagram of applying pulses for forming formation of an electron beam source.
FIG. 8 is an applied pulse waveform diagram in an energization activation process.
FIG. 9 is a cross-sectional view of a vertical surface conduction electron-emitting device.
FIG. 10 is a characteristic diagram showing the relationship between the device voltage, device current, and emission current of a surface conduction electron-emitting device.
FIG. 11 is a simple matrix wiring diagram.
FIG. 12 is a cross-sectional view of a planar surface conduction electron-emitting device.
FIG. 13 is a schematic configuration diagram of a sputtering apparatus.
FIG. 14 is a perspective view showing another embodiment of the spacer used in the present invention.
FIG. 15 is a diagram showing a schematic configuration of an electron beam evaporation apparatus.
FIG. 16 is a schematic sectional view of a display using a large number of minute electron sources.
[Explanation of symbols]
  1 Electron source (electron emitter)
  2 Rear plate
  3 Side walls
  4 Glass substrate
  5 Fluorescent film
  6 Metal back
  7 Face plate
  8 Envelope
  9 X direction wiring
  10 Spacer
  10a Insulating substrate
  10b Na block layer
  10c Antistatic film
  11 Electrode with good conductivity
  12 Y-direction wiring
  13 Substrate

Claims (10)

複数の電子放出素子を形成した基板と画像形成部材を形成した基板とをスペーサを介して対向させた構造を有する画像形成装置において、
該スペーサは基材表面に熱処理を施した酸化物サーメット膜が被覆されたスペーサであって、前記酸化物サーメット膜は貴金属を含むことを特徴とする画像形成装置。 In an image forming apparatus having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a substrate on which an image forming member is formed are opposed to each other via a spacer,
The spacer is a spacer in which a base material surface is coated with an oxide cermet film that has been heat-treated, and the oxide cermet film contains a noble metal. 前記酸化物サーメット膜を構成する酸化物はアルミナである請求項１記載の画像形成装置。  The image forming apparatus according to claim 1, wherein the oxide constituting the oxide cermet film is alumina. 前記酸化物サーメット膜を構成する酸化物が酸化シリコンである請求項１記載の画像形成装置。  The image forming apparatus according to claim 1, wherein an oxide constituting the oxide cermet film is silicon oxide. 前記酸化物サーメット膜を構成する酸化物が酸化タンタルである請求項１記載の画像形成装置。  The image forming apparatus according to claim 1, wherein the oxide constituting the oxide cermet film is tantalum oxide. 前記酸化物サーメット膜は、膜厚が２０ｎｍ〜１μｍ、電子の加速電圧をＶａとしたときの比抵抗が１０-7×Ｖａ2Ωｍ〜１０5Ωｍ、負の抵抗温度係数でその絶対値が１％以下であること特徴とする請求項１〜４のいずれかの請求項に記載の画像形成装置。The oxide cermet film has a thickness of 20 nm to 1 μm, a specific resistance of 10 −7 × Va 2 Ωm to 10 5 Ωm when an electron acceleration voltage is Va, a negative resistance temperature coefficient, and an absolute value of 1 % image forming apparatus according to any one of claims 1-4, wherein it less. 前記基材がＮａを含有するガラスからなる絶縁性基材であり、前記絶縁性基材と前記酸化物サーメット膜との間に窒化シリコン膜を設けたことを特徴とする請求項１〜請求項５のいずれかの請求項に記載の画像形成装置。The base material is an insulating base material made of glass containing Na, and a silicon nitride film is provided between the insulating base material and the oxide cermet film. The image forming apparatus according to claim 5 . 前記スペーサの両端部間で電位差を生ずるように該両端部に電圧が印加されてなる請求項１〜請求項６のいずれかの請求項に記載の画像形成装置。The image forming apparatus according to any one of claims 1 to claim 6 in which the voltage is applied to the both ends to produce a potential difference between both ends of the spacer. 前記画像形成部材を形成した基板に、放出された電子を加速する加速電極が設けられ、前記スペーサの一方の端部が該加速電極に電気的に接続されている請求項７に記載の画像形成装置。The image forming apparatus according to claim 7 , wherein an acceleration electrode for accelerating emitted electrons is provided on the substrate on which the image forming member is formed, and one end of the spacer is electrically connected to the acceleration electrode. apparatus. 前記複数の電子放出素子を形成した基板に電子放出素子の駆動用配線が設けられ、前記スペーサの一方の端部が該駆動用配線に電気的に接続されている請求項７又は請求項８に記載の画像形成装置。Drive wiring of the electron-emitting device is provided on the substrate formed with the plurality of electron-emitting devices, the one end portion according to claim 7 or claim 8 is electrically connected to the drive wiring of the spacer The image forming apparatus described. 前記電子放出素子が表面伝導型電子放出素子である請求項１〜請求項９のいずれかの請求項に記載の画像形成装置。The image forming apparatus according to any one of claims 1 to claim 9 wherein the electron-emitting device is a surface conduction electron-emitting device.
JP10927497A 1997-04-25 1997-04-25 Image forming apparatus Expired - Fee Related JP3745078B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10927497A JP3745078B2 (en) 1997-04-25 1997-04-25 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10927497A JP3745078B2 (en) 1997-04-25 1997-04-25 Image forming apparatus

Publications (2)

Publication Number Publication Date
JPH10302677A JPH10302677A (en) 1998-11-13
JP3745078B2 true JP3745078B2 (en) 2006-02-15

Family

ID=14506022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10927497A Expired - Fee Related JP3745078B2 (en) 1997-04-25 1997-04-25 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP3745078B2 (en)

Also Published As

Publication number Publication date
JPH10302677A (en) 1998-11-13

Similar Documents

Publication Publication Date Title
JP3302341B2 (en) Electrostatic beam device, image forming apparatus, and method of manufacturing image forming apparatus
JP3302313B2 (en) Antistatic film, image forming apparatus and method of manufacturing the same
JP3187367B2 (en) Electronic device and image forming apparatus using the same
US6265822B1 (en) Electron beam apparatus, image forming apparatus using the same, components for electron beam apparatus, and methods of manufacturing these apparatuses and components
JP3639785B2 (en) Electron beam apparatus and image forming apparatus
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302293B2 (en) Image forming device
JP3805265B2 (en) Electron beam apparatus and image forming apparatus
JP3762032B2 (en) Method for forming antistatic film and method for manufacturing image display device
JP3762031B2 (en) Antistatic film, antistatic substrate and display device
JP3740296B2 (en) Image forming apparatus
JP3745078B2 (en) Image forming apparatus
JP3624111B2 (en) Image forming apparatus
JP3099003B2 (en) Image forming device
JP3581586B2 (en) Method of manufacturing spacer and method of manufacturing electron beam device
JP3728099B2 (en) Antistatic film and display device
JP3825925B2 (en) Antistatic film and display device
JP4006110B2 (en) Method for producing antistatic film and display device
JP3466868B2 (en) Electron beam generator and image forming apparatus
JPH10284284A (en) Antistatic film and display device
JP2001332194A (en) Electron beam generator and image forming device
JP2000113997A (en) Antistatic film, member, electron beam device using this member, and image forming device
JP2000248267A (en) Electrification-reducing membrane, membrane forming method therefor, and image formation device and its production
JP2000251784A (en) Spacer and image display device using therefor
JP2001325903A (en) Electron beam generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees