JP3099003B2 - Image forming device - Google Patents

Image forming device

Info

Publication number
JP3099003B2
JP3099003B2 JP11183868A JP18386899A JP3099003B2 JP 3099003 B2 JP3099003 B2 JP 3099003B2 JP 11183868 A JP11183868 A JP 11183868A JP 18386899 A JP18386899 A JP 18386899A JP 3099003 B2 JP3099003 B2 JP 3099003B2
Authority
JP
Japan
Prior art keywords
oxide
layer
film
image forming
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11183868A
Other languages
Japanese (ja)
Other versions
JP2000082429A (en
Inventor
容子 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11183868A priority Critical patent/JP3099003B2/en
Publication of JP2000082429A publication Critical patent/JP2000082429A/en
Application granted granted Critical
Publication of JP3099003B2 publication Critical patent/JP3099003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像形成装置に関
し、とくに複数の電子放出素子を形成した基板と、発光
材料を形成した前面板とをスペーサーを介して対向させ
た構造を有する画像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus, and more particularly, to an image forming apparatus having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a front plate on which a luminescent material is formed face each other via a spacer. It is about.

【0002】[0002]

【従来の技術】奥行きの薄い平面型ディスプレイは省ス
ペースかつ軽量であることから、ブラウン管型ディスプ
レイに置き変わるものとして注目される。現在平面型デ
ィスプレイには液晶型、プラズマ発光型、マルチ電子源
を用いたものがある。プラズマ発光型およびマルチ電子
源ディスプレイは視野角が大きく、画質がブラウン管並
であるために高品位な画像の表示が可能である。
2. Description of the Related Art Flat-panel displays having a small depth are attracting attention as a replacement for cathode-ray tube displays because they are space-saving and lightweight. At present, there are flat type displays using a liquid crystal type, a plasma emission type, and a multi-electron source. Plasma emission type and multi-electron source displays have a large viewing angle and the image quality is comparable to that of a cathode ray tube, so that high quality images can be displayed.

【0003】このような画像形成装置は、基板上に多数
の微小な電子源を設けた背面板と、蛍光体が形成された
ガラスからなる前面板と、この背面板と前面板とともに
真空容器を形成する支持枠と、背面板および前面板間の
間隔を保持するスペーサーを備えている。電子源は、高
密度化が可能化が可能な円錐状あるいは針状の先端から
電子を電界放出させる電界放出型電子素子あるいは表面
伝導型電子放出素子などの冷陰極電子放出素子が開発さ
れている。
[0003] Such an image forming apparatus includes a back plate provided with a large number of minute electron sources on a substrate, a front plate made of glass on which a phosphor is formed, and a vacuum container together with the back plate and the front plate. A supporting frame to be formed and a spacer for maintaining a space between the back plate and the front plate are provided. As the electron source, cold-cathode electron-emitting devices such as a field-emission electron device or a surface-conduction electron-emitting device that emits electrons from a conical or needle-like tip capable of achieving high density have been developed. .

【0004】ディスプレイの表示面積が大きくなるに従
い、内部の真空と外部の大気圧差による基板の変形を抑
えるため基板および前面ガラス板を厚くする必要があ
る。これはディスプレイの重量を増加させるのみなら
ず、斜めから見たときに画像のひずみをもたらす。そこ
で、比較的薄いガラス板を使用して大気圧を支えるため
基板と前面ガラス間はスペーサーあるいはリブと呼ばれ
る構造支持体が用いられる。電子源が形成された基板と
蛍光体が形成された前面ガラス間は通常サブミリないし
数ミリに保たれ、前述したように内部は高真空に保持さ
れている。電子源からの放出電子を加速するために電子
源と蛍光体との間には数百V以上の高電圧が印加されて
いる。すなわち、蛍光体と電子源との間には電界強度に
して1kV/mmを超える強電界が印加されるためスペ
ーサー部での放電が懸念される。
[0004] As the display area of the display increases, it is necessary to increase the thickness of the substrate and the front glass plate in order to suppress the deformation of the substrate due to the difference between the internal vacuum and the external atmospheric pressure. This not only increases the weight of the display, but also causes distortion of the image when viewed at an angle. In order to support the atmospheric pressure using a relatively thin glass plate, a structural support called a spacer or a rib is used between the substrate and the front glass. The distance between the substrate on which the electron source is formed and the front glass on which the phosphor is formed is usually maintained at a sub-millimeter to several millimeters, and the inside is maintained at a high vacuum as described above. A high voltage of several hundred volts or more is applied between the electron source and the phosphor in order to accelerate electrons emitted from the electron source. That is, since a strong electric field exceeding 1 kV / mm in electric field strength is applied between the phosphor and the electron source, there is a concern about discharge at the spacer portion.

【0005】また、スペーサーは近傍電子源から放出さ
れた電子の一部が当たることにより、あるいは放出電子
によりイオン化した正イオンがスペーサーに付着するこ
とにより帯電を引き起こす。スペーサーの帯電により電
子源から放出された電子はその軌道を曲げられ、蛍光体
上の正規な位置とは異なる場所に到達し、表示画像を前
面ガラスを介して見たとき、スペーサー近傍の画像がゆ
がんで表示される。
In addition, the spacer is charged by a part of the electrons emitted from the nearby electron source or by the positive ions ionized by the emitted electrons adhering to the spacer. Electrons emitted from the electron source due to the charging of the spacer are bent in their trajectories, reach a position different from the normal position on the phosphor, and when the display image is viewed through the front glass, the image near the spacer is It is distorted.

【0006】この問題点を解決するために、スペーサー
に微小電流が流れるようにして帯電を除去する提案がな
されている(特開昭57−118355号公報、特開昭
61−124031号公報)。この技術では、絶縁性の
スペーサーの表面に高抵抗薄膜を形成することにより、
スペーサー表面に微小電流が流れるようにしている。こ
こで用いられている帯電防止膜は酸化スズ、あるいは酸
化スズと酸化インジウム混晶薄膜や金属膜である。
[0006] In order to solve this problem, it has been proposed to remove charging by causing a small current to flow through the spacer (Japanese Patent Application Laid-Open Nos. 57-118355 and 61-124031). In this technology, a high-resistance thin film is formed on the surface of an insulating spacer,
A minute electric current is made to flow on the spacer surface. The antistatic film used here is tin oxide or a mixed crystal thin film of tin oxide and indium oxide or a metal film.

【0007】[0007]

【発明が解決しようとする課題】上記従来例に使用され
た酸化スズ等の半導体型薄膜はガスセンサに応用される
ほど酸素等のガスに敏感なため雰囲気でその抵抗値が変
化しやすい。また、これらの材料や金属膜は比抵抗が小
さいために高抵抗化するには島状に成膜したり、極めて
薄膜化する必要がある。すなわち、従来の高抵抗膜は成
膜の再現性が難しかったり、ディスプレイ作製工程での
フリット封着やベーキングといった熱工程で抵抗値が変
化しやすいという欠点がある。
The semiconductor type thin film such as tin oxide used in the above conventional example is so sensitive to gas such as oxygen as to be applied to a gas sensor, and its resistance value is liable to change in an atmosphere. In addition, since these materials and metal films have low specific resistance, they need to be formed in an island shape or extremely thinned in order to increase the resistance. That is, the conventional high-resistance film has drawbacks in that the reproducibility of film formation is difficult, and the resistance value is easily changed in a heat process such as frit sealing or baking in a display manufacturing process.

【0008】本発明は、上記従来スペーサーの欠点を克
服し、安定性が高く、再現性がよい帯電防止膜を設けた
スペーサーを用いた表示装置を提供することを目的とす
るものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a display device using a spacer provided with an antistatic film having high stability and good reproducibility, overcoming the above-mentioned disadvantages of the conventional spacer.

【0009】[0009]

【課題を解決するための手段】本発明は、複数の電子放
出素子を形成した基板と、発光材料を形成した透明基板
とを、スペーサーを介して対向させた構造を有する画像
形成装置において、前記スペーサーが、絶縁性基材と、
その表面を被覆する遷移金属の酸化物からなる第1層
と、この第1層の外側に設けられた酸化ニオブ、酸化ハ
フニウム、酸化タングステン、またはこれらの混合物か
らなる第2層とを備え、前記第2層の膜厚が5nm〜3
0nmであることを特徴とする。また、本発明は、複数
の電子放出素子を形成した基板と、発光材料を形成した
透明基板とを、スペーサーを介して対向させた構造を有
する画像形成装置において、前記スペーサーが、絶縁性
基材と、その表面を被覆する遷移金属の酸化物からなる
第1層と、この第1層の外側に設けられた酸化ニオブ、
酸化ハフニウム、酸化タングステン、またはこれらの混
合物からなる第2層とを備え、前記絶縁性基材がNaを
含有するガラスからなり、前記絶縁性基材と前記第1層
の金属酸化物の膜との中間に、酸化珪素膜、酸化ジルコ
ニウム膜、または酸化アルミニウム膜からなるブロック
層が設けられていることを特徴とする
SUMMARY OF THE INVENTION The present invention provides an image having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a transparent substrate on which a luminescent material is formed are opposed to each other via a spacer.
In the forming apparatus , the spacer includes an insulating base material,
A first layer made of an oxide of a transition metal covering the surface thereof, and niobium oxide and oxide oxide provided outside the first layer.
Funiumu, tungsten oxide or Bei example and a second layer consisting of a mixture thereof, the film thickness of the second layer 5nm~3
0 nm . In addition, the present invention
The substrate on which the electron-emitting device was formed and the luminescent material were formed
It has a structure in which a transparent substrate is opposed via a spacer.
In the image forming apparatus, the spacer has an insulating property.
Consists of a substrate and a transition metal oxide that covers the surface
A first layer, and niobium oxide provided outside the first layer;
Hafnium oxide, tungsten oxide, or a mixture of these
A second layer made of a compound, wherein the insulating base material contains Na.
The insulating substrate and the first layer
Silicon oxide film and zirconium oxide
Blocks made of aluminum film or aluminum oxide film
It is characterized in that a layer is provided .

【0010】画像形成装置において、帯電防止膜は絶縁
性材質の表面を導電性膜で被覆することにより、絶縁性
材質表面に蓄積した電荷を除去するものであり、通常、
帯電防止膜の表面抵抗(シート抵抗Rs)が1012Ω以
下であることが必要である。さらに、十分な帯電防止効
果を得るためにはより低い抵抗値であればよく1011Ω
以下であることが好ましく、より低抵抗であれば除電効
果が向上する。
In an image forming apparatus, an antistatic film removes charges accumulated on the surface of an insulating material by coating the surface of the insulating material with a conductive film.
It is necessary that the surface resistance (sheet resistance Rs) of the antistatic film is 10 12 Ω or less. Furthermore, in order to obtain a sufficient antistatic effect, a lower resistance value is sufficient and 10 11 Ω.
It is preferable that the value be as follows, and if the resistance is lower, the static elimination effect is improved.

【0011】帯電防止膜を上記ディスプレイのスペーサ
ーに適応した場合においては、スペーサーの表面抵抗値
Rsは帯電防止および消費電力からその望ましい範囲に
設定される。シート抵抗の下限はスペーサーにおける消
費電力により制限される。低抵抗であるほどスペーサー
に蓄積する電荷を速やかに除去することが可能となる
が、スペーサーで消費される電力が大きくなる。スペー
サーに使用する帯電防止膜としては比抵抗が小さい金属
膜よりは半導電性の材料であることが好ましい。その理
由は比抵抗が小さい材料を用いた場合、表面抵抗Rsを
所望の値にするためには帯電防止膜の厚みを極めて薄く
しなければならないからである。薄膜材料の表面エネル
ギーおよび基板との密着性や基板温度によっても異なる
が、一般的に10nm以下の薄膜は島状となり、抵抗が
不安定で成膜再現性が乏しい。
When the antistatic film is applied to the spacer of the display, the surface resistance Rs of the spacer is set to a desirable range from the viewpoint of the antistatic and power consumption. The lower limit of the sheet resistance is limited by the power consumption of the spacer. The lower the resistance, the quicker the charge accumulated in the spacer can be removed, but the more power is consumed by the spacer. The antistatic film used for the spacer is preferably a semiconductive material rather than a metal film having a low specific resistance. The reason is that when a material having a small specific resistance is used, the thickness of the antistatic film must be extremely thin in order to make the surface resistance Rs a desired value. Although it depends on the surface energy of the thin film material, the adhesion to the substrate, and the substrate temperature, a thin film of 10 nm or less generally has an island shape, has an unstable resistance and has poor film reproducibility.

【0012】したがって、比抵抗値が金属導電体より大
きく、絶縁体よりは小さい範囲にある半導電性材料が好
ましいのであるが、これらは抵抗温度係数が負の材料が
多い。抵抗温度係数が負であると、スペーサー表面で消
費される電力による温度上昇で抵抗値が減少し、さらに
発熱し温度が上昇しつづけ、過大な電流が流れる、いわ
ゆる熱暴走を引き起こす。しかし、発熱量すなわち消費
電力と放熱がバランスした状況では熱暴走は発生しな
い。また、帯電防止膜材料の抵抗温度係数TCRの絶対
値が小さければ熱暴走し難い。
Therefore, semiconductive materials having a specific resistance value larger than that of a metal conductor and smaller than that of an insulator are preferable, but these materials often have a negative temperature coefficient of resistance. If the temperature coefficient of resistance is negative, the resistance value decreases due to the temperature rise due to the power consumed on the surface of the spacer, and furthermore, heat is generated and the temperature continues to rise, causing an excessive current to flow, so-called thermal runaway. However, thermal runaway does not occur in a situation where the calorific value, that is, power consumption and heat radiation are balanced. If the absolute value of the temperature coefficient of resistance TCR of the antistatic film material is small, it is difficult to cause thermal runaway.

【0013】TCRが−1%の帯電防止膜を用いた条件
でスペーサー1cm2 当たりの消費電力がおよそ0.1
Wを超えるようになるとスペーサーに流れる電流が増加
しつづけ、熱暴走状態となることが実験で認められた。
これはもちろんスペーサー形状とスペーサー間に印加さ
れる電圧Vaおよび帯電防止膜の抵抗温度係数により左
右されるが、以上の条件から、消費電力が1cm2 当た
り0.1Wを超えないRsの値は10×Va2 Ω以上で
ある。すなわち、スペーサー上に形成した帯電防止膜の
シート抵抗Rsは10×Va2 Ωから1011Ωの範囲に
設定される必要がある。
The power consumption per 1 cm 2 of the spacer is about 0.1 under the condition that an antistatic film having a TCR of -1% is used.
Experiments have shown that when W exceeds W, the current flowing through the spacer continues to increase, resulting in a thermal runaway state.
This depends, of course, on the shape of the spacer, the voltage Va applied between the spacers, and the temperature coefficient of resistance of the antistatic film. From the above conditions, the value of Rs whose power consumption does not exceed 0.1 W / cm 2 is 10%. × Va 2 Ω or more. That is, the sheet resistance Rs of the antistatic film formed on the spacer needs to be set in the range of 10 × Va 2 Ω to 10 11 Ω.

【0014】上述したように、絶縁性スペーサー上に形
成された帯電防止膜の厚みtは10nm以上が望まし
い。一方膜厚tが1μm以上では膜応力が大きくなって
膜はがれがおきたり、クラックが発生したりする危険性
が高くなる。したがって、膜厚は10nm〜1μm、さ
らに20〜500nmであることが望ましい。
As described above, the thickness t of the antistatic film formed on the insulating spacer is desirably 10 nm or more. On the other hand, when the film thickness t is 1 μm or more, the film stress increases, and the risk of peeling or cracking increases. Therefore, it is desirable that the film thickness be 10 nm to 1 μm, and more preferably 20 to 500 nm.

【0015】比抵抗ρはシート抵抗Rsと膜厚tの積で
あり、以上に述べたRsとtの好ましい範囲から、帯電
防止膜の比抵抗ρは10-5×Va2 〜107 Ωcmであ
ることが望ましい。さらにシート抵抗と膜厚のより好ま
しい範囲を実現するためには、ρは(2×10-5)Va
2 〜5×106 Ωcmとするのがよい。
The specific resistance ρ is the product of the sheet resistance Rs and the film thickness t. From the preferable range of Rs and t described above, the specific resistance ρ of the antistatic film is 10 −5 × Va 2 to 10 7 Ωcm. Desirably. Further, in order to realize more preferable ranges of the sheet resistance and the film thickness, ρ is (2 × 10 −5 ) Va.
It is preferable to set it to 2 to 5 × 10 6 Ωcm.

【0016】ディスプレイにおける電子の加速電圧Va
は100V以上であり、十分な輝度を得るためには1k
Vの電圧を要する。Va=1kVの条件においては、帯
電防止膜の比抵抗は10〜107 Ωcmが好ましい範囲
である。
The acceleration voltage Va of electrons in the display
Is 100 V or more, and 1 k
V voltage is required. Under the condition of Va = 1 kV, the specific resistance of the antistatic film is preferably in the range of 10 to 10 7 Ωcm.

【0017】以上述べた帯電防止膜の特性を実現する材
料を鋭意検討した結果、第1層を、帯電した電荷を速や
かに逃がすために半導性の遷移金属の酸化物の膜とし、
第2層を、2次電子放出係数が小さく帯電し難い、遷移
金属の酸化物の膜とした、それぞれ酸化物からなる2層
構成の帯電防止膜が極めて優れていることを見出した。
As a result of intensive studies on materials for realizing the above-described characteristics of the antistatic film, the first layer was formed of a semiconductive oxide film of a transition metal in order to quickly release the charged electric charges.
The second layer, the secondary electron emission coefficient is less likely to charge small, transition
It has been found that a two-layered antistatic film composed of a metal oxide film is extremely excellent.

【0018】とくに第1層は、酸化鉄、酸化コバルト、
酸化銅、酸化ルテニウム、またはこれらと他の遷移金属
との混合物が好ましいが、熱暴走の指標となる抵抗温度
係数の面から、さらに好ましくは、酸化鉄、酸化コバル
ト、酸化銅、酸化ルテニウム、およびこれらと酸化クロ
ム、酸化ジルコニウム、酸化ニオブ、酸化ハフニウム、
酸化タンタル、酸化タングステン、酸化ルテニウム、酸
化イットリウムの混合物が好ましい。
In particular, the first layer is made of iron oxide, cobalt oxide,
Copper oxide, ruthenium oxide, or a mixture of these with other transition metals is preferred, but from the viewpoint of the temperature coefficient of resistance that is an indicator of thermal runaway, more preferably, iron oxide, cobalt oxide, copper oxide, ruthenium oxide, and Chromium oxide, zirconium oxide, niobium oxide, hafnium oxide,
A mixture of tantalum oxide, tungsten oxide, ruthenium oxide and yttrium oxide is preferred.

【0019】第2層は、酸化ニオブ、酸化ハフニウム、
酸化タングステンおよびこれらの混合物であることが好
ましい。また第2層は絶縁体であるが、第1層と合わせ
た比抵抗が、上記の好ましい範囲を実現する程度の半導
体であってもよい。
The second layer is composed of niobium oxide, hafnium oxide,
Preference is given to tungsten oxide and mixtures thereof. Although the second layer is an insulator, the second layer may be a semiconductor whose specific resistance combined with the first layer achieves the preferable range described above.

【0020】金属酸化物で被膜されているスペーサーに
ついては、公表特許公報平8−508846号公報にも
記載はあるが、第1層を、帯電した電荷を速やかに逃が
すために遷移金属の酸化物の膜とし、第2層を、2次電
子放出係数が小さく、帯電しづらい遷移金属の膜とした
帯電防止膜についての記述は全くない。
The spacer coated with a metal oxide is also described in Japanese Patent Application Laid-Open No. 8-508846, but the first layer is formed of a transition metal oxide in order to quickly release the charged charges. There is no description of an antistatic film in which the second layer is a transition metal film having a small secondary electron emission coefficient and being difficult to be charged.

【0021】本発明において、帯電防止膜である第1
層、第2層の金属酸化物の薄膜は、真空蒸着法、スパッ
タ法、CVD法でも成膜できるが、ディッピング法、ス
ピンナー法、スプレー法、ポッティング法等の、簡便な
薄膜形成手段により絶縁性部材上に形成することができ
る。たとえば、金属酸化物の微粒子、好ましくは200
μm以下の微粒子の分散液、または、金属アルコキシ
ド、有機酸金属塩、およびそれらの誘導体などのゾルの
溶液を、まず用途に合わせて混合し、塗布し、乾燥後に
400℃から1000℃で焼成し、目的の帯電防止膜は
得られる。ただし、溶液の安定性を考慮すると、金属ア
ルコキシドと、有機酸金属塩は混合して用いない方がよ
い。
In the present invention, the first antistatic film,
The metal oxide thin film of the layer and the second layer can be formed by a vacuum evaporation method, a sputtering method, or a CVD method, but the insulating property is obtained by a simple thin film forming means such as a dipping method, a spinner method, a spray method, and a potting method. It can be formed on a member. For example, metal oxide fine particles, preferably 200
A dispersion of fine particles having a particle size of μm or less, or a solution of a sol such as a metal alkoxide, a metal salt of an organic acid, and a derivative thereof is first mixed and coated according to the application, dried, and then baked at 400 to 1000 ° C. Thus, the desired antistatic film is obtained. However, considering the stability of the solution, it is preferable not to use a mixture of the metal alkoxide and the organic acid metal salt.

【0022】また、本発明帯電防止膜である第1層、第
2層の金属酸化物の薄膜は、画像表示装置の組立工程に
おいて、酸化、還元反応などが起こらず、安定な帯電防
止機能を実現できる。
The metal oxide thin films of the first and second layers, which are the antistatic films of the present invention, have a stable antistatic function without oxidizing and reducing reactions during the assembly process of the image display device. realizable.

【0023】[0023]

【発明の実施の形態】本発明帯電防止膜を適応した表示
装置について具体的に述べる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A display device to which the antistatic film of the present invention is applied will be specifically described.

【0024】図1は、本発明の画像形成装置の、スペー
サー10を中心とした部分を模式的に示す断面図であ
る。図1において、符号1は多数の微小な電子源、2は
基板であるリアプレート、3は側壁である。また4は蛍
光体5が形成されたガラス基板、6はメタルバックで、
これによりフェースプレート7を構成する。そしてリア
プレート2,側壁3,フェースプレート7により、表示
パネルの内部を真空に維持するための気密容器(外囲器
8)を形成している。
FIG. 1 is a cross-sectional view schematically showing a portion around a spacer 10 of the image forming apparatus of the present invention. In FIG. 1, reference numeral 1 denotes a number of minute electron sources, 2 denotes a rear plate which is a substrate, and 3 denotes a side wall. 4 is a glass substrate on which the phosphor 5 is formed, 6 is a metal back,
Thus, the face plate 7 is formed. The rear plate 2, the side walls 3, and the face plate 7 form an airtight container (enclosure 8) for maintaining the inside of the display panel at a vacuum.

【0025】スペーサー10は絶縁性基材10aの表面
に本発明帯電防止膜10cが形成されている。スペーサ
ー10は外囲器8内を真空にすることにより大気圧を受
けて、真空外囲器8が破損あるいは変形するのを避ける
ために設けられる。スペーサー10の材質、形状、配
置、配置本数は、外囲器8の形状ならびに熱膨張係数
等、外囲器の受ける大気圧、熱等を考慮して決定され
る。スペーサーの形状には、平板型、十字型、L字型等
がある。スペーサー10の利用は、画像形成装置が大型
化するにしたがって効果が顕著になる。
The spacer 10 has an antistatic film 10c of the present invention formed on the surface of an insulating substrate 10a. The spacer 10 is provided to prevent the vacuum envelope 8 from being damaged or deformed by receiving the atmospheric pressure by evacuating the interior of the envelope 8. The material, shape, arrangement, and number of the spacers 10 are determined in consideration of the shape of the envelope 8, the coefficient of thermal expansion, the atmospheric pressure, heat, and the like that the envelope receives. Examples of the shape of the spacer include a flat plate type, a cross shape, and an L-shape. The effect of using the spacer 10 becomes significant as the size of the image forming apparatus increases.

【0026】絶縁性基材10aは、フェースプレート7
およびリアプレート2にかかる大気圧を支持する必要か
ら、ガラス、セラミクス等機械的強度の高く、耐熱性の
高い材料が適する。フェースプレート7、リアプレート
2の材質としてガラスを用いた場合、表示装置作製工程
中の熱応力を抑えるために、スペーサー10の絶縁性基
材10aは、できるだけこれらの材質と同じものか、同
様の熱膨張係数の材料であることが望ましい。
The insulating base material 10a is provided with a face plate 7
Further, since it is necessary to support the atmospheric pressure applied to the rear plate 2, a material having high mechanical strength and high heat resistance, such as glass and ceramics, is suitable. When glass is used as the material of the face plate 7 and the rear plate 2, the insulating base material 10 a of the spacer 10 is made of the same or similar material as possible in order to suppress thermal stress during the display device manufacturing process. It is desirable that the material has a coefficient of thermal expansion.

【0027】絶縁性基材10aにソーダガラス等アルカ
リイオンを含むガラスを使用した場合、たとえばNaイ
オンにより帯電防止膜10cの導電性を変化させるおそ
れがある。窒化Si、酸化Al、酸化Zr等のNaブロ
ック層10bを絶縁性基材10aと帯電防止膜10cの
中間に形成することでNa等アルカリイオンの帯電防止
膜10cへの浸入を抑制することができる。
When glass containing alkali ions such as soda glass is used for the insulating base material 10a, for example, the conductivity of the antistatic film 10c may be changed by Na ions. By forming a Na block layer 10b of Si nitride, Al oxide, Zr oxide or the like between the insulating base material 10a and the antistatic film 10c, it is possible to suppress the penetration of alkali ions such as Na into the antistatic film 10c. .

【0028】スペーサー10は、メタルバック6および
X方向配線9と電気的に接続することにより、スペーサ
ー10の両端にはほぼ加速電圧Vaが印加される。本例
ではスペーサー10はX方向配線9上と接続されている
が、別途形成した電極に接続させてもよい。さらに、フ
ェースプレート7とリアプレート2の間に電子ビームの
成形あるいは基板絶縁部の帯電防止を目的とした中間電
極板(グリッド電極等)を設置した構成においては、ス
ペーサー10が中間電極板等を貫通してもよいし、中間
電極板等を介して別々に接続してもよい。
The spacer 10 is electrically connected to the metal back 6 and the X-directional wiring 9, so that substantially the acceleration voltage Va is applied to both ends of the spacer 10. In this example, the spacer 10 is connected to the X-directional wiring 9, but may be connected to an electrode formed separately. Further, in a configuration in which an intermediate electrode plate (grid electrode or the like) is formed between the face plate 7 and the rear plate 2 to form an electron beam or to prevent electrification of a substrate insulating portion, the spacer 10 serves as an intermediate electrode plate or the like. It may penetrate or may be separately connected via an intermediate electrode plate or the like.

【0029】Al、Au等の良導電性である電極11を
スペーサー10の両端に形成すると、帯電防止膜10c
とフェースプレート7上の電極11およびリアプレート
2上の電極11との電気的接続の向上に効果がある。
When electrodes 11 of good conductivity such as Al and Au are formed at both ends of the spacer 10, the antistatic film 10c is formed.
This is effective in improving the electrical connection between the electrode 11 on the face plate 7 and the electrode 11 on the rear plate 2.

【0030】次に、上に説明したスペーサーを用いた表
示装置について説明する。
Next, a display device using the above-described spacer will be described.

【0031】図2は、表示パネルの斜視図であり、内部
構造を示すためにパネルの一部を切り欠いて示してい
る。
FIG. 2 is a perspective view of the display panel, in which a part of the panel is cut away to show the internal structure.

【0032】図中、2はリアプレート、3は側壁、7は
フェースプレートであり、2,3,7により表示パネル
の内部を真空に維持するための気密容器(外囲器8)を
形成している。外囲器8を組み立てるにあたっては、各
部材の接合部に十分な強度と気密性を保持させるために
封着する必要があるが、たとえばフリットガラスを接合
部に塗布し、大気中あるいは窒素雰囲気中で、400〜
500℃で10分以上焼成することにより封着する。外
囲器8内部を真空に排気する方法については後述する。
In the drawing, reference numeral 2 denotes a rear plate, 3 denotes a side wall, and 7 denotes a face plate, and forms an airtight container (enclosure 8) for maintaining the inside of the display panel at a vacuum by 2, 3, and 7. ing. When assembling the envelope 8, it is necessary to seal the joints of the members in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints and the joints are exposed to air or a nitrogen atmosphere. So, 400 ~
Sealing is performed by baking at 500 ° C. for 10 minutes or more. A method of evacuating the inside of the envelope 8 to a vacuum will be described later.

【0033】リアプレート2には、基板13が固定され
ており、この基板上には冷陰極素子1がN×M個形成さ
れている。N、Mは2以上の正の整数であり、目的とす
る表示画素数に応じて適宜設定される。たとえば、高品
位テレビジョンの表示を目的とした表示装置において
は、N=3000、M=1000以上の数を設定するこ
とが望ましい。
A substrate 13 is fixed to the rear plate 2, and N × M cold cathode devices 1 are formed on the substrate. N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, it is desirable to set N = 3000 and M = 1000 or more.

【0034】前記N×M個の冷陰極素子は、M本のX方
向配線9と、N本のY方向配線12により単純マトリク
ス配線されている。前記1,9,12,13の各要素に
よって構成される部分をマルチ電子ビーム源と呼ぶ。な
お、マルチ電子ビーム源の製造方法や構造については、
後で詳しく述べる。
The N × M cold cathode devices are arranged in a simple matrix by M X-directional wirings 9 and N Y-directional wirings 12. The portion constituted by the elements 1, 9, 12, and 13 is called a multi-electron beam source. In addition, regarding the manufacturing method and structure of the multi-electron beam source,
I will elaborate later.

【0035】本例においては、外囲器8のリアプレート
2にマルチ電子ビーム源の基板13を固定する構成とし
たが、マルチ電子ビーム源の基板13が十分な強度を有
するものである場合には、外囲器8のリアプレート2と
してマルチ電子ビーム源の基板13自体を用いてもよ
い。
In this embodiment, the substrate 13 of the multi-electron beam source is fixed to the rear plate 2 of the envelope 8. However, when the substrate 13 of the multi-electron beam source has a sufficient strength. The substrate 13 of the multi-electron beam source may be used as the rear plate 2 of the envelope 8.

【0036】また、フェースプレート7の下面には、蛍
光膜5が形成されている。本例はカラー表示装置である
ため、蛍光膜5の部分にはCRTの分野で用いられる
赤、緑、青、の3原色の蛍光体5aが塗り分けられてい
る。各色の蛍光体は、たとえば図3(a)に示すよう
に、ストライプ状に塗り分けられ、蛍光体のストライプ
の間には黒色の導電体5bが設けてある。黒色の導電体
5bを設ける目的は、電子ビームの照射位置に多少のず
れがあっても表示色にずれが生じないようにすること、
外光の反射を防止して表示コントラストの低下を防ぐこ
と、電子ビームによる蛍光膜のチャージアップを防止す
ること、などである。黒色の導電体5bには、黒鉛を主
成分として用いることができるが、上記の目的に適する
ものであればこれ以外の材料を用いてもよい。
On the lower surface of the face plate 7, a fluorescent film 5 is formed. Since this example is a color display device, phosphors 5a of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the fluorescent film 5. As shown in FIG. 3A, the phosphors of each color are separately applied in stripes, and black conductors 5b are provided between the stripes of the phosphors. The purpose of providing the black conductor 5b is to prevent the display color from being shifted even if the electron beam irradiation position is slightly shifted;
This includes preventing reflection of external light to prevent a reduction in display contrast, and preventing charge-up of a fluorescent film by an electron beam. For the black conductor 5b, graphite can be used as a main component, but any other material may be used as long as it is suitable for the above purpose.

【0037】また、3原色の蛍光体5aの塗り分け方
は、図3(a)に示したストライプ状の配列に限られる
ものではなく、たとえば図3(b)に示すようなデルタ
状配列や、それ以外の配列であってもよい。
The method of applying the three primary color phosphors 5a is not limited to the stripe arrangement shown in FIG. 3A, but may be, for example, a delta arrangement as shown in FIG. , Or any other array.

【0038】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜5に用いればよ
く、また黒色導電材料は必ずしも用いなくともよい。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 5, and a black conductive material is not necessarily used.

【0039】また、蛍光膜5のリアプレート2側の面に
は、CRTの分野では公知のメタルバック6を設けてあ
る。メタルバック6を設けた目的は、蛍光膜5が発する
光の一部を鏡面反射して光利用率を向上させること、負
イオンの衝突から蛍光膜5を保護すること、電子ビーム
加速電圧を印加するための電極として作用させること、
蛍光膜5を励起した電子の導電路として作用させるこ
と、などである。メタルバック6は、蛍光膜5をフェー
スプレート基板4上に形成した後、蛍光膜5表面を平滑
化処理し、その上にAlを真空蒸着する方法により形成
した。なお、蛍光膜5に低電圧用の蛍光体材料を用いた
場合には、メタルバック6は用いない。
On the surface of the fluorescent film 5 on the rear plate 2 side, a metal back 6 known in the field of CRT is provided. The purpose of providing the metal back 6 is to improve a light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 5, to protect the fluorescent film 5 from the collision of negative ions, and to apply an electron beam accelerating voltage. Acting as an electrode for
And making the fluorescent film 5 act as a conductive path for the excited electrons. The metal back 6 was formed by forming the fluorescent film 5 on the face plate substrate 4, then smoothing the surface of the fluorescent film 5, and vacuum-depositing Al thereon. When a fluorescent material for low voltage is used for the fluorescent film 5, the metal back 6 is not used.

【0040】また本例では用いなかったが、加速電圧の
印加用や蛍光膜5の導電性向上を目的として、フェース
プレート7と蛍光膜5との間にたとえばITOを材料と
する透明電極を設けてもよい。
Although not used in this embodiment, a transparent electrode made of, for example, ITO is provided between the face plate 7 and the fluorescent film 5 for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film 5. You may.

【0041】Dx1〜DxmおよびDy1〜Dynおよ
びHvは、当該表示パネルと不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Dx1〜Dxmはマルチ電子ビーム源のX方向配
線9と、Dy1〜Dynはマルチ電子ビーム源のY方向
配線12と、Hvはフェースプレート7のメタルバック
6と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are electrically connected to the X-directional wiring 9 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the Y-directional wiring 12 of the multi-electron beam source, and Hv is electrically connected to the metal back 6 of the face plate 7.

【0042】気密容器(外囲器8)内部を真空に排気す
るには、外囲器8を組み立てた後、不図示の排気管と真
空ポンプとを接続し、外囲器8内を10-7[torr]
程度の真空度まで排気する。その後、排気管を封止する
が、外囲器8内の真空度を維持するために、封止の直前
あるいは封止後に外囲器8内の所定の位置にゲッター膜
(不図示)を形成する。ゲッター膜とは、たとえばBa
を主成分とするゲッター材料をヒーターもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により外囲器8内は1×10-5ないしは
1×10-7[torr]の真空度に維持される。
In order to evacuate the inside of the airtight container (envelope 8), after assembling the envelope 8, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the envelope 8 is 10 −. 7 [torr]
Evacuate to a degree of vacuum. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the envelope 8 immediately before or after the sealing in order to maintain the degree of vacuum in the envelope 8. I do. The getter film is, for example, Ba
Is a film formed by heating and evaporating a getter material mainly composed of .gamma. By a heater or high-frequency heating, and the inside of the envelope 8 is 1 × 10 −5 or 1 × 10 −7 [torr] due to the adsorbing action of the getter film. ] Is maintained.

【0043】次に、上記の表示パネルに用いられるマル
チ電子ビーム源の製造方法について説明する。本発明の
画像表示装置に用いるマルチ電子ビーム源は、冷陰極素
子を単純マトリクス配線した電子源であれば、冷陰極素
子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型放出素子やFE型、あるいはM
IM型などの冷陰極素子を用いることができる。
Next, a method for manufacturing a multi-electron beam source used for the above display panel will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a surface conduction type emission element, an FE type, or M
A cold cathode device such as an IM type can be used.

【0044】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でもでも、表面伝導型放出素子が特に好まし
い。すなわち、FE型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、MIM型では、絶縁層と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも大面積化や
製造コストの低減を達成するには不利な要因となる。
However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost.

【0045】その点、表面伝導型放出素子は、比較的製
造方法が単純なため、大面積化や製造コストの低減が容
易である。また、発明者らは、表面伝導型放出素子の中
でも、電子放出部もしくはその周辺部を微粒子膜から形
成したものがとりわけ電子放出特性に優れ、しかも製造
が容易に行えることを見出している。したがって、高輝
度で大画面の画像表示装置のマルチ電子ビーム源に用い
るには、最も好適であると言える。
On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device.

【0046】そこで、上記の表示パネルにおいては、電
子放出部もしくはその周辺部を微粒子膜から形成した表
面伝導型放出素子を用いた。そこで、まず好適な表面伝
導型放出素子について基本的な構成と製法および特性を
説明し、その後で多数の素子を単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。
Therefore, in the above display panel, a surface conduction electron-emitting device having an electron-emitting portion or its peripheral portion formed of a fine particle film was used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.

【0047】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) Representative configurations of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed of a fine particle film include a flat type and a vertical type. Kinds are given.

【0048】(平面型の表面伝導型放出素子)最初に、
平面型の表面伝導型放出素子の素子構成と製法について
説明する。
(Flat-type surface conduction electron-emitting device)
An element configuration and a manufacturing method of the planar type surface conduction electron-emitting device will be described.

【0049】図4は、平面型の表面伝導型放出素子の構
成を説明するための図で、(a)は平面図、(b)は断
面図である。図中、13は基板、14と15は素子電
極、16は導電性薄膜、17は通電フォーミング処理に
より形成した電子放出部、18は通電活性化処理により
形成した薄膜である。
FIGS. 4A and 4B are views for explaining the structure of a planar surface conduction electron-emitting device, wherein FIG. 4A is a plan view and FIG. 4B is a cross-sectional view. In the figure, 13 is a substrate, 14 and 15 are device electrodes, 16 is a conductive thin film, 17 is an electron-emitting portion formed by an energization forming process, and 18 is a thin film formed by an energization activation process.

【0050】基板13としては、たとえば、石英ガラス
や青板ガラスをはじめとする各種ガラス基板や、アルミ
ナをはじめとする各種セラミクス基板、あるいは上述の
各種基板上にたとえばSiO2 を材料とする絶縁層を積
層した基板などを用いることができる。
As the substrate 13, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A stacked substrate or the like can be used.

【0051】また、基板13上に基板面と平行に対向し
て設けられた素子電極14と15は、導電性を有する材
料によって形成されている。たとえば、Ni、Cr、A
u、Mo、W、Pt、Ti、Cu、Pd、Ag等をはじ
めとする金属、あるいはこれらの金属の合金、あるいは
In2 3 −SnO2 をはじめとする金属酸化物、ポリ
シリコンなどの半導体、などの中でもから適宜材料を選
択して用いればよい。電極を形成するには、たとえば真
空蒸着などの成膜技術とフォトリソグラフィー、エッチ
ングなどのパターニング技術を組み合わせて用いれば容
易に形成できるが、それ以外の方法(たとえば印刷技
術)を用いて形成してもさしつかえない。
The device electrodes 14 and 15 provided on the substrate 13 in parallel with the substrate surface are formed of a conductive material. For example, Ni, Cr, A
Metals such as u, Mo, W, Pt, Ti, Cu, Pd, Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 -SnO 2 , and semiconductors such as polysilicon Any of the materials may be appropriately selected and used. An electrode can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0052】素子電極14および15の形状は、当該電
子放出素子の応用目的に合わせて適宜設計される。一般
的には、電極間隔Lは通常は数十nmから数十μmの範
囲から適当な数値を選んで設計されるが、中でも表示装
置に応用するために好ましいのは数μmより数十μmの
範囲である。また、素子電極の厚さdについては、通常
は数十nmから数μmの範囲から適当な数値が選ばれ
る。
The shapes of the device electrodes 14 and 15 are appropriately designed according to the application purpose of the electron-emitting device. Generally, the electrode interval L is usually designed by selecting an appropriate numerical value from the range of several tens of nm to several tens of μm. Range. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from the range of several tens nm to several μm.

【0053】また、導電性薄膜16の部分には、微粒子
膜を用いる。ここで述べた微粒子膜とは、構成要素とし
て多数の微粒子を含んだ膜(島状の集合体も含む)のこ
とをさす。微粒子膜を微視的に調べれば、通常は、個々
の微粒子が離間して配置された構造か、あるいは微粒子
が互いに隣接した構造か、あるいは微粒子が互いに重な
り合った構造が観測される。
Further, a fine particle film is used for the portion of the conductive thin film 16. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0054】微粒子膜を用いた微粒子の粒径は、数百p
mから数百nmの範囲に含まれるものであるが、中でも
好ましいのは1nmから20nmの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。すなわち、素子電極14ある
いは15と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。具体的には、数百pmから
数百nmの範囲の中で設定するが、中でも好ましいのは
1nmから50nmの間である。
The particle size of the fine particles using the fine particle film is several hundred p
Although it is included in the range of m to several hundreds of nm, particularly preferred is the one in the range of 1 to 20 nm.
Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, conditions necessary for good electrical connection to the device electrode 14 or 15, conditions necessary for good energization forming described below,
Conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, and the like. Specifically, it is set in the range of several hundreds of pm to several hundreds of nm, and particularly preferably, it is in the range of 1 to 50 nm.

【0055】また微粒子膜を形成するのに用いられうる
材料としては、たとえば、Pd、Pt、Ru、Ag、A
u、Ti、In、Cu、Cr、Fe、Zn、Sn、T
a、W、Pbなどをはじめとする金属や、PdO、Sn
2 、In2 3 、PbO、Sb2 3 などをはじめと
する酸化物や、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 などをはじめとする硼化物や、T
iC、ZrC、HfC、TaC、SiC、WCなどをは
じめとする炭化物や、TiN、ZrH、HfNなどをは
じめとする窒化物や、Si、Geなどをはじめとする半
導体や、カーボンなどがあげられ、これらの中でもから
適宜選択される。
Also, it can be used to form a fine particle film.
As the material, for example, Pd, Pt, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
OTwo, InTwoOThree, PbO, SbTwoOThreeAnd others
Oxide or HfBTwo, ZrBTwo, LaB6, CeB
6, YBFour, GdBFourBorides such as T
iC, ZrC, HfC, TaC, SiC, WC, etc.
Carbide, TiN, ZrH, HfN, etc.
Nitride and semi-finished materials such as Si and Ge
Conductors, carbon, etc.
It is appropriately selected.

【0056】以上述べたように、導電性薄膜16を微粒
子膜で形成したが、そのシート抵抗値については、10
3 から107 [Ω/sq]の範囲に含まれるよう設定し
た。
As described above, the conductive thin film 16 is formed of a fine particle film.
It was set to be within the range of 3 to 10 7 [Ω / sq].

【0057】なお、導電性薄膜16と素子電極14およ
び15とは、電気的に良好に接続されるのが望ましいた
め、互いの一部が重なり合うような構造をとっている。
その重なり方は、図4の例においては、下から、基板1
3、素子電極14,15、導電性薄膜16の順序で積層
したが、場合によっては下から基板13、導電性薄膜1
6、素子電極14,15の順序で積層してもさしつかえ
ない。
Since it is desirable that the conductive thin film 16 and the device electrodes 14 and 15 are electrically connected well, a structure is adopted in which a part of each of them overlaps.
In the example shown in FIG.
3, the device electrodes 14, 15 and the conductive thin film 16 were laminated in this order.
6, the device electrodes 14 and 15 may be stacked in this order.

【0058】また、電子放出部17は、導電性薄膜16
の一部に形成された亀裂状の部分であり、電気的には周
囲の導電性薄膜16よりも高抵抗な性質を有している。
亀裂は、導電性薄膜16に対して、後述する通電フォー
ミングの処理を行うことにより形成する。亀裂内には、
数百pmから数十nmの粒径の微粒子を配置する場合が
ある。なお、実際の電子放出部の位置や形状を精密かつ
正確に図示するのは困難なため、図4においては模式的
に示した。
The electron emitting portion 17 is formed of a conductive thin film 16.
Is a crack-like portion formed in a part of the conductive thin film 16 and has a higher electrical property than the surrounding conductive thin film 16.
The cracks are formed by performing a later-described energization forming process on the conductive thin film 16. In the crack,
Fine particles having a particle size of several hundred pm to several tens nm may be arranged. Note that it is difficult to accurately and accurately illustrate the actual position and shape of the electron-emitting portion, and therefore, it is schematically illustrated in FIG.

【0059】また、薄膜18は、炭素もしくは炭素化合
物よりなる薄膜で、電子放出部17およびその近傍を被
覆している。薄膜18は、通電フォーミング処理後に
は、後述する通電活性化の処理を行うことにより形成す
る。
The thin film 18 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 17 and its vicinity. After the energization forming process, the thin film 18 is formed by performing an energization activation process described later.

【0060】薄膜18は、単結晶グラファイト、多結晶
グラファイト、非晶質カーボンのいずれかか、もしくは
その混合物であり、膜厚は50nm以下とするが、30
nm以下とするのがさらに好ましい。
The thin film 18 is made of any one of single-crystal graphite, polycrystalline graphite and amorphous carbon, or a mixture thereof.
It is more preferable that the thickness be not more than nm.

【0061】なお、実際の薄膜18の位置や形状を精密
に図示するのは困難なため、図4においては模式的に示
した。また、図4(a)においては、薄膜18の一部を
除去した素子を図示した。
Since it is difficult to accurately show the actual position and shape of the thin film 18, it is schematically shown in FIG. FIG. 4A shows an element from which a part of the thin film 18 has been removed.

【0062】以上好ましい素子の基本構成を述べたが、
ここでは以下のような素子を用いた例を示す。
The basic structure of the preferred element has been described above.
Here, an example using the following elements is shown.

【0063】基板13には青板ガラスを用い、素子電極
14と15にはNi薄膜を用いた。素子電極の厚さdは
100nm、電極間隔Lは2μmとした。
Blue glass was used for the substrate 13, and Ni thin films were used for the device electrodes 14 and 15. The thickness d of the device electrode was 100 nm, and the electrode interval L was 2 μm.

【0064】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約10nm、幅Wは10
nmとした。
As a main material of the fine particle film, Pd or P
Using dO, the thickness of the fine particle film is about 10 nm, and the width W is 10
nm.

【0065】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図5(a)〜(d)は、
表面伝導型放出素子の製造工程を説明するための断面図
で、各部材の表記は図4と同一である。
Next, a description will be given of a preferred method of manufacturing a planar type surface conduction electron-emitting device. FIGS. 5 (a) to 5 (d)
FIG. 4 is a cross-sectional view for explaining a manufacturing process of the surface conduction electron-emitting device, in which notation of each member is the same as FIG.

【0066】1)まず、図5(a)に示すように、基板
13上に素子電極14および15を形成する。
1) First, device electrodes 14 and 15 are formed on a substrate 13 as shown in FIG.

【0067】形成するにあたっては、あらかじめ基板1
3を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子
電極の材料を堆積させる。(堆積する方法としては、た
とえば、蒸着法やスパッタ法などの真空成膜技術を用い
ればよい。)その後、堆積した電極材料を、フォトリソ
グラフィー・エッチング技術を用いてパターニングし、
(a)に示した一対の素子電極(14と15)を形成す
る。
In forming, the substrate 1
After sufficiently cleaning 3 with a detergent, pure water and an organic solvent, the material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Then, the deposited electrode material is patterned by using a photolithography / etching technique.
A pair of device electrodes (14 and 15) shown in FIG.

【0068】2)次に、図5(b)に示すように、導電
性薄膜16を形成する。
2) Next, as shown in FIG. 5B, a conductive thin film 16 is formed.

【0069】形成するにあたっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜16に用いる微粒子の材
料を主要元素とする有機金属化合物の溶液である。(具
体的には、本実施例では主要元素としてPdを用いた。
また、実施例では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。)また、微粒子膜16で作られる導電
性薄膜の成膜方法としては、本実施例で用いた有機金属
溶液の塗布による方法以外の、たとえば真空蒸着法やス
パッタ法、あるいは化学的気相堆積法などを用いる場合
もある。
In the formation, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . here,
The organic metal solution is a solution of an organic metal compound whose main element is a material of fine particles used for the conductive thin film 16. (Specifically, in this example, Pd was used as a main element.
In the embodiment, the dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used. As a method for forming the conductive thin film formed of the fine particle film 16, other than the method of applying the organometallic solution used in this embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method In some cases, such as is used.

【0070】3)次に、図5(c)に示すように、フォ
ーミング用電源19から素子電極14と15の間に適宜
の電圧を印加し、通電フォーミング処理を行って、電子
放出部17を形成する。
3) Next, as shown in FIG. 5C, an appropriate voltage is applied between the element electrodes 14 and 15 from the forming power supply 19 to perform the energizing forming process, and the electron emitting portion 17 is turned on. Form.

【0071】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜16に通電を行って、その一部を適宜
に破壊、変形、もしくは変質せしめ、電子放出を行うの
に好適な構造に変化させる処理のことである。微粒子膜
で作られた導電性薄膜16のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部17)に
おいては、薄膜18に適当な亀裂が形成されている。な
お、電子放出部17が形成される前と比較すると、形成
された後は素子電極14と15の間で計測される電気抵
抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 16 made of a fine particle film, and to appropriately break, deform, or alter a part of the conductive thin film 16 to change into a structure suitable for emitting electrons. This is the process that causes An appropriate crack is formed in the thin film 18 in a portion of the conductive thin film 16 made of a fine particle film whose structure has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 17). Note that the electrical resistance measured between the device electrodes 14 and 15 after the formation is significantly increased as compared with before the electron emission portion 17 is formed.

【0072】通電方法をより詳しく説明するために、図
6に、フォーミング用電源19から印加する適宜の電圧
波形の一例を示す。微粒子膜で作られた導電性薄膜16
をフォーミングする場合には、パルス状の電圧が好まし
く、本例の場合には図6に示したようにパルス幅T1の
三角波パルスをパルス間隔T2で連続的に印加した。そ
の際には、三角波パルスの波高値Vpfを、順次昇圧し
た。また、電子放出部17の形成状況をモニターするた
めのモニターパルスPmを適宜の間隔で三角波パルスの
間に挿入し、その際に流れる電流を電流計20で計測し
た。
FIG. 6 shows an example of an appropriate voltage waveform applied from the forming power supply 19 in order to explain the energization method in more detail. Conductive thin film 16 made of fine particle film
Is preferable, a pulsed voltage is preferable. In the case of this example, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 17 were inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured by the ammeter 20.

【0073】本例においては、たとえば10-5torr
程度の真空雰囲気下において、たとえばパルス幅T1を
1ミリ秒、パルス間隔T2を10ミリ秒とし、波高値V
pfを1パルスごとに0.1Vずつ昇圧した。そして、
三角波を5パルス印加するたびに1回の割りで、モニタ
ーパルスPmを挿入し。フォーミング処理に悪影響を及
ぼすことがないように、モニターパルスの電圧Vpmは
0.1Vに設定した。そして、素子電極14と15の間
の電気抵抗が1×106 オームになった段階、すなわち
モニターパルス印加時に電流計20で計測される電流が
1×10-7A以下になった段階で、フォーミング処理に
かかわる通電を終了した。
In this example, for example, 10 -5 torr
Under a vacuum atmosphere of a degree, for example, the pulse width T1 is 1 millisecond, the pulse interval T2 is 10 milliseconds, and the peak value V
pf was raised by 0.1 V for each pulse. And
The monitor pulse Pm is inserted once every five pulses of the triangular wave are applied. The monitor pulse voltage Vpm was set to 0.1 V so as not to adversely affect the forming process. Then, when the electric resistance between the device electrodes 14 and 15 becomes 1 × 10 6 ohms, that is, when the current measured by the ammeter 20 when the monitor pulse is applied becomes 1 × 10 −7 A or less, The energization related to the forming process has been completed.

【0074】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、たとえば微粒
子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of this embodiment, and for example, the design of the surface conduction electron-emitting device is changed such as the material and thickness of the fine particle film or the element electrode interval L. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0075】4)次に、図5(d)に示すように、活性
化用電源21から素子電極14と15の間に適宜の電圧
を印加し、通電活性化処理を行って、電子放出特性の改
善を行う。
4) Next, as shown in FIG. 5D, an appropriate voltage is applied between the element electrodes 14 and 15 from the activating power supply 21 to carry out an energizing activation process, thereby obtaining an electron emission characteristic. Make improvements.

【0076】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部17に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。(図においては、炭素も
しくは炭素化合物よりなる堆積物を薄膜18として模式
的に示した。)なお、通電活性化処理を行うことによ
り、行う前と比較して、同じ印加電圧における放出電流
を典型的には100倍以上に増加させることができる。
The energization activation process is a process of energizing the electron emitting portion 17 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a thin film 18.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0077】具体的には、10-4ないし10-5torr
の範囲内の真空雰囲気中で、電圧パルスを定期的に印加
することにより、真空雰囲気中に存在する有機化合物を
起源とする炭素もしくは炭素化合物を堆積させる。薄膜
18は、単結晶グラファイト、多結晶グラファイト、非
晶質カーボン、のいずれかか、もしくはその混合物であ
り、膜厚は50nm以下、より好ましくは30nm以下
である。
Specifically, 10 -4 to 10 -5 torr
By applying a voltage pulse periodically in a vacuum atmosphere within the range, carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The thin film 18 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 50 nm or less, more preferably 30 nm or less.

【0078】通電方法をより詳しく説明するために、図
7(a)に、活性化用電源21から印加する適宜の電圧
波形の一例を示す。本実施例においては、一定電圧の矩
形波を定期的に印加して通電活性化処理を行ったが、具
体的には、矩形波の電圧Vacは14V、パルス幅T3
は1ミリ秒、パルス間隔T4は10ミリ秒とした。な
お、上述の通電条件は、本実施例の表面伝導型放出素子
に関する好ましい条件であり、表面伝導型放出素子の設
計を変更した場合には、それに応じて条件を適宜変更す
るのが望ましい。
FIG. 7A shows an example of an appropriate voltage waveform applied from the activation power supply 21 in order to explain the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically. Specifically, the voltage Vac of the rectangular wave is 14 V, and the pulse width is T3.
Is 1 ms, and the pulse interval T4 is 10 ms. The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of this embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0079】図5(d)に示す22は該表面伝導型放出
素子から放出される放出電流Ieを捕捉するためのアノ
ード電極で、直流高電圧電源23および電流計24が接
続されている。(なお、基板13を、表示パネルの中に
組み込んでから活性化処理を行う場合には、表示パネル
の蛍光面をアノード電極22として用いる。) 活性化用電源21から電圧を印加する間、電流計24で
放出電流Ieを計測して通電活性化処理の進行状況をモ
ニターし、活性化用電源21の動作を制御する。電流計
24で計測された放出電流Ieの一例を図7(b)に示
すが、活性化電源21からパルス電圧を印加しはじめる
と、時間の経過とともに放出電流Ieは増加するが、や
がて飽和してほとんど増加しなくなる。このように、放
出電流Ieがほぼ飽和した時点で活性化用電源21から
の電圧印加を停止し、通電活性化処理を終了する。
Reference numeral 22 shown in FIG. 5D denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power supply 23 and an ammeter 24 are connected. (When the activation process is performed after the substrate 13 is incorporated into the display panel, the phosphor screen of the display panel is used as the anode electrode 22.) While the voltage is applied from the activation power source 21, the current is The emission current Ie is measured by the total 24 to monitor the progress of the energization activation process, and the operation of the activation power supply 21 is controlled. An example of the emission current Ie measured by the ammeter 24 is shown in FIG. 7B. When the pulse voltage is started to be applied from the activation power supply 21, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 21 is stopped, and the energization activation process ends.

【0080】なお、上述の通電条件は、本実施例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。
The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment. If the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0081】以上のようにして、図5(e)に示す平面
型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 5E was manufactured.

【0082】(垂直型の表面伝導型放出素子)図8は、
電子放出部もしくはその周辺を微粒子膜から形成した表
面伝導型放出素子のもうひとつの代表的な構成、すなわ
ち垂直型の表面伝導型放出素子を示している。この図8
は、垂直型の基本構成を説明するための模式的な断面図
であり、図中の符号25は基板、26と27は素子電
極、28は段差形成部材、29は微粒子膜を用いた導電
性薄膜、30は通電フォーミング処理により形成した電
子放出部、31は通電活性化処理により形成した薄膜で
ある。
(Vertical Type Surface Conduction Emission Element) FIG.
Another typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface conduction electron-emitting device is shown. This FIG.
Is a schematic cross-sectional view for explaining a basic structure of a vertical type. In the figure, reference numeral 25 denotes a substrate, 26 and 27 denote device electrodes, 28 denotes a step forming member, and 29 denotes a conductive film using a fine particle film. A thin film 30 is an electron-emitting portion formed by an energization forming process, and 31 is a thin film formed by an energization activation process.

【0083】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(26)が段差形成部材28
上に設けられており、導電性薄膜29が段差形成部材2
8の側面を被覆している点にある。したがって、図4の
平面型における素子電極間隔Lは、垂直型においては段
差形成部材28の段差高Lsとして設定される。なお、
基板25、素子電極26および27、微粒子膜を用いた
導電性薄膜29、については、前記平面型の説明中に列
挙した材料を同様に用いることが可能である。また、段
差形成部材28は、たとえばSiO2 のような電気的に
絶縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one (26) of the device electrodes is formed with a step forming member 28.
The conductive thin film 29 is provided on the step forming member 2.
8 is covered. Therefore, the element electrode interval L in the planar type shown in FIG. 4 is set as the step height Ls of the step forming member 28 in the vertical type. In addition,
For the substrate 25, the device electrodes 26 and 27, and the conductive thin film 29 using the fine particle film, the materials listed in the description of the flat type can be used in the same manner. The step forming member 28 is made of an electrically insulating material such as SiO 2 .

【0084】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emission Device Used in Display Device) The device configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.

【0085】図9に、表示装置に用いた素子の(放出電
流Ie)対(素子印加電圧Vf)特性、および(素子電
流If)対(素子印加電圧Vf)特性の典型的な例を示
す。なお、放出電流Ieは素子電流Ifに比べて著しく
小さく、同一尺度で図示するのが困難であるうえ、これ
らの特性は素子の大きさや形状等の設計パラメータを変
更することにより変化するものであるため、2本のグラ
フは各々任意単位で図示した。
FIG. 9 shows typical examples of (emission current Ie) versus (element applied voltage Vf) characteristics and (element current If) versus (element applied voltage Vf) characteristics of the elements used in the display device. Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show them on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the element. Therefore, each of the two graphs is shown in arbitrary units.

【0086】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used for the display device has the following three characteristics regarding the emission current Ie.

【0087】第一に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。
First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected.

【0088】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0089】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【0090】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the device is faster than the voltage Vf applied to the device, the amount of charge of the electrons emitted from the device depends on the length of time for applying the voltage Vf. Can control.

【0091】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Vth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。
Because of the characteristics described above, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vth according to a desired light emission luminance.
The above voltage is appropriately applied, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0092】また、第二の特性または第三の特性を利用
することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
In addition, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.

【0093】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
(Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, the structure of a multi-electron beam source in which the above-described surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix will be described.

【0094】図10は、図4の表示パネルに用いたマル
チ電子ビーム源の平面図である。基板上には、図4で示
したものと同様な表面伝導型放出素子が配列され、これ
らの素子はX方向配線電極12とY方向配線電極9によ
り単純マトリクス状に配線されている。X方向配線電極
12とY方向配線電極9の交差する部分には、電極間に
絶縁層(不図示)が形成されており、電気的な絶縁が保
たれている。
FIG. 10 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction type emission elements similar to those shown in FIG. 4 are arranged, and these elements are wired in a simple matrix by X-direction wiring electrodes 12 and Y-direction wiring electrodes 9. An insulating layer (not shown) is formed between the X-direction wiring electrodes 12 and the Y-direction wiring electrodes 9 at the intersections thereof to maintain electrical insulation.

【0095】図10のA−A′に沿った断面を図11に
示す。
FIG. 11 shows a cross section along the line AA 'in FIG.

【0096】なお、このような構造のマルチ電子源は、
あらかじめ基板上にX方向配線電極12、Y方向配線電
極9、電極間絶縁層(不図示)、および表面伝導型放出
素子の素子電極と導電性薄膜を形成した後、X方向配線
電極12およびY方向配線電極9を介して各素子に給電
通電フォーミング処理と通電活性化処理を行うことによ
り製造した。
The multi-electron source having such a structure is as follows.
After the X-direction wiring electrode 12, the Y-direction wiring electrode 9, the inter-electrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film are previously formed on the substrate, the X-direction wiring electrode 12 and the Y It was manufactured by performing power supply energization forming processing and energization activation processing on each element via the directional wiring electrode 9.

【0097】[0097]

【実施例】(参考例1) 本参考例では、まず、未フォーミングの複数の表面伝導
型電子源1をリアプレート2に形成した。リアプレート
2として清浄化した青板ガラスを用い、これに図11に
示した表面伝導型電子放出素子を240個×960個マ
トリクス状に形成した。素子電極14,15はPtスパ
ッタ膜であり、X方向配線9、Y方向配線12はスクリ
ーン印刷法により形成したAg配線である。導電性薄膜
16はPdアミン錯体溶液を焼成したPdO微粒子膜で
ある。
EXAMPLES In Reference Example 1 This reference example, first, to form a plurality of surface conduction electron source 1 not yet forming the rear plate 2. A cleaned blue plate glass was used as the rear plate 2, and 240 × 960 surface-conduction electron-emitting devices shown in FIG. The device electrodes 14 and 15 are Pt sputtered films, and the X-direction wires 9 and the Y-direction wires 12 are Ag wires formed by a screen printing method. The conductive thin film 16 is a PdO fine particle film obtained by firing a Pd amine complex solution.

【0098】画像形成部材であるところの蛍光膜5は図
5(b)に示すように、各色蛍光体5aがY方向にのび
るストライプ形状を採用し、黒色導電材5bとしては各
色蛍光体5a間だけでなく、Y方向の画素間を分離しか
つスペーサー10を設置するための部分を加えた形状を
用いた。先に黒色導電材5bを形成し、その間隙部に各
色蛍光体5aを塗布して蛍光膜5を作成した。ブラック
ストライプの材料として通常よく用いられている黒鉛を
主成分とする材料を用いた。ガラス基板4に蛍光体5a
を塗布する方法はスラリー法を用いた。
As shown in FIG. 5B, the fluorescent film 5 serving as an image forming member adopts a stripe shape in which each color phosphor 5a extends in the Y direction, and the black conductive material 5b is formed between the color phosphors 5a. In addition, a shape in which a portion for separating the pixels in the Y direction and providing a spacer 10 was added was used. First, a black conductive material 5b was formed, and a phosphor 5a of each color was applied to a gap portion between the black conductive material 5b to form a fluorescent film 5. As a material for the black stripe, a material mainly containing graphite, which is generally used, was used. Phosphor 5a on glass substrate 4
Was applied by a slurry method.

【0099】また、蛍光膜5の内面側に設けられるメタ
ルバック6は、蛍光膜5の作成後、蛍光膜5の内面側表
面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後、Alを真空蒸着することで作成した。フェ
ースプレート7には、さらに蛍光膜5の導電性を高める
ため、蛍光膜5の外面側に透明電極が設けられる場合も
あるが、本参考例ではメタルバック6のみで十分な導電
性が得られたので省略した。
After the fluorescent film 5 is formed, the metal back 6 provided on the inner surface side of the fluorescent film 5 is subjected to a smoothing process (usually called filming) of the inner surface of the fluorescent film 5 and then to an Al film. Was prepared by vacuum evaporation. The face plate 7, to further enhance the conductivity of the fluorescent film 5, there is a case where the transparent electrode on the outer surface side of the fluorescent film 5 is provided, sufficient conductivity in only the metal back 6 is obtained in this reference example Omitted.

【0100】スペーサー10は清浄化したソーダライム
ガラスからなる絶縁性基材10a(高さ2.8mm、板
厚200μm、長さ40mm)上に帯電防止膜5cとし
て第1層の酸化コバルト、および第2層の酸化イットリ
ウムの膜をディッピング法により成膜した。
The spacer 10 is made of a first layer of cobalt oxide as an antistatic film 5c on an insulative substrate 10a (2.8 mm high, 200 μm thick, 40 mm long) made of cleaned soda lime glass. Two layers of yttrium oxide were formed by dipping.

【0101】本参考例で用いた酸化鉄および酸化イット
リウムの膜は(株)高純度化学研究所のコート剤SYM
−FE05およびSYM−Y01をそれぞれ用いて成膜
した。まずSYM−FE05をディッピング(引き上げ
速度:2mm/sec)によりスペーサー上に塗付し、
120℃で乾燥、450℃で焼成することにより第1層
を成膜した後、ディッピング時にSYM−Y01を4倍
に希釈し、絶縁性基材10aを0.4mm/secの速
度で引き上げた以外は同様の手法を用いて第2層を成膜
した。
The film of iron oxide and yttrium oxide used in the present reference example is a coating agent SYM of Kojundo Chemical Laboratory Co., Ltd.
Films were formed using FE05 and SYM-Y01, respectively. First, SYM-FE05 is applied on the spacer by dipping (pulling speed: 2 mm / sec),
After drying the first layer by drying at 120 ° C. and firing at 450 ° C., SYM-Y01 was diluted 4 times during dipping, and the insulating substrate 10a was pulled up at a speed of 0.4 mm / sec. Formed a second layer using the same method.

【0102】また、スペーサー10は、X方向配線9あ
るいはメタルバックとの接続を確実にするためにその接
続部にAlによる電極11を設けた。この電極11はX
方向配線9からフェースプレート7に向かって50μ
m、メタルバック6からリアプレート2に向かって30
0μmの範囲で外囲器8内に露出するスペーサー10の
4面を完全に被覆した。この帯電防止膜10cとして第
1層の酸化コバルト、第2層の酸化イットリウムの膜を
成膜したスペーサー10を、等間隔でX方向配線9上に
固定した。
The spacer 10 is provided with an electrode 11 made of Al at a connection portion thereof in order to ensure connection with the X-direction wiring 9 or the metal back. This electrode 11 is X
50μ from direction wiring 9 to face plate 7
m, 30 from metal back 6 to rear plate 2
Four surfaces of the spacer 10 exposed in the envelope 8 in a range of 0 μm were completely covered. Spacers 10 on which a first layer of cobalt oxide and a second layer of yttrium oxide were formed as the antistatic film 10c were fixed on the X-directional wiring 9 at equal intervals.

【0103】その後、電子源1の2.8mm上方にフェ
ースプレート7を側壁3を介し配置し、リアプレート
2、フェースプレート7、側壁3およびスペーサー10
の接合部を固定した。
Thereafter, the face plate 7 is arranged 2.8 mm above the electron source 1 via the side wall 3, and the rear plate 2, the face plate 7, the side wall 3 and the spacer 10
Was fixed.

【0104】電子源1とリアプレート2の接合部、リア
プレート2と側壁3の接合部およびフェースプレート7
と側壁3の接合部はフリットガラスを塗布し、430℃
で10分以上焼成することで封着した。
The joint between the electron source 1 and the rear plate 2, the joint between the rear plate 2 and the side wall 3, and the face plate 7
A frit glass is applied to the joint between the side wall 3 and 430 ° C.
For 10 minutes or more for sealing.

【0105】スペーサー10はフェースプレート7側で
は黒色導電材5b(線幅300μm)上に、Auを被覆
シリカ球を含有した導電性フリットガラスを用いること
により、帯電防止膜10cとフェースプレート7との導
通を確保した。
The spacer 10 is made of a conductive frit glass containing silica spheres coated with Au on the black conductive material 5b (line width 300 μm) on the face plate 7 side. The continuity was secured.

【0106】以上のようにして完成した外囲器8内の雰
囲気を排気管を通じ真空ポンプにて排気し、十分な真空
度に達した後、容器外端子Dx1〜DxmとDy1〜D
ynを通じ電子放出素子1の素子電極14,15間に電
圧を印加し、電子放出部形成用薄膜16を通電処理(フ
ォーミング処理)することにより電子放出部18を形成
した。フォーミング処理は、図6に示した波形の電圧を
印加することにより行った。
The atmosphere in the envelope 8 completed as described above is exhausted by a vacuum pump through an exhaust pipe, and after reaching a sufficient degree of vacuum, the outer terminals Dx1 to Dxm and Dy1 to Dx1
A voltage was applied between the device electrodes 14 and 15 of the electron-emitting device 1 through yn, and the electron-emitting portion 18 was formed by conducting (forming) the electron-emitting portion forming thin film 16. The forming process was performed by applying a voltage having a waveform shown in FIG.

【0107】次に排気管を通してアセトンを10-3to
rrとなるように真空容器に導入し、容器外端子Dx1
〜DxmとDy1〜Dynに電圧パルスを定期的に印加
することにより、炭素、あるいは炭素化合物を堆積する
通電活性化処理を行った。通電活性化は図7に示すよう
な波形を印加することにより行った。
Next, 10 -3 ton of acetone was passed through the exhaust pipe.
rr is introduced into the vacuum container, and the external terminal Dx1
DDxm and Dy1 to Dyn were periodically applied with a voltage pulse to perform an activation process for depositing carbon or a carbon compound. The energization was activated by applying a waveform as shown in FIG.

【0108】次に、容器全体を200℃に加熱しつつ1
0時間真空排気した後、10-6torr程度の真空度
で、排気管をガスバーナーで熱することで溶着し外囲器
8の封止を行った。
Next, while heating the entire container to 200 ° C.,
After evacuating for 0 hour, the envelope was sealed by heating the exhaust pipe with a gas burner at a degree of vacuum of about 10 -6 torr.

【0109】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。
Finally, gettering was performed to maintain the degree of vacuum after sealing.

【0110】以上のように完成した画像形成装置におい
て、各電子放出素子1には、容器外端子Dx1〜Dx
m、Dy1〜Dynを通じ走査信号および変調信号を不
図示の信号発生手段よりそれぞれ印加することにより電
子を放出させ、メタルバック6には、高圧端子Hvを通
じて高圧を印加することにより放出電子ビームを加速
し、蛍光膜5に電子を衝突させ、蛍光体を励起・発光さ
せることで画像を表示した。なお、高圧端子Hvへの印
加電圧Vaは1kV〜5kV、素子電極14,15間へ
の印加電圧Vfは14Vとした。
In the image forming apparatus completed as described above, each electron-emitting device 1 has external terminals Dx1 to Dx
m, a scanning signal and a modulation signal are applied from a signal generating means (not shown) through Dy1 to Dyn to emit electrons, and a high voltage is applied to the metal back 6 through a high voltage terminal Hv to accelerate the emitted electron beam. Then, an image was displayed by causing electrons to collide with the fluorescent film 5 to excite and emit light from the phosphor. The voltage Va applied to the high voltage terminal Hv was 1 kV to 5 kV, and the voltage Vf applied between the device electrodes 14 and 15 was 14 V.

【0111】スペーサー10について帯電防止膜10c
の比抵抗値および性能を表1に示す。組み込み、フェー
スプレート7への封着、リアプレート2への封着、真空
排気、素子電極14,15通電処理等各工程を経た後も
ほとんど抵抗値の変動が見られなかった。このことは酸
化鉄、および酸化鉄上の酸化イットリウムの膜が非常に
安定であり、帯電防止膜として適していることを示して
いる。表1にその結果を示す。
Regarding the spacer 10, the antistatic film 10c
Are shown in Table 1. Almost no change in the resistance value was observed even after passing through the steps of assembling, sealing to the face plate 7, sealing to the rear plate 2, evacuation, and energizing the element electrodes 14 and 15. This indicates that the film of iron oxide and yttrium oxide on iron oxide is very stable and suitable as an antistatic film. Table 1 shows the results.

【0112】[0112]

【表1】 また、第1層の酸化鉄の抵抗温度係数は−0.4であ
り、上記駆動条件において熱暴走することはなかった。
第2層の酸化イットリウムの膜が存在するスペーサー
(1)は上記駆動条件において、電子放出素子1からの放
出電子による発光スポットのスペーサー近傍のずれはほ
とんどなく、テレビ画像として問題のない範囲であった
が、第2層がないスペーサーでは、スペーサーから一
番近い電子源から放出された電子が走査線間隔の約1/
4〜1/5ほどスペーサー側にずれる現象が起こり、テ
レビ画像として問題があった。
[Table 1] The iron oxide of the first layer had a temperature coefficient of resistance of -0.4, and there was no thermal runaway under the above driving conditions.
Spacer with yttrium oxide film as second layer
In (1), under the above driving conditions, the emission spot due to the electrons emitted from the electron-emitting device 1 was hardly displaced near the spacer, and was in a range where there was no problem as a television image. From the electron source closest to the
A phenomenon of shifting to the spacer side by about 4 to 1/5 occurred, and there was a problem as a television image.

【0113】(参考例2参考 例1の第1層において酸化鉄に替わり、酸化インジ
ウム(SYM−IN02を使用)からなる膜を参考例1
と同様の成膜方法で成膜した以外は参考例1と同様の方
法でスペーサー10((3))を作成した。表1にその結
果を示す。酸化インジウムを用いたスペーサー(3)は組
立工程後の比抵抗値が低く、Vaを1kVまで印加する
ことができず、ディスプレイとして使用できなかった。
[0113] (Reference Example 2) instead of iron oxide in the first layer of Example 1, referring to the film made of indium oxide (using SYM-in02) Example 1
A spacer 10 ((3)) was formed in the same manner as in Reference Example 1 except that a film was formed by the same film forming method. Table 1 shows the results. The spacer (3) using indium oxide had a low specific resistance value after the assembling process, could not apply Va up to 1 kV, and could not be used as a display.

【0114】(参考例3参考 例1の第1層において酸化鉄に替わり、酸化クロム
と酸化コバルトの混合物(SYM−CR015、SYM
−CO04を使用)、酸化ハフニウム(SYM−HF0
4を使用)と酸化コバルトの混合部と、酸化ハフニウム
と酸化錫(SYM−SN05を使用)の混合物からなる
膜を参考例1と同様の成膜方法で成膜した以外は参考
1と同様の方法でスペーサー10((4)、(5)、(6))を
作成した。
REFERENCE EXAMPLE 3 Instead of iron oxide in the first layer of Reference Example 1, a mixture of chromium oxide and cobalt oxide (SYM-CR015, SYM
-CO04), hafnium oxide (SYM-HF0)
4 and mixing section for use) and cobalt oxide, except that was formed a film from the mixture in the same film forming method as in Reference Example 1 of tin oxide and hafnium oxide (using SYM-SN05) as in Reference Example 1 The spacer 10 ((4), (5), (6)) was prepared by the method described above.

【0115】[0115]

【表2】 スペーサー(4)、(5)は上記駆動条件において、電子放出
素子1からの放出電子による発光スポットのスペーサー
近傍のずれはほとんどなく、テレビ画像として問題のな
い範囲であった。
[Table 2] Under the above driving conditions, the spacers (4) and (5) hardly displaced the luminescent spot due to the electrons emitted from the electron-emitting device 1 near the spacer, and were in a range where there was no problem as a television image.

【0116】また、スペーサー(6)は抵抗温度係数が−
2.9とその絶対値が大きくVa=5kVで熱暴走がお
きてしまった。すなわち、スペーサー(6)を用いた場合
はディスプレイとして実用的ではない。
The spacer (6) has a temperature coefficient of resistance of-
The absolute value of 2.9 was large and thermal runaway occurred at Va = 5 kV. That is, when the spacer (6) is used, it is not practical as a display.

【0117】(参考例4参考 例1の第1層において酸化鉄の膜に替わり、酸化ジ
ルコニウムと酸化亜鉛の混合物(SYM−ZR04、S
YM−ZN20を使用)を5:95で混合した膜と第2
層の酸化イットリウムをディッピング法ではなく、スピ
ナー法(500rpm、5sec+2000rpm、2
0sec)で塗布した以外は参考例1と同様の手法でス
ペーサー10((7))を作成した。表2にその結果を示
す。スペーサー(7)は上記駆動条件において、電子放出
素子1からの放出電子による発光スポットのスペーサー
近傍のずれはほとんどなく、テレビ画像として問題のな
い範囲であった。
Reference Example 4 In the first layer of Reference Example 1, a mixture of zirconium oxide and zinc oxide (SYM-ZR04, S) was used instead of the iron oxide film.
YM-ZN20) at 5:95 and a second membrane
The yttrium oxide of the layer is not dipped but spinnered (500 rpm, 5 sec + 2000 rpm, 2 rpm).
A spacer 10 ((7)) was prepared in the same manner as in Reference Example 1 except that the coating was performed at 0 sec). Table 2 shows the results. Under the above-mentioned driving conditions, the spacer (7) had almost no shift of the luminescent spot near the spacer due to the electrons emitted from the electron-emitting device 1, and was in a range where there was no problem as a television image.

【0118】(参考例5参考例3 (4)と異なるのは、スペーサー10において、
清浄化したソーダライムガラスからなる絶縁性基材10
a上にNaブロック層10bとして酸化ジルコニウム膜
を0.5μm成膜し、その上に帯電防止膜10cとして
参考例1と同様の条件で第1層、第2層を成膜したスペ
ーサー10((8))を作成した。表3にその結果を示
す。スペーサー(8)は上記駆動条件においての電子放出
素子1からの放出電子による発光スポットのスペーサー
近傍のずれはほとんどなく、テレビ画像として問題のな
い範囲であり、参考例3(4)のNaブロック層10bが
ない場合と同様の結果が得られた。
( Reference Example 5 ) The difference from Reference Example 3 (4) is that the spacer 10
Insulating substrate 10 made of cleaned soda-lime glass
a 0.5 μm zirconium oxide film is formed as a Na block layer 10 b on the substrate a, and an antistatic film 10 c is formed thereon.
Under the same conditions as in Reference Example 1, a spacer 10 ((8)) on which the first layer and the second layer were formed was formed. Table 3 shows the results. Spacer (8) is almost no deviation of the spacer near the light-emitting spot by electrons emitted from an electron-emitting device 1 of the above drive conditions, a range with no problem as a television image, Na blocking layer of Reference Example 3 (4) The same result as in the case without 10b was obtained.

【0119】(参考例6参考例3 (4)異なるのは、スペーサー10において、
ソーダライムガラスからなる絶縁性基材10aの替わり
にアルミナを用い、参考例1と同様の条件で第1層、第
2層を成膜したスペーサー10((9))を作成した。表
3にその結果を示す。スペーサー(9)は上記駆動条件に
おいて電子放出素子1からの放出電子による発光スポッ
トのスペーサー近傍のずれはほとんどなく、テレビ画像
として問題のない範囲であり、参考例3 (4)のソーダラ
イムガラスの場合と同様の結果が得られた。
[0119] (Reference Example 6) Reference Example 3 is different from (4), in the spacer 10,
Alumina was used in place of the insulating base material 10a made of soda lime glass, and a spacer 10 ((9)) having a first layer and a second layer was formed under the same conditions as in Reference Example 1. Table 3 shows the results. Spacer (9) is the deviation of the spacer near the light-emitting spot by electrons emitted from an electron-emitting device 1 in the above driving conditions little ranges no problem as a television image, Reference Example 3 of soda lime glass (4) Similar results were obtained as in the case.

【0120】[0120]

【表3】 (実施例1及び参考例7参考 例1(1)の第2層において、酸化イットリウムに替
わり酸化ニオブ(SYM−NB05を使用)、酸化ハフ
ニウム、酸化タングステン(SYM−W05を使用)お
よび、酸化クロムと酸化ビスマス(SYM−B105を
使用)の混合物からなる膜を用い、参考例3と同様の方
法で本実施例のスペーサー10((10)、(11)、(12)、(1
3)、(14))及び参考例7のスペーサ10((15))を作成
した。
[Table 3] (Example 1 and Reference Example 7 ) In the second layer of Reference Example 1 (1), niobium oxide (using SYM-NB05), hafnium oxide, tungsten oxide (using SYM-W05), using a film made of a mixture of chromium and bismuth oxide (using SYM-B 105), reference example 3 this example in a manner similar to the spacer 10 ((10), (11), (12), (1
3), (14) ) and the spacer 10 ( (15)) of Reference Example 7 were prepared.

【0121】[0121]

【表4】 スペーサー(10)、(11)、(13)、(14)、(15)は上記駆動条
件において電子放出素子1からの放出電子による発光ス
ポットのスペーサー近傍のずれはほとんどなく、テレビ
画像として問題のない範囲であったが、スペーサー(12)
は第2層の酸化ニオブの膜厚が厚いため、帯電を速やか
に逃がせず、ビームが帯電したスペーサーに引き寄せら
れ、スペーサーから一番近い電子源から放出された電子
が走査線間隔の約1/3ほどスペーサー側に吸引される
現象が起こり、テレビ画像として問題があった。
[Table 4] The spacers (10), (11), (13), (14), and (15) have almost no displacement of the light emitting spot near the spacer due to the electrons emitted from the electron-emitting device 1 under the above-described driving conditions, which is a problem as a television image. There was no range, but spacer (12)
Since the thickness of niobium oxide in the second layer is large, the charge is not quickly released, the beam is attracted to the charged spacer, and electrons emitted from the nearest electron source from the spacer are reduced to about 1/1 / scanning line interval. About three times, a phenomenon of being sucked toward the spacer side occurred, and there was a problem as a television image.

【0122】(参考例8参考 例1(1)と異なるのは、第1層において酸化鉄に替
わり、酸化イットリウムと酸化銅(SYM−CU04を
使用)の混合物(ディッピングで成膜)を用い、第2層
において酸化イットリウムに替わり、酸化ゲルマニウム
(SYM−GE03を使用)からなる膜をスプレー法に
より10nm成膜した以外は、参考例1(1)と同様の手
法でスペーサー10((16))を作成した。表5にその結
果を示す。スペーサー(16)は上記駆動条件において電子
放出素子1からの放出電子による発光スポットのスペー
サー近傍のずれはほとんどなく、テレビ画像として問題
のない範囲であった。
( Reference Example 8 ) The difference from Reference Example 1 (1) is that a mixture of yttrium oxide and copper oxide (using SYM-CU04) (formed by dipping) is used instead of iron oxide in the first layer. The spacer 10 ((16)) was formed in the same manner as in Reference Example 1 (1) except that a film made of germanium oxide (using SYM-GE03) was formed to a thickness of 10 nm in place of yttrium oxide in the second layer by a spray method. )made. Table 5 shows the results. In the spacer (16), under the above-mentioned driving conditions, the emission spot due to the electrons emitted from the electron-emitting device 1 was hardly displaced near the spacer, and was in a range where there was no problem as a television image.

【0123】[0123]

【表5】 参考例9参考 例1(1)と異なるのは、第2層において、酸化イッ
トリウムに替わり酸化アルミニウム(SYM−A104
を使用)からなる10nmの膜を用い、参考例1と同様
の方法でスペーサー10((17))を作成した。表5にそ
の結果を示す。スペーサー(17)は上記駆動条件において
電子放出素子1からの電子ビームがスペーサー(17)に引
き寄せられたためにスペーサー近傍の画像に乱れを生
じ、テレビ画像として使用不可能であった。
[Table 5] ( Reference Example 9 ) The difference from Reference Example 1 (1) is that in the second layer, aluminum oxide (SYM-A104) was used instead of yttrium oxide.
Was used, and a spacer 10 ((17)) was formed in the same manner as in Reference Example 1. Table 5 shows the results. The spacer (17) was disturbed in an image near the spacer because the electron beam from the electron-emitting device 1 was attracted to the spacer (17) under the above driving conditions, and could not be used as a television image.

【0124】[0124]

【発明の効果】以上説明したように、本発明の画像形成
装置によれば、素子基板とフェースプレート間に配置さ
れた絶縁性部材表面に、第1層を帯電した電荷を速やか
に逃がすために半導性の遷移金属の酸化物の膜とし、第
2層を絶縁性または半導性で、2次電子放出係数が小さ
く帯電し難く、遷移金属の酸化物、酸化ビスマス、また
は酸化ゲルマニウムの膜からなる、酸化物の2層構成と
した帯電防止膜を用いているので、スペーサー近傍での
ビームの電位の乱れは抑止され、ビームが蛍光体に衝突
する位置と、本来発光するべき蛍光体との位置ずれの発
生が防止される。これにより、輝度損失を防ぐことがで
き、鮮明なテレビ画像表示が可能となった。
As described above, according to the image forming apparatus of the present invention, the charge charged in the first layer is quickly released to the surface of the insulating member disposed between the element substrate and the face plate. A semiconductive transition metal oxide film, the second layer having insulating or semiconducting properties, a small secondary electron emission coefficient, and being difficult to be charged, and a transition metal oxide, bismuth oxide, or germanium oxide film Since the antistatic film has a two-layer structure made of an oxide, the disturbance of the potential of the beam near the spacer is suppressed, and the position where the beam collides with the phosphor and the phosphor that should emit light are Is prevented from occurring. As a result, luminance loss can be prevented, and clear television image display has become possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の画像形成装置の一部を概略的に示す断
面図。
FIG. 1 is a cross-sectional view schematically showing a part of an image forming apparatus of the present invention.

【図2】本発明の画像形成装置の、表示パネルの一部を
切り欠いて示した斜視図。
FIG. 2 is a perspective view of the image forming apparatus of the present invention in which a part of a display panel is cut away.

【図3】表示パネルのフェースプレートの蛍光体配列を
例示するもので、(a)は平面図、(b)はその一部の
拡大平面図。
3A and 3B illustrate a phosphor array of a face plate of a display panel, wherein FIG. 3A is a plan view and FIG. 3B is an enlarged plan view of a part thereof.

【図4】平面型表面伝導型電子放出素子の構成を模式的
に示し、(a)は平面図、(b)は断面図。
FIGS. 4A and 4B schematically show a configuration of a planar surface conduction electron-emitting device, wherein FIG. 4A is a plan view and FIG.

【図5】平面型表面伝導型電子放出素子の形成工程を示
す工程図。
FIG. 5 is a process chart showing a process of forming a planar surface conduction electron-emitting device.

【図6】電子ビーム源のフォーミング形成印加パルス波
形。
FIG. 6 is a diagram showing an application pulse waveform for forming of an electron beam source.

【図7】通電活性化工程における印加パルスの波形を示
し、(a)は活性化電源出力電圧、(b)は放出電流を
示すグラフ。
FIGS. 7A and 7B are graphs showing waveforms of applied pulses in an energization activation step, wherein FIG. 7A is a graph showing an activation power supply output voltage, and FIG.

【図8】垂直型表面伝導型電子放出素子の断面図。FIG. 8 is a sectional view of a vertical surface conduction electron-emitting device.

【図9】表面伝導型電子放出素子の素子電圧と素子電
流、放出電流の関係を示すグラフ。
FIG. 9 is a graph showing the relationship between the device voltage, the device current, and the emission current of the surface conduction electron-emitting device.

【図10】単純マトリクス配置したマルチ電子源の構成
を示す平面図。
FIG. 10 is a plan view showing a configuration of a multi-electron source arranged in a simple matrix.

【図11】図10のA−A’線における断面図。11 is a sectional view taken along line A-A 'in FIG.

【符号の説明】[Explanation of symbols]

1 電子源 2 リアプレート 3 側壁 4 ガラス基板 5 蛍光膜 6 メタルバック 7 フェースプレート 8 外囲器 9 X方向配線 10 スペーサー 11 電極 12 Y方向配線 13 基板 14,15 素子電極 16 導電性薄膜 17 電子放出部 18 通電活性化処理により形成した薄膜 19 フォーミング用電源 20 電流計 21 活性化用電源 22 表面伝導型放出素子から放出される放流電流Ie
を捕捉するためのアノード電極 23 直流高電圧電源 24 電流計 25 基板 26,27 素子電極 28 段差形成部材 29 微粒子膜を用いた導電性薄膜 30 通電フォーミング処理により形成した電子放出部 31 通電活性化処理により形成した薄膜
DESCRIPTION OF SYMBOLS 1 Electron source 2 Rear plate 3 Side wall 4 Glass substrate 5 Fluorescent film 6 Metal back 7 Face plate 8 Enclosure 9 X direction wiring 10 Spacer 11 Electrode 12 Y direction wiring 13 Substrate 14, 15 Element electrode 16 Conductive thin film 17 Electron emission Part 18 Thin film formed by energization activation process 19 Forming power source 20 Ammeter 21 Activation power source 22 Discharge current Ie emitted from surface conduction type emission element
Anode electrode 23 for capturing electric current 23 DC high voltage power supply 24 Ammeter 25 Substrate 26, 27 Device electrode 28 Step forming member 29 Conductive thin film using fine particle film 30 Electron emitting portion formed by energization forming process 31 Energization activation process Thin film formed by

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 31/12 H01J 29/87 H01J 31/15 H01J 29/86 H01J 9/24 H01J 9/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01J 31/12 H01J 29/87 H01J 31/15 H01J 29/86 H01J 9/24 H01J 9/02

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の電子放出素子を形成した基板と、
発光材料を形成した透明基板とを、スペーサーを介して
対向させた構造を有する画像形成装置において、前記ス
ペーサーが、絶縁性基材と、その表面を被覆する遷移金
属の酸化物からなる第1層と、この第1層の外側に設け
られた酸化ニオブ、酸化ハフニウム、酸化タングステ
ン、またはこれらの混合物からなる第2層とを備え、前
記第2層の膜厚が5nm〜30nmであることを特徴と
する画像形成装置。
A substrate on which a plurality of electron-emitting devices are formed;
The transparent substrate on which the luminescent material is formed
In the image forming apparatus having a structure facing each other,
Pacer is made of insulating base material and transition gold
A first layer made of a metal oxide and a layer provided outside the first layer
Niobium oxide, hafnium oxide, tungsten oxide
Or a second layer comprising a mixture thereof.
The image forming apparatus, wherein the thickness of the second layer is 5 nm to 30 nm .
【請求項2】 複数の電子放出素子を形成した基板と、
発光材料を形成した透明基板とを、スペーサーを介して
対向させた構造を有する画像形成装置において、前記ス
ペーサーが、絶縁性基材と、その表面を被覆する遷移金
属の酸化物からなる第1層と、この第1層の外側に設け
られた酸化ニオブ、酸化ハフニウム、酸化タングステ
ン、またはこれらの混合物からなる第2層とを備え、
記絶縁性基材がNaを含有するガラスからなり、前記絶
縁性基材と前記第1層の金属酸化物の膜との中間に、酸
化珪素膜、酸化ジルコニウム膜、または酸化アルミニウ
ム膜からなるブロック層が設けられていることを特徴と
する画像形成装置。
2. A substrate having a plurality of electron-emitting devices formed thereon,
The transparent substrate on which the luminescent material is formed
In the image forming apparatus having a structure facing each other,
Pacer is made of insulating base material and transition gold
A first layer made of a metal oxide and a layer provided outside the first layer
Niobium oxide, hafnium oxide, tungsten oxide
Or a second layer made of a mixture thereof, wherein the insulating base is made of glass containing Na, and between the insulating base and the metal oxide film of the first layer, image forming apparatus characterized by silicon oxide film, zirconium oxide film or aluminum oxide film blocking layer, is provided.
【請求項3】 前記第1層を構成する金属酸化物が、酸
化鉄、酸化コバルト、酸化銅、酸化ルテニウム、および
これらと他の遷移金属の混合物である請求項1又は2
記載の画像形成装置。
Wherein the metal oxide constituting the first layer of iron oxide, cobalt oxide, copper oxide, ruthenium oxide, and an image forming according to claim 1 or 2 a mixture thereof with other transition metals apparatus.
【請求項4】 前記第1層の膜厚が10nm〜1μmで
ある請求項1乃至3のいずれか1項に記載の画像形成装
置。
4. The image forming apparatus according to claim 1, wherein the first layer has a thickness of 10 nm to 1 μm.
【請求項5】 前記第2層が絶縁体である請求項1乃至
のいずれか1項に記載の画像形成装置。
Wherein said second layer to claim 1 which is an insulator
The image forming apparatus according to any one of the three.
【請求項6】 前記絶縁性基材がガラスである請求項1
乃至5のいずれか1項に記載の画像形成装置。
6. The method according to claim 1, wherein the insulating substrate is glass.
The image forming apparatus according to any one of claims 1 to 5 , wherein
【請求項7】 前記絶縁性基材が、アルミナを成分とす
るセラミクスである請求項1乃至6のいずれか1項に記
載の画像形成装置。
Wherein said insulating base, an image forming apparatus according to any one of claims 1 to 6, which is a ceramic of the alumina as a component.
【請求項8】 前記スペーサーが、マトリクス状に配置
された電子源駆動用配線に電気的に接続されている請求
項1乃至7のいずれか1項に記載の画像形成装置。
Wherein said spacer is an image forming apparatus according to any one of claims 1 to 7 is electrically connected to the arranged electron source drive wires in a matrix.
【請求項9】 前記スペーサーが放出電子加速電極に電
気的に接続されている請求項1乃至8のいずれか1項に
記載の画像形成装置。
9. The image forming apparatus according to any one of the spacer emission electron acceleration claim electrodes are electrically connected to 1-8.
【請求項10】 前記冷陰極型電子放出素子が表面伝導
型電子放出素子である請求項1乃至9のいずれか1項に
記載の画像形成装置。
10. An image forming apparatus according to any one of the cold cathode electron-emitting devices are surface conduction electron-emitting claims 1 to 9 which is an element.
【請求項11】 前記第1層が、金属酸化物の微粒子の
分散液、または、金属アルコキシド、有機酸金属塩、お
よびそれらの誘導体からなるゾルの溶液を前記基板に塗
付した後に乾燥、焼成の工程を経て成膜されたものであ
り、前記第2層が、酸化ニオブ、酸化ハフニウム、酸化
タングステン、またはこれらの混合物の微粒子の分散
液、または、金属アルコキシド、有機酸金属塩、および
それらの誘導体からなるゾルの溶液を前記基板に塗付し
た後に乾燥、焼成の工程を経て成膜されたものである請
求項1乃至10のいずれか1項に記載の画像形成装置。
11. The first layer is dried and fired after applying a dispersion of metal oxide fine particles or a solution of a sol composed of metal alkoxides, organic acid metal salts, and derivatives thereof to the substrate. Wherein the second layer is a dispersion of fine particles of niobium oxide, hafnium oxide, tungsten oxide, or a mixture thereof, or a metal alkoxide, an organic acid metal salt, and a mixture thereof. The image forming apparatus according to any one of claims 1 to 10 , wherein a film of a sol solution including a derivative is applied to the substrate and then dried and fired to form a film.
JP11183868A 1998-07-02 1999-06-29 Image forming device Expired - Fee Related JP3099003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11183868A JP3099003B2 (en) 1998-07-02 1999-06-29 Image forming device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18791898 1998-07-02
JP10-187918 1998-10-22
JP11183868A JP3099003B2 (en) 1998-07-02 1999-06-29 Image forming device

Publications (2)

Publication Number Publication Date
JP2000082429A JP2000082429A (en) 2000-03-21
JP3099003B2 true JP3099003B2 (en) 2000-10-16

Family

ID=26502136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11183868A Expired - Fee Related JP3099003B2 (en) 1998-07-02 1999-06-29 Image forming device

Country Status (1)

Country Link
JP (1) JP3099003B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861798B1 (en) * 1999-02-26 2005-03-01 Candescent Technologies Corporation Tailored spacer wall coatings for reduced secondary electron emission
JP5037817B2 (en) * 2004-12-09 2012-10-03 キヤノン株式会社 Image forming apparatus
JP4944625B2 (en) * 2007-01-23 2012-06-06 株式会社日立製作所 Flat image display device and spacer for flat image display device

Also Published As

Publication number Publication date
JP2000082429A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
JP3230735B2 (en) Image forming apparatus and driving method thereof
JP3302341B2 (en) Electrostatic beam device, image forming apparatus, and method of manufacturing image forming apparatus
JP3302313B2 (en) Antistatic film, image forming apparatus and method of manufacturing the same
JP3305252B2 (en) Image forming device
JP4046959B2 (en) Electron beam generator and image forming apparatus
JP3639785B2 (en) Electron beam apparatus and image forming apparatus
JPH10334833A (en) Image-forming device
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302298B2 (en) Image forming device and image display device
JP3099003B2 (en) Image forming device
JP3762032B2 (en) Method for forming antistatic film and method for manufacturing image display device
JP3805265B2 (en) Electron beam apparatus and image forming apparatus
JP3740296B2 (en) Image forming apparatus
JP3762031B2 (en) Antistatic film, antistatic substrate and display device
JPH11317152A (en) Electron beam device, image display device, and manufacture of electron beam device
JP3647342B2 (en) Image forming apparatus
JP3825925B2 (en) Antistatic film and display device
JP2000021334A (en) Image forming apparatus
JP4006110B2 (en) Method for producing antistatic film and display device
JP2000082422A (en) Antistatic film for image display device
JP3745078B2 (en) Image forming apparatus
JP2001332194A (en) Electron beam generator and image forming device
JP2000082424A (en) Image forming device and spacer
JP2000251784A (en) Spacer and image display device using therefor
JP2000195413A (en) Spacer and its manufacture, and electron beam apparatus using the spacer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees