JP3740296B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP3740296B2
JP3740296B2 JP28576498A JP28576498A JP3740296B2 JP 3740296 B2 JP3740296 B2 JP 3740296B2 JP 28576498 A JP28576498 A JP 28576498A JP 28576498 A JP28576498 A JP 28576498A JP 3740296 B2 JP3740296 B2 JP 3740296B2
Authority
JP
Japan
Prior art keywords
layer
spacer
film
electron
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28576498A
Other languages
Japanese (ja)
Other versions
JP2000113842A5 (en
JP2000113842A (en
Inventor
和生 黒田
英明 光武
正弘 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP28576498A priority Critical patent/JP3740296B2/en
Publication of JP2000113842A publication Critical patent/JP2000113842A/en
Publication of JP2000113842A5 publication Critical patent/JP2000113842A5/ja
Application granted granted Critical
Publication of JP3740296B2 publication Critical patent/JP3740296B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は画像形成装置に関わり、特に複数の電子放出素子を配置した平面型画像形成装置に好適に用いられるものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、たとえば表面伝導型電子放出素子や、電界放出型電子放出素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型電子放出素子（以下ＭＩＭ型と記す）、などが知られている。
【０００３】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、エリンソン等によるＳｎＯ2 薄膜を用いたもの［M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)］、Ａｕ薄膜によるもの［G.D Mitter:“Thin Solid Films",9,317(1972)］や、Ｉｎ2 Ｏ3／ＳｎＯ2 薄膜によるもの［M.Hartwell And C.G.Fonstad:“IEEE Trans.ED Conf.",519(1975)］や、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００４】
これらの表面伝導型電子放出素子の素子構成の典型的な例として、図２０に前述のM.Hartwellらによる素子の平面図を示す。同図において、１は基板で、２はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜２は図示のようにＨ字形の平面形状に形成されている。該導電性薄膜２に通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３が形成される。
【０００５】
通電フォーミングは、前記導電性薄膜２の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜２を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜２の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜２に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００６】
ＦＥ型の例は、たとえば、W.P.Dyke&W.W.Dolan,“Field Emission",Advance in Electron Physics,8,89(1956)や、あるいは、C.A.Spindt,“Physical Properties of Thin-Film Field Emission cathodes with molybdenium Cones",J.Appl.Phys.,47,5248(1976)などが知られている。
【０００７】
ＦＥ型の素子構成の典型的な例として、図２１に前述のC.A.Spindtらによる素子の断面図を示す。同図において、４は基板で、５は導電材料よりなるエミッタ配線、６はエミッタコーン、７は絶縁層、８はゲート電極である。本素子は、エミッタコーン６とゲート電極８の間に適宜の電圧を印加することにより、エミッタコーン６の先端部より電界放出を起こさせるものである。
【０００８】
また、ＦＥ型の他の素子構成として、図２１のような積層構造以外に、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【０００９】
ＭＩＭ型の例としては、たとえば、C.A.Mead,“Operation of Tunnel-Emission Devices,J.Appl.Phys.,32,646(1961)などが知られている。ＭＩＭ型の素子構成の典型的な例を図２２に示す。同図は断面図であり、図において、９は基板で、１０は金属よりなる下電極、１１は厚さ１００オングストローム程度の薄い絶縁層、１２は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極１２と下電極１０の間に適宜の電圧を印加することにより、上電極１２の表面より電子放出を起こさせるものである。
【００１０】
上述した各種冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００１１】
上述した冷陰極素子の応用については、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源等がある。
【００１２】
特に冷陰極素子を画像表示装置へ応用した例として、本出願人によるＵＳＰ
５，０６６，８３３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と、表面伝導型放出素子による電子ビームの照射により発光する蛍光体とを組み合わせて用いて発光する画像表示装置がある。
【００１３】
また、ＦＥ型を多数個ならべて画像表示装置に応用した例として、R.Meyerらにより報告された平板型表示装置が知られている［R.Meyer:“Recent Development on Microchips Display at LETI",Tech.Digest of 4th Int.Vacuum Micro Electronics Conf.,Nagahama,pp.6〜9(1991)］。
【００１４】
また、ＭＩＭ型を多数個ならべて画像表示装置に応用した例は、本出願人による特開平３−５５７３８号公報に開示されている。
【００１５】
各冷陰極型の中でも表面伝導型電子放出素子は、構造が単純で製造も容易であることから、大面積に多数の素子を形成しやすい利点がある。
【００１６】
表面伝導型電子放出素子と蛍光体とを組み合わせて用いた画像表示装置は、液晶表示装置と比較すると、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れている。
【００１７】
平面型画像表示装置は上述した電子放出素子を平面基板に多数配置し、これと対向して電子により発光する蛍光体が配置される。電子放出素子は基板に二次元マトリクス状に配列され（マルチ電子源と呼ぶ）、各素子は行方向配線と列方向配線に接続される。画像表示方式の一例として、以下の単純マトリクス駆動がある。
【００１８】
マトリクス中の任意の一行から電子を放出させるためには、行方向に選択電圧を印加し、これと同期して列配線に信号電圧を印加する。
【００１９】
選択された行の電子放出素子より放出した電子は蛍光体に向かって加速され、蛍光体を励起、発光させる。行方向に順次選択電圧を印加することにより画像が表示される。
【００２０】
二次元マトリクス状に電子放出素子が形成された基板（リアプレート）と、蛍光体と加速電極が形成された基板（フェースプレート）間は真空に保たれる必要がある。リアプレートとフェースプレートには大気圧が加わるため、表示装置が大型化するに伴い、大気圧を支持する厚みの基板が必要となる。しかし、ガラス等の両基板の厚みを増加すれば、重量の増加を招くため、リアプレートとフェースプレート間に支持部材（スペーサ）を挿入することにより、軽量化できてリアプレートとフェースプレート間隔を一定に保つとともに、リアプレートとフェースプレートの破損を防ぐ構造が取られる。
【００２１】
スペーサは大気圧に耐圧、支持するために十分な機械的強度が求められ、且つリアプレートとフェースプレート間を飛翔する電子の軌道に大きく影響してはならない。電子軌道に影響を与える原因はスペーサの帯電である。スペーサ帯電は電子源から放出した電子の一部あるいはフェースプレートで反射した電子がスペーサに入射し、スペーサから二次電子が放出されることにより、あるいは電子の衝突により電離したイオンが表面に付着することによるものと考えられる。
【００２２】
スペーサが正帯電するとスペーサ近傍を飛翔する電子がスペーサに引き寄せられるため、スペーサ近傍で表示画像に歪みを生ずる。帯電の影響はリアプレートとフェースプレート間隔が大きくなるに従い顕著になる。
【００２３】
一般に帯電を抑制する手段として、帯電面に導電性を付与し、若干の電流を流すことで電荷を除去することが行なわれる。この概念をスペーサに応用しスペーサ表面を酸化スズで被覆する手法が特開昭５７−１１８３５５号公報に開示されている。また、特開平３−４９１３５号公報にはＰｄＯ系ガラス材で被覆する手法が開示されている。
【００２４】
また、画像表示装置として輝度が高いことは重要な要素である。フェースプレートに形成されている蛍光体を効率よく発光させるためには、高い電圧で加速した電子を蛍光体に照射すればよく、十分な効率で発光させるためには電子を３ｋＶ以上に、望ましくは５ｋＶ以上に加速するとよい。したがって、リアプレートとフェースプレート間には数ｋＶ以上の電圧が印加されていることになり、スペーサ両端にもこれとほぼ同電位の電圧が印加される。スペーサに使われる材料は加速電圧の印加において放電しないことが求められる。
【００２５】
沿面放電耐圧の向上手段として、二次電子放出率が小さい材料で表面を被覆すると効果的である。二次電子放出率が小さい材料で被覆した例として、酸化クロム（T.S.Sudarshan and J.D.Cross:IEEE Tran.EI-11,32(1976)）、酸化銅（J.D.Cross and T.S.sudarshan:IEEE Tran.EI-9146(1974)）が知られている。
【００２６】
【発明が解決しようとする課題】
しかしながら、上記の酸化物半導体材料をマルチ電子源を有する画像表示装置のスペーサに適応した場合、以下の点で十分な性能を発揮しない場合がある。すなわち酸化物半導体材料は固有抵抗値が低いため、極めて薄くコーティングしない限り、スペーサ表面を流れる電流が大きくありすぎる。抵抗値が低いと高加速電圧を使用する画像表示装置においては、スペーサ部の発熱が問題となる。また、酸化物半導体は雰囲気ガスにより抵抗値が大きく変化するためバラツキが大きく、非常に薄い薄膜での抵抗制御が困難であり、したがって再現よくスペーサを製造することができない。
【００２７】
すなわち、スペーサあるいはその表面層の材質として好ましい物性についての予測はされていたが、マルチ電子源より放出した電子を３ｋＶ以上の電圧により加速し、これにより蛍光体を発光させる画像表示装置で代表される画像形成装置のスペーサとして適する材料がなかった。したがって高電圧により蛍光体を発光させることにより高輝度で歪みのない画像を形成する画像形成装置の実現が困難であった。
【００２８】
本発明は、スペーサとして当該画像形成装置に適したスペーサの表面層の構造と材料を新規に提供し、高輝度で歪のない画像を表示できる画像形成装置を提供することを課題とする。
【００２９】
【課題を解決するための手段】
本発明の画像形成装置は、電子を放出する電子源とプレートとをスペーサを介して対向させた構造を有する画像形成装置において、該スペーサは基材と、該基材表面を被覆する絶縁性膜からなる第一層と、該第一層を被覆する半導電性膜からなる第二層とを有し、前記第一層の一部が、前記第二層から複数箇所で島状に露出していることを特徴とする画像形成装置である。
【００３１】
【発明の実施の形態】
本発明による実施形態について、図面を参照しつつ詳細に説明する。
【００３２】
［表示パネルの説明］
図１は本発明による実施形態の画像表示装置の応用例として表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図中、符号１７はリアプレート、１８は側壁、１９はフェースプレートであり、符号１７〜１９により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを各接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５００℃で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。また、上記気密容器の内部は１０-4Ｐa 程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ２２が設けられている。
【００３３】
また、図１において、リアプレート１７には、基板１３を搭載し、基板１３上に電子放出素子１４と、該電子放出素子１４の一方の電極に接続されたマトリクス状のＸ方向の配線１５と、該電子放出素子１４の他方の電極に接続されたＹ方向の配線１６とが備えられ、フェースプレート１９には、順次蛍光体２０とメタルバック２１とを備えており、各配線１５，１６に画像信号と走査信号を供給して、メタルバック２１に高電圧ＨVを印加した場合に電子放出素子１４からの電子を蛍光体２０に照射して蛍光を発して、図１の上方向からの視認者に画像を表示することができる。
【００３４】
［スペーサの構成と作用］
次に本発明を適用した画像表示装置の表示パネルに用いるスペーサの構成と作用について、具体的な例を示して説明する。
【００３５】
図２はスペーサ２２を中心とした図１に示したＡ−Ａ’線の表示装置断面模式図である。それぞれの番号は図１に対応している。図２において、符号１４は冷陰極電子源を構成する電子放出素子、１７はリアプレート、１８は側壁、１９はフェースプレートであり、符号１７、１８、１９により表示パネルの内部を真空に維持するための気密容器を形成している。また、１３は絶縁性基板、５７は絶縁層、１５はＸ方向配線、２６は導電性材料を混入した接着材のフリットガラス、２５は低抵抗材の導電膜、２４はスペーサ２２の絶縁性基材、２３ａは酸化物の絶縁性層である第一層、２３ｂは高抵抗性材の第二層、２１はメタルバック、２０は蛍光体である。
【００３６】
スペーサ２２は外囲器内を真空にすることにより、大気圧を受けて、外囲器が破損あるいは変形するのを避けるために設けられる。スペーサ２２の材質、形状、配置、配置本数等は外囲器の形状ならびに熱膨張係数等、外囲器の受ける大気圧、熱等を考慮して決定される。スペーサ２２の形状には平板型、十字型、Ｌ字型、円筒形、電子通過孔を設けた平板形等がある。
【００３７】
スペーサ２２を構成する絶縁性基材２４は電子放出素子１４が形成されたリアプレート１７、蛍光体２０が形成されたフェースプレート１９とほぼ同一の熱膨張特性の材料であることが必要である。あるいは、絶縁性基材２４の弾性が高く、熱変形を容易に吸収するものであってもよい。フェースプレート１９及びリアプレート１７にかかる大気圧を支持する必要から、ガラス、セラミクス等機械的強度の高く、耐熱性の高い材料が適する。フェースプレート１９、リアプレート１７の材質としてガラスを用いた場合、表示装置作製行程中の熱応力を抑えるために、スペーサ２２の絶縁性基材２４はできるだけこれらの材質と同じものか、同様の熱膨張係数の材料であることが望ましい。
【００３８】
本発明者らはスペーサ２２の帯電を防止する方法を検討した結果、帯電を防止するために２次電子放出率が小さい特性を有する第一の膜２３ａの上に第二層２３ｂとしてネットワーク構造または島状で、第一層２３ａが露出する構造の導電性を有する膜を形成することが有効であることを見出した。特に第一層２３ａとしてＣｒ2 Ｏ3 、Ｎｂ2 Ｏ5 、Ｙ2 Ｏ3 などの二次電子放出効率が小さい材料を含む組成の膜が極めて有効である。
【００３９】
ここで、スペーサ２２の第一の膜２３ａの上に第二層２３ｂとしてネットワーク構造または島状構造の概略図を示して説明する。図３は、本発明の実施例で用いた第二層がネットワーク構造と島状の混合状態の構造であるスペーサ表面の拡大図であり、図４は本発明の実施例で用いた第二層がネットワーク構造であるスペーサ表面の拡大図であり、図５は、本発明の参考例で用いた第二層が島状であるスペーサ表面の拡大図であり、図６は、本発明の実施例で用いた第二層がネットワーク構造であるスペーサ表面の拡大図である。
【００４０】
図７はスペーサの構成をあらわす模式図であり、絶縁性基材２４上に酸化物の絶縁層である第一層２３ａ及び導電性を有する第二層２３ｂが形成されている。
【００４１】
第一層２３ａは２次電子放出効率の小さい材料とし、第二層２３ｂは、その構造により２次電子放出を押えるとともに、スペーサ２２の表面に帯電した電荷を除去する。第二層２３ｂの構造は、第一層２３ａの露出部の面積と第二層２３ｂの被覆部の面積比が、３：１以上で１：１００以下であるネットワーク構造や、島状またはその混合状態であることが好ましく、さらに任意の面積部分１００μｍ×１００μｍを観察した場合、第一層２３ａの露出面と第二層２３ｂが混在している状態であることが望ましい。本発明の第二層２３ｂがネットワーク構造である場合は、一つの露出部の面積平均値が５０００平方μｍ以下であるが、より好ましくは２５００平方μｍ以下である。また、第二層２３ｂが島状または島状とネットワーク構造の混合状態である場合は、露出部の幅の平均値が７０μｍ以下であり、より好ましくは５０μｍ以下である。
【００４２】
この露出部の材料は、二次電子放出効率が小さいとはいえ絶縁体であり、一度帯電すると第一層の働きだけでは電荷の除去は困難である。そのため、帯電電荷を第二層２３ｂに逃がすことにより除電を行う。露出部から、第二層２３ｂまでの面内方向の距離があまりに遠いと、第一層２３ａに蓄積した電荷を速やかに除電することが困難になる。材料の組合せにより多少の違いがあるが、経験的に、露出部の幅の平均値が７０μｍ以上になると速やかな除電がなされず、本発明の画像形成装置のパフォーマンスが損なわれる可能性がある。
【００４３】
また、第二層２３ｂの抵抗値はスペーサ２２表面が帯電することなく電荷を速やかに除電するのに十分な電流がスペーサ２２に流れる値に設定される。したがって、スペーサ２２に適する抵抗値は帯電量により設定される。帯電量は電子源からの放出電流とスペーサ２２表面の二次電子放出率に依存するが、第一層２３ａに含まれるＣｒ2 Ｏ3 、Ｎｂ2 Ｏ5、Ｙ2 Ｏ3 などは二次電子放出率が小さい材料であるために大きな電流を流す必要がない。シート抵抗が１０12Ω以下であればほとんどの使用条件に対応できると考えられるが、１０11Ω以下であれば申し分ない。一方抵抗値の下限はスペーサ２２における消費電力で制限され、画像表示装置全体の消費電力が過度に増加せず、したがってスペーサ２２の抵抗は装置全体の発熱に大きく影響しない値に選ばれなければならない。
スペーサ２２の抵抗温度係数が正の場合には温度上昇とともに抵抗値が増加するため、スペーサ２２での発熱が抑制される。逆に抵抗温度係数が負であると、スペーサ２２の表面で消費される電力による温度上昇で抵抗値が減少し、更に発熱し温度が上昇し続け、過大な電流が流れる、いわゆる熱暴走を引き起こす。しかし、発熱量すなわち消費電力と放熱がバランスした状況においては熱暴走は発生しない。したがって抵抗温度係数（ＴＣＲ）の絶対値が小さければ熱暴走しづらい。
【００４４】
第二層２３ｂの抵抗温度係数ＴＣＲが約−１％の薄膜を用いた条件で、スペーサ２２の１ｃｍ2 あたりの消費電力がおよそ０．１Ｗを超えるようになるとスペーサ２２に流れる電流が増加し続け、熱暴走状態となることが実験で認められた。これはもちろんスペーサ２２の形状とスペーサ両端間に印加される電圧Ｖa 及び帯電防止膜の抵抗温度係数により左右されるが、以上の条件から、消費電力が１ｃｍ2 あたり０．１Ｗを越えないＲs の値は１０×Ｖa2Ω以上である。すなわち、スペーサ２２上に形成した第二層２３ｂのシート抵抗Ｒs は、１０×Ｖa[V]2〜１０11Ωの範囲に設定されることが望ましい。
【００４５】
第一層２３ａの厚みｔは１０ｎｍ以上が望ましい。一方膜厚ｔが１μｍを超えると膜応力が大きくなって膜はがれの危険性が高まり、また、成膜時間が長くなるため生産性が悪い。したがって、膜厚は１０ｎｍ〜１μｍ、更に好適には２０ｎｍ〜５００ｎｍであることが望ましい。
【００４６】
第二層２３ｂの材料としては、抵抗値が上述したスペーサ２２に好ましい範囲に調節でき、かつ安定ならば何でもよく、酸化物、窒化物などを用いることができる。中でも、遷移金属とセラミックの複合体。（サーメット）、Ｃｒ−ＳｉＯ、Ｃｒ−ＳｉＯ2 、Ｃｒ−Ａｌ2 Ｏ3 、Ｉｎ2 Ｏ3 −Ａｌ2 Ｏ3 等や遷移金属と高抵抗窒化物（窒化アルミ、窒化硼素、窒化珪素など）の複合体、Ｃｒ−Ａｌ−Ｎ、Ｔｉ−Ａｌ−Ｎ、Ｔａ−Ａｌ−Ｎ、Ｃｒ−Ｂ−Ｎ、Ｃｒ−Ｓｉ−Ｎ等は抵抗値の調節が容易かつ画像形成装置作製プロセス中で抵抗値が安定で好ましい材料である。
【００４７】
スペーサ２２全体の抵抗値は概ね第二層２３ｂの抵抗値で規定される。電子源からの放出電子の軌道に乱れを発生させないためには、フェースプレート１９〜リアープレート１７間の電位分布が一様である、すなわちスペーサ２２の抵抗値がすべての場所でほぼ均一であることが必要である。電位分布が乱れると、スペーサ２２近傍の蛍光体に到達すべき電子が曲げられ、隣接した蛍光体にあたるために画像に乱れを生ずる。Ｃｒ、Ｔｉ、Ｔａの窒化膜は安定であり、抵抗値の一様性を確保し、画像の乱れを防止するのに有効である。
【００４８】
第一層２３ａに用いる材料としては二次電子放出率の小さいものが好ましい。Ｃｒ2Ｏ3 、Ｎｂ2 Ｏ5 、Ｙ2 Ｏ3 などは二次電子放出効率が小さく、第一層２３ａに用いるのに適した材料である。筆者らの測定によればこれらの材料の二次電子放出効率は、入射角０°において最大でも１．８を越えない。
【００４９】
しかし、これらの第一層２３ａの材料は体積抵抗で１０8 Ωｃｍ以上の抵抗値を持つ絶縁体であり、電荷を逃がすことが難しいため、単独では用いることができない。しかし本発明の二層２３ｂの構成の第一層２３ａとして用いることで、その特性を最大限に生かす事ができる。
【００５０】
第一層２３ａはスパッタ法、反応性スパッタ法、電子ビーム蒸着法、イオンプレーティング法、イオンアシスト蒸着法、ＣＶＤ法、ディッピング法、スピナー法、スプレー法等の薄膜形成手段により絶縁性基材２４上に形成することができる。
【００５１】
また、第二層２３ｂの形成には、反応性スパッタ法、イオンアシスト蒸着法、ＣＶＤ法、イオンビームスパッタ法、ディッピング法、スピナー法、スプレー法などにより形成することができる。
【００５２】
次に本発明を適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
【００５３】
［表示パネル］
図１は上述した本実施例形態に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００５４】
リアプレート１７には基板１３が固定されているが、該基板上には冷陰極素子１４がＮ×Ｍ個形成されている。ここで、Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。たとえば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００、Ｍ＝１０００以上の数を設定することが望ましい。前記Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配線１５とＮ本の列方向配線１６により単純マトリクス配線されている。前記、基板１３、行方向配線１５、列方向配線１６によって構成される部分をマルチ電子ビーム源と呼ぶ。
【００５５】
本発明に関わる画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。また、電子源をリアプレートに直接形成することも可能である。
【００５６】
次に、冷陰極素子として表面伝導型放出素子（後述）を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００５７】
図８に示すのは、図１の表示パネルに用いたマルチ電子ビーム源の平面図である。基板１３上には、後述の図９で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１５と列方向配線電極１６により単純マトリクス状に配線されている。行方向配線電極１５と列方向配線電極１６の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００５８】
［マルチ電子源の構成と作用］
図８のＢ−Ｂ′に沿った平面図を図９（ａ）に、その断面図を図９（ｂ）に示す。
【００５９】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極１５、列方向配線電極１６、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極１５および列方向配線電極１６を介して各素子に給電して通電フォーミング処理（後述）と通電活性化処理（後述）を行うことにより製造した。
【００６０】
本実施形態においては、気密容器のリアプレート１７にマルチ電子ビーム源の基板１３を固定する構成としたが、マルチ電子ビーム源の基板１３が十分な強度を有するものである場合には、気密容器のリアプレート１７としてマルチ電子ビーム源の基板１３自体を用いてもよい。
【００６１】
［フェースプレートの構成と作用］
また、フェースプレート１９の下面には、蛍光膜２０が形成されている。本実施形態はカラー表示装置であるため、蛍光膜２０の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図１０の（ａ）に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体２０ａが設けてある。黒色の導電体２０ａを設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コントラストの低下を防ぐ事などである。黒色体２０ａを導電性とする場合には、電子ビームによる蛍光膜のチャージアップを防止する事が可能である。黒色の導電体２０ａには、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００６２】
また、３原色の蛍光体の塗り分け方は前記図１０（ａ）に示したストライプ状の配列に限られるものではなく、たとえば図１０（ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。
【００６３】
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜２０ｂに用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００６４】
また、蛍光膜２０のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック２１を設けてある。メタルバック２１を設けた目的は、蛍光膜２０が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜２０を保護する事や、電子ビーム加速電圧を印加するための電極として作用させる事や、蛍光膜２０を励起した電子の導電路として作用させる事などである。メタルバック２１は、蛍光膜２０をフェースプレート基板１９上に形成した後、蛍光膜表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成した。なお、蛍光膜２０に低電圧用の蛍光体材料を用いた場合には、メタルバック２１は用いない。この場合、本実施形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１９と蛍光膜２０との間に、たとえばＩＴＯを材料とする透明電極を設けてもよい。
【００６５】
［スペーサの作用と機能］
図２に示すように、スペーサ２２は絶縁性基材２４の表面に絶縁性層の第一層２３ａと高抵抗膜の第二層２３ｂを成膜し、かつフェースプレート１９の内側（メタルバック２１等）及び基板１３の表面（行方向配線１５又は列方向配線１６）に面したスペーサの当接面及び接する側面部に低抵抗膜２５を成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレート１９の内側および基板１３の表面に接合材２６により固定される。また、導電性膜２３は、絶縁性部材２４の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ２２上の低抵抗膜２５および接合材２６を介して、フェースプレート１９の内側（メタルバック２１等）および基板１３の表面（行方向配線１５または列方向配線１６）に電気的に接続される。ここで説明する態様におけるスペーサ２２の形状は薄板状であり、行方向配線１５に平行に配置され、行方向配線１５に電気的に接続されている。
【００６６】
スペーサ２２を構成する低抵抗膜２５は、半導電性膜２３ｂあるいは絶縁性膜２３ａを高電位側のフェースプレート１９（メタルバック２１等）および低電位側の基板１７（配線１５、１６等）と電気的に接続するために設けられたものであり、以下では、中間電極層（中間電極）という名称を用いる。中間電極層（中間層）は、半導電性膜２３ｂと絶縁性膜２３ａとを導電性膜２３として、以下に列挙する複数の機能を有する。
【００６７】
（１）導電性膜２３をフェースプレート１９及び基板１３と電気的に接続する。
【００６８】
既に記載したように、導電性膜２３はスペーサ２２表面での帯電を防止する目的で設けられたものであるが、導電性膜２３をフェースプレート１９（メタルバック２１等）及び基板１３（配線１５、１６等）と直接或いは接合材２６を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ２２の表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避ける為に、フェースプレート１９、基板１３及び当接材２６と接触するスペーサ２２の当接面或いは側面部に低抵抗の中間電極を設けた。
【００６９】
（２）導電性膜２３の電位分布を均一化する。
【００７０】
冷陰極素子１４より放出された電子は、フェースプレート１９と基板１３の間に形成された電位分布に従って電子軌道を成す。スペーサ２２の近傍で電子軌道に乱れが生じないようにする為には、導電性膜２３の電位分布を全域にわたって制御する必要がある。導電性膜２３をフェースプレート１９（メタルバック２１等）及び基板１３（配線１５、１６等）と直接或いは当接材２６を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、導電性膜２３の電位分布が所望の値からずれてしまう可能性がある。これを避ける為に、スペーサ２２がフェースプレート１９及び基板１３と当接するスペーサ端部（当接面或いは側面部）の全長域に低抵抗の中間層を設け、この中間層部に所望の電位を印加することによって、導電性膜２３全体の電位を制御可能とした。
【００７１】
（３）放出電子の軌道を制御する。
【００７２】
冷陰極素子１４より放出された電子は、フェースプレート１９と基板１３の間に形成された電位分布に従って電子軌道を成す。スペーサ２２の近傍の冷陰極素子から放出された電子に関しては、スペーサ２２を設置することに伴う制約（配線、素子位置の変更等）が生じる場合がある。このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート１９上の所望の位置に電子を照射する必要がある。フェースプレート１９及び基板１３と当接する面の側面部に低抵抗の中間層を設けることにより、スペーサ２２近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【００７３】
中間電極となる低抵抗膜２５は、高抵抗膜２３ｂに比べ十分に低い抵抗値を有する材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいは合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐｄ−Ａｇ等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。
【００７４】
接合材２６はスペーサ２２が行方向配線１５およびメタルバック２１と電気的に接続するように、導電性をもたせる必要がある。すなわち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
【００７５】
［表示パネルの製作と動作］
また、図１に示すＤｘ１〜ＤｘｍおよびＤｙ１〜ＤｙｎおよびＨv は、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方向配線１５と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源の列方向配線１６と、Ｈv はフェースプレートのメタルバック２１と電気的に接続している。
【００７６】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と排気ポンプを接続し気密容器内を１０-5Ｐa 程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０-3ないしは１×１０-5Ｐa の真空度に維持される。
【００７７】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じて各冷陰極素子１４に電圧を印加すると、各冷陰極素子１４から電子が放出される。それと同時にメタルバック２１に容器外端子Ｈv を通じて数ｋＶの高圧を印加して、上記放出された電子を加速し、フェースプレート１９の内面に衝突させる。これにより、蛍光膜２０をなす各色の蛍光体が励起されて発光し、画像が表示される。
【００７８】
通常、冷陰極素子である本発明の表面伝導型放出素子１４への印加電圧は１２〜１６［Ｖ］程度、メタルバック２１と冷陰極素子１４との距離ｄは１ｍｍから８ｍｍ程度、メタルバック２１と冷陰極素子１４間の電圧は３ｋＶから１５ｋＶ程度である。
【００７９】
以上、本発明の実施形態の表示パネルの基本構成と製法、及び画像表示装置の概要を説明した。
【００８０】
［マルチ電子ビーム源の構成および製造方法］
次に、前記実施形態の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に関わる画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【００８１】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型放出素子が特に好ましい。すなわち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも、大面積化や製造コストの低減を達成するには不利な要因となる。
【００８２】
その点、表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００８３】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【００８４】
（平面型の表面伝導型電子放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図９に示すのは平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。図中、１３は基板、２７と２８は素子電極、２９は導電性薄膜、３０は通電フォーミング処理により形成した電子放出部、３１は通電活性化処理により形成した薄膜である。
【００８５】
基板１３としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層を積層した基板、などを用いることができる。
【００８６】
また、基板１３上に基板面と平行に対向して設けられた素子電極２７と素子電極２８は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００８７】
素子電極２７と２８の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメーターの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメーターより数十マイクロメーターの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメーターの範囲から適当な数値が選ばれる。
【００８８】
また、導電性薄膜２９の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００８９】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、なかでも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極２７あるいは２８と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは１０オングストロームから５００オングストロームの間である。
【００９０】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 などをはじめとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【００９１】
以上述べたように、導電性薄膜２９を微粒子膜で形成したが、そのシート抵抗値については、１０3 から１０7 ［オーム／ｓｑ］の範囲に含まれるよう設定した。
【００９２】
なお、導電性薄膜２９と素子電極２７および２８とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図１１の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【００９３】
また、電子放出部３０は、導電性薄膜２９の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜２９に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図１１においては模式的に示した。
【００９４】
また、薄膜３１は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部３０およびその近傍を被覆している。薄膜３１は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００９５】
薄膜３１は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。
【００９６】
以上、好ましい素子の基本構成を述べたが、実施形態においては以下のような素子を用いた。
【００９７】
すなわち、基板１３には青板ガラスを用い、素子電極２７と２８にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメーター］とした。
【００９８】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメーター］とした。
【００９９】
（平面型表面伝導型放出素子の製造方法）
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。
【０１００】
図１１（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図９と同一である。
【０１０１】
（１）まず、図１１（ａ）に示すように、基板１３上に素子電極２７および２８を形成する。
【０１０２】
形成するにあたっては、あらかじめ基板１３を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用いればよい。）その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、図１１（ａ）に示した一対の素子電極（２７と２８）を形成する。
【０１０３】
（２）次に、同図（ｂ）に示すように、導電性薄膜２９を形成する。
【０１０４】
形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜２９に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。具体的には、本実施形態では主要元素としてＰｄを用いた。また、実施形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。
【０１０５】
また、微粒子膜で作られる導電性薄膜２９の成膜方法としては、本実施形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【０１０６】
（３）次に、図１１（ｃ）に示すように、フォーミング用電源３２から素子電極２７と２８の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部３０を形成する。
【０１０７】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜２９に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部３０）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部３０が形成される前と比較すると、形成された後は素子電極２７と２８の間で計測される電気抵抗は大幅に増加する。
【０１０８】
通電方法をより詳しく説明するために、図１２に、フォーミング用電源３２から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖpfを、順次昇圧した。また、電子放出部３０の形成状況をモニターするためのモニターパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計３３で計測した。
【０１０９】
本実施形態においては、たとえば１０-3Ｔｏｒｒ程度の真空雰囲気下において、たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖpfを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖpmは０．１［Ｖ］に設定した。そして、素子電極２７と２８の間の電気抵抗が１×１０6 Ωになった段階、すなわちモニターパルス印加時に電流計３３で計測される電流が１×１０-7Ａ以下になった段階で、フォーミング処理にかかわる通電で終了した。
【０１１０】
なお、上記の方法は、本実施形態の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【０１１１】
（４）次に、図１１の（ｄ）に示すように、活性化用電源３４から素子電極２７と２８の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【０１１２】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部３０に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。図１１（ｄ）においては、炭素もしくは炭素化合物よりなる堆積物を部材３１として模式的に示した。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０１１３】
具体的には、１０-1ないし１０-4Ｐa の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物３１は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【０１１４】
通電方法をより詳しく説明するために、図１３の（ａ）に、活性化用電源３４から印加する適宜の電圧波形の一例を示す。本実施形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Ｖacは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１１５】
図１１の（ｄ）に示す３５は該表面伝導型放出素子から放出される放出電流Ｉeを捕捉するためのアノード電極で、直流高電圧電源３６および電流計３７が接続されている。なお、基板１３を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極３５として用いる。活性化用電源３４から電圧を印加する間、電流計３７で放出電流Ｉe を計測して通電活性化処理の進行状況をモニターし、活性化用電源３４の動作を制御する。電流計３７で計測された放出電流Ｉe の一例を図１３（ｂ）に示すが、活性化電源３４からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉe は増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉe がほぼ飽和した時点で活性化用電源３４からの電圧印加を停止し、通電活性化処理を終了する。
【０１１６】
なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１１７】
以上のようにして、図９（ｂ）に示す平面型の表面伝導型放出素子を製造した。
【０１１８】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０１１９】
図１４は、垂直型の基本構成を説明するための模式的な断面図であり、図中の３８は基板、３９と４０は素子電極、４３は段差形成部材、４１は微粒子膜を用いた導電性薄膜、４２は通電フォーミング処理により形成した電子放出部、４４は通電活性化処理により形成した薄膜、である。
【０１２０】
垂直型が先に説明した平面型と異なる点は、片方の素子電極３９が段差形成部材４３上に設けられており、導電性薄膜４１が段差形成部材４３の側面を被覆している点にある。したがって、前記図８の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材４３の段差高Ｌs として設定される。なお、基板３８、素子電極３９および４０、微粒子膜を用いた導電性薄膜４１、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材４３には、たとえばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【０１２１】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１５の（ａ）〜（ｅ）は、製造工程を説明するための断面図で、各部材の表記は前記図１４と同一である。
【０１２２】
（１）まず、図１５（ａ）に示すように、基板３８上に素子電極４０を形成する。
【０１２３】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１２４】
（３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極３９を形成する。
【０１２５】
（４）次に、同図１５（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極４０を露出させる。
【０１２６】
（５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜４１を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０１２７】
（６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。通電フォーミング処理は、図１１（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。
【０１２８】
（７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。通電活性化処理は、図１１（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。
【０１２９】
以上のようにして、図１４に示す垂直型の表面伝導型放出素子を製造した。
【０１３０】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１３１】
図１６に、表示装置に用いた素子の、（放出電流Ｉe ）対（素子印加電圧Ｖf）特性、および（素子電流Ｉf ）対（素子印加電圧Ｖf ）特性の典型的な例を示す。なお、放出電流Ｉe は素子電流Ｉf に比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１３２】
表示装置に用いた素子は、放出電流Ｉe に関して以下に述べる３つの特性を有している。
【０１３３】
第一に、ある電圧（これを閾値電圧Ｖthと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉe が増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉe はほとんど検出されない。すなわち、放出電流Ｉe に関して、明確な閾値電圧Ｖthを持った非線形素子である。
【０１３４】
第二に、放出電流Ｉe は素子に印加する電圧Ｖf に依存して変化するため、電圧Ｖf で放出電流Ｉe の大きさを制御できる。
【０１３５】
第三に、素子に印加する電圧Ｖf に対して素子から放出される電流Ｉe の応答速度が速いため、電圧Ｖf を印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１３６】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１３７】
また、第二の特性か、または第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
【０１３８】
上述した実施形態による電子放出素子、電子ビーム源、表示パネルによって、平板型画像形成装置を製造し、不図示の表示ドライブ回路を設けて、例えばＸ方向配線に画像信号を、Ｙ方向配線に走査信号を印加し、メタルバックに直流高電圧３ｋＶ以上を印加して駆動することにより、フェースプレート側から観察すると、高画質、高品質の画像を表出することができる。
【０１３９】
【実施例】
以下本発明の具体的な実施例について図面を用いて説明する。
【０１４０】
（実施例１）
本実施例では、まず未フォーミングの複数の表面伝導型電子源１４を基板１３に形成した。基板１３として表面を清浄化した青板ガラスを用い、これに、図９に示した表面伝導型電子放出素子を１６０個×７２０個マトリクス状に形成した。
【０１４１】
素子電極２４、２５はＰｔスパッタ膜であり、Ｘ方向配線１５、Ｙ方向配線１６はスクリーン印刷法により形成したＡｇ配線である。導電性薄膜２６はＰｄアミン錯体溶液を焼成したＰｄＯ微粒子膜である。
【０１４２】
画像形成部材であるところの蛍光膜２０は図１０（ａ）に示すように、各色蛍光体がＹ方向に伸びるストライプ形状を採用し、黒色体２０ａとしては各色蛍光体間だけでなく、Ｘ方向にも設けることでＹ方向の画素間を分離しかつスペーサ２２を設置するための部分を加えた形状を用いた。先に黒色体（導電体）２０ａを形成し、その間隙部に各色蛍光体を塗布して蛍光膜２０を作成した。ブラックストライプ（黒色体２０ａ）の材料として通常良く用いられている黒鉛を主成分とする材料を用いた。フェースプレート１９に蛍光体を塗布する方法はスラリー法を用いた。
【０１４３】
また、蛍光膜２０より内面側（電子源側）に設けられるメタルバック２１は、蛍光膜２０の作成後、蛍光膜２０の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸着することで作成した。フェースプレート１９には、更に蛍光膜２０の導電性を高めるため、蛍光膜２０より外面側（ガラス基板と蛍光膜の間）に透明電極が設けられる場合もあるが、本実施例ではメタルバックのみで十分な導電性が得られたので省略した。
【０１４４】
図７において、スペーサ２２は清浄化したソーダライムガラスからなる絶縁性基材２４（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、Ｃｒ2 Ｏ3 膜の第一層２３ａを真空成膜法により形成し成膜した。本実施例で用いたＣｒ2 Ｏ3 はスパッタリング装置を用いてアルゴンと酸素の混合雰囲気中でＣｒ2 Ｏ3 のターゲットをスパッタすることにより成膜した。
【０１４５】
成膜室にアルゴンを０．７Ｐa 、酸素を０．３Ｐa 導入し、酸化クロムのターゲットには８．３Ｗ／ｃｍ2 を印加した。４５分間成膜を行なうことにより２００ｎｍの酸化クロム膜を得た。
【０１４６】
これらの試料を第一層２３ａとして成膜後、第二層２３ｂのＣｒ−Ａｌ2 Ｏ3 サーメット膜を成膜した。本実施例で用いたＣｒ−Ａｌ2 Ｏ3 サーメット膜はスパッタリング装置を用いてアルゴン雰囲気中でＣｒとＡｌ2 Ｏ3 のターゲットを同時にスパッタすることにより成膜した。
【０１４７】
成膜室にアルゴンを０．７Ｐa 導入し、それぞれのターゲットにかける電力を変化することにより組成の調節を行ない、抵抗値の調節を行なった。膜厚は２μｍとした。
【０１４８】
このようにして作成したスペーサ表面に凹凸をつけるために、網目状のマスクをスペーサにかぶせ、アルゴン雰囲気下スパッタすることによりＣｒ−Ａｌ2 Ｏ3 サーメット膜を物理エッチングした。スパッタの条件はＡｒ分圧が１．０Ｐa、投入電力が２．０Ｗ／ｃｍ2 であり、３０分間スパッタすることにより約２００ｎｍのＣｒ−Ａｌ2 Ｏ3 サーメット膜をエッチングすることができる。本実施例では３００分の物理スパッタを行ない、図Ａに示すような表面構造のスペーサを得ることができた。
【０１４９】
このスペーサ２２に関して、５００℃、１時間の熱処理をすることによりスペーサ２２の作成を終了した。この試料の成膜条件を次に示す。
【０１５０】

Figure 0003740296
また、スペーサ２２は、Ｘ方向配線およびメタルバックとの電気的接続を確実にするためにその接続部にＡｌによる電極２５を設けた。この電極２５はＸ方向配線からフェースプレートに向かって１５０μｍ、メタルバックからリアプレートに向かって１００μｍの範囲でスペーサ２２の４面を完全に被覆した。
【０１５１】
その後、電子源１４の３．８ｍｍ上方にフェースプレート１９を支持枠１８を介して配置し、リアプレート１３、フェースプレート１９、支持枠１８およびスペーサ２２の接合部を固定した。スペーサはＸ方向配線１５上に等間隔に固定した。スペーサ２２はフェースプレート１９側では黒色体２０ａ（線幅３００μｍ）上に、Ａｕを被覆シリカ球を含有した導電性フリットガラス２６を用いることにより、帯電防止膜２３とフェースプレート１９との導通を確保した。なお、メタルバック２１とスペーサ２２とが当接する領域においてはメタルバック２１の一部を除去した。リアプレート１７と支持枠１８の接合部はフリットガラス（不図示）を塗布し、大気中で４２０℃で１０分以上焼成することで封着した。
【０１５２】
以上のようにして完成したあと、排気管を通じ真空ポンプにて排気し、十分低い圧力に達した後、容器外端子Ｄｘ１〜ＤｘｍとＤｙ１〜Ｄｙｎを通じ電子放出素子１４の素子電極２７、２８間に電圧を印加し、導電性薄膜２９を通電処理（フォーミング処理）することにより電子放出部３０を形成した。フォーミング処理は、図１２に示した波形の電圧を印加することにより行った。
【０１５３】
次に排気管を通してアセトンを０．１３３Ｐa の圧力となるように真空容器に導入し、容器外端子Ｄｘ１〜Ｄｘｍと、Ｄｙ１〜Ｄｙｎに電圧パルスを定期的に印加することにより、炭素あるいは炭素化合物を堆積する通電活性化処理を行った。通電活性化は図１３（ａ）に示すような波形を印加することにより行った。
【０１５４】
次に容器全体を２００℃に加熱しつつ１０時間真空排気した後、１０-4Ｐa 程度の圧力で、排気管をガスバーナーで熱することで溶着し封止を行った。最後に、封止後の圧力を維持するために、ゲッター処理を行った。
【０１５５】
以上のように完成した画像形成装置において、各電子放出素子１４には、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを通じ走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック２１には、高圧端子Ｈv を通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜２０に電子を衝突させ、蛍光体２０ｂを励起・発光させることで画像を表示した。なお高圧端子Ｈv への印加電圧Ｖa は１〜５ｋＶ、素子電極２７、２８間への印加電圧Ｖf は１４Ｖとした。この時、スペーサの試料Ａに関しては上記駆動条件においてのスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
【０１５６】
また、第二層２３ｂは、Ｃｒ−Ａｌ2 Ｏ3 サーメット膜の抵抗温度係数は−０．３％／℃から−０．３３％／℃であり、上記駆動条件において熱暴走することはなかった。
【０１５７】
（参考例）
参考例においては第一層２３ａを酸化ニオブＮｂ2Ｏ5とした。スパッタによる成膜を行い、成膜条件については以下の通りである。まず、スパッタリングターゲットとしてはＮｂ2Ｏ5の焼結体を用いた。成膜室にＡｒを０．４Ｐa、Ｏ2を０．１Ｐa の分圧で導入し、ターゲットには３．８Ｗ／ｃｍ2の電力を投入した。５０分間成膜を行なうことにより１００ｎｍの膜厚のＮｂ2Ｏ5膜を得た。この膜の比抵抗を測定した所、通常の抵抗測定装置では測定不可能な領域であり、比抵抗は１０8Ωｃｍ以上であることが示された。
【０１５８】
次に第二層２３ｂとしてＰｔを用いた島状膜を形成した。スパッタガスはアルゴンで全圧は１Ｐa である。１．０Ｗ／ｃｍ2 の投入電力でＰｔターゲットをスパッタすることによりＰｔの島状膜を得た。この膜をＳＥＭ観察したのが、図１８に示す平面図と断面図である。このようにして作成したスペーサの抵抗値は１．１×１０5 Ωｃｍであった。
【０１５９】
この後の組立工程は実施例１と同様に行ない、実施例１と同様の条件で駆動した。本参考例においてはこの駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
【０１６０】
また、全組立工程を経過し、画像を表示した後の装置を分解して本参考例に用いたスペーサの抵抗を測定した所、比抵抗が７．６×１０５Ωｃｍになっていた。
【０１６１】
（実施例２）
実施例２においては第一層２３ａの材料をＹ2Ｏ3とした。イオンビームスパッタによる成膜を行い、成膜条件については以下の通りである。まず、スパッタリングターゲットとしてはＹ2Ｏ3の焼結体を用いた。成膜室にＡｒ０．４Ｐa、Ｏ2０．１Ｐa 導入した。ターゲットに８．３Ｗ／ｃｍ2を印加した。４０分間成膜を行なうことにより２００ｎｍの酸化イットリウム膜を得た。
【０１６２】
次に第二層２３ｂとして酸化インジウムを用いた。これについては酸化インジウムの前駆体物質をディッピングによりコートし、焼成することで作成を行なった。条件及び出来上がりの試料については以下の通りである。
【０１６３】
Figure 0003740296
この試料をＳＥＭ観察したところ、図１９に示す平面図と断面図のような形態をしていることが確認された。
【０１６４】
その後の組立工程は実施例１と同様に行ない、実施例１と同様の条件で駆動した。本実施例においてはこの駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
【０１６５】
【発明の効果】
以上説明した通り、二次電子放出効率の小さい材料による膜の上に、導電性を有する膜を、ネットワーク構造、島状またはそれらの混在する構造とすることで、第一層、第二層のどちらに電子が入射しても、帯電を抑える効果がある。また、第二層が導電性を有することで、除電効果も得られた。また、これを使用した画像形成装置はスペーサ近傍でのビーム電位の乱れは抑止され、ビームが蛍光体に衝突する位置と、本来発光するべき蛍光体との位置ずれのない鮮明な画像表示が可能である。
【図面の簡単な説明】
【図１】本発明の実施例である画像表示装置の、表示パネルの一部を切り欠いて示した斜視図である。
【図２】本発明による画像表示装置のスペーサ周辺の断面図である。
【図３】本発明の実施例で用いた第二層がネットワーク構造と島状の混合状態の構造であるスペーサ表面の拡大図である。
【図４】本発明の実施例で用いた第二層がネットワーク構造であるスペーサ表面の拡大図である。
【図５】 本発明の参考例で用いた第二層が島状であるスペーサ表面の拡大図である。
【図６】 本発明の実施例で用いた第二層がネットワーク構造であるスペーサ表面の拡大図である。
【図７】本発明で用いたスペーサの断面模式図である。
【図８】本実施例で用いたマルチ電子ビーム源の基板の平面図である。
【図９】実施例で用いた平面型の表面伝導型放出素子の平面図（ａ），断面図（ｂ）である。
【図１０】表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図１１】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図１２】通電フォーミング処理の際の印加電圧波形である。
【図１３】通電活性化処理の際の印加電圧波形（ａ）、放出電流Ｉe の変化（ｂ）である。
【図１４】実施例で用いた垂直型の表面伝導型放出素子の断面図である。
【図１５】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１６】実施例で用いた表面伝導型放出素子の典型的な特性を示すグラフである。
【図１７】本発明の第１の実施例で用いたスペーサ表面の拡大図と断面図である。
【図１８】 本発明の参考例で用いたスペーサ表面の拡大図と断面図である。
【図１９】 本発明の第２の実施例で用いたスペーサ表面の拡大図と断面図である。
【図２０】従来知られた表面伝導型放出素子の一例の構造図である。
【図２１】従来知られたＦＥ型素子の一例の構造図である。
【図２２】従来知られたＭＩＭ型素子の一例の構造図である。
【符号の説明】
１ 基板
２ 導電性薄膜
３ 電子放出部
４ 基板
５ エミッタ配線
６ エミッタコーン
７ 絶縁層
８ ゲート電極
９ 基板
１０ 下電極
１１ 絶縁層
１２ 上電極
１３ 基板
１４ 冷陰極素子
１５ 行方向配線
１６ 列方向配線
１７ リアプレート
１８ 側壁
１９ フェースプレート
２０ 蛍光膜
２１ メタルバック
２２ スペーサ
２３ 導電膜
２３ａ 第一層（下引き層）
２３ｂ 第二層（キャップ層）
２４ 絶縁性基材
２５ 中間層電極
２６ 導電性フリット（当接材）
２７，２８ 素子電極
２９ 導電性薄膜
３０ 電子放出部
３１ 通電活性化処理により形成した薄膜
３２ フォーミング用電源
３３ 電流計
３４ 活性化用電源
３５ アノード電極
３６ 直流高電圧電源
３７ 電流計
３８ 基板
３９ 素子電極
４０ 素子電極
４１ 導電性薄膜
４２ 電子放出部
４３ 段差形成部材
４４ 通電活性化により形成した薄膜
５７ 基板上の絶縁層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image forming apparatus, and is particularly suitable for a flat image forming apparatus in which a plurality of electron-emitting devices are arranged.
[0002]
[Prior art]
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among these, in the cold cathode device, for example, a surface conduction electron-emitting device, a field emission electron-emitting device (hereinafter referred to as FE type), a metal / insulating layer / metal-type electron emitting device (hereinafter referred to as MIM type), etc. It has been known.
[0003]
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in parallel to a film surface of a small-area thin film formed on a substrate. As this surface conduction electron-emitting device, SnOl by Erinson et al.2Thin film [M.I.Elinson, Radio Eng. Electron Phys., 10, 1290, (1965)], Au thin film [G.D Mitter: “Thin Solid Films”, 9,317 (1972)], In2OThree/ SnO2Thin film [M. Hartwell And CGFonstad: "IEEE Trans.ED Conf.", 519 (1975)], carbon thin film [Haraki Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983) ] Have been reported.
[0004]
As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 20 shows a plan view of the device by M. Hartwell et al. In the figure, 1 is a substrate, and 2 is a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 2 is formed in an H-shaped planar shape as shown in the figure. By applying an energization process called energization forming to the conductive thin film 2, the electron emission portion 3 is formed.
[0005]
In the energization forming, the conductive thin film 2 is locally energized by applying a constant DC voltage or a DC voltage boosted at a very slow rate of, for example, about 1 V / min. In other words, the electron emitting portion 3 is formed in an electrically high resistance state by being broken, deformed or altered. In addition, a crack generate | occur | produces in a part of electroconductive thin film 2 destroyed or deform | transformed or denatured locally. When an appropriate voltage is applied to the conductive thin film 2 after the energization forming, electrons are emitted in the vicinity of the crack.
[0006]
Examples of the FE type include, for example, WPDyke & W.W.Dolan, “Field Emission”, Advance in Electron Physics, 8, 89 (1956), or CASpindt, “Physical Properties of Thin-Film Field Emission cathodes with molybdenium. Cones ", J. Appl. Phys., 47, 5248 (1976).
[0007]
As a typical example of the FE type device configuration, FIG. 21 shows a cross-sectional view of the device according to C.A. In the figure, 4 is a substrate, 5 is an emitter wiring made of a conductive material, 6 is an emitter cone, 7 is an insulating layer, and 8 is a gate electrode. This element causes field emission from the tip of the emitter cone 6 by applying an appropriate voltage between the emitter cone 6 and the gate electrode 8.
[0008]
As another element configuration of the FE type, there is an example in which an emitter and a gate electrode are arranged on a substrate substantially parallel to the substrate plane, in addition to the laminated structure as shown in FIG.
[0009]
As an example of the MIM type, for example, CAMead, “Operation of Tunnel-Emission Devices, J. Appl. Phys., 32, 646 (1961), etc. is known. 22 is a cross-sectional view, in which 9 is a substrate, 10 is a lower electrode made of metal, 11 is a thin insulating layer having a thickness of about 100 angstroms, and 12 is about 80 to 300 angstroms in thickness. In the MIM type, electrons are emitted from the surface of the upper electrode 12 by applying an appropriate voltage between the upper electrode 12 and the lower electrode 10 in the MIM type.
[0010]
The various cold cathode devices described above do not require a heater because they can obtain electron emission at a lower temperature than the hot cathode devices. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be produced. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. Further, unlike the case where the hot cathode element operates by heating of the heater, the response speed is slow. In the case of the cold cathode element, there is also an advantage that the response speed is fast.
[0011]
Examples of the application of the cold cathode device described above include image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources.
[0012]
In particular, as an example of applying a cold cathode device to an image display device, USP by the present applicant.
As disclosed in US Pat. No. 5,066,833, Japanese Patent Laid-Open No. 2-257551, and Japanese Patent Laid-Open No. 4-28137, a surface conduction electron-emitting device and a phosphor that emits light when irradiated with an electron beam are used in combination. Image display devices have been studied. There is an image display device that emits light using a combination of a surface conduction electron-emitting device and a phosphor that emits light when irradiated with an electron beam by the surface conduction electron-emitting device.
[0013]
Also, as an example of applying a large number of FE types to an image display device, a flat panel display device reported by R. Meyer et al. Is known [R. Meyer: “Recent Development on Microchips Display at LETI”, Tech. Digest of 4th Int. Vacuum Micro Electronics Conf., Nagahama, pp. 6-9 (1991)].
[0014]
An example in which a large number of MIM types are arranged and applied to an image display device is disclosed in Japanese Patent Laid-Open No. 3-55738 by the present applicant.
[0015]
Among each cold cathode type, the surface conduction electron-emitting device has an advantage that it is easy to form a large number of devices in a large area because of its simple structure and easy manufacture.
[0016]
Compared with liquid crystal display devices, image display devices using a combination of surface-conduction electron-emitting devices and phosphors are self-luminous and do not require a backlight or have a wide viewing angle. Yes.
[0017]
In the flat type image display device, a large number of the above-described electron-emitting devices are arranged on a flat substrate, and a phosphor that emits light by electrons is arranged opposite to the flat substrate. The electron-emitting devices are arranged on the substrate in a two-dimensional matrix (referred to as a multi-electron source), and each device is connected to the row direction wiring and the column direction wiring. As an example of the image display method, there is the following simple matrix drive.
[0018]
In order to emit electrons from any one row in the matrix, a selection voltage is applied in the row direction, and a signal voltage is applied to the column wiring in synchronization therewith.
[0019]
Electrons emitted from the electron-emitting devices in the selected row are accelerated toward the phosphor to excite the phosphor and emit light. An image is displayed by sequentially applying a selection voltage in the row direction.
[0020]
It is necessary to maintain a vacuum between the substrate (rear plate) on which the electron-emitting devices are formed in a two-dimensional matrix and the substrate (face plate) on which the phosphor and the acceleration electrode are formed. Since atmospheric pressure is applied to the rear plate and the face plate, a substrate having a thickness that supports atmospheric pressure is required as the display device becomes larger. However, increasing the thickness of both substrates, such as glass, increases the weight. Inserting a support member (spacer) between the rear plate and the face plate can reduce the weight and increase the distance between the rear plate and the face plate. A structure is adopted that keeps constant and prevents damage to the rear plate and the face plate.
[0021]
The spacer is required to have pressure resistance to atmospheric pressure and sufficient mechanical strength to support it, and should not greatly affect the trajectory of electrons flying between the rear plate and the face plate. The cause of the influence on the electron trajectory is the charging of the spacer. In spacer charging, a part of the electrons emitted from the electron source or the electrons reflected by the face plate enter the spacer, and secondary ions are emitted from the spacer, or ions ionized by the collision of the electrons adhere to the surface. This is probably due to this.
[0022]
When the spacer is positively charged, electrons flying in the vicinity of the spacer are attracted to the spacer, so that the display image is distorted in the vicinity of the spacer. The effect of charging becomes more prominent as the distance between the rear plate and the face plate increases.
[0023]
In general, as a means for suppressing charging, conductivity is imparted to the charging surface and the electric charge is removed by passing a slight current. Japanese Unexamined Patent Publication No. 57-118355 discloses a method of applying this concept to a spacer and coating the surface of the spacer with tin oxide. Japanese Patent Laid-Open No. 3-49135 discloses a method of covering with a PdO-based glass material.
[0024]
In addition, high brightness as an image display device is an important factor. In order to efficiently emit the phosphor formed on the face plate, it is only necessary to irradiate the phosphor with electrons accelerated at a high voltage, and in order to emit light with sufficient efficiency, the electrons are preferably 3 kV or higher, preferably Accelerate to 5 kV or higher. Therefore, a voltage of several kV or more is applied between the rear plate and the face plate, and a voltage having substantially the same potential is applied to both ends of the spacer. The material used for the spacer is required not to discharge when an acceleration voltage is applied.
[0025]
As a means for improving the creeping discharge withstand voltage, it is effective to cover the surface with a material having a low secondary electron emission rate. Examples of coating with a material with a low secondary electron emission rate include chromium oxide (TSSudarshan and JDCross: IEEE Tran.EI-11, 32 (1976)), copper oxide (JDCross and TSsudarshan: IEEE Tran.EI- 9146 (1974)) is known.
[0026]
[Problems to be solved by the invention]
However, when the above oxide semiconductor material is applied to a spacer of an image display device having a multi-electron source, sufficient performance may not be exhibited in the following points. That is, since the oxide semiconductor material has a low specific resistance value, the current flowing through the spacer surface is too large unless it is coated very thinly. When the resistance value is low, in the image display device using a high acceleration voltage, heat generation of the spacer portion becomes a problem. In addition, the resistance value of oxide semiconductors varies greatly depending on the atmospheric gas, so the variation is large, and it is difficult to control resistance with a very thin thin film, and therefore, the spacer cannot be manufactured with good reproducibility.
[0027]
In other words, although the physical properties preferred as the material of the spacer or its surface layer have been predicted, it is represented by an image display device that accelerates the electrons emitted from the multi-electron source with a voltage of 3 kV or more, thereby causing the phosphor to emit light. There was no material suitable as a spacer for an image forming apparatus. Therefore, it has been difficult to realize an image forming apparatus that forms a high-brightness and distortion-free image by causing the phosphor to emit light with a high voltage.
[0028]
It is an object of the present invention to provide a structure and material of a spacer surface layer suitable for the image forming apparatus as a spacer, and to provide an image forming apparatus capable of displaying an image having high brightness and no distortion.
[0029]
[Means for Solving the Problems]
  The image forming apparatus of the present invention includes:An electron source that emits electrons and the plate are opposed to each other through a spacer.In the image forming apparatus having the structure, the spacer isA substrate, a first layer made of an insulating film covering the surface of the substrate, and a second layer made of a semiconductive film covering the first layer, a part of the first layer being , Exposed in islands at multiple locations from the second layerAn image forming apparatus characterized by the above.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described in detail with reference to the drawings.
[0032]
[Description of display panel]
FIG. 1 is a perspective view of a display panel as an application example of an image display device according to an embodiment of the present invention, and a part of the panel is cut away to show the internal structure. In the figure, reference numeral 17 denotes a rear plate, 18 denotes a side wall, and 19 denotes a face plate. Reference numerals 17 to 19 form an airtight container for maintaining the inside of the display panel in a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member in order to maintain sufficient strength and airtightness.For example, frit glass is applied to each joint, and in the air or in a nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 ° C. for 10 minutes or more. A method for evacuating the inside of the hermetic container will be described later. The inside of the above airtight container is 10-FourSince the vacuum is maintained at about Pa, a spacer 22 is provided as an atmospheric pressure resistant structure for the purpose of preventing destruction of the airtight container due to atmospheric pressure or unexpected impact.
[0033]
Further, in FIG. 1, a substrate 13 is mounted on the rear plate 17, an electron-emitting device 14 is mounted on the substrate 13, and a matrix-like X-direction wiring 15 connected to one electrode of the electron-emitting device 14. A Y-direction wiring 16 connected to the other electrode of the electron-emitting device 14, and a face plate 19 is sequentially provided with a phosphor 20 and a metal back 21. When an image signal and a scanning signal are supplied and a high voltage HV is applied to the metal back 21, the phosphor 20 is irradiated with electrons from the electron-emitting device 14 to emit fluorescence, which is viewed from above in FIG. An image can be displayed to a person.
[0034]
[Composition and action of spacer]
Next, the configuration and operation of the spacer used in the display panel of the image display device to which the present invention is applied will be described with a specific example.
[0035]
2 is a schematic cross-sectional view of the display device taken along line A-A ′ shown in FIG. Each number corresponds to FIG. In FIG. 2, reference numeral 14 denotes an electron-emitting device constituting a cold cathode electron source, 17 denotes a rear plate, 18 denotes a side wall, 19 denotes a face plate, and the inside of the display panel is maintained in a vacuum state by reference numerals 17, 18, and 19. An airtight container is formed. 13 is an insulating substrate, 57 is an insulating layer, 15 is an X-direction wiring, 26 is a frit glass of an adhesive mixed with a conductive material, 25 is a conductive film of a low resistance material, and 24 is an insulating base of the spacer 22. 23a is a first layer that is an oxide insulating layer, 23b is a second layer of a high resistance material, 21 is a metal back, and 20 is a phosphor.
[0036]
The spacer 22 is provided in order to prevent the envelope from being damaged or deformed under the atmospheric pressure by evacuating the inside of the envelope. The material, shape, arrangement, number of arrangement, and the like of the spacer 22 are determined in consideration of the atmospheric pressure, heat, and the like received by the envelope, such as the shape of the envelope and the thermal expansion coefficient. The shape of the spacer 22 includes a flat plate shape, a cross shape, an L shape, a cylindrical shape, a flat plate shape provided with an electron passage hole, and the like.
[0037]
The insulating base material 24 constituting the spacer 22 needs to be made of a material having substantially the same thermal expansion characteristics as the rear plate 17 on which the electron-emitting device 14 is formed and the face plate 19 on which the phosphor 20 is formed. Alternatively, the insulating base 24 may be highly elastic and easily absorb thermal deformation. Since it is necessary to support the atmospheric pressure applied to the face plate 19 and the rear plate 17, a material having high mechanical strength and high heat resistance such as glass and ceramics is suitable. When glass is used as the material for the face plate 19 and the rear plate 17, the insulating base material 24 of the spacer 22 is made of the same material as possible or the same heat to suppress thermal stress during the display device manufacturing process. A material having an expansion coefficient is desirable.
[0038]
As a result of studying a method for preventing the spacer 22 from being charged, the present inventors have found that the second layer 23b has a network structure or a second layer 23b on the first film 23a having a small secondary electron emission rate in order to prevent charging. It has been found that it is effective to form an island-like conductive film having a structure in which the first layer 23a is exposed. Especially as the first layer 23a Cr2OThree, Nb2OFive, Y2OThreeA film having a composition containing a material having a low secondary electron emission efficiency such as the above is extremely effective.
[0039]
  Here, a schematic diagram of a network structure or an island-like structure as the second layer 23b on the first film 23a of the spacer 22 will be described. FIG. 3 is an enlarged view of the spacer surface in which the second layer used in the embodiment of the present invention is a network structure and an island-like mixed structure, and FIG. 4 is the second layer used in the embodiment of the present invention. FIG. 5 is an enlarged view of the surface of the spacer having a network structure.referenceFIG. 6 is an enlarged view of the spacer surface in which the second layer used in the example has an island shape, and FIG. 6 is an enlarged view of the spacer surface in which the second layer used in the embodiment of the present invention has a network structure.
[0040]
FIG. 7 is a schematic diagram showing the structure of the spacer. On the insulating base 24, a first layer 23a which is an oxide insulating layer and a conductive second layer 23b are formed.
[0041]
The first layer 23a is made of a material having a low secondary electron emission efficiency, and the second layer 23b suppresses secondary electron emission due to its structure and removes the electric charge charged on the surface of the spacer 22. The structure of the second layer 23b is a network structure in which the ratio of the area of the exposed portion of the first layer 23a to the area of the covering portion of the second layer 23b is 3: 1 or more and 1: 100 or less, or an island shape or a mixture thereof It is preferable that when an arbitrary area portion of 100 μm × 100 μm is observed, it is desirable that the exposed surface of the first layer 23a and the second layer 23b are mixed. When the second layer 23b of the present invention has a network structure, the area average value of one exposed portion is 5000 square μm or less, more preferably 2500 square μm or less. Further, when the second layer 23b is in an island shape or a mixed state of an island shape and a network structure, the average value of the width of the exposed portion is 70 μm or less, more preferably 50 μm or less.
[0042]
The material of the exposed portion is an insulator although the secondary electron emission efficiency is low, and once charged, it is difficult to remove the charge only by the action of the first layer. Therefore, the charge is removed by letting the charged charges escape to the second layer 23b. If the distance in the in-plane direction from the exposed portion to the second layer 23b is too long, it becomes difficult to quickly remove charges accumulated in the first layer 23a. Although there are some differences depending on the combination of materials, experientially, when the average value of the width of the exposed portion is 70 μm or more, the charge removal is not performed quickly, and the performance of the image forming apparatus of the present invention may be impaired.
[0043]
In addition, the resistance value of the second layer 23b is set to a value at which a sufficient current flows through the spacer 22 to quickly remove charges without charging the surface of the spacer 22. Therefore, the resistance value suitable for the spacer 22 is set by the charge amount. The amount of charge depends on the emission current from the electron source and the secondary electron emission rate on the surface of the spacer 22, but the Cr contained in the first layer 23a.2OThree, Nb2OFive, Y2OThreeIs a material with a low secondary electron emission rate, and thus it is not necessary to pass a large current. Sheet resistance is 1012If it is Ω or less, it is considered that it can cope with most use conditions.11If it is Ω or less, it is satisfactory. On the other hand, the lower limit of the resistance value is limited by the power consumption of the spacer 22, and the power consumption of the entire image display apparatus does not increase excessively. Therefore, the resistance of the spacer 22 must be selected to a value that does not significantly affect the heat generation of the entire apparatus. .
When the resistance temperature coefficient of the spacer 22 is positive, the resistance value increases as the temperature rises, so that heat generation in the spacer 22 is suppressed. On the other hand, if the temperature coefficient of resistance is negative, the resistance value decreases due to the temperature rise due to the power consumed on the surface of the spacer 22, further generates heat and the temperature continues to rise, causing so-called thermal runaway where excessive current flows. . However, thermal runaway does not occur in a situation where the amount of heat generated, that is, power consumption and heat dissipation are balanced. Therefore, if the absolute value of the resistance temperature coefficient (TCR) is small, thermal runaway is difficult.
[0044]
1 cm of the spacer 22 under the condition of using a thin film having a resistance temperature coefficient TCR of about -1% of the second layer 23b.2It has been experimentally confirmed that when the power consumption per unit exceeds about 0.1 W, the current flowing through the spacer 22 continues to increase, resulting in a thermal runaway state. Of course, this depends on the shape of the spacer 22 and the voltage Va applied across the spacer and the resistance temperature coefficient of the antistatic film. From the above conditions, the power consumption is 1 cm.2The value of Rs not exceeding 0.1W per unit is 10 x Va2Ω or more. That is, the sheet resistance Rs of the second layer 23b formed on the spacer 22 is 10 × Va [V].2-1011It is desirable to set in the range of Ω.
[0045]
The thickness t of the first layer 23a is preferably 10 nm or more. On the other hand, when the film thickness t exceeds 1 μm, the film stress increases and the risk of film peeling increases, and the film formation time becomes longer, resulting in poor productivity. Therefore, the film thickness is desirably 10 nm to 1 μm, more preferably 20 nm to 500 nm.
[0046]
As the material of the second layer 23b, any material can be used as long as the resistance value can be adjusted to a range preferable for the spacer 22 described above and the material can be stable, and oxide, nitride, or the like can be used. Among these, transition metal and ceramic composites. (Cermet), Cr-SiO, Cr-SiO2, Cr-Al2OThree, In2OThree-Al2OThreeEtc., transition metal and high resistance nitride (aluminum nitride, boron nitride, silicon nitride, etc.) composite, Cr—Al—N, Ti—Al—N, Ta—Al—N, Cr—B—N, Cr— Si-N or the like is a preferable material because the resistance value can be easily adjusted and the resistance value is stable in the image forming apparatus manufacturing process.
[0047]
The overall resistance value of the spacer 22 is generally defined by the resistance value of the second layer 23b. In order not to disturb the trajectory of the emitted electrons from the electron source, the potential distribution between the face plate 19 and the rear plate 17 is uniform, that is, the resistance value of the spacer 22 is almost uniform in all places. is required. When the potential distribution is disturbed, the electrons that should reach the phosphor in the vicinity of the spacer 22 are bent, and hit the adjacent phosphor, thereby disturbing the image. The nitride film of Cr, Ti, and Ta is stable, and is effective in ensuring uniformity of the resistance value and preventing image disturbance.
[0048]
As the material used for the first layer 23a, a material having a low secondary electron emission rate is preferable. Cr2OThree, Nb2OFive, Y2OThreeIs a material suitable for use in the first layer 23a because of its low secondary electron emission efficiency. According to the authors' measurements, the secondary electron emission efficiency of these materials does not exceed 1.8 at the maximum at an incident angle of 0 °.
[0049]
However, the material of these first layers 23a is 10% in volume resistance.8Since it is an insulator having a resistance value of Ωcm or more and it is difficult to release charges, it cannot be used alone. However, by using it as the first layer 23a having the configuration of the two layers 23b of the present invention, the characteristics can be utilized to the maximum.
[0050]
The first layer 23a is formed of an insulating substrate 24 by thin film forming means such as sputtering, reactive sputtering, electron beam vapor deposition, ion plating, ion assisted vapor deposition, CVD, dipping, spinner, or spray. Can be formed on top.
[0051]
The second layer 23b can be formed by reactive sputtering, ion-assisted vapor deposition, CVD, ion beam sputtering, dipping, spinner, spraying, or the like.
[0052]
Next, the configuration and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.
[0053]
[Display panel]
FIG. 1 is a perspective view of the display panel used in the present embodiment described above, and a part of the panel is cut away to show the internal structure.
[0054]
A substrate 13 is fixed to the rear plate 17, and N × M cold cathode elements 14 are formed on the substrate. Here, N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for the purpose of displaying high-definition television, it is desirable to set the numbers N = 3000 and M = 1000 or more. The N × M cold cathode elements are simply matrix-wired by M row-direction wirings 15 and N column-direction wirings 16. The portion constituted by the substrate 13, the row direction wiring 15 and the column direction wiring 16 is referred to as a multi-electron beam source.
[0055]
As long as the multi-electron beam source used in the image display apparatus according to the present invention is an electron source in which the cold cathode elements are wired in a simple matrix, there is no limitation on the material, shape or manufacturing method of the cold cathode elements. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used. It is also possible to form the electron source directly on the rear plate.
[0056]
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (to be described later) are arranged on a substrate as a cold cathode device and simple matrix wiring is described.
[0057]
FIG. 8 is a plan view of the multi-electron beam source used in the display panel of FIG. On the substrate 13, surface conduction electron-emitting devices similar to those shown in FIG. 9 described later are arranged, and these devices are wired in a simple matrix by row-direction wiring electrodes 15 and column-direction wiring electrodes 16. An insulating layer (not shown) is formed between the electrodes at the intersections of the row direction wiring electrodes 15 and the column direction wiring electrodes 16 to maintain electrical insulation.
[0058]
[Configuration and operation of multi-electron source]
FIG. 9A is a plan view taken along line BB ′ of FIG. 8, and FIG. 9B is a cross-sectional view thereof.
[0059]
Note that the multi-electron source having such a structure includes the row-direction wiring electrode 15, the column-direction wiring electrode 16, the inter-electrode insulating layer (not shown), the element electrode of the surface conduction electron-emitting device, and the conductive thin film in advance on the substrate. Then, power was supplied to each element via the row direction wiring electrode 15 and the column direction wiring electrode 16, and an energization forming process (described later) and an energization activation process (described later) were performed.
[0060]
In this embodiment, the multi-electron beam source substrate 13 is fixed to the rear plate 17 of the hermetic container. However, if the multi-electron beam source substrate 13 has sufficient strength, the hermetic container As the rear plate 17, the substrate 13 itself of the multi-electron beam source may be used.
[0061]
[Configuration and action of face plate]
A fluorescent film 20 is formed on the lower surface of the face plate 19. Since this embodiment is a color display device, the phosphor film 20 is coated with phosphors of three primary colors red, green, and blue used in the field of CRT. For example, as shown in FIG. 10A, the phosphors of the respective colors are separately applied in stripes, and a black conductor 20a is provided between the stripes of the phosphors. The purpose of providing the black conductor 20a is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, and to prevent the reflection of external light and prevent a decrease in display contrast. Things. When the black body 20a is made conductive, it is possible to prevent the phosphor film from being charged up by an electron beam. For the black conductor 20a, graphite is used as a main component, but other materials may be used as long as they are suitable for the above purpose.
[0062]
Further, the method of separately applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 10 (a). For example, a delta arrangement as shown in FIG. It may be an array.
[0063]
When producing a monochrome display panel, a monochromatic phosphor material may be used for the phosphor film 20b, and a black conductive material is not necessarily used.
[0064]
Further, a metal back 21 known in the field of CRT is provided on the surface of the fluorescent film 20 on the rear plate side. The purpose of providing the metal back 21 is to improve the light utilization rate by specularly reflecting a part of the light emitted from the fluorescent film 20, to protect the fluorescent film 20 from negative ion collisions, and to accelerate the electron beam. For example, to act as an electrode for applying a voltage, or to act as a conductive path for excited electrons in the fluorescent film 20. The metal back 21 was formed by a method of forming the fluorescent film 20 on the face plate substrate 19, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. Note that the metal back 21 is not used when a low-voltage phosphor material is used for the phosphor film 20. In this case, although not used in the present embodiment, a transparent electrode made of, for example, ITO is used between the face plate substrate 19 and the fluorescent film 20 for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film. It may be provided.
[0065]
[Operation and function of spacer]
As shown in FIG. 2, the spacer 22 is formed by forming a first layer 23 a of an insulating layer and a second layer 23 b of a high resistance film on the surface of an insulating base 24, and inside the face plate 19 (metal back 21. Etc.) and the surface of the substrate 13 (row-direction wiring 15 or column-direction wiring 16). As many as necessary and spaced apart from each other, and are fixed to the inside of the face plate 19 and the surface of the substrate 13 by the bonding material 26. The conductive film 23 is formed on at least the surface of the insulating member 24 exposed in the vacuum in the airtight container, and the low resistance film 25 and the bonding material 26 on the spacer 22 are formed on the surface of the insulating member 24. And are electrically connected to the inside of the face plate 19 (metal back 21 and the like) and the surface of the substrate 13 (row-direction wiring 15 or column-direction wiring 16). The shape of the spacer 22 in the embodiment described here is a thin plate shape, is arranged in parallel to the row direction wiring 15, and is electrically connected to the row direction wiring 15.
[0066]
The low-resistance film 25 constituting the spacer 22 is formed by connecting the semiconductive film 23b or the insulating film 23a to the high-potential side face plate 19 (metal back 21 or the like) and the low-potential side substrate 17 (wirings 15 and 16 or the like). It is provided for electrical connection, and hereinafter, the name of an intermediate electrode layer (intermediate electrode) is used. The intermediate electrode layer (intermediate layer) has a plurality of functions listed below using the semiconductive film 23b and the insulating film 23a as the conductive film 23.
[0067]
(1) The conductive film 23 is electrically connected to the face plate 19 and the substrate 13.
[0068]
As already described, the conductive film 23 is provided for the purpose of preventing charging on the surface of the spacer 22, but the conductive film 23 is formed on the face plate 19 (metal back 21 and the like) and the substrate 13 (wiring 15). 16 or the like) directly or via the bonding material 26, a large contact resistance is generated at the interface of the connecting portion, and there is a possibility that charges generated on the surface of the spacer 22 cannot be quickly removed. In order to avoid this, a low-resistance intermediate electrode is provided on the contact surface or side surface of the spacer 22 that contacts the face plate 19, the substrate 13, and the contact material 26.
[0069]
(2) The potential distribution of the conductive film 23 is made uniform.
[0070]
Electrons emitted from the cold cathode element 14 form an electron orbit according to a potential distribution formed between the face plate 19 and the substrate 13. In order to prevent disturbance of the electron trajectory in the vicinity of the spacer 22, it is necessary to control the potential distribution of the conductive film 23 over the entire area. When the conductive film 23 is connected to the face plate 19 (metal back 21 or the like) and the substrate 13 (wirings 15 and 16 or the like) directly or via the contact material 26, the connection state is caused due to the contact resistance at the interface of the connection portion. May occur, and the potential distribution of the conductive film 23 may deviate from a desired value. In order to avoid this, a low-resistance intermediate layer is provided in the entire length region of the spacer end (contact surface or side surface) where the spacer 22 contacts the face plate 19 and the substrate 13, and a desired potential is applied to the intermediate layer. By applying the voltage, the potential of the entire conductive film 23 can be controlled.
[0071]
(3) Control the orbit of emitted electrons.
[0072]
Electrons emitted from the cold cathode element 14 form an electron orbit according to a potential distribution formed between the face plate 19 and the substrate 13. With respect to the electrons emitted from the cold cathode device in the vicinity of the spacer 22, restrictions (wiring, change in device position, etc.) associated with the spacer 22 may occur. In such a case, in order to form an image without distortion or unevenness, it is necessary to control the trajectory of the emitted electrons to irradiate the desired position on the face plate 19 with electrons. By providing a low resistance intermediate layer on the side surface of the face plate 19 and the surface that contacts the substrate 13, the potential distribution in the vicinity of the spacer 22 can have desired characteristics and the trajectory of emitted electrons can be controlled. .
[0073]
For the low resistance film 25 serving as the intermediate electrode, a material having a sufficiently low resistance value as compared with the high resistance film 23b may be selected, such as Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, and Pd. Metals or alloys, and Pd, Ag, Au, RuO2, Pd-Ag and other printed conductors composed of metal or metal oxide and glass, or In2OThree-SnO2The material is appropriately selected from a transparent conductor such as polysilicon and a semiconductor material such as polysilicon.
[0074]
The bonding material 26 needs to have conductivity so that the spacer 22 is electrically connected to the row direction wiring 15 and the metal back 21. That is, a frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is suitable.
[0075]
[Production and operation of display panel]
In addition, Dx1 to Dxm and Dy1 to Dyn and Hv shown in FIG. 1 are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row direction wiring 15 of the multi electron beam source, Dy1 to Dyn are electrically connected to the column direction wiring 16 of the multi electron beam source, and Hv is electrically connected to the metal back 21 of the face plate.
[0076]
In order to evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and an exhaust pump are connected to evacuate the inside of the hermetic container.-FiveEvacuate to a degree of vacuum of Pa. Thereafter, the exhaust pipe is sealed. In order to maintain the degree of vacuum in the hermetic container, a getter film (not shown) is formed at a predetermined position in the hermetic container immediately before or after sealing. A getter film is a film formed by, for example, heating and vapor-depositing a getter material mainly composed of Ba by a heater or high-frequency heating, and the inside of an airtight container is 1 × 10 6 by the adsorption action of the getter film.-3Or 1 × 10-FiveThe vacuum degree of Pa is maintained.
[0077]
In the image display device using the display panel described above, electrons are emitted from each cold cathode element 14 when a voltage is applied to each cold cathode element 14 through the external terminals Dx1 to Dxm and Dy1 to Dyn. At the same time, a high voltage of several kV is applied to the metal back 21 through the container outer terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 19. As a result, the phosphors of the respective colors forming the fluorescent film 20 are excited to emit light, and an image is displayed.
[0078]
Usually, the applied voltage to the surface conduction electron-emitting device 14 of the present invention, which is a cold cathode device, is about 12 to 16 [V], the distance d between the metal back 21 and the cold cathode device 14 is about 1 mm to 8 mm, and the metal back 21. And the cold cathode element 14 is about 3 kV to 15 kV.
[0079]
The basic configuration and manufacturing method of the display panel according to the embodiment of the present invention and the outline of the image display device have been described above.
[0080]
[Configuration and Manufacturing Method of Multi Electron Beam Source]
Next, the manufacturing method of the multi electron beam source used for the display panel of the embodiment will be described. As long as the multi-electron beam source used in the image display apparatus related to the image display apparatus of the present invention is an electron source in which cold cathode elements are wired in a simple matrix, there is no limitation on the material, shape or manufacturing method of the cold cathode elements. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0081]
However, a surface conduction electron-emitting device is particularly preferable among these cold cathode devices under the circumstances where a display device having a large display screen and a low price is required. That is, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and thus an extremely accurate manufacturing technique is required. This achieves a large area and a reduction in manufacturing cost. This is a disadvantageous factor. Further, in the MIM type, it is necessary to make the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving an increase in area and a reduction in manufacturing cost.
[0082]
In that respect, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost. Further, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron emission portion or its peripheral portion is formed of a fine particle film are particularly excellent in electron emission characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance and large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron emission portion or its peripheral portion is formed of a fine particle film is used. First, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described, and then the structure of a multi-electron beam source in which a number of devices are wired in a simple matrix will be described.
[0083]
(Suitable device configuration and manufacturing method for surface conduction electron-emitting devices)
There are two types of typical structures of the surface conduction electron-emitting device in which the electron emission portion or the peripheral portion thereof is formed of a fine particle film, a planar type and a vertical type.
[0084]
(Plane type surface conduction electron-emitting device)
First, the device configuration and manufacturing method of a planar surface conduction electron-emitting device will be described. FIG. 9 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 13 is a substrate, 27 and 28 are element electrodes, 29 is a conductive thin film, 30 is an electron emission portion formed by energization forming treatment, and 31 is a thin film formed by energization activation treatment.
[0085]
As the substrate 13, for example, various glass substrates including quartz glass and blue plate glass, various ceramic substrates including alumina, or the above-mentioned various substrates such as SiO 22A substrate on which an insulating layer made of a material is stacked can be used.
[0086]
The element electrode 27 and the element electrode 28 provided on the substrate 13 so as to face the substrate surface in parallel are formed of a conductive material. For example, metals such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag, etc., or alloys of these metals, or In2OThree-SnO2A material may be appropriately selected from metal oxides such as silicon, semiconductors such as polysilicon, and the like. In order to form the electrode, it can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching, but it can be formed by using other methods (for example, a printing technique). No problem.
[0087]
The shapes of the device electrodes 27 and 28 are appropriately designed according to the application purpose of the electron-emitting device. In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers, but among them, a number more preferable than several micrometers is preferred for application to a display device. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate value is usually selected from the range of several hundred angstroms to several micrometers.
[0088]
A fine particle film is used for the conductive thin film 29. The fine particle film described here refers to a film (including an island-like aggregate) containing a large number of fine particles as a constituent element. If the fine particle film is examined microscopically, usually, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
[0089]
The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and the preferred one is in the range of 10 angstroms to 200 angstroms. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the conditions necessary for electrically connecting to the element electrodes 27 or 28, the conditions necessary for satisfactorily performing energization forming described later, and the electric resistance of the fine particle film itself to an appropriate value described later. The conditions necessary for Specifically, it is set within the range of several angstroms to several thousand angstroms, and is preferably between 10 angstroms and 500 angstroms.
[0090]
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metals such as PdO, SnO2, In2OThree, PbO, Sb2OThreeOxides such as HfB2, ZrB2, LaB6, CeB6, YBFour, GdBFour, Borides such as TiC, ZrC, HfC, TaC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., Si, Ge, etc. And the like, carbon, and the like, which are appropriately selected from these.
[0091]
As described above, the conductive thin film 29 is formed of a fine particle film.ThreeTo 107It was set to be included in the range of [Ohm / sq].
[0092]
Note that the conductive thin film 29 and the device electrodes 27 and 28 are desirably electrically connected with each other, and thus have a structure in which a part of each other overlaps. In the example of FIG. 11, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom. However, in some cases, the substrate, the conductive thin film, and the device electrode are stacked in this order. No problem.
[0093]
Moreover, the electron emission part 30 is a crack-like part formed in a part of the conductive thin film 29, and has an electrical property higher than that of the surrounding conductive thin film. The crack is formed by performing an energization forming process described later on the conductive thin film 29. There are cases where fine particles having a particle diameter of several angstroms to several hundred angstroms are arranged in the crack. In addition, since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emission portion, it is schematically shown in FIG.
[0094]
The thin film 31 is a thin film made of carbon or a carbon compound and covers the electron emission portion 30 and the vicinity thereof. The thin film 31 is formed by performing an energization activation process described later after the energization forming process.
[0095]
The thin film 31 is one of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof, and the film thickness is 500 [angstroms] or less, but is preferably 300 [angstroms] or less. preferable.
[0096]
The basic configuration of a preferable element has been described above. In the embodiment, the following element is used.
[0097]
That is, blue glass was used for the substrate 13 and Ni thin films were used for the device electrodes 27 and 28. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].
[0098]
Pd or PdO was used as the main material of the fine particle film, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].
[0099]
(Planar surface conduction electron-emitting device manufacturing method)
Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described.
[0100]
FIGS. 11A to 11D are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notations of the respective members are the same as those in FIG.
[0101]
(1) First, device electrodes 27 and 28 are formed on a substrate 13 as shown in FIG.
[0102]
In the formation, the substrate 13 is sufficiently cleaned in advance using a detergent, pure water, and an organic solvent, and then a material for the element electrode is deposited. (For example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used as a deposition method.) Thereafter, the deposited electrode material is patterned using a photolithography / etching technique, and FIG. The pair of device electrodes (27 and 28) shown in FIG.
[0103]
(2) Next, a conductive thin film 29 is formed as shown in FIG.
[0104]
In forming the film, first, an organic metal solution is applied to the substrate (a), dried, heated and fired to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive thin film 29. Specifically, in the present embodiment, Pd is used as the main element. In the embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used.
[0105]
Further, as a method for forming the conductive thin film 29 made of the fine particle film, for example, a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, or the like other than the method by applying the organometallic solution used in the present embodiment. May be used.
[0106]
(3) Next, as shown in FIG. 11C, an appropriate voltage is applied between the forming power source 32 between the device electrodes 27 and 28, and an energization forming process is performed to form the electron emission portion 30. .
[0107]
The energization forming process is a process in which a conductive thin film 29 made of a fine particle film is energized, and a part thereof is appropriately destroyed, deformed, or altered, and changed into a structure suitable for electron emission. That is. In a portion of the conductive thin film made of the fine particle film that has changed to a structure suitable for electron emission (that is, the electron emission portion 30), an appropriate crack is formed in the thin film. It should be noted that the electrical resistance measured between the device electrodes 27 and 28 is significantly increased after being formed as compared to before the electron emitting portion 30 is formed.
[0108]
In order to explain the energization method in more detail, FIG. 12 shows an example of an appropriate voltage waveform applied from the forming power supply 32. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable. In this embodiment, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. Applied. At that time, the peak value Vpf of the triangular wave pulse was boosted sequentially. Further, a monitor pulse Pm for monitoring the formation state of the electron emission portion 30 was inserted between the triangular wave pulses at an appropriate interval, and the current flowing at that time was measured by an ammeter 33.
[0109]
In the present embodiment, for example, 10-3In a vacuum atmosphere of about Torr, for example, the pulse width T1 was set to 1 [millisecond], the pulse interval T2 was set to 10 [millisecond], and the peak value Vpf was increased by 0.1 [V] for each pulse. The monitor pulse Pm was inserted at a rate of once every time 5 pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. The electrical resistance between the device electrodes 27 and 28 is 1 × 106The current measured by the ammeter 33 when the Ω is reached, that is, when the monitor pulse is applied is 1 × 10-7When the temperature became A or less, the process was terminated by energization related to the forming process.
[0110]
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. Accordingly, it is desirable to change the energization conditions accordingly.
[0111]
(4) Next, as shown in FIG. 11 (d), an appropriate voltage is applied between the activation power supply 34 between the device electrodes 27 and 28, the energization activation process is performed, and the electron emission characteristics are improved. Make improvements.
[0112]
The energization activation process is a process of energizing the electron emission portion 30 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. In FIG. 11D, a deposit made of carbon or a carbon compound is schematically shown as the member 31. By performing the energization activation process, it is possible to increase the emission current at the same applied voltage typically 100 times or more compared to before the energization activation process.
[0113]
Specifically, 10-110-FourBy applying a voltage pulse periodically in a vacuum atmosphere within the range of Pa, carbon or a carbon compound originating from an organic compound present in the vacuum atmosphere is deposited. The deposit 31 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500 [angstrom] or less, more preferably 300 [angstrom] or less.
[0114]
In order to explain the energization method in more detail, FIG. 13A shows an example of an appropriate voltage waveform applied from the activation power supply 34. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, the rectangular wave voltage Vac is 14 [V] and the pulse width T3 is 1 [mm]. Second] and the pulse interval T4 was 10 [milliseconds]. The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.
[0115]
Reference numeral 35 shown in FIG. 11D denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power source 36 and an ammeter 37 are connected. When the activation process is performed after the substrate 13 is incorporated in the display panel, the phosphor screen of the display panel is used as the anode electrode 35. While the voltage is applied from the activation power supply 34, the emission current Ie is measured by the ammeter 37 to monitor the progress of the energization activation process, and the operation of the activation power supply 34 is controlled. An example of the emission current Ie measured by the ammeter 37 is shown in FIG. 13B. When a pulse voltage is applied from the activation power supply 34, the emission current Ie increases with the passage of time, but eventually becomes saturated. Almost no increase. As described above, when the emission current Ie is almost saturated, the voltage application from the activation power supply 34 is stopped, and the energization activation process is terminated.
[0116]
The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.
[0117]
As described above, the planar surface conduction electron-emitting device shown in FIG. 9B was manufactured.
[0118]
(Vertical surface conduction electron-emitting devices)
Next, another representative configuration of the surface conduction electron-emitting device in which the electron emission portion or its periphery is formed of a fine particle film, that is, the configuration of a vertical surface conduction electron-emitting device will be described.
[0119]
FIG. 14 is a schematic cross-sectional view for explaining a vertical basic configuration, in which 38 is a substrate, 39 and 40 are element electrodes, 43 is a step forming member, and 41 is a conductive film using a fine particle film. , 42 is an electron emission portion formed by energization forming treatment, and 44 is a thin film formed by energization activation treatment.
[0120]
The vertical type is different from the planar type described above in that one element electrode 39 is provided on the step forming member 43 and the conductive thin film 41 covers the side surface of the step forming member 43. . Therefore, the element electrode interval L in the planar type in FIG. 8 is set as the step height Ls of the step forming member 43 in the vertical type. For the substrate 38, the device electrodes 39 and 40, and the conductive thin film 41 using the fine particle film, the materials listed in the description of the planar type can be used similarly. Further, the step forming member 43 is made of, for example, SiO.2An electrically insulating material such as
[0121]
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. (A)-(e) of FIG. 15 is sectional drawing for demonstrating a manufacturing process, and the description of each member is the same as the said FIG.
[0122]
(1) First, as shown in FIG. 15A, the device electrode 40 is formed on the substrate 38.
[0123]
(2) Next, as shown in FIG. 2B, an insulating layer for forming a step forming member is laminated. For example, the insulating layer is made of SiO.2May be laminated by sputtering, but other film forming methods such as vacuum deposition and printing may be used.
[0124]
(3) Next, as shown in FIG. 3C, the device electrode 39 is formed on the insulating layer.
[0125]
(4) Next, as shown in FIG. 15D, a part of the insulating layer is removed by using, for example, an etching method to expose the device electrode 40.
[0126]
(5) Next, as shown in FIG. 5E, a conductive thin film 41 using a fine particle film is formed. For the formation, as in the case of the planar type, for example, a film forming technique such as a coating method may be used.
[0127]
(6) Next, as in the case of the planar type, an energization forming process is performed to form an electron emission portion. The energization forming process may be the same as the planar energization forming process described with reference to FIG.
[0128]
(7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion. The energization activation process may be performed in the same manner as the planar energization activation process described with reference to FIG.
[0129]
As described above, the vertical surface conduction electron-emitting device shown in FIG. 14 was manufactured.
[0130]
(Characteristics of surface conduction electron-emitting devices used in display devices)
The device structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.
[0131]
FIG. 16 shows typical examples of (emission current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the elements used in the display device. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale. Further, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.
[0132]
The element used in the display device has the following three characteristics with respect to the emission current Ie.
[0133]
First, when a voltage larger than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases rapidly. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is almost none. Not detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
[0134]
Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0135]
Third, since the response speed of the current Ie emitted from the device is fast with respect to the voltage Vf applied to the device, the amount of electrons emitted from the device can be controlled by the length of time for which the voltage Vf is applied.
[0136]
Due to the above characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element in accordance with the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected state element. By sequentially switching the elements to be driven, it is possible to display by sequentially scanning the display screen.
[0137]
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
[0138]
A flat panel image forming apparatus is manufactured by the electron-emitting device, the electron beam source, and the display panel according to the above-described embodiment, and a display drive circuit (not shown) is provided. By applying a signal and driving the metal back by applying a DC high voltage of 3 kV or higher, an image with high image quality and high quality can be displayed when viewed from the face plate side.
[0139]
【Example】
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
[0140]
(Example 1)
In this example, a plurality of unformed surface-conduction electron sources 14 were first formed on the substrate 13. A blue plate glass having a cleaned surface was used as the substrate 13, and 160 × 720 surface conduction electron-emitting devices shown in FIG. 9 were formed in a matrix.
[0141]
The element electrodes 24 and 25 are Pt sputtered films, and the X direction wiring 15 and the Y direction wiring 16 are Ag wirings formed by a screen printing method. The conductive thin film 26 is a PdO fine particle film obtained by firing a Pd amine complex solution.
[0142]
As shown in FIG. 10A, the fluorescent film 20 serving as an image forming member adopts a stripe shape in which each color phosphor extends in the Y direction, and the black body 20a is not only between each color phosphor but also in the X direction. Also, a shape in which a portion for separating the pixels in the Y direction and providing the spacer 22 is added is used. First, a black body (conductor) 20a was formed, and phosphors of each color were applied to the gaps to form a fluorescent film 20. A material mainly composed of graphite, which is commonly used as a material for the black stripe (black body 20a), was used. A slurry method was used as a method of applying the phosphor to the face plate 19.
[0143]
Further, the metal back 21 provided on the inner surface side (electron source side) than the fluorescent film 20 performs a smoothing process (usually called filming) on the inner surface side of the fluorescent film 20 after the fluorescent film 20 is formed. , Al was prepared by vacuum deposition. In order to further enhance the conductivity of the fluorescent film 20, the face plate 19 may be provided with a transparent electrode on the outer surface side (between the glass substrate and the fluorescent film) from the fluorescent film 20, but in this embodiment, only the metal back is provided. Since sufficient conductivity was obtained, it was omitted.
[0144]
In FIG. 7, a spacer 22 is formed on a insulating base material 24 (height 3.8 mm, plate thickness 200 μm, length 20 mm) made of cleaned soda lime glass.2OThreeA first layer 23a of the film was formed by vacuum deposition. Cr used in this example2OThreeIs Cr in a mixed atmosphere of argon and oxygen using a sputtering device.2OThreeThe target was formed by sputtering.
[0145]
Argon was introduced into the film forming chamber by 0.7 Pa and oxygen was introduced by 0.3 Pa, and the chromium oxide target was 8.3 W / cm.2Was applied. The film was formed for 45 minutes to obtain a 200 nm chromium oxide film.
[0146]
After forming these samples as the first layer 23a, the Cr-Al of the second layer 23b2OThreeA cermet film was formed. Cr-Al used in this example2OThreeThe cermet film is made of Cr and Al in an argon atmosphere using a sputtering apparatus.2OThreeA film was formed by simultaneously sputtering the target.
[0147]
Argon was introduced into the film forming chamber at 0.7 Pa, and the composition was adjusted by changing the power applied to each target, and the resistance value was adjusted. The film thickness was 2 μm.
[0148]
In order to make unevenness on the surface of the spacer thus prepared, a mesh mask is placed on the spacer and sputtered in an argon atmosphere to form Cr—Al2OThreeThe cermet film was physically etched. The sputtering conditions were Ar partial pressure of 1.0 Pa and input power of 2.0 W / cm.2About 200 nm of Cr—Al by sputtering for 30 minutes2OThreeThe cermet film can be etched. In this embodiment, physical sputtering was performed for 300 minutes, and a spacer having a surface structure as shown in FIG. A could be obtained.
[0149]
With respect to this spacer 22, the creation of the spacer 22 was completed by performing heat treatment at 500 ° C. for 1 hour. The film forming conditions for this sample are as follows.
[0150]
Figure 0003740296
In addition, the spacer 22 is provided with an electrode 25 made of Al at the connection portion in order to ensure electrical connection with the X-direction wiring and the metal back. The electrode 25 completely covered the four surfaces of the spacer 22 in the range of 150 μm from the X-direction wiring to the face plate and 100 μm from the metal back to the rear plate.
[0151]
After that, the face plate 19 was placed 3.8 mm above the electron source 14 via the support frame 18, and the joints of the rear plate 13, the face plate 19, the support frame 18 and the spacer 22 were fixed. The spacers were fixed on the X direction wiring 15 at equal intervals. On the face plate 19 side, the spacer 22 uses a conductive frit glass 26 containing silica spheres coated with Au on a black body 20a (line width 300 μm), thereby ensuring conduction between the antistatic film 23 and the face plate 19. did. In addition, in the area | region where the metal back 21 and the spacer 22 contact | abut, a part of metal back 21 was removed. The joint between the rear plate 17 and the support frame 18 was sealed by applying frit glass (not shown) and baking at 420 ° C. for 10 minutes or more in the air.
[0152]
After completion as described above, after evacuating with a vacuum pump through an exhaust pipe and reaching a sufficiently low pressure, between the device electrodes 27 and 28 of the electron-emitting device 14 through the container outer terminals Dx1 to Dxm and Dy1 to Dyn. An electron emission portion 30 was formed by applying a voltage and applying an energization process (forming process) to the conductive thin film 29. The forming process was performed by applying a voltage having the waveform shown in FIG.
[0153]
Next, acetone is introduced into the vacuum vessel through the exhaust pipe so as to have a pressure of 0.133 Pa, and a voltage pulse is periodically applied to the external terminals Dx1 to Dxm and Dy1 to Dyn. The energization activation process to deposit was performed. The energization activation was performed by applying a waveform as shown in FIG.
[0154]
Next, the whole container was evacuated for 10 hours while being heated to 200 ° C.-FourSealing was performed by welding the exhaust pipe with a gas burner at a pressure of about Pa. Finally, a getter process was performed to maintain the pressure after sealing.
[0155]
In the image forming apparatus completed as described above, electrons are applied to each electron-emitting device 14 by applying a scanning signal and a modulation signal from the signal generating means (not shown) through the external terminals Dx1 to Dxm and Dy1 to Dyn, respectively. The emitted electron beam was accelerated by applying a high voltage to the metal back 21 through the high voltage terminal Hv, the electrons were collided with the fluorescent film 20, and the phosphor 20b was excited and emitted to display an image. The applied voltage Va to the high voltage terminal Hv was 1 to 5 kV, and the applied voltage Vf between the device electrodes 27 and 28 was 14V. At this time, regarding the sample A of the spacer, there was no beam deviation in the vicinity of the spacer under the above driving conditions, or even very little, and there was no problem as a television image.
[0156]
The second layer 23b is made of Cr-Al.2OThreeThe resistance temperature coefficient of the cermet film was −0.3% / ° C. to −0.33% / ° C., and thermal runaway did not occur under the above driving conditions.
[0157]
  (referenceExample)
  referenceIn the example, the first layer 23a is made of niobium oxide Nb.2OFiveIt was. Film formation by sputtering is performed, and the film formation conditions are as follows. First, as a sputtering target, Nb2OFiveThe sintered body was used. In the film formation chamber, Ar is 0.4 Pa, O2Is introduced at a partial pressure of 0.1 Pa, and the target is 3.8 W / cm.2The power was turned on. Nb with a film thickness of 100 nm is formed by performing film formation for 50 minutes.2OFiveA membrane was obtained. When the specific resistance of this film was measured, it was an area that could not be measured with a normal resistance measuring device.8It was shown to be Ωcm or more.
[0158]
Next, an island-shaped film using Pt was formed as the second layer 23b. The sputtering gas is argon and the total pressure is 1 Pa. 1.0 W / cm2A Pt island-like film was obtained by sputtering a Pt target with an input power of. A SEM observation of this film is a plan view and a cross-sectional view shown in FIG. The resistance value of the spacer thus prepared is 1.1 × 10FiveIt was Ωcm.
[0159]
  The subsequent assembly process was performed in the same manner as in Example 1 and was driven under the same conditions as in Example 1. BookreferenceIn the example, there was no beam deviation near the spacers under these driving conditions, or even very little, and there was no problem as a television image.
[0160]
  Also, after the entire assembly process has passed, the device after displaying the image is disassembled and thereferenceWhen the resistance of the spacer used in the example was measured, the specific resistance was 7.6 × 105It was Ωcm.
[0161]
  (Example2)
  Example2The material of the first layer 23a is Y2OThreeIt was. Film formation is performed by ion beam sputtering, and the film formation conditions are as follows. First, as a sputtering target, Y2OThreeThe sintered body was used. Ar0.4Pa, O in the deposition chamber20.1 Pa was introduced. 8.3 W / cm on the target2Was applied. A film was formed for 40 minutes to obtain a 200 nm yttrium oxide film.
[0162]
Next, indium oxide was used as the second layer 23b. This was prepared by coating a precursor material of indium oxide by dipping and baking. The conditions and finished samples are as follows.
[0163]
Figure 0003740296
When this sample was observed with an SEM, it was confirmed that the sample was in the form of a plan view and a cross-sectional view shown in FIG.
[0164]
Subsequent assembly steps were performed in the same manner as in Example 1 and were driven under the same conditions as in Example 1. In this embodiment, there was no beam deviation near the spacer under these driving conditions, or even very little, and there was no problem as a television image.
[0165]
【The invention's effect】
As described above, by forming a conductive film on a film made of a material having a low secondary electron emission efficiency into a network structure, an island shape, or a mixed structure thereof, the first layer and the second layer Regardless of which electron enters, there is an effect of suppressing charging. Moreover, the static elimination effect was acquired because the 2nd layer has electroconductivity. In addition, the image forming apparatus using this suppresses disturbance of the beam potential in the vicinity of the spacer, and can display a clear image with no positional deviation between the position where the beam collides with the phosphor and the phosphor that should emit light originally. It is.
[Brief description of the drawings]
FIG. 1 is a perspective view of an image display apparatus according to an embodiment of the present invention, with a part of a display panel cut away.
FIG. 2 is a cross-sectional view of the periphery of the spacer of the image display device according to the present invention.
FIG. 3 is an enlarged view of the spacer surface in which the second layer used in the embodiment of the present invention has a network structure and an island-like mixed structure.
FIG. 4 is an enlarged view of a spacer surface in which the second layer used in the embodiment of the present invention has a network structure.
FIG. 5 shows the present invention.referenceIt is an enlarged view of the spacer surface whose 2nd layer used in the example is island shape.
FIG. 6 is an enlarged view of a spacer surface in which the second layer used in the embodiment of the present invention has a network structure..
FIG. 7 is a schematic cross-sectional view of a spacer used in the present invention.
FIG. 8 is a plan view of a substrate of a multi-electron beam source used in this example.
FIGS. 9A and 9B are a plan view and a cross-sectional view of a planar surface conduction electron-emitting device used in Examples.
FIG. 10 is a plan view illustrating the phosphor array of the face plate of the display panel.
FIG. 11 is a cross-sectional view showing a manufacturing process of a planar surface conduction electron-emitting device.
FIG. 12 is an applied voltage waveform at the time of energization forming processing.
FIG. 13 shows an applied voltage waveform (a) and a change (b) in emission current Ie during energization activation processing.
FIG. 14 is a cross-sectional view of a vertical surface conduction electron-emitting device used in Examples.
FIG. 15 is a cross-sectional view showing a process for manufacturing a vertical surface conduction electron-emitting device.
FIG. 16 is a graph showing typical characteristics of the surface conduction electron-emitting device used in Examples.
FIGS. 17A and 17B are an enlarged view and a sectional view of a spacer surface used in the first embodiment of the present invention. FIGS.
FIG. 18 shows the present invention.Reference exampleIt is the enlarged view and sectional drawing of the spacer surface which were used in.
FIG. 19 shows the first of the present invention.2It is the enlarged view and sectional drawing of the spacer surface which were used in the Example.
FIG. 20 is a structural diagram of an example of a conventionally known surface conduction electron-emitting device.
FIG. 21 is a structural diagram of an example of a conventionally known FE type element.
FIG. 22 is a structural diagram of an example of a conventionally known MIM type element.
[Explanation of symbols]
1 Substrate
2 Conductive thin film
3 Electron emission part
4 Substrate
5 Emitter wiring
6 Emitter cone
7 Insulation layer
8 Gate electrode
9 Board
10 Lower electrode
11 Insulating layer
12 Upper electrode
13 Substrate
14 Cold cathode elements
15 Row direction wiring
16 column direction wiring
17 Rear plate
18 Side wall
19 Face plate
20 Fluorescent film
21 Metal back
22 Spacer
23 Conductive film
23a First layer (undercoat layer)
23b Second layer (cap layer)
24 Insulating substrate
25 Interlayer electrode
26 Conductive frit (contact material)
27, 28 element electrodes
29 Conductive thin film
30 Electron emitter
31 Thin film formed by energization activation process
32 Power supply for forming
33 Ammeter
34 Power supply for activation
35 Anode electrode
36 DC high voltage power supply
37 Ammeter
38 substrates
39 Element electrode
40 element electrodes
41 Conductive thin film
42 Electron emission part
43 Step forming member
44 Thin films formed by energization activation
57 Insulating layer on substrate

Claims (10)

電子を放出する電子源とプレートとをスペーサを介して対向させた構造を有する画像形成装置において、
該スペーサは基材と、該基材表面を被覆する絶縁性膜からなる第一層と、該第一層を被覆する半導電性膜からなる第二層とを有し、
前記第一層の一部が、前記第二層から複数箇所で島状に露出していることを特徴とする画像形成装置。In an image forming apparatus having a structure in which an electron source that emits electrons and a plate are opposed to each other via a spacer,
The spacer having a substrate, a first layer of an insulating film covering the substrate surface, and a second layer made of a semiconductive film covering the first layer,
An image forming apparatus , wherein a part of the first layer is exposed in an island shape at a plurality of locations from the second layer . 前記第一層の露出部の面積と前記第二層の被覆部の面積比が３：１から１：１００の範囲にあることを特徴とする請求項１に記載の画像形成装置。  2. The image forming apparatus according to claim 1, wherein an area ratio of an exposed portion of the first layer to an area of the covering portion of the second layer is in a range of 3: 1 to 1: 100. 前記第一層の一つの露出部の面積の平均値が５０００平方μｍ以下であることを特徴とする請求項１に記載の画像形成装置。  The image forming apparatus according to claim 1, wherein an average value of an area of one exposed portion of the first layer is 5000 square μm or less. 前記第一層の一つの露出部の幅の平均値が７０μｍ以下であることを特徴とする請求項１に記載の画像形成装置。  The image forming apparatus according to claim 1, wherein an average width of one exposed portion of the first layer is 70 μm or less. 前記基材を被覆する前記第一層の絶縁性膜の抵抗値が体積抵抗で１０4Ωｍ以上であることを特徴とする請求項１に記載の画像形成装置。2. The image forming apparatus according to claim 1, wherein a resistance value of the insulating film of the first layer covering the base material is 10 4 Ωm or more in volume resistance. 前記基材を被覆する前記第一層の絶縁性膜の材料が酸化物であることを特徴とする請求項１に記載の画像形成装置。The image forming apparatus according to claim 1, wherein a material of the insulating film of the first layer that covers the base material is an oxide. 前記基材を被覆する前記第一層の絶縁性膜の材料がＹ2Ｏ3、Ｎｂ2Ｏ5、Ｃｒ2Ｏ3、Ｂｉ2Ｏ3、ＣｅＯ2のうち少なくとも一つの材料を含むことを特徴とする請求項１に記載の画像形成装置。The material of the insulating film of the first layer covering the base material includes at least one material of Y 2 O 3 , Nb 2 O 5 , Cr 2 O 3 , Bi 2 O 3 , and CeO 2. The image forming apparatus according to claim 1. 前記スペーサの両端部間で電位差を生ずるように前記第二層の半導電性膜の両端部に電圧が印加されることを特徴とする請求項１に記載の画像形成装置。  The image forming apparatus according to claim 1, wherein a voltage is applied to both ends of the semiconductive film of the second layer so as to generate a potential difference between both ends of the spacer. 前記電子源は、複数の電子放出素子と該電子放出素子を駆動する駆動用配線とを有し、前記スペーサの一方の端部が該駆動用配線に電気的に接続されていることを特徴とする請求項１に記載の画像形成装置。  The electron source includes a plurality of electron-emitting devices and a driving wiring for driving the electron-emitting devices, and one end of the spacer is electrically connected to the driving wiring. The image forming apparatus according to claim 1. 前記電子源から放出された電子を加速する加速電極が前記プレートに設けられ、前記スペーサの一方の端部が前記加速電極に電気的に接続されていることを特徴とする請求項１に記載の画像形成装置。  The acceleration electrode for accelerating electrons emitted from the electron source is provided on the plate, and one end of the spacer is electrically connected to the acceleration electrode. Image forming apparatus.
JP28576498A 1998-10-07 1998-10-07 Image forming apparatus Expired - Fee Related JP3740296B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28576498A JP3740296B2 (en) 1998-10-07 1998-10-07 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28576498A JP3740296B2 (en) 1998-10-07 1998-10-07 Image forming apparatus

Publications (3)

Publication Number Publication Date
JP2000113842A JP2000113842A (en) 2000-04-21
JP2000113842A5 JP2000113842A5 (en) 2005-09-29
JP3740296B2 true JP3740296B2 (en) 2006-02-01

Family

ID=17695757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28576498A Expired - Fee Related JP3740296B2 (en) 1998-10-07 1998-10-07 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP3740296B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861798B1 (en) * 1999-02-26 2005-03-01 Candescent Technologies Corporation Tailored spacer wall coatings for reduced secondary electron emission
CN111240518B (en) * 2020-01-13 2023-09-29 合肥维信诺科技有限公司 Display panel and display device
CN112701024B (en) * 2020-12-25 2023-11-14 南京三乐集团有限公司 Novel insulating material for miniaturized rapid-start cathode thermal subassembly and preparation method thereof

Also Published As

Publication number Publication date
JP2000113842A (en) 2000-04-21

Similar Documents

Publication Publication Date Title
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3195290B2 (en) Image forming device
JP4046959B2 (en) Electron beam generator and image forming apparatus
JP3639785B2 (en) Electron beam apparatus and image forming apparatus
JP4865169B2 (en) Manufacturing method of spacer
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302298B2 (en) Image forming device and image display device
JP3302293B2 (en) Image forming device
JP3740296B2 (en) Image forming apparatus
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP3826077B2 (en) Electron beam apparatus and method for manufacturing the electron beam apparatus
JP3624111B2 (en) Image forming apparatus
JP3099003B2 (en) Image forming device
JP3762031B2 (en) Antistatic film, antistatic substrate and display device
JPH11317152A (en) Electron beam device, image display device, and manufacture of electron beam device
JP3619043B2 (en) Image forming apparatus
JP4481411B2 (en) Electron beam equipment
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP2000082424A (en) Image forming device and spacer
JP3728099B2 (en) Antistatic film and display device
JP2000208075A (en) Image display device
JP2001332194A (en) Electron beam generator and image forming device
JPH10284284A (en) Antistatic film and display device
JP3466868B2 (en) Electron beam generator and image forming apparatus
JP3745078B2 (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees