JP3639732B2 - Spacer manufacturing method and image display device manufacturing method - Google Patents

Spacer manufacturing method and image display device manufacturing method Download PDF

Info

Publication number
JP3639732B2
JP3639732B2 JP28576198A JP28576198A JP3639732B2 JP 3639732 B2 JP3639732 B2 JP 3639732B2 JP 28576198 A JP28576198 A JP 28576198A JP 28576198 A JP28576198 A JP 28576198A JP 3639732 B2 JP3639732 B2 JP 3639732B2
Authority
JP
Japan
Prior art keywords
spacer
electron
layer
image display
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28576198A
Other languages
Japanese (ja)
Other versions
JP2000113804A (en
Inventor
正弘 伏見
英明 光武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP28576198A priority Critical patent/JP3639732B2/en
Publication of JP2000113804A publication Critical patent/JP2000113804A/en
Application granted granted Critical
Publication of JP3639732B2 publication Critical patent/JP3639732B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、画像表示装置のリアプレートとフェースプレートとの間に配設されるスペーサの製造方法及びそのスペーサを有する画像表示装置の製造方法に関する
【0002】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子としては、たとえば表面伝導型放出素子や、電界放出型素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)などが知られている。
【0003】
表面伝導型放出素子としては、たとえば、M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)や、後述する他の例が知られている。
【0004】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるSnO2 薄膜を用いたものの他に、Au薄膜によるもの[G.Dittmer:“Thin Solid Films”,9,317(1972)]や、In2 3 /SnO2 薄膜によるもの[M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Conf.”,519(1975)]や、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第1号、22(1983)]等が報告されている。
【0005】
これらの表面伝導型放出素子の素子構成の典型的な例として、図25に前述のM.Hartwellらによる素子の平面図を示す。同図において、3001は基板で、3004はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜3004は図示のようにH字形の平面形状に形成されている。該導電性薄膜3004に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3005が形成される。図中の間隔Lは、0.5〜1[mm]、Wは、0.1[mm]で設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【0006】
M.Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。すなわち、通電フォーミングとは、前記導電性薄膜3004の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【0007】
また、FE型の例は、たとえば、W.P.Dyke&W.W.Dolan,“Field Emission”,Advance in Electron Physics,8,89(1956)や、あるいは、C.A.Spindt,“Physical Properties of Thin-Film Field Emission Cathodes with Molybdenium Cones”,J.Appl.Phys.,47,5248(1976)などが知られている。
【0008】
FE型の素子構成の典型的な例として、図26に前述のC.A.Spindtらによる素子の断面図を示す。同図において、3010は基板で、3011は導電材料よりなるエミッタ配線、3012はエミッタコーン、3013は絶縁層、3014はゲート電極である。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出を起こさせるものである。
【0009】
また、FE型の他の素子構成として、図26のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【0010】
また、MIM型の例としては、たとえば、C.A.Mead,“Operation of tunnel-emission Devices”,J.Appl.Phys.,32,646(1961)などが知られている。MIM型の素子構成の典型的な例を図27に示す。同図は断面図であり、図において、3020は基板で、3021は金属よりなる下電極、3022は厚さ100Å程度の薄い絶縁層、3023は厚さ80〜300Å程度の金属よりなる上電極である。
【0011】
MIM型においては、上電極3023と下電極3021の間に適宜の電圧を印加することにより、上電極3023の表面より電子放出を起こさせるものである。
【0012】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【0013】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【0014】
たとえば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、たとえば本出願人による特開昭64−31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【0015】
また、表面伝導型放出素子の応用については、たとえば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【0016】
特に、画像表示装置への応用としては、たとえば本出願人による米国特許第5,066,883号や特開平2−257551号公報や特開平4−28137号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。たとえば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【0017】
また、FE型を多数個ならべて駆動する方法は、たとえば本出願人による米国特許第4,904,895号に開示されている。また、FE型を画像表示装置に応用した例として、たとえば、R.Meyerらにより報告された平板型表示装置が知られている[R.Meyer:“Recent Development on Microtips Display at LETI”,Tech.Digest of 4th Int.Vacuum Microele-ctronics Conf.,Nagahama,pp.6〜9(1991)]。
【0018】
また、MIM型を多数個並べて画像表示装置に応用した例は、たとえば本出願人による特開平3−55738号公報に開示されている。
【0019】
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型表示装置は省スペースかつ軽量であることから、ブラウン管型の表示装置に置き換わるものとして注目されている。
【0020】
図28は平面型の画像表示装置をなす表示パネル部の一例を示す斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【0021】
図中、3115はリアプレート、3116は側壁、3117はフェースプレートであり、リアプレート3115、側壁3116およびフェースプレート3117により、表示パネルの内部を真空に維持するための外囲器(気密容器)を形成している。
【0022】
リアプレート3115には基板3111が固定されているが、この基板3111上には冷陰極素子3112が、N×M個形成されている。N、Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。また、前記N×M個の冷陰極素子3112は、図28に示すとおり、M本の行方向配線3113とN本の列方向配線3114により配線されている。これら基板3111、冷陰極素子3112、行方向配線3113および列方向配線3114によって構成される部分をマルチ電子ビーム源と呼ぶ。また、行方向配線3113と列方向配線3114の少なくとも交差する部分には、両配線間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0023】
フェースプレート3117の下面には、蛍光体からなる蛍光膜3118が形成されており、赤(R)、緑(G)、青(B)の3原色の蛍光体(不図示)が塗り分けられている。また、蛍光膜3118をなす上記各色蛍光体の間には黒色体(不図示)が設けてあり、さらに蛍光膜3118のリアプレート3115側の面には、Al等からなるメタルバック3119が形成されている。
【0024】
Dx1〜DxmおよびDy1〜DynおよびHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線3113と、Dy1〜Dynはマルチ電子ビーム源の列方向配線3114と、Hvはメタルバック3119と各々電気的に接続している。
【0025】
また、上記気密容器の内部は10-6[Torr]程度の真空に保持されており、画像表示装置の表示面積が大きくなるにしたがい、気密容器内部と外部の気圧差によるリアプレート3115およびフェースプレート3117の変形あるいは破壊を防止する手段が必要となる。リアプレート3115およびフェースプレート3116を厚くすることによる方法は、画像表示装置の重量を増加させるのみならず、斜め方向から見たときに画像のゆがみや視差を生ずる。これに対し、図28においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体(スペーサあるいはリブと呼ばれる)3120が設けられている。このようにして、マルチビーム電子源が形成された基板3111と蛍光膜3118が形成されたフェースプレート3116間は通常サブミリ乃至数ミリに保たれ、前述したように気密容器内部は高真空に保持されている。
【0026】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Dx1乃至Dxm、Dy1乃至Dynを通じて各冷陰極素子3112に電圧を印加すると、各冷陰極素子3112から電子が放出される。それと同時にメタルバック3119に容器外端子Hvを通じて数百[V]乃至数[kV]の高圧を印加して、上記放出された電子を加速し、フェースプレート3117の内面に衝突させる。これにより、蛍光膜3118をなす各色の蛍光体が励起されて発光し、画像が表示される。
【0027】
【発明が解決しようとする課題】
以上述べた、画像形成装置等の電子線装置は、装置内部の真空雰囲気を維持するための外囲器、該外囲器内に配置された電子源、該電子源から放出された電子線が照射されるターゲット、電子線をターゲットに向けて加速するための加速電極等を有するが、さらに、外囲器に加わる大気圧を外囲器内部から支持するためのスペーサが外囲器内部に配置されることがある。
【0028】
このような画像表示装置の表示パネルにおいては、以下のような問題点があった。
【0029】
まず、スペーサの近傍から放出された電子の一部がスペーサに当たることにより、あるいは放出電子の作用でイオン化したイオンがスペーサに付着することにより、スペーサ帯電をひきおこす可能性がある。更には、フェースプレートに到達した電子が一部反射、散乱され、その一部がスペーサに当たることによりスペーサ帯電をひきおこす可能性がある。このスペーサの帯電により冷陰極素子から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる場合に到達し、スペーサ近傍の画像がゆがんで表示される。
【0030】
この問題点を解決するために、スペーサに微少電流が流れるようにして帯電を除去(以下除電)する提案がなされている。そこでは絶縁性のスペーサの表面に高抵抗膜を形成することにより、スペーサ表面に微小電流が流れるようにしている。
【0031】
しかしながら、冷陰極素子からの放出電子量が大きくなると、これらの除電能力は十分とは言えず、電子ビームの強度により帯電量が変化する。これに伴い、スペーサ付近の素子から放出された電子ビームはその強度(輝度)によって、ターゲット上の正規な位置からのずれが異なる。このため動画を表示したときに、画像がゆらいで見えてしまう等の欠点があった。
【0032】
特表平8−508846号公報では、スペーサ表面の一部に2次電子放出係数の小さい第二の層を形成することにより、スペーサ帯電を低減し画像のゆがみが小さくする方法が既に提案されている。
【0033】
本発明では、上記課題を鑑み、電子源から放出される電子に対して影響を与えるスペーサなどの部材を設けた場合の、該部材による影響を低減することを目的とする。
【0034】
【課題を解決するための手段】
本発明によるスペーサの製造方法は、電子源が配置されたリアプレートと、前記リアプレートに対向配置され、前記電子源から放出された電子を加速する加速電極及び前記電子が照射される蛍光体が配置されたフェースプレートと、前記リアプレートと前記フェースプレートとの間に配設され、画像表示領域内に位置する領域と画像表示領域外に位置する領域とを有するスペーサとを備える画像表示装置の前記スペーサの製造方法において、基板を導電性の第一の層で被覆する工程と、前記第一の層で被覆された基板の、前記画像表示領域外に位置される第一の領域を治具により保持して前記第一の層で被覆された基板の、前記画像表示領域内に位置される第二の領域を前記第一の層よりも小さい2次電子放出係数を有する第二の層で被覆する工程とを有することを特徴とする。
【0035】
第二層をスペーサ表面の一部の領域を除いて形成することにより、第二層形成時においてスペーサを外囲器に組み込んだ状態でのフェースプレートやリアプレートとの接合面である小面積面でなく、その接合面でない面のうちの最大面積面で保持することが可能となり各種の保持方法が可能となる。保持方法としては、抑え治具でスペーサ両面の第二の層を形成しない領域を挟んで保持する方法などが挙げられる。
【0036】
このとき第二の層を絶縁性の物質或いはこれに近い物質とすることにより、スペーサの第一の層で規定されるスペーサ抵抗の第二の層による変化を抑えることができる。第二層の面積抵抗(sheet resistivity)の値は、画像表示装置の加速電圧、駆動条件、素子サイズ等により異なるが、おおむね第一層の高抵抗膜の面積抵抗の値より1桁以上、更に好適には2桁以上大きいことが望ましい。この時、面積抵抗値としては、1012Ω/□以上が好ましい。
【0037】
ここで、本発明者らが鋭意検討の結果見い出した第二の層がスペーサ全面に形成されなくても十分な除電特性を得られるという現象について説明する。このとき、帯電抑制の効果は、駆動条件、第二層の形成位置にもよるが、おおむね第二の層が形成されるスペーサ表面領域の面積はスペーサ表面の面積の3分の1以上で帯電抑制の効果が認められ、好適には2分の1以上、さらに、3分の2以上で全面に形成した場合とほぼ等価な効果を得ることができる。なお、第二の層が形成される領域を加速電圧と電子源に略平行な方向に設けることにより、除電特性の均一性が得られることが判明した。これは、加速電圧が印加される方向に対し第二の形成領域が同じ高さに形成されることにより、各素子に対しスペーサが同じ除電特性を示せるためである。上述の様に、本発明の第二の層をスペーサ表面の一部の領域を除いて形成する形態をとることにより、作製時のスペーサ保持方法等の選択性が飛躍的に増大し、量産性に優れるスペーサの提供が可能となった。本発明は上記従来スペーサの欠点を改善するものであり、量産性に優れた高い除電特性を示すスペーサを提供するものである。
【0038】
本発明の電子線装置は、以下のような形態を有するものであってもよい。
【0039】
(1)前記電子線装置は、前記電極が前記電子源より放出された電子を加速する加速電極であり、入力信号に応じて前記冷陰極素子から放出された電子を前記ターゲットに照射して画像を形成する画像形成装置をなす。特に、前記ターゲットが蛍光体である画像表示装置をなす。
【0040】
(2)前記冷陰極素子は、電子放出部を含む導電性膜を一対の電極間に有する冷陰極素子であり、特に好ましくは表面伝導型放出素子である。
【0041】
(3)前記電子源は、複数の行方向配線と複数の列方向配線とでマトリクス配線された複数の冷陰極素子を有する単純マトリクス状配置の電子源をなす。
【0042】
(4)前記電子源は、並列に配置した複数の冷陰極素子の個々を両端で接続した冷陰極素子の行を複数配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)に沿って、冷陰極素子の上方に配した制御電極(グリッドとも呼ぶ)により、冷陰極素子からの電子を制御するはしご状配置の電子源をなす。
【0043】
(5)また、本発明の思想によれば、表示用として好適な画像形成装置に限るものではなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替の発光源として、上述の画像形成装置を用いることもできる。またこの際、上述のm本の行方向配線とn本の列方向配線を、適宜選択することで、ライン状発光源だけでなく、2次元状の発光源としても応用できる。この場合、画像形成部材としては、以下の参考形態及び実施形態で用いる蛍光体のような直接発光する物質に限るものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。
【0044】
また、本発明の思想によれば、例えば電子顕微鏡のように、電子源からの放出電子の被照射部材が、蛍光体等の画像形成部材以外のものである場合についても、本発明は適用できる。従って、本発明は被照射部材を特定しない一般的電子線装置としての形態もとりうる。
【0045】
即ち、本願は、電子源が放出する電子に対する影響を低減できる構成に関わる発明として、以下の発明を含んでいる。電子線源と、第1の部材を有する電子線装置であって、前記第1の部材は、下地上の帯電しやすい領域を部分的に低2次電子放出係数材料で被覆していることを特徴とする電子線装置。ここで、下地は導電性を有する物であってもよい。また前記導電性を有する下地は、第1の部材の基体上に設けられた導電性を有する層であってもよい。この場合基体は絶縁性であってよい。また、前記低2次電子放出係数材料は、第1層上に第2層として層状に設けられるものであってもよい。この発明は、前記第1の部材は、前記電子源が放出する電子の軌道に対して該第1の部材の帯電による電位によって実質的に影響を与える位置に設けられている時に、特に有効である。前記低2次電子放出係数材料とは、より具体的には下地(前記基体、もしくは導電性を有する下地層、もしくは基体と導電性を有する層の両方)の2次電子放出係数よりも小さい2次電子放出係数を有する材料である。また、前記導電性を有する下地の導電性は、より具体的には、前記低2次電子放出係数材料の導電性よりも高い(前記低2次電子放出係数材料よりも前記導電性を有する部分の方が電荷が動きやすい)物である。また、下地に大きな電流が流れる必要がない場合、もしくは下地に流れる電流を抑制したい場合は、下地の導電性を半導電性にすればよい。特にこの部材を電位の異なる電極(例えば前記電子放出素子の配線電極と前記加速電極)にそれぞれ電気的に接続して、該電極間で電流が流れる構成にした場合は、導電性が高いと流れる電流が大きくなってしまう。そこで、下地の導電性を半導電性にして消費電力を抑えるのが望ましい。この場合、特に基体として絶縁性の物を用い、その上に層状に導電性(半導電性)を有する層(第1層)を設けることにより、第1部材全体での導電性を好適に制御できる。第1層の導電性を抑制するためには、第1層の抵抗を大きくする、すなわち第1層を高抵抗膜とすれば良い。また本願は、帯電が抑制される部材の製造方法として、以下の発明を含む。帯電が抑制される部材の製造方法であって、基体の一部を保持して、帯電を抑制するための材料を基体上に設ける工程を有しており、前記保持される部分は、この部材において帯電が生じにくい部分であることを特徴とする部材の製造方法。ここで、前記帯電を抑制するための材料は、導電性を与える材料であるか、もしくは2次電子放出係数が基体よりも低い材料であるとよい。また、前記帯電を抑制するための材料が、液体の状態で基体上に付与される構成において、本発明は特に有効である。
【0046】
【発明の実施の形態】
次に、本発明を適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
【0047】
図1は、参考形態に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【0048】
図中、1015はリアプレート、1016は側壁、1017はフェースプレートであり、1015〜1017により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、たとえばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏400〜500度で10分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。また、上記気密容器の内部は10-6[Torr]程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ1020が設けられている。また、1021は第二の層の形成領域を示す。
【0049】
リアプレート1015には、基板1011が固定されているが、該基板上には冷陰極素子1012がN×M個形成されている。N,Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。たとえば、高品位テレビジョンの表示を目的とした表示装置においては、N=3000,M=1000以上の数を設定することが望ましい。前記N×M個の冷陰極素子は、M本の行方向配線1013とN本の列方向配線1014により単純マトリクス配線されている。前記、1011〜1014によって構成される部分をマルチ電子ビーム源と呼ぶ。
【0050】
本発明の画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。
【0051】
次に、冷陰極素子として表面伝導型放出素子(後述)を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0052】
図12に示すのは、図1の表示パネルに用いたマルチ電子ビーム源の平面図である。基板1011上には、後述の図10で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極1003と列方向配線電極1004により単純マトリクス状に配線されている。行方向配線電極1013と列方向配線電極1014の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0053】
図12のB−B′に沿った断面を、図11に示す。
【0054】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、および表面伝導型放出素子の素子電極1102、1103と導電性薄膜1104を形成した後、行方向配線電極1013および列方向配線電極1014を介して各素子に給電して通電フォーミング処理(後述)と通電活性化処理(後述)を行うことにより製造した。
【0055】
参考形態においては、気密容器のリアプレート1015にマルチ電子ビーム源の基板1011を固定する構成としたが、マルチ電子ビーム源の基板1011が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板1011自体を用いてもよい。
【0056】
また、フェースプレート1017の下面には、蛍光膜1018が形成されている。参考形態はカラー表示装置であるため、蛍光膜1018の部分にはCRTの分野で用いられる赤、緑、青、の3原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図22(a)に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体1010が設けてある。黒色の導電体1010を設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コストラストの低下を防ぐ事、電子ビームによる蛍光膜のチャージアップを防止する事などである。黒色の導電体1010には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【0057】
また、3原色の蛍光体の塗り分け方は前記図22(a)に示したストライプ状の配列に限られるものではなく、たとえば図22(b)に示すようなデルタ状配列や、それ以外の配列であってもよい。
【0058】
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜1018に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【0059】
また、蛍光膜1018のリアプレート側の面には、CRTの分野では公知のメタルバック1019を設けてある。メタルバック1019を設けた目的は、蛍光膜1018が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜1018を保護する事や、電子ビーム加速電圧を印加するための電極として作用させる事や、蛍光膜1018を励起した電子の導電路として作用させる事などである。メタルバック1019は、蛍光膜1018をフェースプレート基板1017上に形成した後、蛍光膜表面を平滑化処理し、その上にAlを真空蒸着する方法により形成した。なお、蛍光膜1018に低電圧用の蛍光体材料を用いた場合には、メタルバック1019は用いなくてもよい。
【0060】
また、参考形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板1017と蛍光膜1018との間に、たとえばITOを材料とする透明電極を設けてもよい。
図2は図1のA−A′の断面模式図であり、各部の番号は図1に対応している。スペーサ1020は絶縁性部材1の表面に帯電防止を目的とした第一の層である高抵抗膜11を有する。また、1021は、第一の層11上に部分的に形成された低い2次電子放出係数を有する部材により構成される第二の層を示す。さらに、フェースプレート1017の内側(メタルバック1019等)及び基板1011の表面(行方向配線1013または列方向配線1014)に面したスペーサの当接面及び側面の一部に低抵抗膜3a、3bを有する。
【0061】
スペーサ1020は、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレートの内側および基板1011の表面に接合材1041により固定される。
【0062】
また、高抵抗膜11は、絶縁性部材1の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ1020上の低抵抗膜3a、3bおよび接合材1041を介して、フェースプレート1017の内側(メタルバック1019等)及び基板1011の表面(行方向配線1013または列方向配線1014)に電気的に接続される。ここで説明される形態においては、スペーサ1020の形状は薄板状とし、スペーサ1020は行方向配線1013に平行に配置され、行方向配線1013に電気的に接続されている。
【0063】
スペーサ1020としては、基板1011上の行方向配線1013および列方向配線1014とフェースプレート1017内面のメタルバック1019との間に印加される高電圧に耐えるだけの電気的耐性を有し、スペーサ基板1の表面への帯電を防止する程度の導電性を有する必要がある。
スペーサ基板1の絶縁性部材としては、例えば石英ガラス、Na等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。なお、絶縁性部材1はその熱膨張率が気密容器および基板1011を成す部材と近いものが好ましい。
【0064】
スペーサ1020を構成する高抵抗膜11には、高電位側のフェースプレート1017(メタルバック1019等)に印加される加速電圧Vaを帯電防止膜である高抵抗膜11の抵抗値Rsで除した電流が流される。そこで、スペーサの抵抗値Rsは帯電防止および消費電力からその望ましい範囲に設定される。帯電防止の観点から面積抵抗R/□は1012Ω/□以下であることが好ましい。十分な帯電防止効果を得るためには1011Ω/□以下がさらに好ましい。面積抵抗の下限はスペーサ形状とスペーサ間に印加される電圧により左右されるが、105Ω/□以上であることが好ましい。
【0065】
絶縁材料上に形成された帯電防止膜の厚みtは10nm〜1μmの範囲が望ましい。材料の表面エネルギーおよび基板との密着性や基板温度によっても異なるが、一般的に10nm以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。一方、膜厚tが1μm以上では膜応力が大きくなって膜はがれの危険性が高まり、かつ成膜時間が長くなるため生産性が悪い。従って、膜厚は50〜500nmであることが望ましい。
【0066】
面積抵抗R/□はρ/tであり、以上に述べた面積抵抗R/□と膜厚tの好まし範囲から、帯電防止膜の比抵抗ρは0.1[Ωcm]乃至108[Ωcm]が好ましい。さらに面積抵抗と膜厚のより好まし範囲を実現するためには、ρは102乃至106Ωcmとするのが良い。スペーサは上述したようにその上に形成した帯電防止膜を電流が流れることにより、あるいはディスプレイ全体が動作中に発熱することによりその温度が上昇する。帯電防止膜の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサに流れる電流が増加し、さらに温度上昇をもたらす。そして電流は電源の限界を越えるまで増加しつづける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が1%以上である。すなわち、帯電防止膜の抵抗温度係数は−1%未満であることが望ましい。
【0067】
帯電防止特性を有する高抵抗膜11の材料としては、例えば酸化錫、酸化ニッケル等の金属酸化物を用いることが出来る。
【0068】
帯電防止特性を有する高抵抗膜11の他の材料として、アルミと遷移金属合金の窒化物は遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲で抵抗値を制御できるので好適な材料である。さらには後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料である。かつ、その抵抗温度係数が−1%未満であり、実用的に使いやすい材料である。遷移金属元素としてはTi,Cr,Ta等があげられる。
【0069】
合金窒化膜はスパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成される。金属酸化膜も同様の薄膜形成法で作製することができるが、この場合窒素ガスに代えて酸素ガスを使用する。その他、CVD法、アルコキシド塗布法でも金属酸化膜を形成できる。カーボン膜は蒸着法、スパッタ法、CVD法、プラズマCVD法で作製され、特に非晶質カーボンを作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。
【0070】
ここで、第一の層である上述高抵抗層上の一定領域に形成する低2次電子放出係数を有する第二の層について説明する。
【0071】
第二の層としては、Cr2 3 、Nb2 5 、Y2 3 などの二次電子放出効率が小さい酸化物層を用いることができる。また、窒化炭素など二次電子放出効率が小さい酸化物等他の材料も適用可能である。このとき、絶縁性材料を用いることにより第一層の高抵抗層で規定されるスペーサ抵抗を乱すことがなく、スペーサの低抵抗化を防ぐことができる。また、酸化物を用いた場合には、熱処理による表面酸化等の状態変化が起こりにくい特性変化が小さいため、パネル組立時の条件等を広い範囲から選択できる効果がある。
【0072】
第一層はスペーサの帯電スペーサ表面に帯電した電荷を電流により中和除去し、スペーサが大きく帯電しない様にするのに対し、第二層は二次電子放出効率の小さい材料とすることにより、直接入射する電子、フェースプレートからの反射電子、あるいは二次電子の再入射等のスペーサ表面への電子入射により、スペーサ表面が正帯電するのを抑制する働きがある。
【0073】
本発明により、第二層1021は、形成領域がスペーサの一部であっても十分に帯電抑制効果が得られることが判明したため、第二層1021の形成にはスパッタ法、真空蒸着法、CVD法、スクリーン印刷、スプレー、ディッピング法等の各種の膜形成方法が適用できる。特に本発明は、全面に第二層1021を形成しようとした場合に問題となるスペーサ基板の保持方法に対して、極めて選択性に富むため量産性に優れる各種の方法を適用できる。
【0074】
スペーサ1020を構成する低抵抗膜21は、高抵抗膜11を高電位側のフェースプレート1017(メタルバック1019等)及び低電位側の基板1011(配線1013、1014等)と電気的に接続する為に設けられたものであり、以下では、中間電極層(中間層)という名称も用いる。中間電極層(中間層)は以下に列挙する複数の機能を有することが出来る。
【0075】
▲1▼ 高抵抗膜11をフェースプレート1017及び基板1011と電気的に接続する。
【0076】
既に説明したように、高抵抗膜11はスペーサ1020表面での帯電を防止する目的で設けられたものであるが、高抵抗膜11をフェースプレート1017(メタルバック1019等)及び基板1011(配線1013、1014等)と直接或いは接合材1041を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避ける為に、フェースプレート1017、基板1011及び接合材1041と接触するスペーサ1020の当接面或いは側面部に低抵抗の中間層を設けた。
【0077】
▲2▼ 高抵抗膜11の電位分布を均一化する。
【0078】
冷陰極素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ1020の近傍で電子軌道に乱れが生じないようにする為には、高抵抗膜11の電位分布を全域にわたって制御する必要がある。高抵抗膜11をフェースプレート1017(メタルバック1019等)及び基板1011(配線1013、1014等)と直接或いは接合材1041を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、高抵抗膜11の電位分布が所望の値からずれてしまう可能性がある。これを避ける為に、スペーサ1020がフェースプレート1017及び基板1011と当接するスペーサ端部(当接面3或いは側面部5)の全長域に低抵抗の中間層を設け、この中間層部に所望の電位を印加することによって、高抵抗膜11全体の電位を制御可能とした。
【0079】
▲3▼ 放出電子の軌道を制御する。
【0080】
冷陰極素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ近傍の冷陰極素子から放出された電子に関しては、スペーサを設置することに伴う制約(配線、素子位置の変更等)が生じる場合がある。このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート1017上の所望の位置に電子を照射する必要がある。フェースプレート1017及び基板1011と当接する面の側面部5に低抵抗の中間層を設けることにより、スペーサ1020近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【0081】
低抵抗膜21は、高抵抗膜11に比べ十分に低い抵抗値を有する材料を選択すればよく、Ni,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属、あるいは合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはIn2 3 −SnO2 等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。
【0082】
導電性を有する接合材1041はスペーサ1020が行方向配線1013およびメタルバック1019と電気的に接続するように、導電性をもたせる必要がある。すなわち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
【0083】
また、図1において、Dx1〜DxmおよびDy1〜DynおよびHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線1013と、Dy1〜Dynはマルチ電子ビーム源の列方向配線1014と、Hvはフェースプレートのメタルバック1019と電気的に接続している。
【0084】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を10-7[Torr]程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜(不図示)を形成する。ゲッター膜とは、たとえばBaを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は1×10-5乃至1×10-7[Torr]の真空度に維持される。
【0085】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Dx1乃至Dxm、Dy1乃至Dynを通じて各冷陰極素子1012に電圧を印加すると、各冷陰極素子1012から電子が放出される。それと同時にメタルバック1019に容器外端子Hvを通じて数百[V]乃至数[kV]の高圧を印加して、上記放出された電子を加速し、フェースプレート1017の内面に衝突させる。これにより、蛍光膜1018をなす各色の蛍光体が励起されて発光し、画像が表示される。
【0086】
通常、冷陰極素子である本発明の表面伝導型放出素子1012への印加電圧は12〜16[V]程度、メタルバック1019と冷陰極素子1012との距離dは0.1[mm]から8[mm]程度、メタルバック1019と冷陰極素子1012間の電圧0.1[kV]から10[kV]程度である。
【0087】
以上、参考形態態の表示パネルの基本構成と製法、および画像表示装置の概要を説明した。
【0088】
次に、参考形態の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。
【0089】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表示伝導型放出素子が特に好ましい。すなわち、FE型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、MIM型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、参考形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0090】
[表面伝導型放出素子の好適な素子構成と製法]
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の2種類があげられる。
【0091】
[平面型の表面伝導型放出素子]
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。
【0092】
図10に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図(a)および断面図(b)である。図中、1011は基板、1102と1103は素子電極、1104は導電性薄膜、1105は通電フォーミング処理により形成した電子放出部、1113は通電活性化処理により形成した薄膜である。
【0093】
基板1011としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に例えばSiO2 を材料とする絶縁層を積層した基板などを用いることができる。
【0094】
また、基板1011上に基板面と平行に対向して設けられた素子電極1102と1103は、導電性を有する材料によって形成されている。たとえば、Ni,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,Ag等をはじめとする金属、あるいはこれらの金属の合金、あるいはIn2 3 −SnO2 をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法(たとえば印刷技術)を用いて形成してもさしつかえない。
【0095】
素子電極1102と1103の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Lは通常は数百Åから数百μmの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数μmより数十μmの範囲である。また、素子電極の厚さdについては、通常は数百Åから数μmの範囲から適当な数値が選ばれる。
【0096】
また、導電性薄膜1104の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜(島状の集合体も含む)のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【0097】
微粒子膜に用いた微粒子の粒径は、数Åから数千Åの範囲に含まれるものであるが、なかでも好ましいのは10Åから200Åの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極1102あるいは1103と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数Åから数千Åの範囲のなかで設定するが、なかでも好ましいのは10Åから500Åの間である。
【0098】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb,などをはじめとする金属や、PdO,SnO2 ,In2 3 ,PbO,Sb2 3 ,などをはじめとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB4 ,GdB4 ,などをはじめとする硼化物や、TiC,ZrC,HfC,TaC,SiC,WC,などをはじめとする炭化物や、TiN,ZrN,HfN,などをはじめとする窒化物や、Si,Ge,などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【0099】
以上述べたように、導電性薄膜1104を微粒子膜で形成したが、その面積抵抗値については、103から107[Ω/□]の範囲に含まれるよう設定した。
【0100】
なお、導電性薄膜1104と素子電極1102および1103とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図10の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【0101】
また、電子放出部1105は、導電性薄膜1104の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜1104に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数Åから数百Åの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図10においては模式的に示した。
【0102】
また、薄膜1113は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部1105およびその近傍を被覆している。薄膜1113は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【0103】
薄膜1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[Å]以下とするが、300[Å]以下とするのがさらに好ましい。なお、実際の薄膜1113の位置や形状を精密に図示するのは困難なため、図10においては模式的に示した。また、平面図(a)においては、薄膜1113の一部(1105上の部分)を除去した素子を図示した。
【0104】
以上、好ましい素子の基本構成を述べたが、参考形態においては以下のような素子を用いた。
【0105】
すなわち、基板1011には青板ガラスを用い、素子電極1102と1103にはNi薄膜を用いた。素子電極の厚さdは1000[Å]、電極間隔Lは2[μm]とした。
【0106】
微粒子膜の主要材料としてPdもしくはPdOを用い、微粒子膜の厚さは約100[Å]、幅Wは100[μm]とした。
【0107】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。
【0108】
図15の(a)〜(e)は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図10と同一である。
【0109】
1)まず、図15(a)に示すように、基板1011上に素子電極1102および1103を形成する。
【0110】
形成するにあたっては、あらかじめ基板1011を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。(堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。)その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、(a)に示した一対の素子電極(1102と1103)を形成する。
【0111】
2)次に、同図(b)に示すように、導電性薄膜1104を形成する。
【0112】
形成するにあたっては、まず前記(a)の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。(具体的には、参考形態では主要元素としてPdを用いた。また、参考形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。)
また、微粒子膜で作られる導電性薄膜の成膜方法としては、参考形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【0113】
3)次に、同図(c)に示すように、フォーミング用電源1110から素子電極1102と1103の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部1105を形成する。
【0114】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜1104に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分(すなわち電子放出部1105)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部1105が形成される前と比較すると、形成された後は素子電極1102と1103の間で計測される電気抵抗は大幅に増加する。
【0115】
通電方法をより詳しく説明するために、図16に、フォーミング用電源1110から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、参考形態の場合には同図に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部1105の形成状況をモニターするためのモニターパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計1111で計測した。
【0116】
参考形態においては、たとえば10-5[torr]程度の真空雰囲気下において、たとえばパルス幅T1を1[msec]、パルス間隔T2を10[msec]とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇圧した。そして、三角波を5パルス印加するたびに1回の割りあいで、モニターパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Vpmは0.1[V]に設定した。そして、素子電極1102と1103の間の電気抵抗が1×106[Ω]になった段階、すなわちモニターパルス印加時に電流計1111で計測される電流が1×10-7[A]以下になった段階で、フォーミング処理にかかわる通電を終了した。
【0117】
なお、上記の方法は、参考形態の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【0118】
4)次に、図15(d)に示すように、活性化用電源1112から素子電極1102と1103の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【0119】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部1105に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。(図においては、炭素もしくは炭素化合物よりなる堆積物を部材1113として模式的に示した。)なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる。
【0120】
具体的には、10-4乃至10-5[Torr]の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[Å]以下、より好ましくは300[Å]以下である。
【0121】
通電方法をより詳しく説明するために、図17(a)に、活性化用電源1112から印加する適宜の電圧波形の一例を示す。参考形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Vacは14[V],パルス幅T3は1[msec],パルス間隔T4は10[msec]とした。なお、上述の通電条件は、参考形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【0122】
図15(d)に示す1114は該表面伝導型放出素子から放出される放出電流Ieを捕捉するためのアノード電極で、直流高電圧電源1115および電流計1116が接続されている。(なお、基板1011を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極1114として用いる。)活性化用電源1112から電圧を印加する間、電流計1116で放出電流Ieを計測して通電活性化処理の進行状況をモニターし、活性化用電源1112の動作を制御する。電流計1116で計測された放出電流Ieの一例を図17(b)に示すが、活性化電源1112からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ieは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ieがほぼ飽和した時点で活性化用電源1112からの電圧印加を停止し、通電活性化処理を終了する。
【0123】
なお、上述の通電条件は、参考形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【0124】
以上のようにして、図15(e)に示す平面型の表面伝導型放出素子を製造した。
【0125】
[垂直型の表面伝導型放出素子]
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【0126】
図13は、垂直型の基本構成を説明するための模式的な断面図であり、図中の1201は基板、1202と1203は素子電極、1206は段差形成部材、1204は微粒子膜を用いた導電性薄膜、1205は通電フォーミング処理により形成した電子放出部、1213は通電活性化処理により形成した薄膜、である。
【0127】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方(1202)が段差形成部材1206上に設けられており、導電性薄膜1204が段差形成部材1206の側面を被覆している点にある。したがって、前記図10の平面型における素子電極間隔Lは、垂直型においては段差形成部材1206の段差高Lsとして設定される。なお、基板1201、素子電極1202および1203、微粒子膜を用いた導電性薄膜1204、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材1206には、たとえばSiO2 のような電気的に絶縁性の材料を用いる。
【0128】
次に、垂直型の表面伝導型放出素子の製法について説明する。図18(a)〜(f)は、製造工程を説明するための断面図で、各部材の表記は前記図13と同一である。
【0129】
1)まず、図18(a)に示すように、基板1201上に素子電極1203を形成する。
【0130】
2)次に、同図(b)に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばSiO2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【0131】
3)次に、同図(c)に示すように、絶縁層の上に素子電極1202を形成する。
【0132】
4)次に、同図(d)に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極1203を露出させる。
【0133】
5)次に、同図(e)に示すように、微粒子膜を用いた導電性薄膜1204を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【0134】
6)次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。(図15(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。)
7)次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。(図15(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。)
以上のようにして、図18(f)に示す垂直型の表面伝導型放出素子を製造した。
【0135】
[表示装置に用いた表面伝導型放出素子の特性]
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【0136】
図14に、表示装置に用いた素子の、(放出電流Ie)対(素子印加電圧Vf)特性、および(素子電流If)対(素子印加電圧Vf)特性の典型的な例を示す。なお、放出電流Ieは素子電流Ifに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本の特性は各々任意単位で図示した。
【0137】
表示装置に用いた素子は、放出電流Ieに関して以下に述べる3つの特性を有している。
【0138】
第一に、ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさの電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieはほとんど検出されない。
【0139】
すなわち、放出電流Ieに関して、明確な閾値電圧Vthを持った非線形素子である。
【0140】
第二に、放出電流Ieは素子に印加する電圧Vfに依存して変化するため、電圧Vfで放出電流Ieの大きさを制御できる。
【0141】
第三に、素子に印加する電圧Vfに対して素子から放出される電流Ieの応答速度が速いため、電圧Vfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【0142】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【0143】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
【0144】
[多数素子を単純マトリクス配線したマルチ電子ビーム源の構造]
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0145】
図12に示すのは、前記図1の表示パネルに用いたマルチ電子ビーム源の平面図である。基板上には、前記図10で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極1003と列方向配線電極1004により単純マトリクス状に配線されている。行方向配線電極1003と列方向配線電極1004の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0146】
図12のB−B′に沿った断面を、図11に示す。
【0147】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極1013および列方向配線電極1014を介して上述したように各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【0148】
図19は、NTSC方式のテレビ信号に基づいてテレビジョン表示を行う為の駆動回路の概略構成をブロック図で示したものである。同図中、表示パネル1701は前述した表示パネルに相当するもので、前述した様に製造され、動作する。また、走査回路1702は表示ラインを走査し、制御回路1703は走査回路へ入力する信号等を生成する。シフトレジスタ1704は1ライン毎のデータをシフトし、ラインメモリ1705は、シフトレジスタ1704からの1ライン分のデータを変調信号発生器1707に入力する。同期信号分離回路1706はNTSC信号から同期信号を分離する。
【0149】
以下、図19の装置各部の機能を詳しく説明する。
【0150】
まず表示パネル1701は、端子Dx1乃至Dxmおよび端子Dy1乃至Dyn、および高圧端子Hvを介して外部の電気回路と接続されている。このうち、端子Dx1乃至Dxmには、表示パネル1701内に設けられているマルチ電子ビーム源、すなわちm行n列の行列状にマトリクス配線された冷陰極素子を1行(n素子)ずつ順次駆動してゆく為の走査信号が印加される。一方、端子Dy1乃至Dynには、前記走査信号により選択された1行分のn個の各素子の出力電子ビームを制御する為の変調信号が印加される。また、高圧端子Hvには、直流電圧源Vaより、たとえば5[kV]の直流電圧が供給されるが、これはマルチ電子ビーム源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【0151】
次に、走査回路1702について説明する。同回路は、内部にm個のスイッチング素子(図中、S1乃至Smで模式的に示されている)を備えるもので、各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル1701の端子Dx1乃至Dxmと電気的に接続するものである。S1乃至Smの各スイッチング素子は、制御回路1703が出力する制御信号Tscanに基づいて動作するものだが、実際にはたとえばFETのようなスイッチング素子を組合わせる事により容易に構成することが可能である。なお、前記直流電圧源Vxは、図14に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧Vth電圧以下となるよう、一定電圧を出力するよう設定されている。
【0152】
また、制御回路1703は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路1706より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。同期信号分離回路1706は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離する為の回路である。同期信号分離回路1706により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、Tsync信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上DATA信号と表すが、同信号はシフトレジスタ1704に入力される。
【0153】
シフトレジスタ1704は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路1703より送られる制御信号Tsftに基づいて動作する。すなわち、制御信号Tsftは、シフトレジスタ1704のシフトクロックであると言い換えることもできる。シリアル/パラレル変換された画像1ライン分(電子放出素子n素子分の駆動データに相当する)のデータは、Id1乃至Idnのn個の信号として前記シフトレジスタ1704より出力される。
【0154】
ラインメモリ1705は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1703より送られる制御信号Tmryにしたがって適宜Id1乃至Idnの内容を記憶する。記憶された内容は、I′d1乃至I′dnとして出力され、変調信号発生器1707に入力される。
【0155】
変調信号発生器1707は、前記画像データI′d1乃至I′dnの各々に応じて、電子放出素子1012の各々を適切に駆動変調する為の信号源で、その出力信号は、端子Doy1乃至Doynを通じて表示パネル1701内の電子放出素子1012に印加される。
【0156】
図14を用いて説明したように、本発明に関わる表面伝導型放出素子は放出電流Ieに対して以下の基本特性を有している。すなわち、電子放出には明確な閾値電圧Vth(後述する実施例の表面伝導型放出素子では8[V])があり、閾値Vth以上の電圧を印加された時のみ電子放出が生じる。また、電子放出閾値以上の電圧に対しては、図14のグラフのように電圧の変化に応じて放出電流Ieも変化する。このことから、本素子にパルス状の電圧を印加する場合、たとえば電子放出閾値Vth以下の電圧を印加しても電子放出は生じないが、電子放出閾値Vth以上の電圧を印加する場合には表面伝導型放出素子から電子ビームが出力される。その際、パルスの波高値Vmを変化させることにより出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御することが可能である。
【0157】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器1707として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。また、パルス幅変調方式を実施するに際しては、変調信号発生器1707として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【0158】
シフトレジスタ1704やラインメモリ1705は、デジタル信号式のものでもアナログ信号式のものでも採用できる。すなわち、画像信号のシリアル/パラレル変換や記憶が所定の速度で行われればよいからである。
【0159】
デジタル信号式を用いる場合には、同期信号分離回路1706の出力信号DATAをデジタル信号化する必要があるが、これには同期信号分離回路1706の出力部にA/D変換器を設ければよい。これに関連してラインメモリ1705の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器に用いられる回路が若干異なったものとなる。すなわち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器1707には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器1707には、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)および計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【0160】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器1707には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてシフトレベル回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VOC)を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【0161】
このような構成をとりうる本発明の適用可能な画像表示装置においては、各電子放出素子に、容器外端子Dox1乃至Doxm、Doy1乃至Doynを介して電圧を印加することにより、電子放出が生ずる。高圧端子Hvを介してメタルバック1019あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜1018に衝突し、発光が生じて画像が形成される。
【0162】
次に、前述のはしご型配置電子源基板およびそれを用いた画像表示装置について図20および図21を用いて説明する。
【0163】
図20において、1011は電子源基板、1012は電子放出素子、1126のDx1〜Dx10は前記電子放出素子に接続する共通配線である。電子放出素子1012は、基板1011上に、X方向に並列に複数個配置される(これを素子行と呼ぶ)。この素子行を複数個基板上に配置し、はしご型電子源基板となる。各素子行の共通配線間に適宜駆動電圧を印加することで、各素子行を独立に駆動することが可能になる。すなわち、電子ビームを放出させる素子行には、電子放出閾値以上の電圧の電子ビームを、放出させない素子行には電子放出閾値以下の電圧を印加すればよい。また、各素子行間の共通配線Dx2〜Dx9を、例えばDx2,Dx3を同一配線とするようにしてもよい。
【0164】
図21は、はしご型配置の電子源を備えた画像形成装置の構造を示す図である。1120はグリッド電極、1121は電子が通過するための空孔、1122はDox1,Dox2…Doxよりなる容器外端子、1123はグリッド電極1120と接続されたG1,G2…Gnからなる容器外端子、1011は前述のように各素子行間の共通配線を同一配線とした電子源基板である。なお、図20、図21と同一の符号は同一の部材を示す。前述の単純マトリクス配置の画像形成装置(図1)との違いは、電子源基板1011とフェースプレート1017の間にグリッド電極1120を備えていることである。
【0165】
前述のパネル構造は、電子源配置が、マトリクス配線或いははしご型配置のいずれの場合でも、大気圧構造上必要に応じて、フェースプレート1017とリアプレート1015の間にスペーサ120を設けることができる。
【0166】
基板1011とフェースプレート1017の中間には、グリッド電極1120が設けられている。グリッド電極1120は、表面伝導型電子放出素子1012から放出された電子ビームを変調することができるもので、はしご型配置の素子行と直交して設けられたストライプ状の電極に電子ビームを通過させるため、各素子に対応して1個ずつ円形の開口1121が設けられている。グリッドの形状や設置位置は必ずしも図21のようなものでなくともよく、開口としてメッシュ状に多数の通過口を設けることもあり、また例えば表面伝導型電子放出素子の周囲や近傍に設けてもよい。
【0167】
容器外端子1122およびグリッド容器外端子1123は、図19の駆動回路と電気的に接続されている。
【0168】
本画像形成装置では、素子行を1行(1ライン)ずつ順次駆動(走査)していくのと同期してグリッド電極列に画像1ライン分の変調信号を同時に印加することにより、各電子ビームの蛍光体への照射を制御し、画像を1ラインずつ表示することができる。
【0169】
上記の2つの画像表示装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限るものではなく、PAL、SECAM方式など他、これらより多数の走査線からなるTV信号(高品位TV)方式をも採用できる。
【0170】
また、本発明によればテレビジョン放送の表示装置のみならずテレビ会議システム、コンピュータ等の表示装置に適した画像形成装置を提供することができる。さらには感光性ドラム等で構成された光プリンターとしての画像形成装置として用いることもできる。
【0171】
【実施例】
以下に実施例及び参考例を挙げて、本発明の特徴であるスペーサの構成について、さらに説明を加える。
【0172】
以下に述べる実施例及び各参考例においては、マルチ電子ビーム源として、前述した、電極間の導電性微粒子膜に電子放出部を有するタイプのN×M個(M=3072、M=1024)の表面伝導型放出素子を、M本の行方向配線とN本の列方向配線とによりマトリクス配線(図1および図12参照)したマルチ電子ビーム源を用いた。
【0173】
参考例1
参考例1では、前述した図1に示すスペーサ1020を配置した表示パネルを作製した。以下、図1および図2を用いて詳述する。まず、あらかじめ基板上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、および表面伝導型放出素子1012の素子電極と導電性薄膜を形成した基板1011を、リアプレート1015に固定した。次に、ソーダライムガラスからなる絶縁性部材1の表面のうち、気密容器内に露出する4面に後述の高抵抗膜11を成膜し、当接面に低抵抗膜3(3a、3b)を成膜したスペーサ1020(高さ4mm、板厚0.2mm、長さ1mm)を基板1011の行方向配線1013上に等間隔で、行方向配線1013と平行に固定した。その後、基板1011の10mm上方に、内面に蛍光膜1018とメタルバック1019が付設されたフェースプレート1017を側壁1016を介し配置し、リアプレート1015、フェースプレート1017、側壁1016およびスペーサ1020の各接合部を固定した。基板1011とリアプレート1015の接合部、リアプレート1015と側壁1016の接合部、およびフェースプレート1017と側壁1016の接合部は、フリットガラス(不図示)を塗布し、大気中で400℃乃至500℃で10分以上焼成することで封着した。
【0174】
また、スペーサ1020は、基板1011側では行方向配線1013(線幅0.3mm)上に、フェースプレート1017側ではメタルバック1019面上に、導電ペーストと絶縁ペーストより成りPdOを主成分とするペースト材に、表面にAuめっきを施した粒状のガラスフィラーを分散させて形成した導電性ペースト(不図示)を介して配置し、上記気密容器の封着と同時に、大気中で400℃乃至500℃で10分以上焼成することで、接着しかつ電気的な接続も行った。なお、参考例1においては、蛍光膜1018は、図23に示すように、各色蛍光体1301が列方向(Y方向)に延びるストライプ形状を採用し、黒色の導電体1010は各色蛍光体(R、G、B)1301間だけでなく、Y方向の各画素間をも分離するように配置された蛍光膜が用いられ、スペーサ1020は、黒色の導電体1010の行方向(X方向)に平行な領域(線幅300[μm])内にメタルバック1019を介して配置された。なお、前述の封着を行う際には、各色蛍光体1301と基板1011上に配置された各素子とを対応させなくてはいけないため、リアプレート1015、フェースプレート1017およびスペーサ1020は十分な位置合わせを行った。
【0175】
以上のようにして完成した気密容器内を排気管(不図示)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dx1〜DxmとDy1〜Dynを通じ、行方向配線電極1013および列方向配線電極1014を介して各素子に給電して前述の通電フォーミング処理と通電活性化処理を行うことによりマルチ電子ビーム源を製造した。
【0176】
次に、10-6[Torr]程度の真空度で、不図示の排気管をガスバーナーで熱することで溶着し外囲器(気密容器)の封止を行った。
【0177】
最後に、封止後の真空度を維持するために、ゲッター処理を行った。
【0178】
参考例1において、第二層の形成領域1021はフェースプレート側にスペーサ表面積の5分の3の領域に形成した。
【0179】
まず、第二層の下地層となる第一層について説明する。
【0180】
また、参考例1において、第一層である高抵抗膜11は、以下の様にして作製した。
【0181】
TiおよびAlのターゲットを高周波電源で同時スパッタすることにより、Ti−Al合金窒化膜を青板ガラスによりなるスペーサ112上に形成した。スパッタガスはAr:N2 が1:2の混合ガスで全圧力は1mTorrである。このとき、TiおよびAlターゲットに加える高周波電力を調整することにより、合金窒化膜の比抵抗を調整することが可能であり、参考例1において、高抵抗膜の面積抵抗値は、8×109[Ω/□]とした。
【0182】
ここで、第二層の形成方法について説明する。参考例1では、ディッピング法により第二層として酸化イットリウムを形成した。図4は参考例1の説明のための図であり、図4(a),(b)はスペーサの保持方法を示す図である。同図(b)は同図(a)におけるA−A′断面を示す図である。図4において、101は第一層の高抵抗膜(図示せず)及び低抵抗部(図示せず)が形成されたスペーサ基板、102はスペーサ基板101中の第二の形成領域、103はスペーサ保持部、104は駆動伝達部、Lはスペーサ基板押え部の長さを示す。
【0183】
参考例1においては、駆動伝達部104は上下方向に移動可能な駆動機構に接続し、スペーサ基板101を矢印の方向に駆動する。また押え部Lの長さは1.2mmとした。参考例1において、ディッピングのための塗布溶液としては、酸化イットリウムのカルボン酸塩溶液であるSYM−Y01(高純度化学研究所(株)製)を用いた。
【0184】
スペーサ基板101を上記駆動機構に接続し、塗布溶液に第二層の形成部102の上端まで浸せき後、10mm/mimの引き上げ速度でスペーサを引き上げて塗布液をスペーサの一部に塗布した。次に、120℃/10min乾燥後、450℃/2hrに保持して第二層の酸化イットリウム層を102の領域に形成した。
【0185】
以上のように完成した、図1および図2に示されるような表示パネルを用いた画像表示装置において、各冷陰極素子(表面伝導型放出素子)1012には、容器外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック1019には、高圧端子Hvを通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜1018に電子を衝突させ、各色蛍光体1301(図23のR,G,B)を励起・発光させることで画像を表示した。なお、高圧端子Hvへの印加電圧Vaは5[kV]乃至30[kV]、各配線1013、1014間への印加電圧Vfは14[V]とした。
【0186】
このとき、スペーサ1020に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができ、スペーサ1020を設置してもビームずれがなく高品位な画像を得ることが可能となった。
【0187】
参考例2
スペーサの材質としては青板ガラス、低抵抗膜としてはスパッタ法で形成したAlを用いた。
【0188】
低抵抗膜の形成方法について説明すると、両面(スペーサの一番広い面)に低抵抗膜材料としてAlをスパッタ法で形成した後、サンドブラストを用いて両端を残して一部を除去して形成した。
【0189】
参考例2においては、第一層である高抵抗膜は参考例1と同様なものであり、参考例1と同様な方法で形成した。
【0190】
参考例2においては、第二層はスペーサを保持しながらスパッタ法を用いて形成した。この方法について、図5及び図6を参照して説明する。図5はスペーサ保持方法を説明するための図であり、図6は図5におけるスペーサ押え部の拡大斜視図である。図中、201はスペーサ、202は第二層形成部、203は保持用スペーサ部材、204はベース板、205は固定用の抑え部を示す。
【0191】
参考例2においては、保持用スペーサ部材203とスペーサ201をベース板204上で固定用押え部205で挟み込み保持することにより、スパッタ時において、第二層形成部202と保持部に挟まれた非形成部とを分離させている。参考例2において、第二層は酸化クロムターゲットをAr中でスパッタすることにより、約5nmの厚みに酸化クロム層を形成した。なお、第二層の形成領域はフェースプレート側の約半分の領域とした。
【0192】
また、スペーサの高さは2.5mm、スペーサの長さは60mm、スペーサの厚みは略0.2mmとした。
【0193】
また、参考例1と同様にスペーサ1020は、基板1011側では行方向配線1013(線幅0.3mm)上に、フェースプレート1017側ではメタルバック1019面上に、導電ペーストと絶縁ペーストより成りPdOを主成分とするペースト材に、表面にAuめっきを施した粒状のガラスフィラーを分散させて形成した導電性ペースト(不図示)を介して配置し、上記気密容器の封着と同時に、大気中で400℃乃至500℃で10分以上焼成することで、接着しかつ電気的な接続も行った。
【0194】
像形成装置を6kVの加速電圧を加えたところ、スペーサ近傍においてもビームずれがなく高品位な画像を得ることが可能となった。
【0195】
以上説明したように、参考例2においても、量産性の優れる方法で第二層を部分的に形成したスペーサを有する画像形成装置を得ることが可能となった。
【0196】
参考例3
参考例3においては、第二層はマスクを用いてスパッタ法で形成され、第二層の形成領域はスペーサの中央部となる。
【0197】
図7を参照すると、301はスペーサ、302はスパッタ時のマスクであり、303はマスク開口部を示す。なお、参考例3において開口部の幅Lは2mmとした。
【0198】
マスク302を用いることにより、マスク開口部303のスペーサ301の表面に第二層を形成した。なお、参考例3ではスパッタターゲットとしては酸化ニオブを用いアルゴン雰囲気中でスパッタすることにより5nmの厚さに酸化ニオブ層を形成した。
【0199】
また、第二層の形成に先立ち、第一層の高抵抗膜は酸化ニッケルターゲットを用いAr雰囲気中でスパッタすることにより100nmの厚さに形成した。なお、第一層は全面に被覆されるものであり、第一層の形成時には、マスク302は用いなかった。
【0200】
以上のようにして作成したスペーサを用いて、参考例1と同様な画像表示装置を作製したところ、スペーサ近傍においてもビームずれがなく高品位な画像を得ることが可能となった。
【0201】
以上説明したように、参考例3においても、量産性の優れる方法で第二層を部分的に形成したスペーサを有する画像形成装置を得ることが可能となった。
【0202】
参考例4
参考例4においては、平面フィールドエミッション(FE)型電子放出素子を電子放出素子として用いた例を示す。
【0203】
図24は、平面FE型電子放出電子源の上面図であり、3101は電子放出部、3103及び3104は電子放出部3101に電位を与える一対の素子電極、3113は行方向配線である。また、3114は列方向配線、1020はスペーサである。
【0204】
素子電極3103,3104間に電圧を印加することにより電子放出部3101内の鋭利な先端部より電子が放出され、電子源と対向して設けられた加速電圧(図示せず)に電子が引き寄せられて蛍光体(図示せず)に衝突し蛍光体を発光させる。参考例4に於いて、参考例1と同様な方法でスペーサを形成して配置し画像表示装置を形成し、参考例1と同じスペーサを用いて同様に駆動させたところ、スペーサ近傍においてもビームずれが抑制された高品位な画像を得ることが可能となった。
【0205】
以上説明したように、参考例4においても、量産性の優れる方法で第二層を部分的に形成したスペーサを有する画像形成装置を得ることが可能となった。
【0206】
参考例5
図3は、参考例5を説明するための一部を切り抜いた画像表示装置斜視図である。参考例5においては、第二層の形成領域がスペーサの電子源基板側に位置する。
【0207】
図3において、1501は第二層非形成領域、1502は第二層の形成領域であり、他の符号は参考例1と同じである。
【0208】
参考例5の第二層の形成方法及び画像形成装置の作製方法は参考例1と同一である。なお、参考例1と異なるのは、スペーサのフェースプレート−リアプレート間の方向の長さを3.6mm、図4における押え部Lの長さを1.1mmとした点である。
【0209】
参考例5の画像表示装置においても、スペーサ近傍においてもビームずれがなく高品位な画像を得ることが可能となった。
【0210】
以上説明したように、参考例5においても、量産性の優れる方法で第二層を部分的に形成したスペーサを有する画像形成装置を得ることが可能となった。
【0211】
実施例
実施例においては、スペーサは画像表示装置の表示領域内にあるだけでなく表示領域外にも外延し、第二層の形成領域が、画像表示装置の表示領域内のみに配置され、画像表示装置の表示領域外には配置されない。図8及び図9は本実施例を説明するための図であり、図8は画像形成装置において画像形成部とスペーサ配置との関係を説明するための図、図9はスペーサに第二層を形成方法する際のスペーサの保持方法を説明図である。
【0212】
図中、601は画像形成領域、101は第一層の高抵抗膜(図示せず)及び低抵抗部(図示せず)が形成されたスペーサ基板、102はスペーサ基板101中の第二層の形成領域、103はスペーサ保持部、104は駆動伝達部を示す。
【0213】
本実施例においては、図8に示す様にスペーサ基板101は耐大気圧構造を実現するためにパネル中に配置されており、この中で、第二層の形成領域を略画像形成領域のみとしている。また、一枚のスペーササイズは4mmH×200mmL×0.2mmWとしこのうち、180mmLの長さの部分に第二層を形成している。
【0214】
本方法を用いることにより、電子が空間中に多数飛翔する画像形成領域601に第二層を形成することにより、画像形成部内での電子軌道の乱れを抑制し、スペーサ基板の全面に第二層を形成した場合と同様、高品位な画像形成装置の提供が可能となった。
【0215】
なお、第一層及び第二層は参考例1と同様の手法を用いて作製した。このとき、図9に示す様に、第二層102の形成時のみ基板の引き上げ方向を変えて作製した。図9において、紙面上の面がスペーサの最大面積を有する面であり、本実施例においては、裏面と紙面上の面を用いてスペーサを保持している。
【0216】
以上説明したように、本実施例においても、量産性の優れる方法で第二層を部分的に形成したスペーサを有する画像形成装置を得ることが可能となった。
【0217】
また、以上説明したように、部分的に層を形成するようにしたことによって、保持部に対する制限が緩和され、保持治具からのスペーサの脱落を防止でき、また、セッティングの手間も減少する。また、それにより歩留まりが向上する。特に第一層と第二層を形成する場合は、成膜工程が増えるため、歩留まりを向上できる本発明の適用が有効である。
【0218】
ここで、図29(a)及び図29(b)にスパッタ法を用いて成膜する場合のスペーサ保持治具の構成を示す。図29(a)はスペーサ押さえ部の拡大図であり、図5(b)はそのA−A’断面図である。5001はスペーサ、5002はスペーサ保持部、5003はベース板である。本願に関わる発明において、この用な保持治具を用いる必要はない。
【0219】
[その他の実施例]
また、本発明は、表面伝導型電子放出素子(SCE: Surface Conduction Electron Emitter)以外の冷陰極型電子放出素子のうち、いずれの電子放出素子に対しても適用できる。具体例としては、本出願人による特開昭63−274047号公報に記載されたような対向する一対の電極を電子源を成す基板面に沿って構成した電界放出型の電子放出素子がある。
【0220】
また、本発明は、単純マトリクス型以外の電子源を用いた画像形成装置に対しても適用できる。例えば、本出願人による特開平2−257551号公報等に記載されたような制御電極を用いてSCEの選択を行う画像形成装置において、電子源と制御電極間等に本発明のスペーサを用いることができる。
【0221】
また、本発明の思想によれば、本発明による画像形成装置は表示用に限られるものではなく、感光性ドラムと発光ダイオード等で構成された光プリンターの発光ダイオード等を代替する発光源として、本発明の画像形成装置を用いることもできる。またこの際、上述のm本の行方向配線とn本の列方向配線を、適宜選択することで、ライン状発光源だけでなく、2次元状の発光源としても応用できる。
【0222】
また、本発明の思想によれば、例えば電子顕微鏡等のように、電子源からの放出電子の被照射部材が、画像形成部材以外の部材である場合についても、本発明は適用できる。従って、本発明は被照射部材を特定しない電子線装置としての形態もとり得る。
【0223】
【発明の効果】
以上説明したように本発明によれば、スペーサ表面に2次電子放出係数の小さい第二層の量産性の優れる方法を用いて部分的に設けることにより、スペーサ近傍においてスペーサへの電子ビームの吸引が緩和されて、スペーサ近傍の画像の不均一性が低減される。従って、スペーサ近傍の画像の不均一性が低減された画像形成装置を安価に提供することができる。
【0224】
更に、第二層の形成時において、装置内で空間中に露出される面のうち最大面積を有する面をスペーサ基板を保持する面として、ここに保持治具を当接させて保持することにより、作製中のスペーサ基板の保持力を大きくすることができる。このために、スペーサの落下等による歩留まりの低下を大幅に抑制することが可能となる。
【0225】
また、電子被照射体は特定せず、潜像を形成する装置や電子顕微鏡などのマルチ平面電子源を成す電子発生装置においても同様の効果を発揮できる。
【図面の簡単な説明】
【図1】 参考形態及び参考例1による画像表示装置の、表示パネルの一部を切り欠いて示した斜視図。
【図2】 参考例1である表示パネルのA−A′断面図。
【図3】 参考例5を説明するための図であり、表示パネルの一部を切り欠いて示した斜視図である。
【図4】 参考例1を説明するための図であり、第二層の形成方法の説明図である。
【図5】 参考例2を説明するための図であり、第二層の形成方法の説明図である。
【図6】 参考例2を説明するための図であり、第二層の形成方法の説明図である。
【図7】 参考例3を説明するための図であり、第二層の形成方法の説明図である。
【図8】 本発明の実施例を説明するための図であり、画像形成装置において画像形成部とスペーサ配置との関係の説明図である。
【図9】 本発明の実施例を説明するための図であり、スペーサに第二層を形成する際のスペーサの保持方法の説明図である。
【図10】 参考形態及び本発明の実施形態による平面型の表面伝導型放出素子の平面図(a),断面図(b)。
【図11】 参考形態及び本発明の実施形態によるマルチ電子ビーム源の基板の一部断面図。
【図12】 参考形態及び本発明の実施形態によるマルチ電子ビーム源の基板の平面図。
【図13】 参考形態及び本発明の実施形態による垂直型の表面伝導型放出素子の断面図。
【図14】 参考形態及び本発明の実施形態による表面伝導型放出素子の典型的な特性を示すグラフ。
【図15】 図4の平面型の表面伝導型放出素子の製造工程を示す断面図。
【図16】 通電フォーミング処理の際の印加電圧波形。
【図17】 通電活性化処理の際の印加電圧波形(a),放出電流Ieの変化(b)。
【図18】 図7の垂直型の表面伝導型放出素子の製造工程を示す断面図。
【図19】 参考形態及び本発明の実施形態による画像表示装置の駆動回路の概略構成を示すブロック図。
【図20】 参考形態及び本発明の実施形態によるはしご型配列の電子源の模式的平面図。
【図21】 参考形態及び本発明の実施形態によるはしご型配列の電子源を持つ平面型表示装置の斜視図。
【図22】 表示パネルのフェースプレートの蛍光体配列を例示した平面図。
【図23】 表示パネルのフェースプレートの蛍光体配列を例示した平面図。
【図24】 参考例4を説明するための図であり、電子源の説明図である。
【図25】 従来例による表面伝導型放出素子。
【図26】 従来例によるFE型素子。
【図27】 従来例によるMIM型素子。
【図28】 従来例による画像表示装置の表示パネルの一部を切り欠いて示した斜視図。
【図29】 比較のための成膜時のスペーサ固定方法の説明図。
【符号の説明】
1 絶縁性部材
2 高抵抗膜
3a,3b 低抵抗部
12,3104,3105 X方向配線
13,3106,3107 Y方向配線
14 層間絶縁層
15 電子放出素子
18 電子放出形成用薄膜(電子放出部を含む薄膜)
20 マスク
20a 開口
23,3101 電子放出部
30,32 電流計
31,33 電源
34 アノード電極
57,151 凹部
58 導電性接続部
101 スペーサ基板
102 スペーサ基板中の第二層の形成領域
103 スペーサ保持部
104 駆動伝達部
140,150 絶縁性基板
201 スペーサ
202 第二層形成部
203 保持用スペーサ部材
204 ベース板
205 固定用抑え部
301,5001 スペーサ
302 スパッタ時のマスク
303 マスク開口部
500 ディスプレイパネル
501 駆動回路
502 ディスプレイパネルコントローラ
503 マルチプレクサ
504 デコーダ
505 入出力インターフェース回路
506 CPU
507 画像生成回路
508,509,510 画像メモリインターフェース回路
511 画像入力インターフェース回路
512,513 TV信号受信回路
514 入力部
1020 スペーサ
1021,1502 第二層形成領域
1501 第二層非形成領域
1701 表示パネル
1702 走査回路
1703 制御回路
1704 シフトレジスタ
1705 ラインメモリ
1706 同期信号分離回路
1707 変調信号発生器
3001 絶縁性基板
3002 電子放出部形成用薄膜
3003,3101 電子放出部
3004 電子放出部を含む薄膜
3102,3103 電子放出部3101に電位を与える一対の素子電極
3113 行方向配線
3114 列方向配線
L スペーサ基板押え部の長さ
[0001]
BACKGROUND OF THE INVENTION
  The present inventionBACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a spacer disposed between a rear plate and a face plate of an image display device, and a method for manufacturing an image display device having the spacer..
[0002]
[Prior art]
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among these, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type) and the like are known. Yes.
[0003]
As surface conduction electron-emitting devices, for example, M.I.Elinson, Radio Eng. Electron Phys., 10, 1290, (1965) and other examples described later are known.
[0004]
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in parallel to a film surface in a small-area thin film formed on a substrate. As this surface conduction electron-emitting device, SnO by Erinson et al.2In addition to those using thin films, those using Au thin films [G. Dittmer: “Thin Solid Films”, 9,317 (1972)], In2OThree/ SnO2Thin film [M. Hartwell and CGFonstad: “IEEE Trans.ED Conf.”, 519 (1975)], carbon thin film [Hisa Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983) ] Have been reported.
[0005]
As a typical example of the device configuration of these surface conduction electron-emitting devices, the above-described M.P. FIG. 3 shows a plan view of a device by Hartwell et al. In the figure, reference numeral 3001 denotes a substrate, and 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. By applying an energization process called energization forming to be described later to the conductive thin film 3004, an electron emission portion 3005 is formed. The interval L in the drawing is set to 0.5 to 1 [mm], and W is set to 0.1 [mm]. For convenience of illustration, the electron emission portion 3005 is shown as a rectangular shape in the center of the conductive thin film 3004. However, this is a schematic shape and faithfully represents the actual position and shape of the electron emission portion. I don't mean.
[0006]
M.M. In the above-described surface conduction electron-emitting devices such as the device by Hartwell et al., It is common to form the electron-emitting portion 3005 by performing an energization process called energization forming on the conductive thin film 3004 before electron emission. there were. That is, the energization forming means that the conductive thin film 3004 is energized by applying a constant DC voltage or a DC voltage boosted at a very slow rate of, for example, about 1 V / min to both ends of the conductive thin film 3004. Is locally destroyed, deformed, or altered to form an electron emitting portion 3005 in an electrically high resistance state. Note that a crack occurs in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electrons are emitted in the vicinity of the crack.
[0007]
Examples of the FE type include, for example, WPDyke & W.W.Dolan, “Field Emission”, Advance in Electron Physics, 8, 89 (1956), or CASpindt, “Physical Properties of Thin-Film Field Emission Cathodes. with Molybdenium Cones ”, J. Appl. Phys., 47, 5248 (1976).
[0008]
As a typical example of the element configuration of the FE type, the above-described C.I. A. A cross-sectional view of the element according to Spindt et al. Is shown. In this figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This element causes field emission from the tip of the emitter cone 3012 by applying an appropriate voltage between the emitter cone 3012 and the gate electrode 3014.
[0009]
Further, as another element configuration of the FE type, there is an example in which an emitter and a gate electrode are arranged on the substrate substantially parallel to the substrate plane, instead of the laminated structure as shown in FIG.
[0010]
Further, as an example of the MIM type, for example, C.A. Mead, “Operation of tunnel-emission Devices”, J. Appl. Phys., 32, 646 (1961) and the like are known. A typical example of the MIM type element configuration is shown in FIG. This figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 mm, and 3023 is an upper electrode made of a metal having a thickness of about 80 to 300 mm. is there.
[0011]
In the MIM type, an appropriate voltage is applied between the upper electrode 3023 and the lower electrode 3021 to cause electron emission from the surface of the upper electrode 3023.
[0012]
Since the above-described cold cathode device can obtain electron emission at a lower temperature than a hot cathode device, a heater for heating is not required. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be produced. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. Further, unlike the case where the hot cathode element operates by heating of the heater, the response speed is slow. In the case of the cold cathode element, there is also an advantage that the response speed is fast.
[0013]
For this reason, research for applying cold cathode devices has been actively conducted.
[0014]
For example, the surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is particularly simple and easy to manufacture among the cold cathode devices. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
[0015]
As for the application of surface conduction electron-emitting devices, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, charged beam sources, and the like have been studied.
[0016]
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, An image display device using a combination of a conductive emission element and a phosphor that emits light when irradiated with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have characteristics superior to those of other conventional image display devices. For example, it can be said that it is superior in that it does not require a backlight and has a wide viewing angle as compared with a liquid crystal display device that has been widespread in recent years.
[0017]
A method for driving a plurality of FE types in a row is disclosed, for example, in US Pat. No. 4,904,895 by the present applicant. As an example of applying the FE type to an image display device, for example, R.I. A flat panel display device reported by Meyer et al. Is known [R. Meyer: “Recent Development on Microtips Display at LETI”, Tech. Digest of 4th Int. Vacuum Microele-ctronics Conf., Nagahama, pp. 6- 9 (1991)].
[0018]
An example in which a large number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55738 by the present applicant.
[0019]
Among the image forming apparatuses using the electron-emitting devices as described above, a flat-type display device with a small depth is attracting attention as a replacement for a CRT type display device because it is space-saving and lightweight.
[0020]
FIG. 28 is a perspective view showing an example of a display panel unit constituting a flat type image display device, and a part of the panel is cut away to show the internal structure.
[0021]
In the figure, 3115 is a rear plate, 3116 is a side wall, and 3117 is a face plate. The rear plate 3115, the side wall 3116 and the face plate 3117 provide an envelope (airtight container) for maintaining the inside of the display panel in a vacuum. Forming.
[0022]
A substrate 3111 is fixed to the rear plate 3115, and N × M cold cathode elements 3112 are formed on the substrate 3111. N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. Further, the N × M cold cathode elements 3112 are wired by M row-directional wirings 3113 and N column-directional wirings 3114 as shown in FIG. A portion constituted by the substrate 3111, the cold cathode element 3112, the row direction wiring 3113, and the column direction wiring 3114 is referred to as a multi-electron beam source. In addition, an insulating layer (not shown) is formed between both the wirings in the row direction wiring 3113 and the column direction wiring 3114 so that electrical insulation is maintained.
[0023]
A phosphor film 3118 made of phosphor is formed on the lower surface of the face plate 3117, and phosphors (not shown) of three primary colors of red (R), green (G), and blue (B) are separately applied. Yes. Further, a black body (not shown) is provided between the color phosphors forming the fluorescent film 3118, and a metal back 3119 made of Al or the like is formed on the surface of the fluorescent film 3118 on the rear plate 3115 side. ing.
[0024]
Dx1 to Dxm and Dy1 to Dyn and Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row direction wiring 3113 of the multi electron beam source, Dy1 to Dyn are electrically connected to the column direction wiring 3114 of the multi electron beam source, and Hv is electrically connected to the metal back 3119.
[0025]
The inside of the above airtight container is 10-6As the display area of the image display device is increased because the vacuum is maintained at about [Torr], a means for preventing the deformation or destruction of the rear plate 3115 and the face plate 3117 due to the pressure difference between the inside and the outside of the hermetic container is necessary. It becomes. The method of increasing the thickness of the rear plate 3115 and the face plate 3116 not only increases the weight of the image display device, but also causes image distortion and parallax when viewed from an oblique direction. On the other hand, in FIG. 28, a structural support (called a spacer or a rib) 3120 made of a relatively thin glass plate and supporting atmospheric pressure is provided. In this way, the space between the substrate 3111 on which the multi-beam electron source is formed and the face plate 3116 on which the fluorescent film 3118 is formed is normally maintained at sub millimeters to several millimeters, and the inside of the hermetic container is maintained at a high vacuum as described above. ing.
[0026]
The image display apparatus using the display panel described above emits electrons from each cold cathode element 3112 when a voltage is applied to each cold cathode element 3112 through the external terminals Dx1 to Dxm and Dy1 to Dyn. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 3119 through the container outer terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 3117. As a result, the phosphors of the respective colors forming the fluorescent film 3118 are excited to emit light, and an image is displayed.
[0027]
[Problems to be solved by the invention]
  As described above, an electron beam apparatus such as an image forming apparatus includes an envelope for maintaining a vacuum atmosphere inside the apparatus, an electron source disposed in the envelope, and an electron beam emitted from the electron source. It has a target to be irradiated, an acceleration electrode for accelerating the electron beam toward the target, etc., and further supports the atmospheric pressure applied to the envelope from the inside of the envelope.SpacerMay be placed inside the envelope.
[0028]
The display panel of such an image display device has the following problems.
[0029]
First, there is a possibility that spacer charging is caused when a part of electrons emitted from the vicinity of the spacer hits the spacer or ions ionized by the action of the emitted electrons adhere to the spacer. Furthermore, there is a possibility that the electrons reaching the face plate are partly reflected and scattered, and a part of the electrons hits the spacer, thereby causing spacer charging. The electrons emitted from the cold cathode device due to the charging of the spacer are bent in their orbits and reach when they are different from the normal positions on the phosphor, and the image near the spacer is distorted and displayed.
[0030]
In order to solve this problem, proposals have been made to remove the charge (hereinafter referred to as charge removal) so that a minute current flows through the spacer. There, a high resistance film is formed on the surface of the insulating spacer so that a minute current flows on the surface of the spacer.
[0031]
However, when the amount of electrons emitted from the cold cathode device is increased, the charge removal capability cannot be said to be sufficient, and the charge amount changes depending on the intensity of the electron beam. Accordingly, the deviation of the electron beam emitted from the element in the vicinity of the spacer from the normal position on the target differs depending on the intensity (luminance). For this reason, when displaying a moving image, there existed a fault of an image appearing swaying.
[0032]
Japanese Laid-Open Patent Publication No. 8-508846 has already proposed a method of reducing spacer charging and image distortion by forming a second layer having a small secondary electron emission coefficient on a part of the spacer surface. Yes.
[0033]
In view of the above problems, an object of the present invention is to reduce the influence of a member, such as a spacer, that affects the electrons emitted from the electron source.
[0034]
[Means for Solving the Problems]
The spacer manufacturing method according to the present invention includes a rear plate on which an electron source is disposed, an accelerating electrode that is disposed opposite to the rear plate, accelerates electrons emitted from the electron source, and a phosphor irradiated with the electrons. An image display apparatus comprising: a disposed face plate; and a spacer disposed between the rear plate and the face plate, the spacer having a region located within the image display region and a region located outside the image display region. In the method for manufacturing the spacer, a step of covering the substrate with a conductive first layer, and a first region located outside the image display region of the substrate covered with the first layer as a jig The second region having a secondary electron emission coefficient smaller than that of the first layer is a second region located in the image display region of the substrate held by the first layer and covered with the first layer. Cover Characterized by a step.
[0035]
  The second layer is part of the spacer surfaceTerritoryBy forming the area excluding the area, it is not a small area surface that is a joint surface with the face plate or the rear plate in the state in which the spacer is incorporated in the envelope at the time of forming the second layer, It is possible to hold on the maximum area surface, and various holding methods are possible. As a holding method, do not form the second layer on both sides of the spacer with a holding jig.TerritoryThose who hold across the areaLegalAnd so on.
[0036]
At this time, when the second layer is made of an insulating material or a material close thereto, a change in the spacer resistance defined by the first layer of the spacer due to the second layer can be suppressed. The value of the sheet resistance of the second layer varies depending on the acceleration voltage, driving conditions, element size, etc. of the image display device, but is generally more than one digit greater than the value of the sheet resistance of the high resistance film of the first layer. It is desirable that it is two or more digits larger. At this time, the sheet resistance value is 1012Ω / □ or more is preferable.
[0037]
  Here, the phenomenon that sufficient neutralization characteristics can be obtained even if the second layer found by the present inventors as a result of intensive studies is not formed on the entire surface of the spacer will be described. At this time, although the effect of suppressing charging depends on the driving conditions and the formation position of the second layer, the area of the spacer surface area on which the second layer is formed is approximately 1/3 or more of the area of the spacer surface. The effect of suppression is recognized, and it is possible to obtain an effect substantially equivalent to the case where it is formed on the entire surface, preferably at a half or more, and more than two-thirds. It has been found that by providing the region where the second layer is formed in a direction substantially parallel to the acceleration voltage and the electron source, the uniformity of the static elimination characteristics can be obtained. This is because the second forming region is formed at the same height in the direction in which the acceleration voltage is applied, so that the spacers can exhibit the same charge removal characteristics for each element. As described above, the second layer of the present invention is part of the spacer surface.TerritoryBy adopting a form excluding the region, the selectivity of the spacer holding method at the time of production has been dramatically increased, and it has become possible to provide a spacer having excellent mass productivity. The present invention improves the above-mentioned disadvantages of conventional spacers, and provides a spacer exhibiting high static elimination characteristics excellent in mass productivity.
[0038]
The electron beam apparatus of the present invention may have the following form.
[0039]
  (1)In the electron beam apparatus, the electrode is an accelerating electrode that accelerates electrons emitted from the electron source, and forms an image by irradiating the target with electrons emitted from the cold cathode device according to an input signal. An image forming apparatus is formed. In particular, an image display device in which the target is a phosphor is made.
[0040]
  (2)The cold cathode device is a cold cathode device having a conductive film including an electron emitting portion between a pair of electrodes, and is particularly preferably a surface conduction electron-emitting device.
[0041]
  (3)The electron source is an electron source arranged in a simple matrix having a plurality of cold cathode elements that are matrix-wired by a plurality of row-direction wirings and a plurality of column-direction wirings.
[0042]
  (4)The electron source has a plurality of cold cathode element rows each having a plurality of cold cathode elements arranged in parallel and connected at both ends (referred to as a row direction), and in a direction perpendicular to the wiring (referred to as a column direction). Accordingly, a control electrode (also referred to as a grid) disposed above the cold cathode element forms a ladder-shaped electron source that controls electrons from the cold cathode element.
[0043]
  (5)In addition, according to the idea of the present invention, the image forming apparatus is not limited to an image forming apparatus suitable for display, and the above-described light source can be used as an alternative light source such as a light emitting diode of an optical printer composed of a photosensitive drum and a light emitting diode. An image forming apparatus can also be used. At this time, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light-emitting source but also to a two-dimensional light-emitting source. In this case, as the image forming member,Reference form andThe material is not limited to a directly emitting substance such as a phosphor used in the embodiment, and a member that forms a latent image by charging with electrons can also be used.
[0044]
Further, according to the idea of the present invention, the present invention can be applied to a case where a member to be irradiated with electrons emitted from an electron source is other than an image forming member such as a phosphor as in an electron microscope. . Therefore, the present invention can take the form of a general electron beam apparatus that does not specify the irradiated member.
[0045]
That is, the present application includes the following inventions as inventions related to a configuration that can reduce the influence on electrons emitted from an electron source. An electron beam apparatus having an electron beam source and a first member, wherein the first member partially covers a region easily charged on a base with a low secondary electron emission coefficient material. A featured electron beam apparatus. Here, the base may be a conductive material. The conductive base may be a conductive layer provided on the base of the first member. In this case, the substrate may be insulating. The low secondary electron emission coefficient material may be provided in a layered form as a second layer on the first layer. The present invention is particularly effective when the first member is provided at a position that substantially affects the trajectory of electrons emitted from the electron source by the potential of the first member due to charging. is there. More specifically, the low secondary electron emission coefficient material is 2 smaller than the secondary electron emission coefficient of the base (the base, the conductive base layer, or both the base and the conductive layer). It is a material having a secondary electron emission coefficient. More specifically, the conductivity of the base having conductivity is higher than the conductivity of the low secondary electron emission coefficient material (the portion having the conductivity higher than that of the low secondary electron emission coefficient material). Is more likely to move the charge). In the case where a large current does not need to flow through the base, or when it is desired to suppress the current flowing through the base, the conductivity of the base may be made semiconductive. In particular, when this member is electrically connected to electrodes having different potentials (for example, the wiring electrode and the acceleration electrode of the electron-emitting device) and current flows between the electrodes, the current flows when the conductivity is high. Current will increase. Therefore, it is desirable to suppress power consumption by making the base conductivity semi-conductive. In this case, in particular, by using an insulating material as a substrate and providing a layer (first layer) having conductivity (semi-conductivity) on the layer, the conductivity of the entire first member is suitably controlled. it can. In order to suppress the conductivity of the first layer, the resistance of the first layer may be increased, that is, the first layer may be a high resistance film. Moreover, this application includes the following invention as a manufacturing method of the member in which charging is suppressed. A method of manufacturing a member in which charging is suppressed, the method including a step of holding a part of a substrate and providing a material for suppressing charging on the substrate, the held portion being a member of the member A method for producing a member, wherein the member is a portion where charging is difficult to occur. Here, the material for suppressing the charging is preferably a material that imparts conductivity, or a material that has a lower secondary electron emission coefficient than that of the substrate. In addition, the present invention is particularly effective in a configuration in which the material for suppressing charging is applied on a substrate in a liquid state.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
Next, the configuration and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.
[0047]
  FIG.referenceIt is a perspective view of the display panel used for form, and in order to show an internal structure, a part of panel is notched and shown.
[0048]
In the figure, 1015 is a rear plate, 1016 is a side wall, 1017 is a face plate, and 1015 to 1017 form an airtight container for maintaining the inside of the display panel in a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and in the air or in a nitrogen atmosphere, Celsius. Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method for evacuating the inside of the hermetic container will be described later. The inside of the above airtight container is 10-6Since a vacuum of about [Torr] is maintained, a spacer 1020 is provided as an atmospheric pressure resistant structure for the purpose of preventing the destruction of the airtight container due to atmospheric pressure or unexpected impact. Reference numeral 1021 denotes a formation region of the second layer.
[0049]
A substrate 1011 is fixed to the rear plate 1015, and N × M cold cathode elements 1012 are formed on the substrate. N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for the purpose of displaying high-definition television, it is desirable to set the numbers N = 3000 and M = 1000 or more. The N × M cold cathode elements are simply matrix-wired by M row-directional wirings 1013 and N column-directional wirings 1014. The part constituted by 1011 to 1014 is called a multi-electron beam source.
[0050]
The multi-electron beam source used in the image display apparatus of the present invention is not limited in the material, shape or manufacturing method of the cold cathode element as long as it is an electron source in which cold cathode elements are wired in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0051]
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) are arranged as a cold cathode device on a substrate and wired in a simple matrix will be described.
[0052]
FIG. 12 is a plan view of the multi-electron beam source used in the display panel of FIG. On the substrate 1011, surface conduction electron-emitting devices similar to those shown in FIG. 10 to be described later are arranged, and these devices are wired in a simple matrix by row direction wiring electrodes 1003 and column direction wiring electrodes 1004. An insulating layer (not shown) is formed between the electrodes at the intersecting portions of the row direction wiring electrodes 1013 and the column direction wiring electrodes 1014 so that electrical insulation is maintained.
[0053]
FIG. 11 shows a cross section taken along the line BB ′ of FIG.
[0054]
The multi-electron source having such a structure includes a row-direction wiring electrode 1013, a column-direction wiring electrode 1014, an inter-electrode insulating layer (not shown), and element electrodes 1102 and 1103 of surface conduction electron-emitting devices on a substrate in advance. After the conductive thin film 1104 was formed, each element was supplied through the row direction wiring electrode 1013 and the column direction wiring electrode 1014 to perform energization forming processing (described later) and energization activation processing (described later).
[0055]
  Reference formThe multi-electron beam source substrate 1011 is fixed to the rear plate 1015 of the hermetic container. However, when the multi-electron beam source substrate 1011 has sufficient strength, the rear plate of the hermetic container is used. Alternatively, the multi-electron beam source substrate 1011 itself may be used.
[0056]
  A fluorescent film 1018 is formed on the lower surface of the face plate 1017.Reference formIs a color display device, the phosphor film 1018 is coated with phosphors of three primary colors red, green and blue used in the field of CRT. For example, as shown in FIG. 22A, the phosphors of the respective colors are separately applied in stripes, and a black conductor 1010 is provided between the stripes of the phosphors. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, or to prevent the reflection of external light and lower the display cost last. For example, preventing the phosphor film from being charged up by an electron beam. For the black conductor 1010, graphite is used as a main component, but other materials may be used as long as they are suitable for the above purpose.
[0057]
Further, the method of separately applying phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 22 (a). For example, a delta arrangement as shown in FIG. It may be an array.
[0058]
Note that when a monochrome display panel is formed, a monochromatic phosphor material may be used for the phosphor film 1018, and a black conductive material is not necessarily used.
[0059]
Further, a metal back 1019 known in the field of CRT is provided on the surface of the fluorescent film 1018 on the rear plate side. The purpose of providing the metal back 1019 is to improve the light utilization rate by specularly reflecting a part of the light emitted from the fluorescent film 1018, to protect the fluorescent film 1018 from the collision of negative ions, and the electron beam acceleration voltage. For example, to act as an electrode for applying a voltage, or to act as a conductive path for excited electrons in the fluorescent film 1018. The metal back 1019 was formed by forming a fluorescent film 1018 on the face plate substrate 1017, smoothing the surface of the fluorescent film, and then vacuum-depositing Al thereon. Note that when a low-voltage phosphor material is used for the phosphor film 1018, the metal back 1019 may not be used.
[0060]
  Also,Reference formAlthough not used, a transparent electrode made of, for example, ITO may be provided between the face plate substrate 1017 and the fluorescent film 1018 for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film.
  FIG. 2 is a schematic cross-sectional view taken along the line AA ′ of FIG. 1, and the numbers of the respective parts correspond to those of FIG. The spacer 1020 has a high resistance film 11 as a first layer for the purpose of preventing charging on the surface of the insulating member 1. Reference numeral 1021 denotes a second layer formed of a member having a low secondary electron emission coefficient that is partially formed on the first layer 11. Further, the low resistance films 3a and 3b are formed on the contact surfaces and part of the side surfaces of the spacer facing the inside of the face plate 1017 (metal back 1019 and the like) and the surface of the substrate 1011 (row direction wiring 1013 or column direction wiring 1014). Have.
[0061]
The spacers 1020 are arranged in the necessary number and at the necessary intervals to achieve the above-described purpose, and are fixed to the inside of the face plate and the surface of the substrate 1011 by the bonding material 1041.
[0062]
The high resistance film 11 is formed on at least the surface of the insulating member 1 exposed in the vacuum in the airtight container, and the low resistance films 3a and 3b on the spacer 1020 and the bonding material are formed. Via the gate 1041, it is electrically connected to the inside of the face plate 1017 (metal back 1019 and the like) and the surface of the substrate 1011 (row direction wiring 1013 or column direction wiring 1014). In the embodiment described here, the spacer 1020 has a thin plate shape, and the spacer 1020 is arranged in parallel to the row direction wiring 1013 and is electrically connected to the row direction wiring 1013.
[0063]
The spacer 1020 has an electrical resistance sufficient to withstand a high voltage applied between the row direction wiring 1013 and the column direction wiring 1014 on the substrate 1011 and the metal back 1019 on the inner surface of the face plate 1017. It is necessary to have conductivity sufficient to prevent the surface from being charged.
Examples of the insulating member of the spacer substrate 1 include quartz glass, glass having a reduced impurity content such as Na, ceramic member such as soda lime glass, and alumina. The insulating member 1 preferably has a thermal expansion coefficient close to that of the member forming the hermetic container and the substrate 1011.
[0064]
The high resistance film 11 constituting the spacer 1020 has a current obtained by dividing the acceleration voltage Va applied to the high potential side face plate 1017 (metal back 1019 and the like) by the resistance value Rs of the high resistance film 11 as an antistatic film. Will be washed away. Therefore, the resistance value Rs of the spacer is set in a desirable range from antistatic and power consumption. The sheet resistance R / □ is 10 from the viewpoint of antistatic.12It is preferable that it is below Ω / □. 10 to obtain sufficient antistatic effect11More preferably less than Ω / □. The lower limit of the sheet resistance depends on the spacer shape and the voltage applied between the spacers.FiveIt is preferable that it is Ω / □ or more.
[0065]
The thickness t of the antistatic film formed on the insulating material is preferably in the range of 10 nm to 1 μm. Although it varies depending on the surface energy of the material, adhesion to the substrate, and substrate temperature, a thin film of 10 nm or less is generally formed in an island shape, and its resistance is unstable and reproducibility is poor. On the other hand, when the film thickness t is 1 μm or more, the film stress increases, the risk of film peeling increases, and the film formation time increases, resulting in poor productivity. Therefore, the film thickness is desirably 50 to 500 nm.
[0066]
The sheet resistance R / □ is ρ / t, and the specific resistance ρ of the antistatic film is 0.1 [Ωcm] to 10 to 10 from the preferred range of the sheet resistance R / □ and the film thickness t described above.8[Ωcm] is preferred. Furthermore, in order to realize a more preferable range of sheet resistance and film thickness, ρ is 102Thru 106It is good to use Ωcm. As described above, the temperature of the spacer rises when a current flows through the antistatic film formed thereon or when the entire display generates heat during operation. When the resistance temperature coefficient of the antistatic film is a large negative value, the resistance value decreases when the temperature rises, the current flowing through the spacer increases, and the temperature rises further. The current continues to increase until it exceeds the power supply limit. The value of the resistance temperature coefficient at which such a current runaway occurs is empirically a negative value and the absolute value is 1% or more. That is, the resistance temperature coefficient of the antistatic film is desirably less than −1%.
[0067]
As a material of the high resistance film 11 having antistatic properties, for example, a metal oxide such as tin oxide or nickel oxide can be used.
[0068]
As another material of the high resistance film 11 having antistatic properties, the nitride of aluminum and transition metal alloy can control the resistance value in a wide range from a good conductor to an insulator by adjusting the composition of the transition metal. It is a suitable material. Furthermore, it is a stable material with little change in resistance value in the manufacturing process of the display device described later. In addition, the temperature coefficient of resistance is less than -1%, and it is a material that is practically easy to use. Examples of the transition metal element include Ti, Cr, Ta and the like.
[0069]
The alloy nitride film is formed on the insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam vapor deposition, ion plating, or ion assist vapor deposition. The metal oxide film can also be produced by a similar thin film formation method, but in this case, oxygen gas is used instead of nitrogen gas. In addition, a metal oxide film can be formed by a CVD method or an alkoxide coating method. The carbon film is produced by vapor deposition, sputtering, CVD, or plasma CVD. In particular, when producing amorphous carbon, the atmosphere during film formation should contain hydrogen or be used as a film formation gas. Use hydrocarbon gas.
[0070]
Here, the second layer having a low secondary electron emission coefficient formed in a certain region on the above-described high resistance layer as the first layer will be described.
[0071]
As the second layer, Cr2OThree, Nb2OFive, Y2OThreeAn oxide layer with low secondary electron emission efficiency such as can be used. In addition, other materials such as an oxide having low secondary electron emission efficiency such as carbon nitride can be used. At this time, by using an insulating material, the spacer resistance defined by the first high resistance layer is not disturbed, and the resistance of the spacer can be prevented from being lowered. In addition, when an oxide is used, there is an effect that a condition change at the time of assembling the panel can be selected from a wide range because a characteristic change that hardly causes a state change such as surface oxidation due to heat treatment is small.
[0072]
The first layer neutralizes and removes the electric charge charged on the surface of the spacer with a current, so that the spacer is not largely charged, whereas the second layer is made of a material with low secondary electron emission efficiency, It functions to suppress positive charging of the spacer surface due to electron incidence on the spacer surface such as directly incident electrons, reflected electrons from the face plate, or secondary electron re-incidence.
[0073]
According to the present invention, it has been found that the second layer 1021 can sufficiently suppress the charge even if the formation region is a part of the spacer. Therefore, the second layer 1021 can be formed by a sputtering method, a vacuum evaporation method, a CVD method. Various film forming methods such as a method, screen printing, spraying, and dipping can be applied. In particular, the present invention can be applied to various methods excellent in mass productivity because of its extremely high selectivity with respect to a spacer substrate holding method which is problematic when the second layer 1021 is formed on the entire surface.
[0074]
The low resistance film 21 constituting the spacer 1020 electrically connects the high resistance film 11 to the high potential side face plate 1017 (metal back 1019, etc.) and the low potential side substrate 1011 (wirings 1013, 1014, etc.). In the following, the name of an intermediate electrode layer (intermediate layer) is also used. The intermediate electrode layer (intermediate layer) can have a plurality of functions listed below.
[0075]
(1) The high resistance film 11 is electrically connected to the face plate 1017 and the substrate 1011.
[0076]
As already described, the high-resistance film 11 is provided for the purpose of preventing charging on the surface of the spacer 1020. However, the high-resistance film 11 is applied to the face plate 1017 (metal back 1019 or the like) and the substrate 1011 (wiring 1013). 1014) directly or via the bonding material 1041, a large contact resistance is generated at the interface of the connection portion, and there is a possibility that charges generated on the spacer surface cannot be removed quickly. In order to avoid this, a low-resistance intermediate layer is provided on the contact surface or side surface of the spacer 1020 that contacts the face plate 1017, the substrate 1011, and the bonding material 1041.
[0077]
(2) The potential distribution of the high resistance film 11 is made uniform.
[0078]
Electrons emitted from the cold cathode element 1012 form an electron trajectory according to a potential distribution formed between the face plate 1017 and the substrate 1011. In order to prevent disturbance of the electron trajectory in the vicinity of the spacer 1020, it is necessary to control the potential distribution of the high resistance film 11 over the entire region. When the high-resistance film 11 is connected to the face plate 1017 (metal back 1019, etc.) and the substrate 1011 (wirings 1013, 1014, etc.) directly or via the bonding material 1041, the connection state is uneven due to the contact resistance at the interface of the connection portion. May occur, and the potential distribution of the high resistance film 11 may deviate from a desired value. In order to avoid this, a low resistance intermediate layer is provided in the entire length region of the spacer end portion (contact surface 3 or side surface portion 5) where the spacer 1020 contacts the face plate 1017 and the substrate 1011. By applying a potential, the potential of the entire high resistance film 11 can be controlled.
[0079]
(3) Control the orbit of emitted electrons.
[0080]
Electrons emitted from the cold cathode element 1012 form an electron trajectory according to a potential distribution formed between the face plate 1017 and the substrate 1011. With respect to electrons emitted from the cold cathode device in the vicinity of the spacer, restrictions (wiring, change of device position, etc.) associated with the installation of the spacer may occur. In such a case, in order to form an image without distortion or unevenness, it is necessary to control the trajectory of the emitted electrons to irradiate the desired position on the face plate 1017 with electrons. By providing a low resistance intermediate layer on the side surface portion 5 of the face plate 1017 and the substrate 1011 in contact with the surface plate 1017, the potential distribution in the vicinity of the spacer 1020 can have desired characteristics and the trajectory of emitted electrons can be controlled. I can do it.
[0081]
The low resistance film 21 may be selected from a material having a sufficiently low resistance value as compared with the high resistance film 11, and may be a metal such as Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd, or the like. Alloys and Pd, Ag, Au, RuO2, Pd-Ag and other printed conductors composed of metal or metal oxide and glass, or In2OThree-SnO2The material is appropriately selected from a transparent conductor such as polysilicon and a semiconductor material such as polysilicon.
[0082]
The bonding material 1041 having conductivity needs to have conductivity so that the spacer 1020 is electrically connected to the row direction wiring 1013 and the metal back 1019. That is, a frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is suitable.
[0083]
In FIG. 1, Dx1 to Dxm, Dy1 to Dyn, and Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row-direction wiring 1013 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the column-direction wiring 1014 of the multi-electron beam source, and Hv is electrically connected to the metal back 1019 of the face plate.
[0084]
Further, in order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is-7Evacuate to a vacuum level of [Torr]. Thereafter, the exhaust pipe is sealed. In order to maintain the degree of vacuum in the hermetic container, a getter film (not shown) is formed at a predetermined position in the hermetic container immediately before or after sealing. A getter film is a film formed by, for example, heating and vapor-depositing a getter material mainly composed of Ba by a heater or high-frequency heating, and the inside of an airtight container is 1 × 10 6 by the adsorption action of the getter film.-FiveTo 1 × 10-7The degree of vacuum is maintained at [Torr].
[0085]
The image display apparatus using the display panel described above emits electrons from each cold cathode element 1012 when a voltage is applied to each cold cathode element 1012 through the container external terminals Dx1 to Dxm and Dy1 to Dyn. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 1019 through the container outer terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 1017. Thereby, the phosphors of the respective colors forming the fluorescent film 1018 are excited to emit light, and an image is displayed.
[0086]
Usually, the applied voltage to the surface conduction electron-emitting device 1012 of the present invention, which is a cold cathode device, is about 12 to 16 [V], and the distance d between the metal back 1019 and the cold cathode device 1012 is 8 from 0.1 [mm]. The voltage between the metal back 1019 and the cold cathode element 1012 is about 0.1 [kV] to about 10 [kV].
[0087]
  that's all,Reference formThe basic configuration and manufacturing method of the state display panel and the outline of the image display device have been described.
[0088]
  next,Reference formA method for manufacturing a multi-electron beam source used in the display panel will be described. The multi-electron beam source used in the image display apparatus of the present invention is not limited in the material, shape or manufacturing method of the cold cathode element as long as it is an electron source in which cold cathode elements are wired in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0089]
  However, a display conduction type emitting element is particularly preferable among these cold cathode elements under a situation where a display device having a large display screen and a low price is required. That is, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and thus an extremely accurate manufacturing technique is required. This achieves a large area and a reduction in manufacturing cost. This is a disadvantageous factor. Further, in the MIM type, it is necessary to make the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. In that respect, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost. Further, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron emission portion or its peripheral portion is formed of a fine particle film are particularly excellent in electron emission characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance and large-screen image display device. there,Reference formIn the display panel, a surface conduction electron-emitting device in which an electron emitting portion or a peripheral portion thereof is formed from a fine particle film is used. First, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described, and then the structure of a multi-electron beam source in which a number of devices are wired in a simple matrix will be described.
[0090]
[Suitable Device Configuration and Manufacturing Method for Surface Conduction Emitting Device]
There are two types of typical structures of the surface conduction electron-emitting device in which the electron emission portion or the peripheral portion thereof is formed of a fine particle film, a planar type and a vertical type.
[0091]
[Plane type surface conduction electron-emitting devices]
First, the device configuration and manufacturing method of a planar surface conduction electron-emitting device will be described.
[0092]
FIG. 10 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 1011 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by energization forming treatment, and 1113 is a thin film formed by energization activation treatment.
[0093]
As the substrate 1011, for example, various glass substrates including quartz glass and blue plate glass, various ceramic substrates including alumina, or the above-mentioned various substrates such as SiO 22A substrate in which an insulating layer made of a material is stacked can be used.
[0094]
The device electrodes 1102 and 1103 provided on the substrate 1011 so as to face the substrate surface in parallel are formed of a conductive material. For example, metals such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag, etc., or alloys of these metals, or In2OThree-SnO2A material may be appropriately selected from metal oxides such as silicon, semiconductors such as polysilicon, and the like. In order to form the electrode, it can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching, but it can be formed by using other methods (for example, a printing technique). No problem.
[0095]
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device. In general, the electrode interval L is usually designed by selecting an appropriate numerical value from a range of several hundreds to several hundreds of μm, and among them, it is preferably several μm to several tens of μm for application to a display device. Range. For the thickness d of the device electrode, an appropriate value is usually selected from the range of several hundred to several μm.
[0096]
A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film (including an island-like aggregate) containing a large number of fine particles as a constituent element. If the fine particle film is examined microscopically, usually, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
[0097]
The particle diameter of the fine particles used in the fine particle film is in the range of several to several thousand, and the preferable one is in the range of 10 to 200. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the condition necessary for electrically connecting to the element electrode 1102 or 1103, the condition necessary for satisfactorily performing energization forming described later, and the electric resistance of the particulate film itself to an appropriate value described later. The conditions necessary for Specifically, it is set within the range of several to thousands of tons, but is preferably between 10 to 500 tons.
[0098]
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metals such as PdO, SnO2, In2OThree, PbO, Sb2OThree, And other oxides, and HfB2, ZrB2, LaB6, CeB6, YBFour, GdBFour, Borides such as TiC, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, etc., Si, Ge, etc. And the like, carbon, and the like, which are appropriately selected from these.
[0099]
As described above, the conductive thin film 1104 is formed of a fine particle film.ThreeTo 107It was set to be included in the range of [Ω / □].
[0100]
Note that it is desirable that the conductive thin film 1104 and the element electrodes 1102 and 1103 be electrically connected to each other, and thus a structure in which a part of the conductive thin film 1104 and the element electrodes 1102 and 1103 overlap each other is employed. In the example of FIG. 10, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom. However, in some cases, the substrate, the conductive thin film, and the device electrode are stacked in this order. No problem.
[0101]
In addition, the electron emission portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrical property higher than that of the surrounding conductive thin film. The crack is formed by performing an energization forming process to be described later on the conductive thin film 1104. There are cases where fine particles having a particle diameter of several to several hundreds are arranged in the crack. In addition, since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emission portion, it is schematically shown in FIG.
[0102]
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emission portion 1105 and the vicinity thereof. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.
[0103]
The thin film 1113 is one of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof, and the film thickness is 500 [Å] or less, but is preferably 300 [Å] or less. preferable. In addition, since it is difficult to accurately illustrate the position and shape of the actual thin film 1113, it is schematically illustrated in FIG. In addition, in the plan view (a), an element from which a part of the thin film 1113 (a part on 1105) is removed is shown.
[0104]
  The basic configuration of the preferable element has been described above.Reference formThe following elements were used.
[0105]
That is, blue plate glass was used for the substrate 1011 and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [Å], and the electrode interval L was 2 [μm].
[0106]
Pd or PdO was used as the main material of the fine particle film, the fine particle film had a thickness of about 100 [Å] and a width W of 100 [μm].
[0107]
Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described.
[0108]
15A to 15E are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notations of the respective members are the same as those in FIG.
[0109]
1) First, device electrodes 1102 and 1103 are formed on a substrate 1011 as shown in FIG.
[0110]
  In the formation, the substrate 1011 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and then a material for the element electrode is deposited. (For example, vacuum deposition technology such as vapor deposition or sputtering is used as the deposition method.NoJust do it. Thereafter, the deposited electrode material is patterned using a photolithography / etching technique to form a pair of device electrodes (1102 and 1103) shown in FIG.
[0111]
2) Next, a conductive thin film 1104 is formed as shown in FIG.
[0112]
  In forming the film, first, an organic metal solution is applied to the substrate (a), dried, heated and fired to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive thin film. (In particular,Reference formThen, Pd was used as a main element. Also,Reference formIn this case, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used. )
  In addition, as a method for forming a conductive thin film made of a fine particle film,Reference formThere are also cases where, for example, a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, or the like is used other than the method using the organic metal solution used in the above.
[0113]
3) Next, as shown in FIG. 5C, an appropriate voltage is applied between the forming power supply 1110 between the device electrodes 1102 and 1103, and energization forming processing is performed to form the electron emission portion 1105.
[0114]
The energization forming process is a process in which a conductive thin film 1104 made of a fine particle film is energized, and a part thereof is appropriately destroyed, deformed, or altered, and changed into a structure suitable for electron emission. That is. In a portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for electron emission (that is, the electron emission portion 1105), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 1102 and 1103 significantly increases after the formation, compared to before the electron emission portion 1105 is formed.
[0115]
  In order to describe the energization method in more detail, FIG. 16 shows an example of an appropriate voltage waveform applied from the forming power supply 1110. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable,Reference formIn this case, a triangular wave pulse having a pulse width T1 was continuously applied at a pulse interval T2 as shown in FIG. At that time, the peak value Vpf of the triangular wave pulse was boosted sequentially. Further, a monitor pulse Pm for monitoring the formation state of the electron emission portion 1105 was inserted between the triangular wave pulses at an appropriate interval, and the current flowing at that time was measured by an ammeter 1111.
[0116]
  Reference formIn, for example, 10-FiveIn a vacuum atmosphere of about [torr], for example, the pulse width T1 was set to 1 [msec], the pulse interval T2 was set to 10 [msec], and the peak value Vpf was increased by 0.1 [V] for each pulse. Then, every time 5 pulses of the triangular wave were applied, the monitor pulse Pm was inserted at a rate of once. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. The electric resistance between the device electrodes 1102 and 1103 is 1 × 106At the stage when [Ω] is reached, that is, when the monitor pulse is applied, the current measured by the ammeter 1111 is 1 × 10-7[A] The energization for the forming process was terminated at the following stage.
[0117]
  The above method isReference formThis is a preferable method for the surface conduction electron-emitting device. For example, when the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the device electrode interval L is changed, the condition of energization is changed accordingly. It is desirable to do.
[0118]
4) Next, as shown in FIG. 15 (d), an appropriate voltage is applied between the activation power supply 1112 between the device electrodes 1102 and 1103, and an energization activation process is performed to improve the electron emission characteristics. Do.
[0119]
The energization activation process is a process of energizing the electron emission portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as the member 1113.) Note that, by conducting the energization activation process, the emission current at the same applied voltage is typically compared to before the conducting. Specifically, it can be increased 100 times or more.
[0120]
Specifically, 10-FourThru 10-FiveBy periodically applying a voltage pulse in a vacuum atmosphere within the range of [Torr], carbon or a carbon compound originating from an organic compound present in the vacuum atmosphere is deposited. The deposit 1113 is one of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof, and the film thickness is 500 [Å] or less, more preferably 300 [300] or less.
[0121]
  In order to describe the energization method in more detail, FIG. 17A shows an example of an appropriate voltage waveform applied from the activation power supply 1112.Reference formIn FIG. 4, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, the rectangular wave voltage Vac is 14 [V], the pulse width T3 is 1 [msec], and the pulse is activated. The interval T4 was 10 [msec]. The above energization conditions are as follows:Reference formWhen the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.
[0122]
1114 shown in FIG. 15D is an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power source 1115 and an ammeter 1116 are connected. (When the activation process is performed after the substrate 1011 is incorporated in the display panel, the phosphor screen of the display panel is used as the anode electrode 1114.) While the voltage is applied from the activation power supply 1112, the current is applied. The emission current Ie is measured by the total 1116 to monitor the progress of the energization activation process, and the operation of the activation power supply 1112 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG. 17B. When a pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with time, but eventually becomes saturated. Almost no increase. As described above, when the emission current Ie is almost saturated, the voltage application from the activation power supply 1112 is stopped, and the energization activation process is ended.
[0123]
  The above energization conditions are as follows:Reference formWhen the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.
[0124]
As described above, the planar surface conduction electron-emitting device shown in FIG.
[0125]
[Vertical surface conduction electron-emitting devices]
Next, another typical configuration of the surface conduction electron-emitting device in which the electron emission portion or its periphery is formed of a fine particle film, that is, the configuration of a vertical surface conduction electron-emitting device will be described.
[0126]
FIG. 13 is a schematic cross-sectional view for explaining the basic structure of the vertical type, in which 1201 is a substrate, 1202 and 1203 are element electrodes, 1206 is a step forming member, and 1204 is a conductive film using a fine particle film. 1205 is an electron emission portion formed by energization forming treatment, and 1213 is a thin film formed by energization activation treatment.
[0127]
The vertical type is different from the planar type described above in that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 covers the side surface of the step forming member 1206. There is in point. Therefore, the element electrode interval L in the planar type in FIG. 10 is set as the step height Ls of the step forming member 1206 in the vertical type. For the substrate 1201, the device electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be used similarly. Further, the step forming member 1206 includes, for example, SiO.2An electrically insulating material such as
[0128]
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. 18A to 18F are cross-sectional views for explaining the manufacturing process, and the notations of the respective members are the same as those in FIG.
[0129]
1) First, as shown in FIG. 18A, an element electrode 1203 is formed on a substrate 1201.
[0130]
2) Next, as shown in FIG. 2B, an insulating layer for forming a step forming member is laminated. For example, the insulating layer is made of SiO.2May be laminated by sputtering, but other film forming methods such as vacuum deposition and printing may be used.
[0131]
3) Next, as shown in FIG. 3C, the device electrode 1202 is formed on the insulating layer.
[0132]
4) Next, as shown in FIG. 4D, a part of the insulating layer is removed by using, for example, an etching method to expose the device electrode 1203.
[0133]
5) Next, as shown in FIG. 5E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, for example, a film forming technique such as a coating method may be used.
[0134]
6) Next, as in the case of the planar type, an energization forming process is performed to form an electron emission portion. (The same process as the planar energization forming process described with reference to FIG. 15C may be performed.)
7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion. (The same process as the planar energization activation process described with reference to FIG. 15D may be performed.)
As described above, the vertical surface conduction electron-emitting device shown in FIG.
[0135]
[Characteristics of surface conduction electron-emitting devices used in display devices]
The device structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.
[0136]
FIG. 14 shows typical examples of (emission current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the elements used in the display device. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two characteristics are shown in arbitrary units.
[0137]
The element used in the display device has the following three characteristics with respect to the emission current Ie.
[0138]
First, when a voltage greater than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases rapidly. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie hardly Not detected.
[0139]
That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
[0140]
Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0141]
Third, since the response speed of the current Ie emitted from the element is high with respect to the voltage Vf applied to the element, the amount of electrons emitted from the element can be controlled by the length of time for which the voltage Vf is applied.
[0142]
Due to the above characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven, it is possible to display by sequentially scanning the display screen.
[0143]
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
[0144]
[Structure of multi electron beam source with simple matrix wiring of many elements]
Next, the structure of a multi-electron beam source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and simple matrix wiring is described.
[0145]
FIG. 12 is a plan view of the multi-electron beam source used in the display panel of FIG. On the substrate, surface conduction electron-emitting devices similar to those shown in FIG. 10 are arranged, and these devices are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. In the portion where the row direction wiring electrode 1003 and the column direction wiring electrode 1004 intersect, an insulating layer (not shown) is formed between the electrodes, and electrical insulation is maintained.
[0146]
FIG. 11 shows a cross section taken along the line BB ′ of FIG.
[0147]
The multi-electron source having such a structure includes a row-direction wiring electrode 1013, a column-direction wiring electrode 1014, an inter-electrode insulating layer (not shown), and an element electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate in advance. Then, as described above, power was supplied to each element through the row direction wiring electrode 1013 and the column direction wiring electrode 1014 to perform energization forming processing and energization activation processing.
[0148]
FIG. 19 is a block diagram showing a schematic configuration of a drive circuit for performing television display based on NTSC television signals. In the figure, a display panel 1701 corresponds to the display panel described above, and is manufactured and operated as described above. Further, the scanning circuit 1702 scans the display line, and the control circuit 1703 generates a signal and the like input to the scanning circuit. The shift register 1704 shifts the data for each line, and the line memory 1705 inputs the data for one line from the shift register 1704 to the modulation signal generator 1707. A synchronization signal separation circuit 1706 separates the synchronization signal from the NTSC signal.
[0149]
In the following, the function of each part of the apparatus in FIG. 19 will be described in detail.
[0150]
First, the display panel 1701 is connected to an external electric circuit through terminals Dx1 to Dxm, terminals Dy1 to Dyn, and a high voltage terminal Hv. Among these, the terminals Dx1 to Dxm sequentially drive a multi-electron beam source provided in the display panel 1701, that is, cold cathode elements arranged in a matrix of m rows and n columns, one row (n elements) at a time. Then, a scanning signal for applying is applied. On the other hand, modulation signals for controlling the output electron beams of n elements for one row selected by the scanning signal are applied to the terminals Dy1 to Dyn. The high voltage terminal Hv is supplied with a DC voltage of, for example, 5 [kV] from the DC voltage source Va, which is sufficient to excite the phosphor with the electron beam output from the multi-electron beam source. This is the acceleration voltage for applying energy.
[0151]
Next, the scanning circuit 1702 will be described. The circuit includes m switching elements (schematically shown by S1 to Sm in the figure), and each switching element has an output voltage of a DC voltage source Vx or 0 [V] ( Any one of (ground level) is selected and electrically connected to terminals Dx1 to Dxm of the display panel 1701. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 1703. In practice, however, it can be easily configured by combining switching elements such as FETs. . The DC voltage source Vx outputs a constant voltage so that the drive voltage applied to the element not scanned based on the characteristics of the electron emission element illustrated in FIG. 14 is equal to or lower than the electron emission threshold voltage Vth voltage. It is set to do.
[0152]
The control circuit 1703 has a function of matching the operations of the respective units so that appropriate display is performed based on an image signal input from the outside. Based on a synchronization signal Tsync sent from a synchronization signal separation circuit 1706 described below, Tscan, Tsft, and Tmry control signals are generated for each unit. The synchronization signal separation circuit 1706 is a circuit for separating a synchronization signal component and a luminance signal component from an NTSC television signal input from the outside. The synchronization signal separated by the synchronization signal separation circuit 1706 is composed of a vertical synchronization signal and a horizontal synchronization signal as is well known, but is shown here as a Tsync signal for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience, and this signal is input to the shift register 1704.
[0153]
The shift register 1704 is for serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and operates based on the control signal Tsft sent from the control circuit 1703. . In other words, the control signal Tsft can be rephrased as a shift clock of the shift register 1704. Data for one line (corresponding to drive data for n electron-emitting devices) subjected to serial / parallel conversion is output from the shift register 1704 as n signals Id1 to Idn.
[0154]
The line memory 1705 is a storage device for storing data for one line of an image for a necessary time, and appropriately stores the contents of Id1 to Idn according to a control signal Tmry sent from the control circuit 1703. The stored contents are output as I ′d 1 to I′dn and input to the modulation signal generator 1707.
[0155]
The modulation signal generator 1707 is a signal source for appropriately driving and modulating each of the electron-emitting devices 1012 according to each of the image data I′d1 to I′dn, and the output signals thereof are terminals Doy1 to Doyn. And applied to the electron-emitting devices 1012 in the display panel 1701.
[0156]
As described with reference to FIG. 14, the surface conduction electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, there is a clear threshold voltage Vth for electron emission (8 [V] in the case of a surface conduction electron-emitting device described later), and electron emission occurs only when a voltage equal to or higher than the threshold Vth is applied. Further, for a voltage equal to or higher than the electron emission threshold, the emission current Ie also changes according to the voltage change as shown in the graph of FIG. For this reason, when a pulse voltage is applied to the element, for example, no electron emission occurs even when a voltage equal to or lower than the electron emission threshold Vth is applied, but when a voltage equal to or higher than the electron emission threshold Vth is applied, the surface An electron beam is output from the conductive emission element. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Further, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.
[0157]
Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method for modulating the electron-emitting device in accordance with the input signal. When implementing the voltage modulation method, a voltage modulation method circuit is used as the modulation signal generator 1707, which generates a voltage pulse of a certain length and appropriately modulates the peak value of the pulse according to the input data. be able to. Further, when implementing the pulse width modulation method, the modulation signal generator 1707 generates a pulse pulse having a constant peak value, and appropriately modulates the width of the voltage pulse according to the input data. A circuit of the type can be used.
[0158]
The shift register 1704 and the line memory 1705 can be either a digital signal type or an analog signal type. That is, it is only necessary to perform serial / parallel conversion and storage of the image signal at a predetermined speed.
[0159]
When the digital signal system is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 1706 into a digital signal. For this purpose, an A / D converter may be provided at the output portion of the synchronization signal separation circuit 1706. . In this connection, the circuit used in the modulation signal generator is slightly different depending on whether the output signal of the line memory 1705 is a digital signal or an analog signal. That is, in the case of a voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 1707, and an amplifier circuit or the like is added as necessary. In the case of the pulse width modulation method, a modulation signal generator 1707 includes, for example, a high-speed oscillator and a counter that counts the wave number output from the oscillator, and a comparator that compares the output value of the counter with the output value of the memory. A circuit combining (comparators) is used. If necessary, an amplifier for amplifying the pulse width-modulated modulation signal output from the comparator to the driving voltage of the electron-emitting device can be added.
[0160]
In the case of a voltage modulation method using an analog signal, for example, an amplifier circuit using an operational amplifier or the like can be adopted as the modulation signal generator 1707, and a shift level circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VOC) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added as necessary.
[0161]
In the image display apparatus to which the present invention can be applied, electron emission is generated by applying a voltage to each electron-emitting device via the external terminals Dox1 to Doxm and Doy1 to Doyn. A high voltage is applied to the metal back 1019 or transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 1018, and light is emitted to form an image.
[0162]
Next, the ladder-type arrangement electron source substrate and the image display apparatus using the same will be described with reference to FIGS.
[0163]
In FIG. 20, 1011 is an electron source substrate, 1012 is an electron-emitting device, and Dx1 to Dx10 of 1126 are common wirings connected to the electron-emitting device. A plurality of electron-emitting devices 1012 are arranged in parallel in the X direction on the substrate 1011 (this is referred to as an element row). A plurality of these element rows are arranged on a substrate to form a ladder type electron source substrate. By appropriately applying a driving voltage between the common wirings of each element row, each element row can be driven independently. That is, an electron beam having a voltage equal to or higher than the electron emission threshold may be applied to an element row that emits an electron beam, and a voltage equal to or lower than an electron emission threshold may be applied to an element row that does not emit an electron beam. Further, the common wirings Dx2 to Dx9 between the element rows may be the same wiring, for example, Dx2 and Dx3.
[0164]
FIG. 21 is a diagram illustrating a structure of an image forming apparatus including an electron source having a ladder arrangement. 1120 is a grid electrode, 1121 is a hole for electrons to pass through, and 1122 is Dox1, Dox2 ... DoxThe container outer terminal 1123 is composed of G1, G2,... Gn connected to the grid electrode 1120, and 1011 is an electron source substrate in which the common wiring between the element rows is the same wiring as described above. In addition, the same code | symbol as FIG. 20, FIG. 21 shows the same member. A difference from the image forming apparatus (FIG. 1) having the simple matrix arrangement described above is that a grid electrode 1120 is provided between the electron source substrate 1011 and the face plate 1017.
[0165]
In the above-described panel structure, a spacer 120 can be provided between the face plate 1017 and the rear plate 1015 as required in terms of the atmospheric pressure structure regardless of whether the electron source arrangement is a matrix wiring or a ladder type arrangement.
[0166]
A grid electrode 1120 is provided between the substrate 1011 and the face plate 1017. The grid electrode 1120 can modulate the electron beam emitted from the surface conduction electron-emitting device 1012, and allows the electron beam to pass through a striped electrode provided perpendicular to the ladder-type device row. Therefore, one circular opening 1121 is provided corresponding to each element. The shape and installation position of the grid do not necessarily have to be as shown in FIG. 21, and a large number of mesh openings may be provided as openings, and may be provided, for example, around or near the surface conduction electron-emitting device. Good.
[0167]
The container outer terminal 1122 and the grid container outer terminal 1123 are electrically connected to the drive circuit of FIG.
[0168]
In this image forming apparatus, each electron beam is applied by simultaneously applying a modulation signal for one image line to the grid electrode array in synchronization with the sequential driving (scanning) of each element row (one line). It is possible to control the irradiation of the phosphor and display an image line by line.
[0169]
The configurations of the two image display apparatuses described above are examples of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the idea of the present invention. Although the NTSC system is mentioned as the input signal, the input signal is not limited to this, and a TV signal (high quality TV) system including a larger number of scanning lines can be adopted besides the PAL and SECAM systems.
[0170]
Further, according to the present invention, it is possible to provide an image forming apparatus suitable not only for a television broadcast display device but also for a display device such as a video conference system or a computer. Furthermore, it can also be used as an image forming apparatus as an optical printer composed of a photosensitive drum or the like.
[0171]
【Example】
  Examples belowAnd reference examplesThe structure of the spacer, which is a feature of the present invention, will be further described.
[0172]
  Examples described belowAnd each reference example, As a multi-electron beam source, the above-described N × M (M = 3072, M = 1024) surface conduction electron-emitting devices of the type having an electron emission portion in the conductive fine particle film between the electrodes are used. A multi-electron beam source having a matrix wiring (see FIGS. 1 and 12) with a plurality of row-directional wirings and N column-directional wirings was used.
[0173]
  [Reference example 1]
  Reference example 1Then, a display panel having the spacer 1020 shown in FIG. Hereinafter, a detailed description will be given with reference to FIGS. 1 and 2. First, the substrate 1011 in which the row direction wiring electrode 1013, the column direction wiring electrode 1014, the inter-electrode insulating layer (not shown), and the element electrodes of the surface conduction type emission element 1012 and the conductive thin film are formed on the substrate in advance is mounted on the rear plate. 1015. Next, of the surface of the insulating member 1 made of soda lime glass, a high resistance film 11 described later is formed on four surfaces exposed in the airtight container, and the low resistance film 3 (3a, 3b) is formed on the contact surface. A spacer 1020 (height 4 mm, plate thickness 0.2 mm, length 1 mm) was fixed on the row direction wiring 1013 of the substrate 1011 at equal intervals in parallel with the row direction wiring 1013. Thereafter, a face plate 1017 having a fluorescent film 1018 and a metal back 1019 attached to the inner surface is disposed 10 mm above the substrate 1011 via a side wall 1016, and each junction of the rear plate 1015, the face plate 1017, the side wall 1016, and the spacer 1020. Fixed. The joint between the substrate 1011 and the rear plate 1015, the joint between the rear plate 1015 and the side wall 1016, and the joint between the face plate 1017 and the side wall 1016 are coated with frit glass (not shown), and 400 ° C. to 500 ° C. in the atmosphere. And sealed for 10 minutes or more.
[0174]
  The spacer 1020 is a paste made of a conductive paste and an insulating paste and containing PdO as a main component on the row direction wiring 1013 (line width 0.3 mm) on the substrate 1011 side and on the metal back 1019 surface on the face plate 1017 side. The material is placed through a conductive paste (not shown) formed by dispersing granular glass filler with Au plating on the surface, and at the same time as sealing the above airtight container, at 400 ° C to 500 ° C in the atmosphere. By baking for 10 minutes or more, adhesion and electrical connection were also performed. In addition,Reference example 1As shown in FIG. 23, the fluorescent film 1018 adopts a stripe shape in which each color phosphor 1301 extends in the column direction (Y direction), and the black conductor 1010 has each color phosphor (R, G, B). Fluorescent films arranged so as to separate not only between 1301 but also between pixels in the Y direction are used, and the spacer 1020 is a region (line width) parallel to the row direction (X direction) of the black conductor 1010. 300 [μm]) through a metal back 1019. Note that, when performing the above-described sealing, each color phosphor 1301 and each element disposed on the substrate 1011 must correspond to each other, so that the rear plate 1015, the face plate 1017, and the spacer 1020 are positioned sufficiently. Combined.
[0175]
The inside of the airtight container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the row direction wiring electrode is passed through the container outer terminals Dx1 to Dxm and Dy1 to Dyn. A multi-electron beam source was manufactured by supplying power to each element through 1013 and the column direction wiring electrode 1014 and performing the above-described energization forming process and energization activation process.
[0176]
Next, 10-6The exhaust pipe (not shown) was welded by heating with a gas burner at a degree of vacuum of about [Torr], and the envelope (airtight container) was sealed.
[0177]
Finally, a getter process was performed to maintain the degree of vacuum after sealing.
[0178]
  Reference example 1The second layer formation region 1021 was formed in the region of three-fifths of the spacer surface area on the face plate side.
[0179]
First, the 1st layer used as the base layer of a 2nd layer is demonstrated.
[0180]
  Also,Reference example 1The high resistance film 11 as the first layer was produced as follows.
[0181]
  A Ti—Al alloy nitride film was formed on the spacer 112 made of blue glass by simultaneously sputtering a Ti and Al target with a high frequency power source. The sputtering gas is a mixed gas of Ar: N2 of 1: 2, and the total pressure is 1 mTorr. At this time, it is possible to adjust the specific resistance of the alloy nitride film by adjusting the high frequency power applied to the Ti and Al targets,Reference example 1, The sheet resistance value of the high resistance film is 8 × 109[Ω / □].
[0182]
  hereThe secondA method for forming the two layers will be described.Reference example 1Then, yttrium oxide was formed as the second layer by dipping. Figure 4Reference example 14 (a) and 4 (b) are diagrams showing a spacer holding method. FIG. 2B is a view showing a cross section AA ′ in FIG. In FIG. 4, reference numeral 101 denotes a spacer substrate on which a high resistance film (not shown) and a low resistance portion (not shown) of the first layer are formed, 102 denotes a second formation region in the spacer substrate 101, and 103 denotes a spacer. The holding portion, 104 is a drive transmission portion, and L is the length of the spacer substrate pressing portion.
[0183]
  Reference example 1, The drive transmission unit 104 is connected to a drive mechanism that can move in the vertical direction, and drives the spacer substrate 101 in the direction of the arrow. The length of the presser portion L was 1.2 mm.Reference example 1In this example, SYM-Y01 (manufactured by Kojundo Chemical Laboratory Co., Ltd.), which is a yttrium oxide carboxylate solution, was used as a coating solution for dipping.
[0184]
The spacer substrate 101 was connected to the driving mechanism, immersed in the coating solution up to the upper end of the second layer forming portion 102, the spacer was pulled up at a lifting speed of 10 mm / mim, and the coating solution was applied to a part of the spacer. Next, after drying at 120 ° C./10 min, the second yttrium oxide layer was formed in the region 102 while maintaining the temperature at 450 ° C./2 hr.
[0185]
In the image display apparatus using the display panel as shown in FIG. 1 and FIG. 2 completed as described above, each cold cathode element (surface conduction type emitting element) 1012 has a container external terminal Dx1 to Dxm, Dy1. Electrons are emitted by applying a scanning signal and a modulation signal through signal generation means (not shown) through ~ Dyn, and a high voltage is applied to the metal back 1019 through a high voltage terminal Hv to accelerate the emitted electron beam. Electrons collided with the fluorescent film 1018 to excite and emit the respective color phosphors 1301 (R, G, B in FIG. 23), thereby displaying an image. The applied voltage Va to the high voltage terminal Hv was 5 [kV] to 30 [kV], and the applied voltage Vf between the wirings 1013 and 1014 was 14 [V].
[0186]
At this time, two-dimensionally arranged light emitting spot arrays are formed in two dimensions including the light emitting spots due to the emitted electrons from the cold cathode element 1012 located near the spacer 1020, and a clear color image display with good color reproducibility can be achieved. Even when the spacer 1020 is provided, it is possible to obtain a high-quality image without beam deviation.
[0187]
  [Reference example 2]
  As the material of the spacer, blue plate glass was used, and as the low resistance film, Al formed by sputtering was used.
[0188]
The method of forming the low resistance film will be described. After forming Al by sputtering as a low resistance film material on both surfaces (the widest surface of the spacer), a part was removed using sand blasting, leaving both ends. .
[0189]
  Reference example 2In the first layer, the high resistance film isReference example 1Is similar toReference example 1It was formed by the same method.
[0190]
  Reference example 2In the method, the second layer was formed by sputtering while holding the spacer. This method will be described with reference to FIGS. FIG. 5 is a view for explaining the spacer holding method, and FIG. 6 is an enlarged perspective view of the spacer pressing portion in FIG. In the figure, 201 denotes a spacer, 202 denotes a second layer forming portion, 203 denotes a holding spacer member, 204 denotes a base plate, and 205 denotes a fixing holding portion.
[0191]
  Reference example 2In this case, the holding spacer member 203 and the spacer 201 are sandwiched and held on the base plate 204 by the fixing pressing portion 205, so that the second layer forming portion 202 and the non-forming portion sandwiched between the holding portions at the time of sputtering can be obtained. Are separated.Reference example 2The second layer was formed by sputtering a chromium oxide target in Ar to form a chromium oxide layer having a thickness of about 5 nm. The formation area of the second layer was about half of the face plate side.
[0192]
The spacer height was 2.5 mm, the spacer length was 60 mm, and the spacer thickness was approximately 0.2 mm.
[0193]
  Also,Reference example 1Similarly, the spacer 1020 is made of a conductive paste and an insulating paste on the row wiring 1013 (line width 0.3 mm) on the substrate 1011 side and on the metal back 1019 side on the face plate 1017 side, and is mainly composed of PdO. The paste material is disposed through a conductive paste (not shown) formed by dispersing granular glass filler with Au plating on the surface, and at the same time as sealing the airtight container, at 400 ° C. to 500 ° C. in the atmosphere. By baking at 10 ° C. for 10 minutes or more, adhesion and electrical connection were also performed.
[0194]
  PictureWhen an acceleration voltage of 6 kV was applied to the image forming apparatus, it was possible to obtain a high-quality image without beam deviation even in the vicinity of the spacer.
[0195]
  As explained above,Reference example 2However, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method with excellent mass productivity.
[0196]
  [Reference example 3]
  Reference example 3In, the second layer is formed by sputtering using a mask, and the formation region of the second layer is the central portion of the spacer.
[0197]
  Referring to FIG. 7, reference numeral 301 denotes a spacer, 302 denotes a mask for sputtering, and 303 denotes a mask opening. In addition,Reference example 3The width L of the opening was 2 mm.
[0198]
  A second layer was formed on the surface of the spacer 301 in the mask opening 303 by using the mask 302. In addition,Reference example 3Then, niobium oxide was used as a sputtering target, and a niobium oxide layer was formed to a thickness of 5 nm by sputtering in an argon atmosphere.
[0199]
Prior to the formation of the second layer, the high resistance film of the first layer was formed to a thickness of 100 nm by sputtering in an Ar atmosphere using a nickel oxide target. Note that the first layer is entirely covered, and the mask 302 was not used when the first layer was formed.
[0200]
  Using the spacer created as described above,Reference example 1As a result, it was possible to obtain a high-quality image with no beam deviation even in the vicinity of the spacer.
[0201]
  As explained above,Reference example 3However, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method with excellent mass productivity.
[0202]
  [Reference example 4]
  Reference example 4, Planar field emission (FE) type electron-emitting deviceThe electricThe example used as a child emission element is shown.
[0203]
FIG. 24 is a top view of a planar FE type electron emission electron source. 3101 is an electron emission portion, 3103 and 3104 are a pair of device electrodes for applying a potential to the electron emission portion 3101, and 3113 is a row direction wiring. Reference numeral 3114 denotes a column direction wiring, and 1020 denotes a spacer.
[0204]
  By applying a voltage between the device electrodes 3103 and 3104, electrons are emitted from the sharp tip in the electron emission portion 3101, and the electrons are attracted to an acceleration voltage (not shown) provided facing the electron source. And collides with a phosphor (not shown) to cause the phosphor to emit light.Reference example 4InReference example 1In the same manner as in the above, a spacer is formed and arranged to form an image display device,Reference example 1When the same spacer was used to drive the same, it was possible to obtain a high-quality image in which beam deviation was suppressed even in the vicinity of the spacer.
[0205]
  As explained above,Reference example 4However, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method with excellent mass productivity.
[0206]
  [Reference Example 5]
  FIG.Reference Example 5It is the image display apparatus perspective view which partly cut out for demonstrating.Reference Example 5In FIG. 2, the formation region of the second layer is located on the electron source substrate side of the spacer.
[0207]
  In FIG. 3, 1501 is a second layer non-formation region, 1502 is a second layer formation region,Reference example 1Is the same.
[0208]
  Reference Example 5The second layer forming method and the image forming apparatus manufacturing method are as follows:Reference example 1Is the same. In addition,Reference example 1The difference is that the length of the spacer in the direction between the face plate and the rear plate is 3.6 mm, and the length of the presser L in FIG. 4 is 1.1 mm.
[0209]
  Reference Example 5In this image display apparatus, it is possible to obtain a high-quality image with no beam deviation even in the vicinity of the spacer.
[0210]
  As explained above,Reference Example 5However, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method with excellent mass productivity.
[0211]
  [Example]
  ExampleThe spacer extends not only within the display area of the image display apparatus but also outside the display area, and the formation area of the second layer is disposed only within the display area of the image display apparatus. It is not placed outside the area. 8 and 9 are diagrams for explaining the present embodiment. FIG. 8 is a diagram for explaining the relationship between the image forming unit and the spacer arrangement in the image forming apparatus. FIG. 9 is a diagram illustrating the second layer on the spacer. It is explanatory drawing about the holding method of the spacer at the time of forming.
[0212]
In the figure, reference numeral 601 denotes an image forming region, 101 denotes a spacer substrate on which a high resistance film (not shown) and a low resistance portion (not shown) are formed, and 102 denotes a second layer in the spacer substrate 101. A formation region, 103 is a spacer holding portion, and 104 is a drive transmission portion.
[0213]
In this embodiment, as shown in FIG. 8, the spacer substrate 101 is arranged in the panel in order to realize the atmospheric pressure resistant structure, and in this, the second layer formation region is only the image formation region. Yes. Further, the size of one spacer is 4 mmH × 200 mmL × 0.2 mmW, and the second layer is formed in a portion having a length of 180 mmL.
[0214]
By using this method, the second layer is formed in the image forming region 601 in which a large number of electrons fly in the space, so that the disturbance of the electron trajectory in the image forming unit is suppressed, and the second layer is formed on the entire surface of the spacer substrate. As in the case of forming the image forming apparatus, a high-quality image forming apparatus can be provided.
[0215]
  The first layer and the second layer areReference example 1It was produced using the same method. At this time, as shown in FIG. 9, the substrate was formed by changing the pulling direction of the substrate only when the second layer 102 was formed. In FIG. 9, the surface on the paper surface is the surface having the maximum area of the spacer, and in this embodiment, the spacer is held using the back surface and the surface on the paper surface.
[0216]
As described above, also in this embodiment, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method with excellent mass productivity.
[0217]
Further, as described above, by partially forming the layer, the restriction on the holding portion can be relaxed, the spacer can be prevented from falling off the holding jig, and the setting labor can be reduced. This also improves the yield. In particular, when the first layer and the second layer are formed, the number of film forming steps is increased, and therefore, the application of the present invention that can improve the yield is effective.
[0218]
Here, FIG. 29A and FIG. 29B show the configuration of the spacer holding jig in the case of forming a film by sputtering. FIG. 29A is an enlarged view of the spacer pressing portion, and FIG. 5B is an A-A ′ sectional view thereof. Reference numeral 5001 denotes a spacer, 5002 denotes a spacer holding portion, and 5003 denotes a base plate. In the invention relating to the present application, there is no need to use this holding jig.
[0219]
[Other Examples]
In addition, the present invention can be applied to any electron-emitting device among cold-cathode electron-emitting devices other than a surface conduction electron-emitting device (SCE). As a specific example, there is a field emission type electron-emitting device in which a pair of opposed electrodes as described in Japanese Patent Laid-Open No. 63-274047 by the present applicant is configured along a substrate surface forming an electron source.
[0220]
The present invention can also be applied to an image forming apparatus using an electron source other than a simple matrix type. For example, in an image forming apparatus that performs SCE selection using a control electrode as described in JP-A-2-257551 by the applicant, the spacer of the present invention is used between the electron source and the control electrode. Can do.
[0221]
Further, according to the idea of the present invention, the image forming apparatus according to the present invention is not limited to display, but as a light emitting source that replaces a light emitting diode of an optical printer composed of a photosensitive drum and a light emitting diode, etc. The image forming apparatus of the present invention can also be used. At this time, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light-emitting source but also to a two-dimensional light-emitting source.
[0222]
Further, according to the idea of the present invention, the present invention can also be applied to a case where a member to be irradiated with electrons emitted from an electron source is a member other than an image forming member, such as an electron microscope. Therefore, the present invention can take the form of an electron beam apparatus that does not specify the irradiated member.
[0223]
【The invention's effect】
As described above, according to the present invention, the electron beam is attracted to the spacer in the vicinity of the spacer by partially providing it on the spacer surface by using a method that is excellent in mass productivity of the second layer having a small secondary electron emission coefficient. Is mitigated, and the non-uniformity of the image near the spacer is reduced. Accordingly, it is possible to provide an image forming apparatus with reduced image non-uniformity in the vicinity of the spacer at a low cost.
[0224]
Further, when the second layer is formed, a surface having the largest area among the surfaces exposed in the space in the apparatus is used as a surface for holding the spacer substrate, and a holding jig is brought into contact therewith and held. The holding force of the spacer substrate being manufactured can be increased. For this reason, it becomes possible to suppress significantly the fall of the yield by the fall of a spacer, etc.
[0225]
In addition, the electron irradiation object is not specified, and the same effect can be exhibited in an electron generator that forms a multi-plane electron source such as an apparatus that forms a latent image or an electron microscope.
[Brief description of the drawings]
[Figure 1]Reference form and reference example 1The perspective view which notched and showed a part of display panel of the image display apparatus by FIG.
[Figure 2]Reference example 1FIG. 3 is a cross-sectional view of the display panel taken along the line AA ′.
[Fig. 3]Reference Example 5It is the figure for demonstrating this, and is the perspective view which notched and showed a part of display panel.
[Fig. 4]Reference example 1It is a figure for demonstrating this, and is explanatory drawing of the formation method of a 2nd layer.
[Figure 5]Reference example 2It is a figure for demonstrating this, and is explanatory drawing of the formation method of a 2nd layer.
[Fig. 6]Reference example 2It is a figure for demonstrating this, and is explanatory drawing of the formation method of a 2nd layer.
[Fig. 7]Reference example 3It is a figure for demonstrating this, and is explanatory drawing of the formation method of a 2nd layer.
[Fig. 8] of the present inventionExampleFIG. 4 is a diagram for explaining the relationship between the image forming unit and the spacer arrangement in the image forming apparatus.
FIG. 9 shows the present invention.ExampleIt is a figure for demonstrating this, It is explanatory drawing of the holding method of the spacer at the time of forming a 2nd layer in a spacer.
FIG. 10Reference form and2A is a plan view of a planar surface conduction electron-emitting device according to an embodiment of the present invention, and FIG.
FIG. 11Reference form and1 is a partial cross-sectional view of a substrate of a multi-electron beam source according to an embodiment of the present invention.
FIG.Reference form and1 is a plan view of a substrate of a multi-electron beam source according to an embodiment of the present invention.
FIG. 13Reference form and1 is a cross-sectional view of a vertical surface conduction electron-emitting device according to an embodiment of the present invention.
FIG. 14Reference form and3 is a graph showing typical characteristics of a surface conduction electron-emitting device according to an embodiment of the present invention.
15 is a cross-sectional view showing a manufacturing process of the planar surface conduction electron-emitting device of FIG.
FIG. 16 shows an applied voltage waveform in the energization forming process.
FIG. 17 shows an applied voltage waveform (a) and a change in emission current Ie (b) during energization activation processing.
18 is a cross-sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device of FIG.
FIG. 19Reference form and1 is a block diagram showing a schematic configuration of a drive circuit of an image display device according to an embodiment of the present invention.
FIG. 20Reference form andFIG. 2 is a schematic plan view of a ladder-type array electron source according to an embodiment of the present invention.
FIG. 21Reference form and1 is a perspective view of a flat display device having a ladder-type array of electron sources according to an embodiment of the present invention.
FIG. 22 is a plan view illustrating the phosphor array of the face plate of the display panel.
FIG. 23 is a plan view illustrating a phosphor array of a face plate of a display panel.
FIG. 24Reference example 4It is a figure for demonstrating this, and is explanatory drawing of an electron source.
FIG. 25 is a surface conduction electron-emitting device according to a conventional example.
FIG. 26 shows an FE type element according to a conventional example.
FIG. 27 shows an MIM type element according to a conventional example.
FIG. 28 is a perspective view in which a part of a display panel of an image display device according to a conventional example is cut away.
FIG. 29 is an explanatory diagram of a spacer fixing method during film formation for comparison.
[Explanation of symbols]
  1 Insulating material
  2 High resistance film
  3a, 3b Low resistance part
  12,3104,3105 X direction wiring
  13, 3106, 3107 Y-direction wiring
  14 Interlayer insulation layer
  15 Electron emitter
  18 Thin film for electron emission formation (thin film including electron emission part)
  20 mask
  20a opening
  23,3101 Electron emitter
  30,32 Ammeter
  31, 33 Power supply
  34 Anode electrode
  57,151 recess
  58 Conductive connection
  101 Spacer substrate
  102 Formation region of second layer in spacer substrate
  103 Spacer holding part
  104 Drive transmission part
  140,150 Insulating substrate
  201 Spacer
  202 Second layer forming part
  203 Spacer member for holding
  204 Base plate
  205 Fixing part for fixing
  301,5001 Spacer
  302 Mask for sputtering
  303 Mask opening
  500 display panel
  501 Drive circuit
  502 Display Panel Controller
  503 Multiplexer
  504 decoder
  505 I / O interface circuit
  506 CPU
  507 Image generation circuit
  508, 509, 510 Image memory interface circuit
  511 Image input interface circuit
  512,513 TV signal receiving circuit
  514 Input section
  1020 Spacer
  1021, 1502 Second layer formation region
  1501 Second layer non-formation region
  1701 Display panel
  1702 Scanning circuit
  1703 Control circuit
  1704 Shift register
  1705 line memory
  1706 Sync signal separation circuit
  1707 Modulation signal generator
  3001 Insulating substrate
  3002 Thin film for electron emission region formation
  3003, 3101 Electron emission part
  3004 Thin film including electron emitting portion
  3102 and 3103 A pair of element electrodes for applying a potential to the electron emitting portion 3101
  3113 Row direction wiring
  3114 Column wiring
  L Length of spacer substrate holder

Claims (4)

電子源が配置されたリアプレートと、前記リアプレートに対向配置され、前記電子源から放出された電子を加速する加速電極及び前記電子が照射される蛍光体が配置されたフェースプレートと、前記リアプレートと前記フェースプレートとの間に配設され、画像表示領域内に位置する領域と画像表示領域外に位置する領域とを有するスペーサとを備える画像表示装置の前記スペーサの製造方法において、基板を導電性の第一の層で被覆する工程と、前記第一の層で被覆された基板の、前記画像表示領域外に位置される第一の領域を治具により保持して前記第一の層で被覆された基板の、前記画像表示領域内に位置される第二の領域を前記第一の層よりも小さい2次電子放出係数を有する第二の層被覆する工程とを有することを特徴とするスペーサの製造方法。 A rear plate disposed with an electron source, a face plate disposed opposite to the rear plate and accelerating the electrons emitted from the electron source and a phosphor irradiated with the electrons; and the rear plate In the method of manufacturing the spacer of the image display device, comprising the spacer disposed between the plate and the face plate and having a spacer located in the image display region and a region located outside the image display region. a step of coating a conductive first layer, said first substrate coated with a layer, to the first held by the first realm a jig which is located outside the image display area the substrate coated with a layer, that has a step of coating with a second layer having a second secondary electron emission coefficient smaller than that of the first layer area of which is positioned in the image display area Features Method of manufacturing over service. 請求項に記載のスペーサの製造方法において、前記第二の層が絶縁物質より成ることを特徴とするスペーサの製造方法。2. The method for manufacturing a spacer according to claim 1 , wherein the second layer is made of an insulating material. 電子源が配置されたリアプレートと、前記リアプレートに対向配置され、前記電子源から放出された電子を加速する加速電極及び前記電子が照射される蛍光体が配置されたフェースプレートと、前記リアプレートと前記フェースプレートとの間に配設され、画像表示領域内に位置する領域と画像表示領域外に位置する領域とを有するスペーサとを備える画像表示装置の製造方法において、前記スペーサが請求項1または2に記載の方法により製造されることを特徴とする画像表示装置の製造方法。A rear plate disposed with an electron source, a face plate disposed opposite to the rear plate and accelerating the electrons emitted from the electron source, and a phosphor irradiated with the electrons; and the rear plate In the manufacturing method of an image display apparatus provided with the spacer which is arrange | positioned between a plate and the said faceplate, and has the area | region located in an image display area, and the area | region located outside an image display area, the said spacer is a claim A method for manufacturing an image display device, which is manufactured by the method according to 1 or 2. 請求項に記載の画像表示装置の製造方法において、前記リアプレート上に前記複数の電子放出素子に電流を供給する複数の行方向配線及び複数の列方向配線とが絶縁層を介して配置されており、前記複数の電子放出素子は前記リアプレート上に行列状に配列され、前記複数の電子放出素子の各々は前記複数の行方向配線の各々及び前記複数の列方向配線の各々に接続されていることを特徴とする画像表示装置の製造方法4. The image display device manufacturing method according to claim 3 , wherein a plurality of row-direction wirings and a plurality of column-direction wirings for supplying current to the plurality of electron-emitting devices are arranged on the rear plate via an insulating layer. The plurality of electron-emitting devices are arranged in a matrix on the rear plate , and each of the plurality of electron-emitting devices is connected to each of the plurality of row-direction wirings and each of the plurality of column-direction wirings. A method for manufacturing an image display device .
JP28576198A 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method Expired - Fee Related JP3639732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28576198A JP3639732B2 (en) 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28576198A JP3639732B2 (en) 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method

Publications (2)

Publication Number Publication Date
JP2000113804A JP2000113804A (en) 2000-04-21
JP3639732B2 true JP3639732B2 (en) 2005-04-20

Family

ID=17695718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28576198A Expired - Fee Related JP3639732B2 (en) 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method

Country Status (1)

Country Link
JP (1) JP3639732B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046666A (en) 2005-10-31 2007-05-03 삼성에스디아이 주식회사 Spacer and electron emission display device having the same
KR101173859B1 (en) 2006-01-31 2012-08-14 삼성에스디아이 주식회사 Spacer and electron emission display device having the same
KR20090023903A (en) * 2007-09-03 2009-03-06 삼성에스디아이 주식회사 Light emission device and display device using the light emission device as a light source
JP5514421B2 (en) * 2008-09-19 2014-06-04 ソニー株式会社 Flat display device and spacer

Also Published As

Publication number Publication date
JP2000113804A (en) 2000-04-21

Similar Documents

Publication Publication Date Title
JP3234188B2 (en) Image forming apparatus and manufacturing method thereof
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3195290B2 (en) Image forming device
JPH10340688A (en) Image forming apparatus
JP3703287B2 (en) Image forming apparatus
JP3466870B2 (en) Method of manufacturing image forming apparatus
JPH10326579A (en) Image forming device and its manufacture
JP3466981B2 (en) Electron beam device and spacer manufacturing method
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP3302293B2 (en) Image forming device
JP4095195B2 (en) Electron beam generator and image forming apparatus
JP3768697B2 (en) Image forming apparatus
JP3624111B2 (en) Image forming apparatus
JP3740296B2 (en) Image forming apparatus
JP3619043B2 (en) Image forming apparatus
JP3581586B2 (en) Method of manufacturing spacer and method of manufacturing electron beam device
JP3728099B2 (en) Antistatic film and display device
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP3652159B2 (en) Image forming apparatus
JPH10284284A (en) Antistatic film and display device
JP3524418B2 (en) Electron beam generator and image forming apparatus using the electron beam generator
JP3466868B2 (en) Electron beam generator and image forming apparatus
JPH10302633A (en) Spacer and manufacture of image forming device
JP2001332194A (en) Electron beam generator and image forming device
JP2000133172A (en) Panel device, electron source device and image forming device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees